FR2648292A1 - - Google Patents
Download PDFInfo
- Publication number
- FR2648292A1 FR2648292A1 FR9006745A FR9006745A FR2648292A1 FR 2648292 A1 FR2648292 A1 FR 2648292A1 FR 9006745 A FR9006745 A FR 9006745A FR 9006745 A FR9006745 A FR 9006745A FR 2648292 A1 FR2648292 A1 FR 2648292A1
- Authority
- FR
- France
- Prior art keywords
- gate
- clock pulse
- input
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000750 progressive effect Effects 0.000 claims description 10
- 230000001373 regressive effect Effects 0.000 claims description 9
- 230000002441 reversible effect Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 2
- 101100419802 Solanum lycopersicum RSI-1 gene Proteins 0.000 claims 1
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 9
- 238000004891 communication Methods 0.000 abstract description 6
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 19
- 230000007704 transition Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 101100460146 Arabidopsis thaliana NEET gene Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
Ce circuit comprend une porte de sommation logique OR1 produisant des signaux de données, une porte de sommation logique OR2 produisant des impulsions inversées, deux bascules bistables de type D FF1, FF2 produisant des signaux de données resynchronisés en fonction des impulsions d'horloge, et des portes de sommation logique OU-Exclusif EXOR1, EXOR2 produisant quatre signaux de sortie inversés deux-à-deux, qui sont interconnectés de manière à produire des signaux d'états de phase et un processeur de boucle traitant des signaux. Application notamment à la suppression des erreurs de resynchronisation dans les circuits de communication et de traitement numérique.
Description
La présenteinvention concerne un circuit de resyn-
chronisation numérique à phase autocommandée servant à em-
pécher une erreur de resynchronisation lorsqu'une impulsion d'horloge de resynchronisation réalise la resynchronisation automatique des données d'entrée dans la position centrale
du diagramme en oeil des données d'entrée.
Pour traiter des données introduites à partir de l'extérieur dans tous les systèmes de communication et/ou de traitement numérique, le processus de resynchronisation
avec une impulsion d'horloge de référence sans aucune er-
reur de resynchronisation doit être mis en oeuvre avant
tout. -
A cet instant, l'impulsion d'horloge de référence
peut être extraite des données d'entrée extérieures ou in-
troduite dans le système lui-même et les relations de phase entre une impulsion d'horloge de resynchronisation et des
données d'entrée n'est pas invariable en raison de diffé-
rents facteurs comme par exemple la forme de réalisation du
circuit, des variations dues à la température et au vieil-
lissement, etc.
Etant donné qu'on peut utiliser le circuit de re-
synchronisation numérique à phase autocommandée dans tous
les systèmes de communication et/ou de traitement nume-
rique, n'importe quel domaine réel de la technologie clas-
sique, que l'on peut considérer, est très étendu, mais on
peut en discuter sur la base des deux aspects suivants.
Tout d'abord, il s'agit du cas de la resynchroni-
sation de données d'entrée avec une impulsion d'horloge ex-
traite de données d'entrée dans un répéteur numérique de
transmission de données.
Les données reçues sont habituellement affectées par une atténuation du signal dans des canaux de transmission, par le bruit produit dans les canaux de transmission et dans les récepteurs et par une interférence entre symboles, due à une largeur de bande de transmission insuffisante, etc, ce qui a pour effet qu'il faut récupérer des formes d'ondes nettes au moyen d'une resynchronisation
de ces données avec l'impulsion d'horloge extraite.
Pour la récupération d'une impulsion d'horloge à partir de données d'entrée, on utilise habituellement ce qu'on appelle un circuit de synthonisation, un filtre SAW et un circuit PLL de récupération de l'impulsion d'horloge,
que l'on classe parmi les circuits d'extraction d'impul-
sions d'horloge auto-synchronisés.
Dans le circuit de synthonisation ou dans le
filtre SAW, la différence de phase mutuelle entre l'impul-
sion d'horloge extraite et les données d'entrée varie for-
tement en raison de la forme de réalisation pratique du circuit, de la variation due à la température et au veillissement du filtre, etc, et par conséquent la phase de l'impulsion
d'horloge de resynchronisation doit être réglée sur le cen-
tre du diagramme en oeil des données d'entrée moyennant l'utilisation d'un dispositif de retard qui retarde d'une durée fixe le signal d'entrée. Cependant, ceci est
complexe étant donné.qu'il faut mesurer et régler la diffé-
rence de phase mutuelle dans chaque circuit de resynchroni-
sation individuel. En outre, le temps de retard des signaux est fixe
de sorte que la phase de l'impulsion d'horloge de resyn-
chronisation peut être sans rapport avec une varia-
tion due à la température, à une variation due au vieillis-
sement et une variation du niveau d'énergie appliqué.
On utilise un circuit, qui réalise une resynchro-
nisation au moyen de la détection de la différence de phase
entre l'impulsion d'horloge récupérée et les données d'en-
trée (ici la phase des données d'entrée désigne le moment
de transition des données en liaison avec la phase de l'im-
pulsion d'horloge, et la phase de l'impulsion d'horloge dé-
signe l'instant important), et qui décale automatiquement la phase de l'impulsion d'horloge en direction du centre du
diagramme en oeil des données d'entrée.
Ces exemples sont les suivants: "Alignement de synchronisation automatique pour un répéteur régénératif",
publié dans Electronics Letters, Vol. 21, N'24, "Un régéné-
rateur sous-marin à fibres optiques utilisant un module de substrat intégré et un montage de filtre SAW flix-chip, publié dans IEEE Jr.SAC, Vol. 2, N'6, "Nouveau régénérateur possédant un circuit
simple d'extraction de l'impulsion d'horloge et de resyn-
chronisation à commande automatique de phase" publié dans
Electronics Letters, Vol. 25, N*1.
Cependant, le fait d'utiliser actuellement une cellule de Gilbert ou une diode varactor, etc, qui sont des
constituants d'un déphaseur analogique, présente un incon-
vénient qui est l'aberration du niveau de l'énergie appli-
quée.
De même, il n'est pas facile de traiter les si-
gnaux de commande de déphasage. En outre, ils sont volumi-
neux pour un fonctionnement à basse fréquence.
Un circuit de récupération de la synchronisation, qui utilise un circuit PLL de récupération de l'impulsion
d'horloge peut être agencé de manière que l'instant impor-
tant de l'impulsion d'horloge soit resynchronisé de façon automatique au centre du diagramme en oeil des données d'entrée. Un exemple est le "Circuit de récupération de l'impulsion d'horloge, à correction automatique, possédant une performance améliorée vis-à-vis des petites instabilités des signaux", publié dans Electronics Letters, Vol. 23, N'2. Mais, en raison de l'utilisation d'un filtre de boucle analogique et d'un oscillateur commandé par la tension, ce circuit présente des inconvénients consistant en ce qu'il possède des dimensions plus importantes et plus complexes que dans le cas de l'utilisation d'un filtre SAW, etc.
En second lieu, des systèmes SONET (réseaux op-
tiques synchrones) et des systèmes de commutation et des systèmes d'abonnés sont constitués par un grand nombre
d'unités de traitement des signaux et nécessitent une trans-
mission des données entre les différentes unités.
Dès à présent, étant donné que l'impulsion d'hor-
loge de référence est délivrée par le poste central déli-
vrant l'impulsion d'horloge, il n'est pas nécessaire d'ex-
traire des impulsions d'horloge à partir des données d'en-
trée dans chacune des unités de traitement des signaux, mais de réaliser une resynchronisation avec des impulsions d'horloge délivrées, situés au centre du diagramme en oeil
des données d'entrée.
Etant donné que les impulsions d'horloge et les données d'entrée sont transmises à chaque unité selon des
trajets indépendants, il est difficile de connaitre exacte-
ment leur relation de phase mutuelle entre l'impulsion
d'horloge et les données dans chaque unité de traitement.
Dans le cas de la resynchronisation par décalage
de la phase de l'impulsion d'horloge au moyen de l'utilisa-
tion de dispositifs présentant un retard fixe pour les si-
gnaux, il existe des circuits qui non seulement règlent et mesurent la différence de phase entre les données et les impulsions d'horloge par rapport à chacune des unités de
traitement des impulsions, mais qui peuvent également réa-
liser une resynchronisation dans une position inappropriée
par rapport ' la température, aux variations du ni-
veau d'énergie envoyé et à une variation due au vieil-
lissement.
Comme autre exemple, les problèmes indiqués pré-
cédemment se posent également dans le cas de l'application
de données et d'une impulsion d'horloge dans des équipe-
ments de mesure du taux BER (taux d'erreurs sur les bits), qui sont toujours utilisés pour tester la performance de
systèmes de communication.
Un circuit de resynchronisation numérique clas-
sique publié dans "Commutation d'un signal à 140 M.bits/s
dans un système de communication à large bande" dans Elec-
trical Communication, Vol. 58, N'4, présente un inconvé-
nient consistant en ce qu'il ne peut pas réaliser une re-
synchronisation au centre du diagramme en oeil des données
d'entrée, et de même un circuit de resynchronisation numé-
rique, qui est constitué par une boucle DPLL (boucle PLL numérique), a une vitesse de fonctionnement limitée étant
donné qu'il est nécessaire d'utiliser un oscillateur fonc-
tionnant à une fréquence supérieure.
C'est pourquoi, un but de l'invention est de fournir un circuit de resynchronisation numérique à phase autocommandée, qui positionne automatiquement la phase de l'impulsion d'horloge de resynchronisation au centre du diagramme en oeil des données d'entrée, auquel cas l'effet
de l'interférence entre les symboles est minimal et la to-
lérance du bruit est maximale, grâce à la détection de la
différence de phase entre l'impulsion d'horloge de resyn-
chronisation et les données, et au moyen du suivi adaptatif
de la variation de phase mutuelle dans le cas o la diffé-
rence de phase mutuelle entre les données et l'impulsion d'horloge de resynchronisation est incertaine et varie dans le temps dans des systèmes de transmission numérique et/ou
de traitement de signaux numériques.
Plus précisément, l'invention concerne un circuit
de resynchronisation numérique à phase auto-commandée, ca-
ractérisé en ce qu'il comprend: une première porte de sommation logique servant à recevoir des signaux de données d'entrée dont la phase est commandée et à produire des premier et second signaux de données; une seconde porte de sommation logique servant à recevoir une impulsion d'horloge d'entrée et à produire une première
impulsion d'horloge et une seconde impulsion d'horloge in-
versée; une première bascule bistable de type D servant à produire
une impulsion de données resynchronisée conformément à la-
dite seconde impulsion d'horloge inversée et possédant une borne d'entrée de données servant à recevoir ledit premier signal de données provenant de ladite première porte de sommation logique et une borne de délivrance des impulsions d'horloge servant à recevoir ladite seconde impulsion d'horloge inversée à partir de ladite seconde porte de som- mation logique; une seconde bascule bistable de type D servant à produire un signal de données resynchronisé conformément à ladite
première impulsion d'horloge et possédant une borne d'en-
trée de donnée% servant à recevoir un second signal de don-
nées à partir de ladite première porte de sommation logique et une borne de réception d'une impulsion d'horloge servant
à recevoir ladite première impulsion d'horloge à partir de la-
dite seconde porte de sommation logique; une première porte de sommation logique exclusive servant à produire un premier signal de sortie et un second signal de sortie inversé au moyen de la combinaison OU-Exclusif dudit signal de donnée resynchronisé de ladite première bascule bistable de type D et dudit premier signal de données de ladite première porte de sommation logique; une seconde porte de sommation logique exclusive servant à
produire un troisième signal de sortie et un quatrième si-
gnal de sortie inversé au moyen de la combinaison OU-Exclu-
sif dudit signal de données resynchronisé de ladite seconde
bascule bistable de type D et dudit second signal de don-
nees de ladite première porte de sommation logique; des premiers moyens de sommation logique servant à produire un premier signal d'état de phase au moyen du raccordement électrique de ladite seconde sortie de ladite première porte de sommation logique exclusive et de ladite troisième
sortie de ladite seconde porte. de sommation logique exclu-
sive; des seconds moyens de sommation logique servant à produire un second signal d'état de phase au moyen du raccordement électrique de ladite première sortie de ladite première porte de sommation logique exclusive et de ladite quatrième
sortie de ladite seconde porte de sommation logique exclu-
sive; un processeur de boucle produisant, puis envoyant un-signal de bus de commande de sorte que la différence de phase entre ladite donnée d'entrée, dont la phase est commandée, et une impulsion d'horloge d'entrée possèdent une relation de phase correcte moyennant l'utilisation des signaux de
sortie desdits premiers et seconds moyens de sommation lo-
gique; et un déphaseur commandant la phase desdites données d'entrée conformément audit signal de commande délivré par ledit processeur de boucle, puis envoyant les données d'entrée, dont la phase est commandée, à ladite première porte de sommation logique, ladite impulsion d'horloge d'entrée étant une impulsion d'horloge de resynchronisation et le signal de sortie de ladite seconde bascule bistable de type D étant un signal
de données resynchronisé.
L'invention sera aisément comprise a la lecture
de la description plus détaillée qui va suivre,
à l'appui des dessins annexes et sur les-
quels: - la figure 1 représente un schéma de réalisation montrant un circuit de resynchronisation numérique à phase autocommandée;
- la figure 2 représente un schéma-type d'un dé-
tecteur de phase/resynchroniseur; - la figure 3 représente un diagramme montrant des formes d'ondes de cadencement pour chaque partie de la figure 2, lorsque -la phase des données d'entrée est située
entre le bord de transition montant d'une impulsion d'hor-
loge de resynchronisation et celui d'une impulsion d'horlo-
ge de resynchronisation inversée; - la figure 4 représente un schéma montrant les
formes d'ondes de synchronisatm pour chaque partie de la fi-
gure 2, lorsque la phase des données d'entrée est située
entre le bord de transition montant d'une impulsion d'hor-
loge de resynchronisation inversée et celui d'une impulsion d'horloge de resynchronisation;
- la figure 5 représente un schéma-type représen-
tant un processeur de boucle; - la figure 6 représente un schéma-type montrant un déphaseur; et - la'figure 7 représente un schéma de réalisation
montrant un circuit de resynchronisation numérique stabi-
lisé à phase autocommandée.
Un circuit de resynchronisation numérique à phase
autocommandée conforme à l'invention est un circuit numé-
rique à contreréaction, qui est constitué par un détecteur de phase/resynchroniseur (U1), un processeur de boucle (U2)
et un déphaseur (U3), comme représenté sur la figure 1.
Un détecteur de phase/resynchroniseur (U1) dé-
tecte la différence de phase entre l'impulsion d'horloge d'entrée (INCK) et les données d'entree retardées (DINDT), et l'envoie dans un processeur de boucle (U2), les signaux
d'état représentant la phase d'avance ou de retard des don-
nées par rapport à l'instant important de l'impulsion
d'horloge (c'est-à-dire le bord montant du signal de resyn-
chronisation).
A cet instant, les signaux d'état réglés sur l'impulsion d'horloge sont appliqués à un processeur de boucle (U2), et les largeurs des impulsions de ces signaux d'état ne sont pas inférieures à celles des impulsions d'horloge de resynchronisation, de sorte que le circuit
peut fonctionner à la vitesse maximale utilisable.
De même, un détecteur de phase/resynchroniseur (U1) ne resynchronise pas les données d'entrée retardées (DINDT), dont la phase est commandée de façon adaptative
par un déphaseur (U3).
Un processeur de boucle (U2) produit et introduit dans un déphaseur (U3) le signal de bus. de commande (PSC),
en utilisant les signaux d'état de phase (U-CK, D-CK) ap-
pliqués par un détecteur de phase/resynchroniseur (U1).
Conformément à ce signal de bus de commande, un déphaseur (U3) commande la phase des données d'entrée (INDT) et introduit des données d'entrée retardées (DINDT)
dans un détecteur de phase/resynchroniseur (U1).
La figure 2 représente un schéma permettant d'ex-
pliquer un détecteur de phase/resynchroniseur (Ul) compor-
tant une borne d'entrée de données (DINDT) et une borne d'entrée d'impulsions d'horloge (INCK), et des sorties de
signaux d'état (U-CK, D-CK), une sortie des données resyn-
chronisées (RTDT) et une sortie de l'impulsion d'hor-
loge de resynchronisation (RTCK).
Comme représenté sur la figure 2, une borne d'en-
trée de données (DINDT) est raccordée à l'entrée d'une porte de sommation logique (OR1), et des sorties (ID) de ladite porte de sommation logique (ORl)- sont raccordées à des bornes d'entrée de données de bascules bistables D (FF1,FF2), et individuellement à une borne d'entrée de
portes de sommation logique exclusives (EXOR1) et (EXOR2).
Une sortie de données (Q-l) de ladite bascule bistable de type D (FF1) est raccordée à une autre entrée de ladite porte de sommation logique (EXOR1), et une sortie de données (Q-2) de ladite bascule bistable de type D (FF2)
est raccordée à une autre entrée de ladite porte de somma-
tion logique exclusive. (EXOR2). De même, ce signal devient
la donnée de sortie resynchronisée (RTDT).
Un signal d'entrée d'horloge (INCK) est appliqué
à une porte de sommation logique (OR2) et devient simulta-
nément un signal de sortie d'horloge de resynchronisation
(RTCK).
Une sortie inverseuse (RTCK-F) de ladite porte de sommation logique (OR2) est raccordée à une borne d'entrée de l'impulsion d'horloge de ladite bascule bistable de type D (FF1), et également une autre sortie non inverseuse (RTCK-T) de ladite porte de sommation logique (OR2) est raccordée à une borne d'entrée des impulsions d'horloge de ladite bascule bistable de type D (FF2).
Une sortie positive (S-2) de ladite porte de som-
mation logique exclusive (EXOR1) est raccordée selon une combinaison OU à une sortie négative (S-3) de ladite porte de sommation logique exclusive (EXOR2) et fournit un signal de sortie au niveau bas (D-CK). Si on ne peut pas disposer
du câblage OU, on peut utiliser une porte de sommation lo-
gique à la place de la combinaison câblée OU.
De même, une sortie négative (S-l) de ladite porte de sommation logique exclusive (EXOR1) est raccordée
selon la combinaison OU à une sortie positive (S-4) de la-
dite porte de sommation logique exclusive (EXOR2) et four-
nit un signal de sortie au niveau haut (U-CK). Si on ne dispose pas d'un système de câblage OU, on peut utiliser
une porte de sommation logique à la place du système de câ-
blage OU.
Lesdits signaux de sortie au niveau bas et au ni-
veau haut (D-CK), (U-CK) constituent les signaux d'entrée
d'un processeur de boucle (U2).
Dans le cas d'un système agencé conformément aux dispositifs indiqués plus haut, tout d'abord dans le cas o
la phase des.données d'entrée est située entre le bord mon-
tant d'une impulsion de resynchronisation (RTCK-T) et le bord montant d'une impulsion d'horloge de resynchronisation inversée (RTCK-F), on va expliquer comme indiqué ci-après le fonctionnement en liaison avec les formes fd'ondes
représentées sur la figure 3.
Chaque fois que des transitions de données appa-
raissent dans des données d'entrée (ID), un signal (.S-2), obtenu au moyen de la combinaison OU-Exclusif d'un signal de sortie (Q-l) de la bascule bistable de type D (FF1), traité par 11 '
une impulsion d'horloge de resynchronisation inversé (RTCK-
F), et d'une donnée d'entrée (ID), prend la valeur 1 pen-
dant l'intervalle de temps s'étendant entre le bord de transition de la donnée d'entrée et le bord montant d'une impulsion d'horloge de resynchronisation inversé (RTCK-F),
mais prend la valeur 0 pendant le reste du temps, comme re-
présenté sur la figure 3.
Un signal (S-l) possède -une valeur opposée à ce signal.
De même, chaque fois que des transitions de don-
nées apparaissent dans les données d'entrée (ID), un signal
(S-4), qui est obtenu au moyen de la combinaison OU-Exclu-
sif d'un signal de sortie (Q-2) de la bascule bistable de
type D (FF2), traité par une impulsion d'horloge de resyn-
chronisation (RTCK-T), et d'une donnée d'entrée (ID), prend la valeur 1 pendant l'intervalle de temps s'étendant entre
le bord de transition de la donnée d'entrée et le bord mon-
tant d'une impulsion d'horloge de resynchronisation (RTCK-
T), mais est égal à 0 pendant le reste du temps.
Un signal (S-3) possède la valeur opposée à ce signal. Par conséquent, le signal (U-CK), qui est obtenu à partir de la combinaison OU des signaux (S-1) et (S-4) prend toujours la valeur 1, mais le signal (D-CK), obtenu au moyen de la combinaison OU des signaux (S-2) et (S-3), prend la valeur 0 pendant la moitié du cycle, chaque fois que des transitions de données (ID) se produisent, auquel cas il est alors possible de connaître l'état de la phase des données d'entrée par rapport à l'instant important des
impulsions d'horloge de resynchronisation (RTCK-T).
Un cas, o la phase des données d'entrée est si-
tuée entre le bord montant d'une impulsion d'horloge de re-
synchronisation inversée (RTCK-F) et celui d'une impulsion d'horloge de resynchronisation (RTCK-T), également traité selon le même principe, et dans ce cas, seul le signal
d'état au niveau haut (U-CK) est activé.
Les diagrammes de formes d'ondes, obtenus à cet
instant, sont ceux représentés sur la figure 4.
A l'état permanent, l'instant important d'une impulsion d'horloge de resynchronisation (RTCK-T) est situé au centre du diagramme en oeil des données d'entrée, et
fournit des données resynchronisées correctes.
Un processeur de boucle (U2) agit de manière à éliminer le risque d'une opération erronée due aux signaux indésirables comme par exemple le bruit et l'interférence entre symboles, associés aux données d'entrée, etc, et son
exemple est décrit en référence à la figure 5.
Les signaux d'entrée comme par exemple le signal
d'état au niveau haut et le signal d'état au niveau bas (U-
CK, D-CK) sont appliqués individuellement à des entrées de signaux d'horloge de compteurs de division par N
(U4 et U5).
Une sortie (QU) dudit compteur je division (U4) est raccordée à une entrée d'une porte de sommation logique
(OR3) et à l'entrée de remise à l'état initial d'une bas-
cule bistable de type SR (FF3).
De même, un signal de sortie (QD) dudit compteur de division (US) est raccordé à une autre entrée d'une porte de sommation logique (OR3) et à l'entrée positionnée
de ladite bascule bistable de type SR (FF3).
* Une sortie (RST-1) de ladite porte de sommation logique (OR3) est raccordée aux entrées de remise à l'état initial desdits compteurs de division par N, (U4,US) et
à un groupe de portes de retard (U7).
Un signal de sortie est délivré par ledit groupe de portes de retard (U7) et est envoyé à la borne
d'entrée des impulsions d'horloge d'un compteur progres-
sif/régressif (U6).
De même, les sorties (DCON), (UCON) de ladite bascule bistable de type SR (FF3) sont raccordées à des
bornes d'entrée de commande de direction d'un compteur pro-
gressif/régressif (U6).
Un signal de bus de sortie (PSC) dudit compteur progressif/régressif (U6) fournit les signaux de sorties de commande envoyés à un déphaseur (U3). Avec l'agencement indiqué précédemment, on va tout d'abord donner l'explication du cas o seul le signal
d'état au niveau haut (U-CK) est activé.
Dans l'état initial, un compteur de division par N (U5) maintient en permanence l'état initial,
c'est-à-dire la valeur 0, un compteur de divi-
sion par N (U4) compte le nombre d'impulsions d'horloge du signal d'état à niveau haut (U-CK), et lorsque le signal de sortie (QU) devient égal à 1 à l'instant o la valeur du nombre d'impulsions d'horloge dépasse N, il ramène à 0 les
compteurs individuels de division par N (U4,U5).
Lorsque le signal de sortie (QU) revient à 0 après le temps de retard de propagation produit dans le compteur de division par N et dans la porte de
sommation logique (OR3), il produit des impulsions d'horlo-
ge servant à activer un compteur progressif/régressif (U6).
Lorsqu'un groupe de portes de retard (U7) intervient pour appliquer l'impulsion d'horloge après un intervalle de temps suffisant, les signaux de sortie (DCON), (UCON) de la bascule bistable de type SR activent
le compteur progressif/régressif avant l'arrivée des impul-
sions d'horloge.
Dans le cas opposé, il est également possible de
donner l'explication sur la base des mêmes principes.
Un signal de remise à zéro (RST-2) d'un compteur progressif/régressif (U6) , qui peut effectuer un comptage depuis O jusqu'à 2M, empêche une perte de données due à une brusque variation de la valeur de comptage de 0 à 2M, ou,
inversement, faire démarrer le compteur progressif/régres-
sif (U6) à partir de M lorsqu'il contrôle les valeurs de
comptage 0 ou 2M.
Un déphaseur U3 peut être réalisé de différentes
manières, un exemple en est représenté sur la figure 6.
Il se compose d'un groupe de portes de re-
tard U9 fournissant un retard 2M, chaque porte fournissant
un retard de phase unité, par un multiplexeur 2M:1 (US).
La valeur du retard de phase unité, D, et la demi-adresse du compteur progressif/régressif, M, satisfont à la relation D*M 2 T. Ici T est la durée de la période
(c'est-à-dire I'inverse de la fréquence de fonctionnement).
Un circuit de resynchronisation numérique à phase
autocommandée conforme à l'invention présente des caracté-
ristiques consistant en ce que l'instant important de l'im-
pulsion d'horloge de resynchronisation est située au centre
du diagramme en oeil des données d'entrée.
Lors du démarrage du fonctionnement dans le cas o l'ins-
tant important de l'impulsion d'horioge de resynchronisation est situé au niveau de la transition des données, il arrive que cet instant ne se situe plus dans cette transition et
passe à l'état permanent.
Ainsi, l'instant important de l'impulsion d'hor-
loge de resynchronisation inversée se situe au niveau du
bord de transition des données.
De façon plus précise, l'instant important de l'impulsion d'horloge de resynchronisation inversée par
rapport au bord de transition des données est situé à l'in-
térieur de l'intervalle de temps positionné et du temps de maintien de la bascule bistable de type D, utilisé comme
dispositif de resynchronisation.
Dans le cas de la réalisation d'un circuit de re-
synchronisation pour un traitement de données à une cadence
de 155 M.bits/s moyennant l'utilisation d'un circuit lo-
gique ECL, la somme de l'instant de positionnement et de
l'instant de maintien est égal à environ 0,5 ns. En suppo-
sant qu'on utilise une porte, dont le temps de retard de propagation unité est égal à 1 ns, en tant que composant
d'un groupe de portes de retard (U9), l'instant impor-
tant de l'impulsion d'horloge de resynchronisation varie en fonction del'écart d'environ 0,5 ns, en amont et en aval du centre du diagramme en oeil des données.
Par conséquent, l'instant important de l'impul-
sion d'horloge de resynchronisation est situé au centre du
diagramme en oeil des données, avec un écart de 0,5 ns.
On va décrire en référence à la figure 7 l'agen-
cernent permettant d'éliminer cette variation et de ramener
le signal dans la position centrée fixe à l'état perma-
nent.
Le signal de sortie d'un déphaseur (U3) est ap-
pliqué à un détecteur de phase/resynchroniseur (U1) après avoir traversé un groupe de porte de retard (U12), et la
donnée de sortie est resynchronisée et délivrée par le dé-
tecteur de phase/resynchroniseur (Ul) et comparée à deux signaux de sortie de deux bascules bistables de type D
(FF4), (FF5), dont l'une réalise la resynchronisation di-
recte du signal de sortie du déphaseur (U3), et dont l'autre réalise la resynchronisation du signal de sortie d'un groupe de portes de retard (U13) appliquant aux
signaux le même retard que le groupe de portes de re-
tard (U12). Les données resynchronisées (RTDT) et le signal
de sortie de la bascule bistable de type D (FF6) sont com-
binées selon la combinaison OU-Exclusif de sorte que ces données s'annulent uniquement lorsque les transitions de
données apparaissent.
Si les mêmes valeurs apparaissent plus de K fois au niveau de chacvne des différentes sorties dc portes de sommation logiques exclusif (EXOR3), (EXOR4), le signal de sortie de compteurs de division par K (UO10) et (U11) prend la valeur 1, et ces signaux sont appliqués à l'entrée d'une porte de sommation logique (OR3) dans un processeur de boucle (U2), ce qui supprime la fluctuation du signal (PST) de bus de commande du déphasage. De même, ces signaux de sortie de compteurs de division par K (U10), (U11) empêchent la poursuite du comptage des compteurs,
jusqu'à ce que l'entrée de remise à zéro soit appliquée.
Une autre réalisation à titre d'exemple de l'in- vention est représentée sur la figure 7, sur laquelle un
circuit stabilisé est constitué par des circuits de re-
tard (U12), (U13), des bascules bistables de type D
(FF4), (FF5), (FF6), des portes de sommation logique exclu-
sive (EXOR3), JEXOR4), (EXORS), des portes de sommation lo-
gique (OR4), (OR5), (OR6), des compteurs de di-
vision par K (UI0), (U11) et une porte de sommation logique (OR7), en dehors d'un détecteur de phase/resynchroniseur (Ul), d'un déphaseur (U3) et d'un processeur en boucle
(U2), décrits précédemment.
La présente invention agencée comme indiqué pré-
cédemment fournit les effets suivants.
1. Les problèmes consistant en ce que la valeur statique de la différence de phase entre les impulsions
d'horloge et les données est incertaine lors de la concep-
tion d'un circuit de resynchronisation, sont complètement éliminés.
2. Etant donné que la resynchronisation s'effec-
tue toujours au centre du diagramme en oeil des données d'entrée par rapport à une fluctuation dynamique de la phase des données d'entrée, résultant de variations dues à
la température et au vieillissement ou à des facteurs ex-
ternes, il n'existe aucune erreur de resynchronisation.
3. Etant donné que la vitesse de fonctionnement du circuit dépend uniquement de la durée de positionnement et de la durée de maintien de la bascule bistable de type D, du dispositif de resynchronisation, il est possible
d'utiliser un tel circuit en tant que circuit de resynchro-
nisation fonctionnant à grande vitesse.
4. Etant donné que l'agencement du circuit consiste uniquement m de dispositifs numériques, il est possible de le fabriquer avec de petits semiconducteurs adaptés en
fonction de l'utilisation particulière.
5. La reproduction et la fiabilité associés à la fabrication en grandes séries, sont excellentes. 6. Etant donné que la présente invention présente une tolérance très élevée vis-à-vis de petites variations instables dans le cas o elle est utilisée en série avec un
circuit de récupération de cadence (c'est-à-dire lors-
qu'elle est utilisée dans un répéteur), permet de maximiser
la section de maintenance.
7. Lorsqu'elle est combinée avec un circuit d'extraction classique de cadence, la fonction de transfert des petites variations parasites et la fonction
de tolérance des petites variations parasites d'entrée peu-
ve4lt éce onids d mçon ind.rndnc.
Claims (4)
1. Circuit de resynchronisation numérique à phase auto-commandée, caractérisé en ce qu'il comprend:
une première porte de sommation logique (ORI) servant à re-
cevoir des signaux de données d'entrée (DINDT) dont la
phase est commandée et à produire des premier et second si-
gnaux de données;
une seconde porte de sommation logique (OR2) servant à re-
cevoir une impulsion d'horloge d'entrée et à produire une première impulsion d'horloge et une seconde impulsion d'horloge inversée; une première bascule bistable de type D (FF1) servant à produire un signal de données resynchronisé conformément à ladite seconde impulsion d'horloge inversée et possédant
une borne d'entrée de données servant à recevoir ledit pre-
mier signal de données provenant de ladite première porte de sommation logique (ORI) et une borne de délivrance des
impulsions d'horloge servant à recevoir ladite seconde im-
pulsion d'horloge inversée à partir de ladite seconde porte de sommation logique (OR2);
une seconde bascule bistable de type D (FF2) servant à pro-
duire un signal de données resyr.chronisé conformément à la-
dite première impulsion d'horloge et possédant une borne d'entrée de données servant à recevoir un second signal de
données à partir de ladite première porte de sommation lo-
gique (ORI) et une borne de réception d'une impulsion
d'horloge servant à recevoir ladite première impulsion d'hor-
loge à partir de ladite seconde porte de sommation logique
(OR2);
une première porte de sommation logique exclusive (EXOR1) servant à produire un premier signal de sortie (S-2) et un
second signal de sortie inversé (S-l) au moyen de la combi-
naison OU-Exclusif dudit signal de donnée resynchronisé de ladite première bascule bistable de type D (FF1) et dudit
premier signal de données de ladite première porte de som-
mation logique (OR1); une seconde porte de sommation logique exclusive (EXOR2) servant à produire un troisième signal de sortie (S-4) et un quatrième signal de sortie inversé (S-3) au moyen de la combinaison OUExclusif dudit signal de données resynchro- nisé de ladite seconde bascule bistable de type D (FF2) et dudit second signal de données de ladite première porte de sommation logique (OR1); des premiers moyens de sommation logique servant à produire
un premier signal d'état de phase (U-CK) au moyen du rac-
cordement électrique de ladite seconde sortie de ladite première porte de 'sommation logique exclusive (EXOR1) et de
ladite troisième sortie de ladite seconde porte de somma-
tion logique exclusive (EXOR2); des seconds moyens de sommation logique servant à produire
un second signal d'état de phase (D-CK) au moyen du raccor-
dement électrique de ladite première sortie de ladite pre-
mière porte de sommation lôgique exclusive (EXOR1) et de
ladite quatrième sortie de ladite seconde porte de somma-
tien logique exclusive (EXOR2); un processeur de boucle (U2) produisant, puis envoyant un signal de bus de commande (PSC) de sorte que la différence de phase entre ladite donnée d'entrée (DINDT), dont la phase est commandée, et une impulsion d'horloge d'entrée (INCK) possèdent une relation de phase correcte moyennant l'utilisation des signaux de sortie (U-CK, D-CK) desdits premiers et seconds moyens de sommation logique; et un déphaseur (U3) commandant la phase desdites données d'entrée conformément audit signal de commande délivré par ledit processeur de boucle (U2), puis envoyant les données d'entrée (DINDT), dont la phase est commandée, à ladite première porte de sommation logique (OR1),
ladite impulsion d'horloge d'entrée (INCK) étant une impul-
sion d'horloge de resynchronisation (RTCK) et le signal de sortie de ladite seconde bascule bistable de type D (FF2)
étant un signal de données resynchronisé (RTDT).
2. Circuit de resynchronisation numérique à phase auto-commandée selon la revendication 1, dans lequel ledit processeur de boucle (U2) est caractérisé en ce qu'il est constitué par des premier et second compteurs de division par N
(U4,US), dont chacun possède une borne d'entrée pour l'im-
pulsion d'horloge, une bascule bistable de type SR (FF), un compteur progressif/régressif (U6), un circuit de retard de transfert (U7), et une troisième porte de sommation logique (OR3), et des signaux d'un premier et d'un second états
(U-CK, D-CK) sont appliqués respectivement à chacune desdi-
tes bornes d'entrée d'lmpulsion d'horloge desdits premier et second compteurs de division par N (U4,US), et un signal de sortie QU) dudit compteur de division par N
(U4) est appliqué à une premièze borne d'entrée de ladite porte de sor-
nation logique (OR3) et à'une entrée de remise a l'état initial d'une bascule bistable de type SR (FF3), et X un signal de sortie (RD) dudit compteur de division par N
(US) est appliqué à une seconde borne d'entrée de ladite porte de som-
mation logique (OR3) et à une entrée de positionnement d'une bascule bistable de type SR (FF3), et
un signal de sortie (RSI-1) de ladite troisième porte de som-
mation logique (OR3) est appliqué a des entrées de remise à l'état initial desdits compteurs de division par N (U4, U5) et dudit circuit de porte de retard (U7), et un signal de sortie dudit circuit de porte de retard (U7) est appliqué à une borne, qui reçoit l'impulsion d'horloge, dudit compteur progressif/regressif (U6), et
des signaux de sortie (DCON,CON) de ladite bas-
cule bistable de type SR (FF3) sont envoyés à des bornes
d'entrée de commande de direction dudit compteur progres-
sif/régressif. (U6), et Ledit compteur progressif/régressif (U6) envoit un
signal de bus de commande (PSC) audit déphaseur (U3) et le-
dit compteur progressif/régressif (U6) comprend une borne de remise & l'état initial servant & ramener à M l'état de comptage dudit compteur progressif/régressif (U6), lorsque
l'état de comptage de ce compteur est égal à 0 ou 2M.
3. Circuit de resynchronisation numérique à phase autocommandée, selon la revendication 1, caractérisé en ce qu'il comporte'en outre un premier circuit de porte de
retard (U12) branché entre ladite borne de sortie du-
dit déphaseur (U3) et ladite borne d'entrée de ladite pre-
mière porte de sommation logique (OR1).
4. Circuit de resynchronisation numérique à phase autocommandée selon la revendication 3, caractérisé en ce qu'il comporte en outre un circuit de stabilisation qui est constitué par: un second circuit de porte de retard (U13) raccordé audit premier circuit de porte de retard
(U12);
des troisième, quatrième et cinquième bascules bistables de type D (FF4, FF5,FF6), dont chacune possède une borne de type D permettant de recevoir respectivement un signal de sortie (DINDT) dudit déphaseur (U3), un signal de sortie dudit circuit de:porte de-- retard (U13) et un signal de données de resynchronisation (RTDT);
lesdites troisième, quatrième et cinquième bas-
cules bistables de type D (FF4,FF5,FF6) comportant chacune une borne de réception d'une impulsion d'horloge, qui sert à recevoir une impulsion d'horloge de resynchronisation
(RTCK);
des troisième, quatrième et cinquième portes de
sommation logique exclusives (EXOR3, EXOR4, EXORS) compor-
tant chacune une porte de sommation logique exclusive pos-
sédant des premières et secondes bornes d'entrée, chacune
264829Z
desdites premières bornes d'entrée servant à recevoir res-
pectivement le signal de sortie desdites bascules bistables de type D (FF4,FF5,FF6), et chacune desdites secondes bornes d'entrée servant à recevoir un signal de données de resynchronisation (RTDT); des quatrième, cinquième et sixième portes de sommation logique (OR4,0R5,OR6), dont chacune possède des première et seconde bornes d'entrée, ladite première borne d'entrée servant à recevoir respectivement ladite impulsion d'horloge de resynchronisation (RTCK), et ladite seconde
borne d'entrée servant à recevoir respectivement des si-
gnaux de sortie inverses desdites portes de sommation lo-
gique exclusives (EXOR3, EXOR4, EXOR5);
des premier et second compteurs de di-
-vision par K (U1O,Ull), dont chacun possède une borne de
remise à zéro (R) servant à recevoir respectivement des si-
gnaux de sortie inverse de portes de sommation logique (OR4,0R5), et chacun desdits compteurs possédant une borne d'entrée d'une impulsion d'horloge servant à recevoir un
signal de sortie inverse de ladite porte de sommation lo-
gique (OR6) et chacun desdits compteurs possédant une borne de sortie, chaque borne de sortie étant raccordée auxdites bornes respectives d'. ntrée d'impulsions d'horloge desdits premier et second compteurs de division par K; et une porte de sommation logique (OR7) raccordée à ladite borne de sortie de chacun desdits premier et second compteurs de division par K (UlO,U11), un signal de sortie de ladite porte de sommation logique (OR7) est appliqué à une borne d'entrée de ladite porte de sommation logique (OR3) du processeur de boucle (U2).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890008113A KR910009808B1 (ko) | 1989-06-13 | 1989-06-13 | 디지틀 자동 위상 제어 리타이밍 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2648292A1 true FR2648292A1 (fr) | 1990-12-14 |
| FR2648292B1 FR2648292B1 (fr) | 1992-10-23 |
Family
ID=19287052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9006745A Expired - Fee Related FR2648292B1 (fr) | 1989-06-13 | 1990-05-30 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5036529A (fr) |
| JP (1) | JPH0779239B2 (fr) |
| KR (1) | KR910009808B1 (fr) |
| DE (1) | DE4018898A1 (fr) |
| FR (1) | FR2648292B1 (fr) |
| GB (1) | GB2233177B (fr) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930007716B1 (ko) * | 1990-07-20 | 1993-08-18 | 재단법인 한국전자통신연구소 | 비트 동기를 위한 디지틀 위상 검출기 |
| US5521499A (en) * | 1992-12-23 | 1996-05-28 | Comstream Corporation | Signal controlled phase shifter |
| CZ197694A3 (en) * | 1992-12-23 | 1995-09-13 | Comstream Corp | Method of phase shift and apparatus for making the same |
| KR960002463B1 (ko) * | 1993-12-11 | 1996-02-17 | 한국전기통신공사 | 고속데이타 전송에서의 디지틀 데이타 리타이밍 장치 |
| US5608757A (en) * | 1994-06-03 | 1997-03-04 | Dsc Communications Corporation | High speed transport system |
| JP3349830B2 (ja) * | 1994-07-29 | 2002-11-25 | 沖電気工業株式会社 | クロック発生回路 |
| US5640523A (en) * | 1994-09-02 | 1997-06-17 | Cypress Semiconductor Corporation | Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery |
| GB2356090B (en) * | 1996-09-17 | 2001-06-20 | Fujitsu Ltd | Clock synchronisation with timing adjust mode |
| JP4090088B2 (ja) * | 1996-09-17 | 2008-05-28 | 富士通株式会社 | 半導体装置システム及び半導体装置 |
| EP1068668B1 (fr) | 1998-09-30 | 2005-10-05 | Koninklijke Philips Electronics N.V. | Circuit pour traiter des signaux de donnees |
| AU1375100A (en) | 1998-11-24 | 2000-06-13 | Giga A/S | A method and a circuit for retiming a digital data signal |
| US6198700B1 (en) * | 1999-06-04 | 2001-03-06 | Level One Communications, Inc. | Method and apparatus for retiming test signals |
| US6646953B1 (en) * | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
| US6643787B1 (en) * | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
| US6856206B1 (en) | 2001-06-25 | 2005-02-15 | Silicon Laboratories, Inc. | Method and apparatus for acquiring a frequency without a reference clock |
| DE10141145A1 (de) * | 2001-08-20 | 2003-04-03 | Infineon Technologies Ag | Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden |
| US7372928B1 (en) | 2002-11-15 | 2008-05-13 | Cypress Semiconductor Corporation | Method and system of cycle slip framing in a deserializer |
| US7640463B2 (en) * | 2006-06-30 | 2009-12-29 | Lsi Corporation | On-chip receiver eye finder circuit for high-speed serial link |
| US7375591B2 (en) * | 2006-08-04 | 2008-05-20 | Silicon Laboratories Inc. | Robust false locking prevention in referenceless frequency acquisition |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0037299A1 (fr) * | 1980-03-28 | 1981-10-07 | Thomson-Csf | Dispositif de synchronisation d'informations numériques transmises par paquets |
| EP0102598A1 (fr) * | 1979-11-09 | 1984-03-14 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Dispositif pour la synchronisation de phase |
| US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
| EP0153107A2 (fr) * | 1984-02-10 | 1985-08-28 | Prime Computer, Inc. | Appareil et procédé pour la récupération de l'horloge dans un réseau de communication de données en anneau |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3820030A (en) * | 1973-09-05 | 1974-06-25 | Gte Information Syst Inc | Pulse sampling and synchronization circuit |
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
| US4117419A (en) * | 1977-07-07 | 1978-09-26 | Bolt Beranek And Newman Inc. | Frequency measuring system employing an auto-correlation function frequency control loop |
| US4339823A (en) * | 1980-08-15 | 1982-07-13 | Motorola, Inc. | Phase corrected clock signal recovery circuit |
| JPS6163111A (ja) * | 1984-09-04 | 1986-04-01 | Matsushita Electric Ind Co Ltd | デイジタルｐｌｌ回路 |
| JPS6264125A (ja) * | 1985-09-13 | 1987-03-23 | Sanyo Electric Co Ltd | 位相同期回路 |
| JPS62110320A (ja) * | 1985-11-08 | 1987-05-21 | Fuji Electric Co Ltd | デジタルｐｌｌ回路 |
| US4675617A (en) * | 1986-02-03 | 1987-06-23 | Martin Kenneth W | Stable voltage controlled oscillator |
| JPS62217724A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 位相同期回路 |
| DE3639886A1 (de) * | 1986-11-21 | 1988-06-01 | Thomson Brandt Gmbh | Schaltung zur verarbeitung digitaler signale |
| JPS63200611A (ja) * | 1987-02-16 | 1988-08-18 | Nec Corp | デイジタル信号識別回路 |
| GB2223136B (en) * | 1988-03-28 | 1992-10-14 | Plessey Co Plc | Broad band vco control system for clock recovery |
-
1989
- 1989-06-13 KR KR1019890008113A patent/KR910009808B1/ko not_active IP Right Cessation
-
1990
- 1990-04-20 US US07/514,860 patent/US5036529A/en not_active Expired - Fee Related
- 1990-05-04 GB GB9010055A patent/GB2233177B/en not_active Expired - Fee Related
- 1990-05-30 FR FR9006745A patent/FR2648292B1/fr not_active Expired - Fee Related
- 1990-06-11 JP JP2150092A patent/JPH0779239B2/ja not_active Expired - Fee Related
- 1990-06-13 DE DE4018898A patent/DE4018898A1/de active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0102598A1 (fr) * | 1979-11-09 | 1984-03-14 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Dispositif pour la synchronisation de phase |
| EP0037299A1 (fr) * | 1980-03-28 | 1981-10-07 | Thomson-Csf | Dispositif de synchronisation d'informations numériques transmises par paquets |
| US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
| EP0153107A2 (fr) * | 1984-02-10 | 1985-08-28 | Prime Computer, Inc. | Appareil et procédé pour la récupération de l'horloge dans un réseau de communication de données en anneau |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910002123A (ko) | 1991-01-31 |
| DE4018898A1 (de) | 1991-01-10 |
| JPH0779239B2 (ja) | 1995-08-23 |
| DE4018898C2 (fr) | 1992-08-20 |
| GB9010055D0 (en) | 1990-06-27 |
| GB2233177B (en) | 1993-06-16 |
| KR910009808B1 (ko) | 1991-11-30 |
| GB2233177A (en) | 1991-01-02 |
| JPH0382222A (ja) | 1991-04-08 |
| FR2648292B1 (fr) | 1992-10-23 |
| US5036529A (en) | 1991-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2648292A1 (fr) | ||
| EP0466591B1 (fr) | Procédé et système de transmission numérique de données en série | |
| EP0013990B1 (fr) | Procédé de transmission série d'informations binaires et dispositifs pour sa mise en oeuvre | |
| CA2046241C (fr) | Dispositif de serialisation et de deserialisation de donnees et systeme de transmission numerique de donnees en serie en resultant | |
| FR2523388A1 (fr) | Dispositif a seuil adaptatif | |
| FR2498032A1 (fr) | Synchroniseur de bits pour signaux numeriques | |
| EP0190730B1 (fr) | Dispositif de distribution d'horloge tripliquée, chaque signal d'horloge comportant un signal de synchronisation | |
| FR2604836A1 (fr) | Ligne a retard a boucle de verrouillage de phase | |
| FR2591776A1 (fr) | Circuit de resynchronisation de signaux pulses, en particulier pour peripheriques de microprocesseurs | |
| Eldering et al. | Digital burst mode clock recovery technique for fiber-optic systems | |
| EP0680170B1 (fr) | Circuit de transmission d'un signal code en ligne sur une ligne téléphonique comprenant un synchroniseur de fréquence | |
| EP0037299B1 (fr) | Dispositif de synchronisation d'informations numériques transmises par paquets | |
| FR2728118A1 (fr) | Comparateur de phase entre un signal numerique et un signal d'horloge, et boucle a verrouillage de phase correspondante | |
| FR2509890A1 (fr) | Appareil de lecture de donnees pour la transmission de donnees | |
| FR2713034A1 (fr) | Circuit de récupération d'horloge à oscillateurs appariés. | |
| EP0249930B1 (fr) | Procédé de synchronisation de deux trains binaires | |
| FR2689660A1 (fr) | Procédé pour contrôler des lignes de bus et des interfaces de bus bifilaires symétriques et dispositif pour la mise en Óoeuvre du procédé. | |
| EP0466593B1 (fr) | Dispositif d'échantillonnage de données et système de transmission numérique de données en résultant | |
| EP0064923B1 (fr) | Système de mise en phase de trains numériques et son application à la commutation desdits trains | |
| CA1250906A (fr) | Repeteur pour distribution d'horloge tripliquee | |
| FR2562257A1 (fr) | Comparateur de phase | |
| EP0094040B1 (fr) | Système de transmission synchrone de données à l'aide d'une porteuse modulée d'amplitude d'enveloppe constante | |
| EP0246135B1 (fr) | Détécteur de phase et de fréquence, et son utilisation dans une boucle à verrouillage de phase | |
| FR2472876A1 (fr) | Modulateur-demodulateur pour transmission en double modulation d'amplitude a quatre niveaux sur porteuses en quadrature | |
| EP0689315B1 (fr) | Dispositif comparateur de phase |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |