FR2634593A1 - Procede de traitement d'un circuit integre pour realiser un detecteur de temperature qui soit d'un seul tenant avec lui - Google Patents
Procede de traitement d'un circuit integre pour realiser un detecteur de temperature qui soit d'un seul tenant avec lui Download PDFInfo
- Publication number
- FR2634593A1 FR2634593A1 FR8909606A FR8909606A FR2634593A1 FR 2634593 A1 FR2634593 A1 FR 2634593A1 FR 8909606 A FR8909606 A FR 8909606A FR 8909606 A FR8909606 A FR 8909606A FR 2634593 A1 FR2634593 A1 FR 2634593A1
- Authority
- FR
- France
- Prior art keywords
- type material
- chip
- integrated circuit
- zone
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000005388 borosilicate glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H01L27/0207—
-
- H01L27/1464—
-
- H01L27/14683—
-
- H01L27/14875—
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Un circuit intégré est formé dans une puce semi-conductrice possédant une face avant et une face arrière, la puce possédant au moins une première 4 et une deuxième 8 régions fonctionnelles. La première région fonctionnelle 4 comprend au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n. Le circuit intégré comprend des pastilles de liaison 22, 16 reliées respectivement à la zone de matière de type p et à la zone de matière de type n, grâce auxquelles ces zones peuvent être reliées à un circuit extérieur. Au moins l'une des pastilles de liaison 22 est isolée électriquement de la deuxième zone fonctionnelle 8 du circuit intégré. Le circuit intégré est traité en montant la puce sur un élément de support et en enlevant de la matière de la puce de façon à séparer les zones fonctionnelles de la puce l'une de l'autre.
Description
PROCEDE DE TRAITEMENT D'UN CIRCUIT INTEGRE
POUR REALISER UN DETECTEUR DE TEMPERATURE QUI SOIT D'UN
SEUL TENANT AVEC LUI
Cette invention concerne un procédé de traitement d'un circuit intégré pour réaliser un détecteur de température qui soit d'un seul tenant avec lui. Il est classique de mettre en oeuvre un dispositif à couplage de charge (charge coupled device, CCD) à une température cryogénique pour réduire le courant d'obscurité. Lorsqu'un CCD est mis en oeuvre à une température cryogénique, il est fréquemment souhaitable de surveiller la température de la puce CCD. C'est une utilisation classique d'un transistor bipolaire de régler la température d'un CCD qui est attaché à un bloc de montage. Un trou est percé dans le bloc de montage et un transistor bipolaire discret dans un boîtier TO5 (ou plus petit) est ajusté dans le trou. Pour un courant donné base-émetteur, la tension baseémetteur du transistor est reliée liénairement à la température. En appliquant un courant
constant base-émetteur et en réglant la tension base-
émetteur, on peut obtenir une information concernant la température du CCD. Dans ce type de détecteur de température, on peut utiliser une diode au lieu d'un
transistor bipolaire.
L'utilisation d'un transistor bipolaire discret ou d'une diode pour régler la température d'un CCD de la manière décrite ci-dessus entraîne des inconvénients, parce que la température détectée par le transistor ou diode est la température du bloc de
montage, non la température de la puce CCD.
La température d'une puce CCD peut être réglée en utilisant une résistance de polysilicium formée sur la puce pendant la fabrication du CCD. La résistance comprend des pastilles d'attache pour une liaison à un circuit extérieur qui règle la valeur de résistance de la résistance. Un inconvénient de cette technique est que des résistances sensibles à la température ne sont généralement pas aussi sensibles à la température que des transistors bipolaires ou des diodes. Un mode de réalisation préféré de la présente invention dans un premier aspect est un procédé de traitement d'un circuit intégré formé dans une puce semi-conductrice possédant une face avant et une face arrière, la puce possédant au moins des première et deuxième régions fonctionnelles distinctes. La première région fonctionnelle comprend au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n. Le circuit intégré comprend aussi des pastilles de liaison reliées respectivement à la zone de matière de type p et à la zone de matière de type n pour relier ces zones à un circuit extérieur. Au moins l'une des pastilles de liaison est isolée électriquement de la deuxième région fonctionnelle du circuit intégré. Le procédé comprend les étapes de monter la puce sur un élément de support, et enlever de la matière de la puce de façon à séparer les régions
fonctionnelles de la puce l'une de l'autre.
Un mode de réalisation préféré de la présente invention dans son deuxième aspect est un circuit intégré qui comprend un élément de support et une puce semi-conductrice possédant des faces avant et arrière et qui est attachée sur l'une de ces faces à l'élément de support. La puce comprend au moins des première et deuxième régions fonctionnelles qui sont isolées électriquement l'une de l'autre. La première région fonctionnelle comprend au moins un zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de type p dans une jonction p-n. Le circuit intégré comprend aussi des pastilles de liaison qui sont reliées respectivement à la zone de matière de type p et à la zone de matière de type n, pour relier
ces zones à un circuit extérieur.
Un mode de réalisation préféré de la présente invention dans un troisième aspect est un circuit intégre qui comprend une puce semi-conductrice possédant au moins des première et deuxième régions fonctionnelles, la première région fonctionnelle comprenant au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n. Des pastilles de liaison sont reliées respectivement à la zone de matière de type p et à la zone de matière de type n pour relier ces zones a un circuit extérieur. Au moins une des pastilles de liaison est isolée électriquement de la deuxième région fonctionnelle du
circuit intégré.
En vue d'une meilleure compréhension de l'invention et pour indiquer la façon dont elle peut être mise en oeuvre, on va maintenant se référer, à titre d'exemple, aux dessins annexés dans lesquels: la FIG. 1 est une vue partielle en coupe à plus grande échelle d'un CCD partiellement fabriqué, prise selon la ligne I-I de la FIG. 3; la FIG. 2 est une vue partielle en coupe à plus grande échelle du CCD partiellement fabriqué, prise selon la ligne II-II de la FIG. 3; la FIG. 3 est une vue de dessus du CCD partiellement fabriqué; et la FIG. 4 est vue semblable à celle de la FIG. 1 mais prise à une étape ultérieure de la
fabrication du CCD.
La FIG. 1 représente une puce 2 de circuit intégré en silicium qui a été traitée en utilisant une technologie classique de semiconducteur à grille isolée par oxyde métallique ou technologie MOS, et comprend une première région fonctionnelle 4, qui comprend une jonction p-n 6, et une région auxiliaire 8. La région auxiliaire contient une jonction p-n 10, qui a été formée concuremment avec la jonction 6. Puisque la puce est monocristalline, les plans de cristaux de la région auxiliaire 8 sont parallèles aux plans correspondants de la région 4 ou coincident avec eux. Des bandes de liaison 12 sont reliées respectivement à la zone de type n et à la zone de type p de la région auxiliaire 8. Comme l'indique la FIG. 3, les bandes 12 se
terminent sur des pastilles respectives d'attache 16.
Une bande 20 de liaison (FIG. 2 et 3) est reliée au substrat 18 à un emplacement à l'intérieur de la limite de la zone principale fonctionnelle 4 et se termine dans une pastille d'attache 22. D'autres zones (non représentées) de la région fonctionnelle principale
sont reliées à d'autres pastilles (non représentées).
Les bandes de liaison et les pastilles d'attache sont situées au sommet d'une couche de bioxyde de silicium 26 ou silice. Une structure d'électrode de grille en polysilicium (non représentée) recouvre la couche 26 o elle couvre la région fonctionnelle principale 4 de la puce. La région 4 de la puce et la structure
d'électrode de grille constituent ensemble un CCD.
Une couche 30 de verre de borosilicate à forte teneur en silice est formée au-dessus de la surface avant de la puce (la surface à travers laquelle la puce est traitée), et la puce est amincie depuis sa
surface arrière à une épaisseur d'environ 10 à 20 um.
Le verre de borosilicate qui s'attache fermement aux bandes métalliques de liaison et aux pastilles d'attache ainsi qu'à la couche de silice, renforce la puce amincie. L'utilisation de verre de borosilicate comme matière de renforcement pour des CCD amincies est décrite dans la demande de brevet américain numéro de série 07/018 832 déposée le 24 février 1987. Amincir la puce permet au CCD d'être utilisé comme dispositif
d'imagerie avec un éclairage en face arrière.
La puce est gravée sélectivement depuis sa surface arrière pour enlever la matière de puce entre les régions 4 et 8, de la manière décrite dans la demande de brevet européen 314 334 du déposant
(priorité USA 114 884 du 29.10.87), dont la description
est incorporée ici de cette façon par référence. La silice est enlevée là o elle couvre les pastilles d'attache, et de cette manière les pastilles d'attache sont exposées. De cette façon, la région auxiliaire 8 est isolée de la région fonctionnelle principale 4, comme l'indique la FIG. 4. La jonction p-n à l'intérieur de la région 8 amène la région 8 à constituer une diode. L'anode et la cathode de la diode sont reliées à des pastilles d'attache respectives. La puce amincie est attachée à travers la couche de support 30 à un bloc de montage. La diode formée dans la région 8 est utilisée pour détecter une température en fournissant un courant constant à sa cathode et en mesurant la tension développée aux bornes de la jonction p-n. Puisque l'anode de la diode est isolée du substrat 18 du CCD, il ne passe pas de courants de
substrat entre les régions 4 et 8.
En utilisant une diode fabriquée sur la même puce que le CCD, il est possible de détecter la température à un emplacement qui est très proche de la zone active du CCD. L'isolation électrique et physique de la diode par rapport au CCD assure que le fonctionnement du CCD n'entraîne pas d'indications erronées de température et que la diode n'affecte pas le fonctionnement du CCD. La fabrication de la diode n'implique pas d'étapes de fabrication autres que
celles qui sont nécessaires pour la fabrication du CCD.
On comprend que la présente invention n'est pas limitée au mode de réalisation particulier qui a été décrit, et que des variations peuvent y être apportées sans s'écarter du cadre de l'invention tel
qu'il est défini dans les revendications jointes ou des
équivalents de celles-ci. Par exemple, l'invention n'est pas limitée à l'utilisation d'une diode unique, puisque des diodes multiples, à différents emplacements par rapport à la région fonctionnelle 4, peuvent être formées. En outre, l'invention n'est pas limitée à l'utilisation de diodes comme éléments de détection de température, et des transistors bipolaires peuvent être utilisés en variante. L'utilisation de transistors bipolaires impliquerait une implantation de plus que l'utilisation de diodes, mais ceci n'est pas un inconvénient significatif puisque le procédé classique de fabrication d'un CCD implique de multiples implantations d'impuretés qui réalisent différents types de conductivité. L'invention n'est pas limitée à ce que la région principale fonctionnelle de la puce soit un CCD. Les régions 4 et 8 ne doivent pas obligatoirement être isolées par une gravure par rapport à la face arrière de la puce, puisqu'une isolation par tranchée peut être effectuée à partir de
la face avant.
Claims (8)
1. Procédé de traitement d'un circuit intégré formé dans une puce semiconductrice possédant une face avant et une face arrière, la puce comportant au moins des première (4) et deuxième (8) régions fonctionnelles, la première région fonctionnelle (4) comprenant au moins une zone de matière de type p et au
moins une zone de matière de type n qui rencontre la-
zone de matière de type p dans une jonction p-n (6), et le circuit intégré comprenant des pastilles de liaison (22,16) reliées respectivement à ladite zone de matière de type p et à ladite zone de matière de type n, grâce à quoi ces zones peuvent être reliées à un circuit extérieur, au moins l'une des pastilles de liaison(22) étant isolée électriquement de la deuxième région fonctionnelle (8) du circuit intégré, et le procédé comprenant les étapes de: monter la puce sur un élément de support, et enlever de la matière de la puce de façon à séparer les régions fonctionnelles de la puce l'une de l'autre.
2. Procédé selon la revendication 1 comprenant le montage de la puce sur l'élément de support au moyen de sa face avant, et dans lequel l'étape d'enlever de la matière de la puce comprend une
gravure sélective de la puce par sa face arrière.
3. Procédé selon la revendication 1,
comprenant l'amincissement de la puce.
4. Circuit intégré comprenant: un élément de support une puce semiconductrice qui possède des faces avant et arrière et qui est attachées par l'une de ces faces à l'élément de support, la puce possédant au moins une première (4) et une deuxième (8) régions fonctionnelles qui sont isolées électriquement l'une de l'autre, la première région fonctionnelle (4) comprenant au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n (6) et au moins une première (22) et une deuxième (16) pastilles de liaison reliées respectivement aux zones de matière de type p et de matière de type n.
5. Circuit intégré selon la revendication 4, dans lequel la deuxième région fonctionnelle (8) de la puce comprend au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la
zone de matière de type p dans une jonction p-n (10).
6. Circuit intégré selon la revendication 5, dans lequel la deuxième région fonctionnelle (8) de la puce comprend une partie du dispositif de couplage de
charge (CCD).
7. Circuit intégré comprenant: une puce semi-conductrice possédant au moins une première (4) et une deuxième (8) régions fonctionnelles, la première région fonctionnelle (4) comprenant au moins une zone de matière de type p et au moins une zone de matière de type n qui rencontre la zone de matière de type p dans une jonction p-n (6), des pastilles de liaison (22, 16) qui sont reliées respectivement à la zone de matière de type p et à la zone de matière de type n de la première région fonctionnelle (4), pour relier ces zones à un circuit extérieur, au moins l'une des pastilles de liaison (22) étant électriquement isolée de la deuxième région
fonctionnelle (8) du circuit intégré.
8. Circuit intégré selon la revendication 7, dans lequel la deuxième région fonctionnelle (8) de la puce comprend une partie d'un dispositif de couplage de charge.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/221,069 US4918505A (en) | 1988-07-19 | 1988-07-19 | Method of treating an integrated circuit to provide a temperature sensor that is integral therewith |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2634593A1 true FR2634593A1 (fr) | 1990-01-26 |
| FR2634593B1 FR2634593B1 (fr) | 1996-06-07 |
Family
ID=22826205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8909606A Expired - Fee Related FR2634593B1 (fr) | 1988-07-19 | 1989-07-18 | Procede de traitement d'un circuit integre pour realiser un detecteur de temperature qui soit d'un seul tenant avec lui |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4918505A (fr) |
| JP (1) | JP2668267B2 (fr) |
| FR (1) | FR2634593B1 (fr) |
| GB (1) | GB2221092B (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502838A (en) * | 1994-04-28 | 1996-03-26 | Consilium Overseas Limited | Temperature management for integrated circuits |
| EP0721661B1 (fr) * | 1994-07-26 | 2002-10-09 | Koninklijke Philips Electronics N.V. | Procede de fabrication d'un dispositif a semi-conducteurs pour montage en surface, et dispositif a semi-conducteurs pour montage en surface |
| US6092927A (en) * | 1994-11-10 | 2000-07-25 | International Rectifier Corp. | Temperature detection of power semiconductors performed by a co-packaged analog integrated circuit |
| US5961215A (en) * | 1997-09-26 | 1999-10-05 | Advanced Micro Devices, Inc. | Temperature sensor integral with microprocessor and methods of using same |
| US6157244A (en) * | 1998-10-13 | 2000-12-05 | Advanced Micro Devices, Inc. | Power supply independent temperature sensor |
| US7508671B2 (en) * | 2003-10-10 | 2009-03-24 | Intel Corporation | Computer system having controlled cooling |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH474851A (de) * | 1966-12-01 | 1969-06-30 | Raytheon Co | Halbleiteranordnung |
| US3489961A (en) * | 1966-09-29 | 1970-01-13 | Fairchild Camera Instr Co | Mesa etching for isolation of functional elements in integrated circuits |
| FR2086028A1 (fr) * | 1970-04-13 | 1971-12-31 | Gen Electric | |
| DE2755480A1 (de) * | 1977-12-13 | 1979-06-21 | Siemens Ag | Verfahren zur herstellung einer integrierten halbleiterschaltung |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3174112A (en) * | 1960-07-29 | 1965-03-16 | Westinghouse Electric Corp | Semiconductor devices providing the functions of a plurality of conventional components |
| GB1153051A (en) * | 1965-06-30 | 1969-05-21 | Texas Instruments Inc | Electrical Isolation of Semiconductor Circuit Components |
| GB1238695A (fr) * | 1967-07-25 | 1971-07-07 | ||
| DE2041819A1 (de) * | 1969-09-22 | 1971-04-22 | Itt Ind Gmbh Deutsche | Herstellungsverfahren fuer integrierte Schaltungen |
| US3697786A (en) * | 1971-03-29 | 1972-10-10 | Bell Telephone Labor Inc | Capacitively driven charge transfer devices |
| JPS5312917B2 (fr) * | 1972-06-02 | 1978-05-06 | ||
| US4260910A (en) * | 1974-01-25 | 1981-04-07 | Texas Instruments Incorporated | Integrated circuits with built-in power supply protection |
| CH609714A5 (en) * | 1974-07-15 | 1979-03-15 | Agfa Gevaert Ag | Process for the production of a hydrophilic surface on silicone rubber mouldings |
| JPS52116085A (en) * | 1976-03-26 | 1977-09-29 | Hitachi Ltd | Air-space semiconductor integrated circuit |
| US4257061A (en) * | 1977-10-17 | 1981-03-17 | John Fluke Mfg. Co., Inc. | Thermally isolated monolithic semiconductor die |
| JPS5846860B2 (ja) * | 1977-12-23 | 1983-10-19 | 株式会社日立製作所 | 半導体クロスポイントスイツチ |
| JPS5759349A (en) * | 1980-09-29 | 1982-04-09 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| US4422091A (en) * | 1981-01-19 | 1983-12-20 | Rockwell International Corporation | Backside illuminated imaging charge coupled device |
| KR970000416B1 (ko) * | 1985-05-31 | 1997-01-09 | 사이언티픽 이매징 테크놀로지시 이코포레이티드 | 규소웨이퍼 보강재 및 보강방법 |
| US4739382A (en) * | 1985-05-31 | 1988-04-19 | Tektronix, Inc. | Package for a charge-coupled device with temperature dependent cooling |
| KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
| US4892842A (en) * | 1987-10-29 | 1990-01-09 | Tektronix, Inc. | Method of treating an integrated circuit |
-
1988
- 1988-07-19 US US07/221,069 patent/US4918505A/en not_active Expired - Lifetime
-
1989
- 1989-07-17 JP JP1184395A patent/JP2668267B2/ja not_active Expired - Lifetime
- 1989-07-17 GB GB8916331A patent/GB2221092B/en not_active Expired - Fee Related
- 1989-07-18 FR FR8909606A patent/FR2634593B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3489961A (en) * | 1966-09-29 | 1970-01-13 | Fairchild Camera Instr Co | Mesa etching for isolation of functional elements in integrated circuits |
| CH474851A (de) * | 1966-12-01 | 1969-06-30 | Raytheon Co | Halbleiteranordnung |
| FR2086028A1 (fr) * | 1970-04-13 | 1971-12-31 | Gen Electric | |
| DE2755480A1 (de) * | 1977-12-13 | 1979-06-21 | Siemens Ag | Verfahren zur herstellung einer integrierten halbleiterschaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8916331D0 (en) | 1989-08-31 |
| JP2668267B2 (ja) | 1997-10-27 |
| FR2634593B1 (fr) | 1996-06-07 |
| GB2221092A (en) | 1990-01-24 |
| GB2221092B (en) | 1992-06-03 |
| JPH0267737A (ja) | 1990-03-07 |
| US4918505A (en) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6018187A (en) | Elevated pin diode active pixel sensor including a unique interconnection structure | |
| US8003433B2 (en) | Process for fabricating a high-integration-density image sensor | |
| US5101253A (en) | Photo sensor with monolithic differential amplifier | |
| JP5566633B2 (ja) | 半導体装置 | |
| JP3370298B2 (ja) | 回路内蔵受光素子 | |
| JP3115148B2 (ja) | 半導体装置の製造方法 | |
| JP2003264310A (ja) | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 | |
| US6114739A (en) | Elevated pin diode active pixel sensor which includes a patterned doped semiconductor electrode | |
| EP0022388A1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| US6649993B2 (en) | Simplified upper electrode contact structure for PIN diode active pixel sensor | |
| JPH07193070A (ja) | 化合物半導体装置 | |
| FR2634593A1 (fr) | Procede de traitement d'un circuit integre pour realiser un detecteur de temperature qui soit d'un seul tenant avec lui | |
| JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| JPH06326293A (ja) | 光検出装置 | |
| JP3208319B2 (ja) | 半導体装置の製造方法 | |
| US5846850A (en) | Double sided interdiffusion process and structure for a double layer heterojunction focal plane array | |
| JP2700356B2 (ja) | 受光素子 | |
| JPH10284752A (ja) | 光センサ | |
| TW202431659A (zh) | 光檢測元件及光檢測元件之製造方法 | |
| JP2723863B2 (ja) | 集積化受光素子及びその製造方法 | |
| JPH0391969A (ja) | 半導体受光素子 | |
| EP0220974B1 (fr) | Composant semiconducteur de puissance et logique de commande associée | |
| JPH0513800A (ja) | 半導体装置 | |
| JPS63239870A (ja) | フォトダイオード | |
| EP1290734B1 (fr) | Capteur de tension d'anode d'un composant de puissance vertical et utilisation en protection de court-circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |