FR2625346A1 - Agencement capacitif commute - Google Patents
Agencement capacitif commute Download PDFInfo
- Publication number
- FR2625346A1 FR2625346A1 FR8817014A FR8817014A FR2625346A1 FR 2625346 A1 FR2625346 A1 FR 2625346A1 FR 8817014 A FR8817014 A FR 8817014A FR 8817014 A FR8817014 A FR 8817014A FR 2625346 A1 FR2625346 A1 FR 2625346A1
- Authority
- FR
- France
- Prior art keywords
- signal
- terminal
- coupled
- transmission gate
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 95
- 230000010354 integration Effects 0.000 claims abstract description 11
- 230000000295 complement effect Effects 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000009877 rendering Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 20
- 230000008859 change Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
- G06G7/1865—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop with initial condition setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
L'invention concerne un intégrateur de signaux qui comprend une source d'un signal d'entrée, une première capacitance, et un amplificateur. Selon l'invention, un condensateur d'intégration C3 est couplé entre les bornes d'entrée et de sortie de l'amplificateur 200; le signal d'entrée 160 est couplé par un agencement capacitif commuté T1, C1, T6, à la borne d'entrée; cet agencement comprend des première T1 et seconde T6 portes de transmission, qui fonctionnent à une première fréquence et une seconde capacitance C1 en série; dans chaque période du fonctionnement des portes de transmission, la seconde porte T6 est fermée avant la première porte T1 pour empêcher une charge injectée par la seconde porte T6, lorsque la première T1 est fermée, d'être appliquée à la borne d'entrée 200a de l'amplificateur 200. L'invention s'applique notamment aux modulateurs Sigma-Delta.
Description
La présente invention se rapporte à un agencement capacitif à utiliser,
par exemple, dans un
intégrateur de signaux d'un modulateur Sigma-Delta (tD).
Par exemple, dans un décodeur stéréo qui utilise des techniques numériques, un convertisseur analogique-numérique est utilisé pour convertir un signal stéréo analogique sur bande de base en un signal numérique de sortie. Le signal numérique de sortie est traité dans le décodeur stéréo pour former une paire de signaux audio décodés qui, généralement, sont appelés signal audio du canal gauche et signal audio du canal
droit, respectivement.
Un signal stéréo sur bande de base qui est, par exemple selon le standard BTSC, peut avoir une largeur de bande de 75 kHz. Par conséquent, l'allure de conversion analogique-numérique requise doit être supérieure au minimum requis par le critère d'échantillonnage de Nyquist, comme par exemple 200 kHz. Afin d'obtenir un
rapport minimum prédéterminé signal/bruit, la résolution-
de quantification du mot de sortie du convertisseur analogique-numérique peut, par exemple, devrait être de
bits.
Dans un agencement selon l'invention, le convertisseur analogiquenumérique fonctionne en tant que convertisseur analogique-numérique 2- qui utilise,
avantageusement, la technologie métal-oxyde-semi-
conducteur (MOS) comme, par exemple, la technologie CMOS (métal-oxydesemiconducteur complémentaire). La technologie CMOS offre avantageusement un fonctionnement relativement rapide avec une faible consommation de puissance. Un convertisseur analogique-numérique typique comprend un étage intégrateur de signaux répondant à un signal de somme. Le signal de somme est formé par l'addition d'un signal d'entrée analogique et d'un signal analogique intérieurement produit à deux niveaux. Un signal de sortie de l'intégrateur est couplé à une borne d'entrée d'un détecteur de seuil qui produit un signal numérique à deux niveaux ayant un premier état lorsque le signal de sortie de l'intégrateur est plus faible qu'un premier niveau prédéterminé et ayant autrement un second état. Le signal produit par le détecteur de seuil est stocké dans une bascule ou flip- flop à une allure prédéterminée. Le signal à la sortie de la bascule est utilisé pour produire la portion
de signal analogique à deux niveaux du signal de somme.
Un intégrateur de signaux, selon un aspect de l'invention, est construit en utilisant la technique de condensateur commuté qui est avantageuse lorsqu'on utilise une technologie CMOS. Il comprend un amplificateur et un condensateur d'intégration de signaux qui est couplé entre une borne d'entrée inverse et une
borne de sortie de l'amplificateur.
L'agencement capacitif commuté comprend une première porte de transmission, une seconde capacitance et une seconde porte de transmission qui forment un agencement en série pour coupler alternativement un signal d'entrée et découpler le signal d'entrée par
rapport à la borne d'entrée inverse de l'amplificateur.
Des premier et second signaux de commande sont couplés aux première et seconde portes de transmission, respectivement, pour contr8ler les temps de commutation des portes correspondantes de transmission de manière que, pendant une première portion d'une période, par exemple, du premier signal de commande, les deux portes de transmission soient conductrices et que pendant une seconde portion de la période, les deux soient non conductrices. Pendant la transition de coupure d'une telle porte de transmission, une charge peut être couplée des transistors de la porte de transmission à une borne de sortie de la porte de transmission. Cette charge peut dépendre non linéairement de la tension à la borne
d'entrée, comme on l'expliquera ultérieurement.
Lorsqu'une telle porte de transmission est utilisée pour appliquer le signal d'entrée à la capacitance d'intégration, cette charge peut dépendre de manière non linéaire du niveau du signal d'entrée. Si elle peut être couplée à la capacitance d'intégration, cette charge peut désavantageusement provoquer une dégradation de la
linéarité de l'intégrateur de signaux.
Selon un aspect de l'invention, un intégrateur de signaux comprend une source d'un signal d'entrée, une première capacitance et une première porte de transmission ayant une borne de commande qui répond à un premier signal de commande à deux niveaux. La première porte de transmission a une première borne de signaux qui est couplée à une première borne de la première capacitance et une seconde borne de signaux qui est couplée à la source du signal d'entrée. L'intégrateur de signaux comprend un amplificateur ayant une borne d'entrée et une borne de sortie. Une seconde porte de transmission a une borne de commande qui répond à un second signal de commande à deux niveaux. La seconde porte de transmission a une première borne de signaux qui est couplée à la première borne d'entrée de l'amplificateur et une seconde borne de signaux qui est
couplée à une seconde borne de la première capacitance.
Le signal d'entrée est couplé à la première borne d'entrée de l'amplificateur via l'agencement en série de la première porte de transmission, de la première capacitance et de la seconde porte de transmission. Les première et seconde portes de transmission sont temporisées pour fonctionner selon les premier et second signaux de commande respectivement. Une seconde capacitance d'intégration est couplée entre les bornes d'entrée et de sortie de 1'amplificateur pour développer un signal de sortie à la borne de sortie de l'amplificateur qui est représentatif de l'intégrale dans le temps du signal d'entrée. Le premier signal de commande est retardé relativement au second signal de commande pour rendre, dans une période donnée du second signal de commande, la seconde porte de transmission non conductrice avant un temps o la première porte de transmission devient non conductrice et ainsi empêcher le signal associé à une transition du premier signal de commande, provoquant la coupure de la première porte de transmission, d'être appliqué à la borne d'entrée de l'amplificateur. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - les figures 1A et lB qui,. ensemble forment la figure 1, illustrent un schéma d'un convertisseur analogique-numérique Sigme-Delta qui contient un
intégrateur de signaux, selon un aspect de l'invention;.
et - la figure 2 illustre le schéma détaillé d'un amplificateur qui est incorporé dans l'intégrateur de
signaux de la figure 1.
La figure 1 illustre un convertisseur analogique-numérique Y_ 100. Le convertisseur 100 comprend un intégrateur de signaux 110 qui utilise la
technique du circuit à condensateur commuté.
L'intégrateur 110 reçoit, à une borne d'entrée 110a, un signal analogique d'entrée 160 qui doit être converti en son équivalent numérique et reçQit un signal intérieurement produit, à des niveaux DIG, à une borne 11Ob. L'intégrateur 110 produit un signal SOR à une borne de sortie 200c d'un amplificateur 200. Le signal d'entrée peut par exemple-être un signal stéréo sur bande de base généré, par exemple, par un décodeur de modulation de fréquence d'un téléviseur, non représenté sur les
figures, qui, par exemple, est selon le standard BTSC.
L'amplificateur 200 a une borne d'entrée inverse 200a. Un condensateur d'intégration C3 est couplé entre les bornes 200c et 200a. Une borne d'entrée directe 200b est couplée à une tension continue VREF d'une source 190. La réponse en circuit fermé de l'amplificateur et du condensateur de contre-réaction a tendance à établir le potentiel à l'entrée inverse 200a de l'amplificateur 200
au niveau de la tension VREF.
Le signal d'entrée 160 à la borne 110a est couplé à une première borne Cla d'un condensateur C1 via, par exemple une porte conventionnelle de transmission à transistors complémentaires T1. La porte de transmission Tl, qui utilise la technologie CMOS, est commandée par des signaux complémentaires d'horloge P2N et P2DN forçant la paire correspondante de transistors de la porte de transmission Tl à être conductrice lorsque le signal P2D est VRAI ou haut. L'autre borne du condensateur C1 est couplée, par une porte de transmission T6, à la borne d'entrée inverse 200a de l'amplificateur 200. La porte de transmission T6 est commandée par des signaux complémentaires d'horloge P2 et P2N, la rendant conductrice lorsque le signal P2 est VRAI, ou haut. Les portes de transmission Tl et T6 sont simultanément conductrices pendant une première portion de chaque période, par exemple, du signal P2D et sont toutes deux
non conductrices pendant une seconde portion de celle-ci.
Ainsi, les portes de transmission Tl et T6 fonctionnent à la fréquence du signal P2D, c'est-à-dire par exemple,
11 MHz.
La borne Cla du condensateur C1 est également couplée à la tension VREF par une porte de transmission
T2, lorsque la porte de transmission T2 est conductrice.
L'autre borne du condensateur C1 est couplée à la tension VREF par une porte de transmission T3, quand la porte de transmission T3 est conductrice. Les portes de transmission T2 et T3 sont commandées par des signaux d'horloge P1 et PiN et fonctionnent à la même fréquence que le signal P2D. Lorsque les portes de transmission T2 et T3 sont conductrices, les portes de transmission T1 et
T6 ne le sont pas, et inversement.
Le générateur de temporisation 180 de la figure lB produit une paire de signaux de temporisation et les applique aux branches respectives du montage comprenant les inverseurs U20-U23, une unité à retard U24, et d'autres inverseurs U25 et U26, pour production ultime de
signaux de temporisation P1, PiN, P2, P2N, P2D et P2DN.
Le signal à deux niveaux DIG, généré d'une manière qui sera décrite ultérieurement, est couplé à la borne 110Ob de l'intégrateur 110. La borne 110b est couplée via une porte de transmission T5 à une borne C2a d!un condensateur C2. La porte de transmission T5 est commandée par les signaux complémentaires d'horloge P2D et P2DN, la rendant conductrice lorsque le signal d'horloge P2D est haut. L'autre borne du condensateur C2 est couplée à une borne de jonction entre les portes de transmission T6 et T3. La borne C2a est couplée à la tension VREF via une porte de transmission T4 lorsqu'elle est conductrice. La porte de transmission T4 est commandée par les signaux d'horloge P1 et PiN. Les portes de transmission T4 et T5 opèrent d'une manière similaire à et simultanément avec les portes de transmission T2 et
T1, respectivement.
Selon un aspect de l'invention, les signaux d'horloge P2D et P2DN qui commandent les portes de transmission T1 et T5 sont similaires, à mais retardés d'environ 5 ns, par rapport aux signaux d'horloge P2 et P2N respectivement. Chacun des signaux P1, P2 et P2D est un signal à deux niveaux ayant une forme d'onde, par exemple, d'une durée d'utilisation de 40% et une période, par exemple, d'environ 90 ns. Lorsque le signal P1 est à son état VRAI ou haut, le signal P2 est toujours à un état FAUX ou bas, donc les signaux P1 et P2 sont des signaux ne se recouvrant pas. Cela a pour résultat que lorsque les portes de transmission T1, T5 et T6 sont conductrices, les portes de transmission T2, T3 et T4 ne
le sont pas, et inversement.
En fonctionnement, les portes de transmission T2, T3 et T4 sont simultanément rendues conductrices, pendant une première portion de chaque période, par exemple, du signal d'horloge P1, pour décharger les condensateurs C1 et C2. Le potentiel aux électrodes respectives des condensateurs C1 et C2 est établi à celui de la tension VREF, qui est sensiblement égal au potentiel à la borne d'entrée inverse 200a de l'amplificateur 200 (+ le potentiel de décalage à l'entrée de l'amplificateur). Les portes de transmission T2, T3 et T4 sont alors rendues non conductrices et les portes de transmission T1, T5 et T6 conductrices. La borne d'entrée 200a est maintenue à une masse virtuelle
en courant alternatif à cause de la connexion en contre-
réaction de l'amplificateur. Ainsi, les condensateurs C1 et C2 se chargent aux tensions respectives d'entrée aux bornes 110a et 110b. Le courant de charge est intégré dans le condensateur C3, produisant un signal de sortie SOR qui est proportionnel à l'intégrale dans le temps de la somme des deux signaux d'entrée aux bornes 110a et 1lOb. Les transistors MOS à canal du type N et à canal du type P d'une porte donnée de transmission, telle que montrée à la figure 1A, sont couplés en parallèle et nécessitent des signaux opposés d'horloge. Le passage direct d'un signal à une borne de SORTIE d'une telle porte de transmission sera réduit par suite de
l'annulation. Cependant, l'annulation n'est pas complète.
Par ailleurs, de manière désavantageuse, le niveau du signal non annulé ayant passé directement dépend de manière non linéaire des tensions aux bornes des signaux ENTREE et SORTIE d'une telle porte de transmission. La dépendance de la tension est provoquée par exemple par le fait que la charge stockée dans la couche d'inversion de chacun des transistors MOS d'une telle porte de transmission, lorsque la porte de transmission est conductrice, dépend non linéairement des tensions aux bornes ENTREE et SORTIE. Un changement de tension dans une direction donnée, par exemple, à la borne d'entrée ENTREE peut forcer la charge de la couche d'inversion de l'un des transistors complémentaires à augmenter d'une quantité correspondante et de l'autre à diminuer d'une quantité différente de manière que la différence entre l'augmentation et la diminution de charge dépende de manière non linéaire de la tension à la
borne ENTREE.
Une portion correspondante de la charge stockée dans la couche d'inversion dans chacun des transistors complémentaires est couplée à la borne SORTIE pendant la transition de coupure de la porte de transmission. Ainsi, une charge nette, qui est égale à la différence entre les portions correspondantes des charges dans chacun des transistors complémentaires, par exemple, de la porte de transmission T1, est couplée à la borne correspondante SORTIE. Dans le fonctionnement de la porte de transmission T1, la charge nette peut être transférée au condensateur C1 pendant les flancs de transition des signaux d'horloge P2D et P2DN, provoquant la mise hors circuit de la porte Tl. Cette charge nette dépend de manière non linéaire de la tension à sa borne d'entrée ENTREE qui est égale au signal d'entrée 160. Si une telle charge nette peut être couplée au condensateur d'intégration C3, elle provoquera, désavantagement, une dégradation de la linéarité dans le fonctionnement, par
exemple, de l'intégrateur de signaux 110.
Selon un aspect de l'invention, pour -empêcher cette dégradation de la linéarité, la porte de transmission T6 qui est commandée par les signaux d'horloge P2 et P2N est avantageusement mise hors circuit environ 5 nanosecondes avant le moment o les portes de transmission T1 et T5 sont mises hors circuit. Ainsi, avantageusement, ce transfert de charge nette, par exemple, dans la porte de transmission T1, sera empêché par la porte de transmission T6 qui est alors déjà non
conductrice, d'affecter le signal SOR.
Si le gain à l'état stable de l'amplificateur 200 est haut et si l'intégrateur 110 atteint un fonctionnement à l'état stable avant la transition de coupure de la porte de transmission T6, la charge nette couplée par la porte de transmission T6 pendant sa transition de coupure ne peut dégrader la linéarité de l'intégrateur 110. Cela est ainsi parce que cette charge nette ne dépendra pas du niveau du signal 160 car les tensions correspondantes à chacune des bornes de signaux de la porte de transmission T6 sont au même niveau
constant qui est à peu près égal à la tension VREF.
Par ailleurs, par exemple, par suite d'une allure relativement élevée de changement du signal d'entrée 160, le fonctionnement à l'état. stable peut ne pas se produire immédiatement avant la coupure de la prote de transmission T6. Par conséquent, les tensions aux bornes de signaux de la porte de transmission T6, immédiatement avant son moment de coupure, peuvent -tre différentes selon le niveau du signal d'entrée 160 qui existe à ce moment de coupure. Dans une telle situation, la charge nette qui est couplée à la borne SORTIE de la -35 porte de transmission T6 peut désanvatageusement dépendre de manière non linéaire du signal d'entrée 160. Il est souhaitable de réduire l'effet non linéaire de dépendance de la tension sur la charge nette dans la porte de
transmission T6.
Selon un autre aspect de l'invention, la non linéarité de la dépendance de la tension de la charge nette est réduite en faisant fonctionner les deux transistors d'une manière symétrique. Un fonctionnement symétrique des transistors de la porte de transmission T6 signifie que chacun des transistors complémentaires de la porte de transmission contient sensiblement la même charge au moins immédiatement avant la mise hors circuit
de la porte.
Un fonctionnement symétrique est accompli en polarisant le montage de manière que les bornes d'entrée et de sortie de la porte de transmission aient tendance à être polarisées à mi-chemin entre les potentiels complémentaires des signaux d'horloge qui sont appliqués
aux électrodes de porte.
Pour accomplir le fonctionnement symétrique, la tension VREF qui est couplée à la borne directe 200b est établie à un niveau qui-est égal au milieu des deux niveaux, par exemple du signal d'horloge P2. De cette manière, la tension Ventrée, qui est développée à la borne de sortie, SORTIE de la porte de transmission T6 est également établie au niveau de tension VREF par suite de la contre-réaction. La borne d'entrée de la porte de transmission T6 suit le potentiel à sa borne de sortie parce qu'elle fonctionne comme un commutateur à
relativement basse impédance.
Comme les deux transistors de la porte de transmission T6 fonctionnent symétriquement et ont des caractéristiques similaires, un changement de la charge nette qui est produit par un changement donné de la tension, par exemple, à sa borne de sortie SORTIE, sera avantageusement plus faible que s'ils ne fonctionnaient pas symétriquement. Le changement net sera également, avantageusement, moins non linéairement dépendant du
niveau du signal d'entrée 160.
Un signal DIG', ayant une forme d'onde inversée par rapport au signal DIG, et le signal SOR sont appliqués aux bornes d'entrée 110b' et 110a' d'un second intégrateur de signaux 110' qui fonctionne comme l'intégrateur 110. Des articles et fonctions identiques dans les intégrateurs 110 et 110' sont représentés par des chiffres et symboles similaires. L'intégrateur 110' produit un signal de sortie SOR' qui est proportionnel à l'intégrale dans le temps d'une somme du signal SOR de
l'intégrateur 110 et du signal DIG'.
Le signal SOR' est couplé à une borne d'entrée d'un comparateur 120 qui produit un signal numérique à deux niveaux 120a. Le signal 120a est à l'état VRAI lorsque le signal SOR' est en dessous d'un niveau prédéterminé de seuil qui est sensiblement égal à la tension VREF et à un état FAUX autrement. Le signal à deux niveaux 120a est introduit dans une bascule ou flip-flop "D" ou de données 130 par le flanc tombant du signal d'horloge P2. La bascule 130 produit des signaux complémentaires DIG et DIG' à ses bornes correspondantes d'entrée aux états qui correspondent à l'état du signal 120a. Comme le flanc tombant du signal P2 force simultanément à la fois le déclenchement de la bascule et la mise hors circuit des portes de transmission T6 et T6', les perturbations transitoires qui peuvent être associées à la mise hors circuit des portes de transmission T6 et T6' sont avantageusement empêchées d'affecter les signaux DIG et DIG'. Le signal DIG est couplé à l'intégrateur 110 en contre-réaction négative; de même, le signal DIG' est couplé à l'intégrateur 110'
en contre-réaction négative.
Le signal DIG peut être à l'un de ses états VRAI ou FAUX dans chaque période, par exemple, du signal P2. Lorsque le signal DIG est à l'état VRAI ou haut, il est plus important que la tension VREF. Par ailleurs, lorsqu'il est à l'état FAUX ou bas, il est plus faible que la tension VREF. Ainsi, dans une période donnée du signal P2, si le signal DIG est à l'état VRAI, il force le signal SOR à diminuer. Par ailleurs, si le signal DIG
est à l'état FAUX, il force le signal SOR à augmenter.
Ainsi, le signal DIG produit une contre-réaction négative de manière à former une première portion du courant dans le condensateur C2 qui a une valeur moyenne qui est égale à mais est de polarité opposée par rapport à une seconde portion du courant dans le condensateur C2 qui est due au signal 160. En conséquence, lorsque le signal d'entrée force le signal SOR de l'intégrateur 110, par exemple, à augmenter, le signal DIG le force à diminuer, et inversement, en contre-réaction négative. De même, dans l'intégrateur 110', lorsque le signal SOR force le signal SOR', par exemple, à augmenter, le signal DIG' le
force à diminuer et inversement, à la façon d'une contre-
réaction négative. Les avantages de l'utilisation de la double intégration telle que celle formée par les intégrateurs 110 et 110' sont par exemple décrits dans un article intitulé A USE OF DOUBLE INTEGRATION IN SIGMA DELTA MODULATION, au nom de James C. Candy, publié dans IEEE TRANSACTIONS ON COMMUNICATIONS Vol. COM-33, No. 3,
Mars 1985.
Le signal DIG est couplé à un réseau de décimation 140 qui produit un mot en parallèle RESULTAT donnant la représentation numérique du signal analogique de sortie 160. Un exemple d'un tel réseau de décimation est, par exemple, décrit dans un article intitulé A Sigma-Delta Modulator As An A/D Converter, au nom de Rudy J. Van De Plassche, publié dans IEEE TRANSACTION ON CIRCUIT AND SYSTEMS, Vol. CAS-25, No. 7, Juillet 1978. Le mot RESULTAT en parallèle du réseau de décimation 140 peut être formé, selon les enseignements de Van De Plassche, en calculant une différence entre le nombre de périodes, par exemple, du signal P2 se produisant pendant un intervalle N prédéterminé, lorsque le signal DIG est à l'état VRAI et le nombre de ces périodes du signal P2, pendant l'intervalle N, lorsque le signal DIG est à l'état FAUX. L'intervalle N est choisi selon la résolution binaire du mot RESULTAT qui est requise. Plus l'intervalle N est long, plus la résolution binaire est importante. Afin d'obtenir une haute précision et, en particulier, une haute linéarité'dans le convertisseur analogique-numérique 100, il est souhaitable que le gain - à l'état stable ou en courant continu de l'amplificateur soit haut. Le gain à l'état stable ou en courant continu détermine le niveau de tension Ventrée immédiatement avant que la porte de transmission T6 ne
devient non conductrice dans chaque période du signal T2.
Le grand gain en courant continu forcera la tension d'entrée Ventrée à la borne d'entrée 200a de l'amplificateur 200 à rester sensiblement constante quel que soit le niveau du signal analogique d'entrée 160. De même, il est souhaitable de réduire l'effet de Miller sur la capacitance d'entrée, par exemple, à la borne 200a,
laquelle capacitance peut en fait être non linéaire.
La figure 2 illustre un schéma détaillé de l'amplificateur 200 qui est incorporé, par exemple, dans l'intégrateur de signaux 110 de la figure 1. Des chiffres et symboles similaires des figures 1 et 2 indiquent des articles ou fonctions similaires. Le circuit de la figure 2 est construit en utilisant la technologie MOS qui, avantageusement, donne une capacité haute fréquence avec
une relativement faible consommation de courant.
La tension d'entrée Ventrée à la borne d'entrée inverse 200a de l'amplificateur 200 de la figure 2 est couplée à une électrode de porte d'un transistor MP1 à effet de champ du type P ou PMOS, qui opère comme un amplificateur inverseur à source commune. Le drain du transistor MP1 est couplé à la source d'un transistor PM2
du type PMOS via une borne de jonction 200d.
Dans la mise en oeuvre d'un aspect de l'invention, la borne de Jonction 200d est couplée à une électrode de porte d'un transistor MP3 du type PMOS qui fonctionne comme un amplificateur inverseur à source commune. Le drain du transistor MP3 est couplé, à une borne 200e, à la porte du transistor MP2 pour faire changer la tension de porte de celui-ci. Un drain d'un transistor MN1 à effet de champ du type N ou NMOS, opérant comme une source de courant, est couplé à la borne 200e pour former une impédance de charge qui
détermine le gain de tension du transistor MP3.
L'électrode de porte du transistor MN1 est couplée à la tension VREF. Les transistors MP1, MP2, MP3 et MN1 forment un agencement modifié en cascode 1200a, selon un aspect de l'invention. Le signal de sortie SOR est développé au drain du transistor MP2. La borne 200a est la borne d'entrée inverse est la borne 200c et la borne
de sortie de l'agencement 1200a.
Un changement de la tension d'entrée Ventrée provoque un changement correspondant du courant i1 s'écoulant à travers les transistors MP1 et MP2 et provoque un changement de tension à la borne 200e. Le signal à la borne 200e, qui est le signal amplifié -développé à la borne 200d est réappliqué via le
transistor MP2 à la borne 200d. A cause de cette contre-
réaction négative, les variations du courant i1 qui sont provoquées par les changements de tension Ventrée créent des variations considérablement plus petites de tension à la borne 200d que celles qui seraient créées si la porte du transistor MP2 avait été maintenue constante. Au contraire, par exemple, dans l'agencement conventionnel
en cascode bien connu, un tel agencement à contre-
réaction négative n'est pas utilisé. Le facteur par lequel les variations de tension à la borne 200d devient plus faible est égal, environ, au gain de tension de l'amplificateur en source commune composé des transistors MP3 et MN1. Etant donné que le temps de réponse du transistor MP2 et de l'agencement circuit fermé formé par les transistors MP2 et MP3 est rapide, la tension à la borne 200d reste avantageusement relativement inchangée immédiatement après et un changement brusque se produit
dans le courant i s'écoulant dans le transistor MP1.
i Comme la tension de drain du transistor MP1 à la borne 200d ne subit que de légers changements, son courant de drain i1 est sensiblement non modulé par les changements de la tension de drain du transistor MP2 à la borne 200c. En conséquence, le courant i1 qui s'écoule également dans le transistor MP2 est sensiblement non modulé par les changements du signal SOR au drain du transistor MP2. Ainsi, avantageusement, l'impédance de sortie à la borne 200c est accrue d'une quantité qui est
proportionnelle au gain de tension du transistor MP3.
Etant donné l'agencement de contre-réaction formé par le transistor MP3 qui réduit la variation de la
tension à la borne 200b, 'l'effet de Miller sur la capaci-
tance d'entrée à la borne 200a est, avantageusement, encore plus réduit relativement à ce qui aurait été le cas si cet agencement à contreréaction négative n'avait pas été utilisé. En réduisant l'effet de Miller sur la capacitance d'entrée, la capacitance d'entrée effective est maintenue faible. En conséquence, l'effet de toute non linéarité de la capacitance d'entrée qui peut autrement affecter de manière néfaste la linéarité, par exemple, de l'intégrateur 110 de la figure 1, est
avantageusement réduit.
Comme on l'a expliqué ci-dessus, l'agencement 1200a de la figure 2 qui est incorporé dans l'amplificateur 200 ayant la borne d'entrée 200a et la borne de sortie 200c, est formé des transistors MP1, MP2, MP3 et MN1. En plus de l'agencement 1200a, l'amplificateur 200 contient également des agencements 1200b, 1200c et 1200d, chacun étant formé par quatre transistors MOS correspondants d'une manière similaire à la façon dont l'agencement 1200a est formé. Les différences entre ces agencements et l'agencement 1200a
sont expliquées ci-dessous.
L'agencement 1200b contient les transistors MP4, MP5, MP6 et MN2 qui correspondent aux transistors MP1, MP2, MP3 et MN1, respectivement, de l'agencement 1200a. Une borne d'entrée 200b de l'agencement 1200b qui est couplée à la porte du transistor MP4 est au niveau de tension de la tension VREF. Une borne de sortie 200f de l'agencement 1200b est couplée au drain du transistor MP5. Comme les circuits 1200a et 1200b sont des agencements identiques, un courant i2 qui s'écoule dans le transistor MP5 est égal au courant i1 qui s'écoule dans le transistor MP2 lorsque les tensions aux bornes a et 200b sont égales. Par ailleurs, les courants i1
et i2 restent égaux quand la température ambiante change.
L'agencement 1200c contient les transistors MN6, MN7, MN8 et MP8 qui correspondent aux transistors MP1, MP2, MP3 et MN1, respectivement, de l'agencement 1200a; cependant, chaque transistor du type PMOS de l'agencement 1200a est remplacé dans l'agencement 1200c par un transistor NMOS et inversement. La borne 200f de l'agencement 1200b est couplée au drain du transistor MN7 et à la porte du transistor MN6. En conséquence, la tension de porte du transistor MN6 est établie à un niveau tel qu'un courant i3 s'écoulant dans le transistor MN6 devienne égal au courant i2. Ainsi, lorsque les tensions d'entrée aux bornes d'entrée 200a et 200b sont égales, le courant i3 est égal au courant i1 et, avantageusement, suit les variations, provoquées par la
température, du courant i1.
L'agencement 1200d contient les transistors MN3, MN4, MN5 et MP7 qui correspondent aux transistors MP1, MP2, MP3 et MN1, respectivement, de l'agencement 1200a. Comme dans le cas de l'agencement 1200c, chaque transistor du type PMOS dans l'agencement 1200a est remplacé, dans l'agencement 1200c, par un transistor du type NMOS et inversement. La porte du transistor MN3 est couplée à la borne 200f de l'agencement 1200b et 1200c et le drain du transistor MN4 est couplé à la borne de sortie 200c de l'agencement 1200a. En conséquence, le courant i3 qui s'écoule dans le transistor MN6 de l'agencement 1200c se reproduit dans le transistor MN3 et est égal au courant i -quand les tensions aux bornes d'entrée 200a et 200b sont égales, et avantageusement suit les variations, provoquées par la température, du courant il. I1 s'ensuit que les agencements 1200b, 1200c et 1200d forcent la tension de décalage de l'amplificateur 200 à être à peu près ou normalement de zéro d'une manière qui, avantageusement, est compensée en température. Ainsi, dans la configuration en circuit fermé de l'amplificateur 200, telle que montrée à la figure 1, la tension Ventrée est égale à la tension VREF,
pendant un fonctionnement à l'état stable.
L'agencement en cascode 1200d présente une haute impédance de sortie à la borne 200c qui maintient avantageusement haut le gain en courant continu en
circuit ouvert de l'agencement 1200a.
La tension VREF est au niveau qui produit une plage dynamique suffisante pour le signal SOR de
l'agencement 1200 de la figure 2, et une tension continue -
relative dans le transistor MP1.
Sur la figure 2, L est la longueur du canal en
microns et W est sa largeur, également en microns.
Claims (10)
1. Intégrateur de signaux, du type comprenant: une source d'un signal d'entrée; -une première capacitance; un amplificateur ayant une première borne d'entrée et une borne de sortie; caractérisé par une première porte de transmission (T1) ayant une borne de commande qui répond à un premier signal de commande à deux niveaux (P2D), ayant une première borne de signaux qui est couplée à une première borne (Cla) de ladite première capacitance (C1) et ayant une seconde borne de signaux qui est couplée à ladite source du signal d'entrée; une seconde porte de transmission (T6) ayant une borne de commande qui répond à un second signal de commande à deux niveaux (P2), ayant une première borne de signaux qui est couplée à ladite première borne d'entrée (200a) dudit amplificateur (200) et ayant une seconde borne de signaux qui est couplée à une seconde borne de ladite première capacitance (C1) de manière que ledit signal d'entrée soit couplé à ladite première borne d'entrée (200a) dudit amplificateur via l'agencement en série de ladite première porte de transmission (T1), de ladite première capacitance (C1) et de ladite seconde porte de transmission (T6), lesdites première (T1) et seconde (T6) portes de transmission étant temporisées pour fonctionner selon lesdits premier (P2D) et second (P2) signaux de commande, respectivement; une seconde capacitance (C3) d'intégration couplée entre lesdites première borne d'entrée (200a) et borne de sortie (200c) dudit amplificateur (200) pour développer un signal de sortie à ladite borne de sortie dudit amplificateur (200) qui est représentatif de l'intégration dans le temps dudit signal d'entrée; et un moyen (180, U21, U22, U23, U24, U25, U26) pour générer lesdits premier (P2D) et second (P2) signaux de commande de manière que ledit premier signal de commande (P2D) soit retardé relativement audit second signal de commande pour rendre, dans une période donnée dudit second signal de commande (P2), ladite seconde porte de transmission (T6) non conductrice avant un temps o ladite première porte de transmission (T1) devient non conductrice pour ainsi empêcher le signal associé à une transition dudit premier signal de commande qui coupe ladite première porte de transmission (T1) d'être appliqué à ladite première borne d'entrée (200a) dudit
amplificateur (200).
2. Intégrateur selon la revendication 1, caractérisé en ce que la seconde capacitance (C3) couplée entre la première borne d'entrée (200a) de l'amplificateur (200) et la borne de sortie (200c) de l'amplificateur forme un agencement en contre-réaction négative qui force une tension développée à la première borne de signaux de la seconde porte de transmission à être sensiblement la même pour des niveaux différents du
signal d'entrée.
3. Intégrateur selon la revendication 2, caractérisé par un moyen (190) pour produire une tension de référence (VREF) qui est appliquée à une seconde borne d'entrée (200b) de l'amplificateur (200) pour forcer la tension qui est développée à la première borne de signaux de la seconde porte de transmission (T6) à être à un niveau qui est à mi-chemin entre les deux niveaux que l'un desdits premier et second signaux de commande peut prendre.
4. Intégrateur selon la revendication 3, caractérisé par une troisième porte de transmission (T2) couplée entre la première borne (Cla) de la première capacitance (C1) et la tension de référence (VREF) et une quatrième porte de transmission (T3) couplée entre la seconde borne de la première capacitance (C1) et la tension de référence (VREF) et o ladite première capacitance (C1) est déchargée lorsque les troisième (T2) et quatrième (T3) portes de transmission sont conductrices.
5. Intégrateur selon la revendication 1, caractérisé en ce que la première capacitance (C1) est périodiquement déchargée avant un temps qui se produit dans chaque période de l'un des premier et second signaux de commande qui est un signal périodique, lorsque lesdites première (T1) et seconde (T6) portes de
transmission deviennent conductrices.
6. Intégrateur selon là revendication 1, caractérisé en ce qu'au moins l'une des première (T1) et seconde (T2) portes de transmission comprend une paire de transistors MOS complémentaires qui répondent à des
signaux complémentaires de commande.
7. Intégrateur selon la revendication 1, caractérisé en ce qu'il comprend un moyen (120, 130) couplé à la borne de sortie (200c) de l'amplificateur pour générer, selon le signal de sortie (SOR) de l'amplificateur (200), un second signal de sortie à deux niveaux (DIG), une troisième capacitance (C2) ayant une première borne qui est couplée à la seconde porte de transmission (T2), une troisième porte de transmission (T5) ayant une borne de commande qui répond à un troisième signal de commande à une fréquence qui est en rapport avec celle de la première fréquence, ayant une première borne de signaux qui est couplée au second signal de sortie à deux niveaux et ayant une seconde borne de signaux qui est couplée à une seconde borne de la troisième capacitance (C2) pour former un modulateur Sigma-Delta.
8. Intégrateur selon la revendication 7, caractérisé en ce que le moyen générateur du second signal de sortie (120, 130), comprend un comparateur (120) répondant audit signal de sortie (SOR) de l'amplificateur et un moyen de stockage numérique (130) couplé à une borne de sortie du comparateur (120a) pour générer le second signal de sortie (DIG) à une borne de sortie (Q) du moyen de stockage numérique (130) et en ce que le moyen de stockage numérique stocke le signal à ladite borne de sortie du comparateur en même temps qu'un flanc de transition du second signal de commande qui rend
non conductrice la seconde porte de transmission.
9. Intégrateur selon la revendication 7, caractérisé par un moyen (U24) pour produire le troisième signal de commande (P2D) de manière que le troisième signal de commande soit retardé relativement au second signal de commande pour rendre la seconde porte de transmission (T6) non conductrice avant un temps, dans ladite période donnée du second signal de commande, o la troisième porte de transmission (T5) devient non conductrice.
10. Intégrateur selon la revendication 1, caractérisé en ce que le moyen générateur des premier et second signaux de commande (180, U20, U21, U22, U23, U24, U25, U26) comprend un moyen (180) pour générer une paire de signaux ne se recouvrant pas à la.même fréquence et un moyen à retard (U24) répondant à l'un de la paire de signaux ne se recouvrant pas pour générer, selon le signal retardé de ladite paire, le premier signal de commande et pour générer, selon le signal non retardé de
ladite paire, le second signal de commande.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/137,230 US4837527A (en) | 1987-12-23 | 1987-12-23 | Switched capacitor arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2625346A1 true FR2625346A1 (fr) | 1989-06-30 |
| FR2625346B1 FR2625346B1 (fr) | 1993-09-24 |
Family
ID=22476389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8817014A Expired - Fee Related FR2625346B1 (fr) | 1987-12-23 | 1988-12-22 | Agencement capacitif commute |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4837527A (fr) |
| JP (1) | JP2721905B2 (fr) |
| KR (1) | KR0139415B1 (fr) |
| CA (1) | CA1293813C (fr) |
| DE (1) | DE3843365C2 (fr) |
| FR (1) | FR2625346B1 (fr) |
| GB (1) | GB2212309B (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777472A (en) * | 1987-12-23 | 1988-10-11 | Rca Licensing Corporation | Modified cascode amplifier |
| JPH01233921A (ja) * | 1988-03-15 | 1989-09-19 | Toshiba Corp | △−σ変調器を用いたａ／ｄ変換回路 |
| JPH01318431A (ja) * | 1988-06-20 | 1989-12-22 | Toshiba Corp | アナログ／ディジタル変換回路 |
| US4896156A (en) * | 1988-10-03 | 1990-01-23 | General Electric Company | Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals |
| US5198817A (en) * | 1990-04-26 | 1993-03-30 | Hughes Aircraft Company | High-order sigma-delta analog-to-digital converter |
| US5030954A (en) * | 1990-09-17 | 1991-07-09 | General Electric Company | Double rate oversampled interpolative modulators for analog-to-digital conversion |
| KR940004429B1 (ko) * | 1991-11-01 | 1994-05-25 | 한국전기통신공사 | 가변저항형 mosfet 아날로그 곱셈기 |
| KR940004430B1 (ko) * | 1991-11-01 | 1994-05-25 | 한국전기통신공사 | Mosfet 저항성 제어형 곱셈연산기 |
| TW236054B (fr) * | 1992-12-16 | 1994-12-11 | Philips Electronics Nv | |
| US5678210A (en) * | 1995-03-17 | 1997-10-14 | Hughes Electronics | Method and apparatus of coupling a transmitter to a waveguide in a remote ground terminal |
| US5790064A (en) * | 1996-04-10 | 1998-08-04 | Oasis Design, Inc. | Apparatus and method for switching capacitors within a switched capacitor circuit at times selected to avoid data dependent loading upon reference voltage supplies |
| US6380790B1 (en) | 2000-02-11 | 2002-04-30 | President And Fellows Of Harvard College | Integrator topplogy for continuous integration |
| US7391829B2 (en) * | 2003-07-02 | 2008-06-24 | Intel Corporation | Apparatus, system and method for receiver equalization |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031315A (ja) * | 1983-07-29 | 1985-02-18 | Nec Corp | ２次デルタ・シグマ変調器 |
| EP0155061A2 (fr) * | 1984-03-16 | 1985-09-18 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Modulateur sigma-delta |
| US4636738A (en) * | 1986-02-03 | 1987-01-13 | Motorola, Inc. | Parasitic compensated switched capacitor integrator |
| US4716319A (en) * | 1986-08-04 | 1987-12-29 | Motorola, Inc. | Switched capacitor filter for low voltage applications |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1274672A (en) * | 1968-09-27 | 1972-05-17 | Rca Corp | Operational amplifier |
| US4625155A (en) * | 1984-12-03 | 1986-11-25 | Rca Corporation | Resonant switching apparatus using a cascode arrangement |
| IT1186340B (it) * | 1985-10-29 | 1987-11-26 | Sgs Microelettronica Spa | Integratore differenziale a condensatore commutato utilizzante un unico condensatore di integrazione |
-
1987
- 1987-12-23 US US07/137,230 patent/US4837527A/en not_active Expired - Lifetime
-
1988
- 1988-11-03 CA CA000582157A patent/CA1293813C/fr not_active Expired - Fee Related
- 1988-12-20 GB GB8829714A patent/GB2212309B/en not_active Expired - Fee Related
- 1988-12-22 FR FR8817014A patent/FR2625346B1/fr not_active Expired - Fee Related
- 1988-12-22 JP JP63325734A patent/JP2721905B2/ja not_active Expired - Fee Related
- 1988-12-22 DE DE3843365A patent/DE3843365C2/de not_active Expired - Fee Related
- 1988-12-22 KR KR1019880017208A patent/KR0139415B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031315A (ja) * | 1983-07-29 | 1985-02-18 | Nec Corp | ２次デルタ・シグマ変調器 |
| EP0155061A2 (fr) * | 1984-03-16 | 1985-09-18 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Modulateur sigma-delta |
| US4636738A (en) * | 1986-02-03 | 1987-01-13 | Motorola, Inc. | Parasitic compensated switched capacitor integrator |
| US4716319A (en) * | 1986-08-04 | 1987-12-29 | Motorola, Inc. | Switched capacitor filter for low voltage applications |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 9, no. 150 (E-324)[1873], 25 juin 1985; & JP-A-60 31 315 (NIPPON DENKI K.K.) 18-02-1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3843365A1 (de) | 1989-07-06 |
| US4837527A (en) | 1989-06-06 |
| GB2212309B (en) | 1991-07-17 |
| KR0139415B1 (ko) | 1998-07-15 |
| GB8829714D0 (en) | 1989-02-15 |
| KR890011224A (ko) | 1989-08-14 |
| JP2721905B2 (ja) | 1998-03-04 |
| DE3843365C2 (de) | 1995-05-11 |
| GB2212309A (en) | 1989-07-19 |
| CA1293813C (fr) | 1991-12-31 |
| JPH01202930A (ja) | 1989-08-15 |
| FR2625346B1 (fr) | 1993-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1085659B1 (fr) | Convertisseur numérique-analogique en courant | |
| FR2625346A1 (fr) | Agencement capacitif commute | |
| FR2814608A1 (fr) | Circuit d'amplificateur operationnel | |
| EP0740425B1 (fr) | Convertisseur numérique/analogique de précision | |
| EP0181664A1 (fr) | Comparateur synchronisé | |
| FR2724272A1 (fr) | Comparateur de type hacheur pour un convertisseur analogique-numerique | |
| FR2586516A1 (fr) | Convertisseur analogique-numerique a conversion fractionnee comportant un circuit d'isolation entre un noeud de soustraction et un codeur de bits de faible poids | |
| FR2606564A1 (fr) | Dispositif et procede pour engendrer des tensions de reference | |
| FR2541059A1 (fr) | Convertisseur numerique-analogique cmos a mode de tension ayant une place de reference etendue | |
| FR2625386A1 (fr) | Amplificateur en cascode modifie | |
| EP2095502A1 (fr) | Amplificateur a transconductance a linearite amelioree | |
| FR2722625A1 (fr) | Convertisseur a/n a comparaison multiple utilisant le principe d'interpolation | |
| FR2599913A1 (fr) | Circuit convertisseur analogique/numerique bipolaire a compensation de decalage automatique | |
| CH639804A5 (fr) | Amplificateur dynamique en technologie cmos. | |
| EP0447729A2 (fr) | Comparateur à seuil immunisé contre le bruit | |
| FR2562356A1 (fr) | Circuit d'interface attenuateur de bruit pour generateurs de signaux d'horloge a deux phases non superposees | |
| FR2744304A1 (fr) | Convertisseur numerique-analogique differentiel a fonction de filtrage et compensation de decalage | |
| FR2478405A1 (fr) | Dispositif amplificateur ayant une caracteristique passe-bas | |
| EP0346988A2 (fr) | Circuit semiconducteur intégré comprenant un circuit comparateur synchronisé | |
| EP0332499B1 (fr) | Comparateur rapide avec étage de sortie fonctionnant en deux phases | |
| FR2539934A1 (fr) | Dispositif pour apparier des commutateurs a transistors a effet de champ, par exemple pour un convertisseur numerique-analogique video | |
| FR2478902A1 (fr) | Amplificateur a transistors a effet de champ complementaires a entree differentielle | |
| FR3103581A1 (fr) | Pompe de charge | |
| EP0899921B1 (fr) | Circuit d'attaque de ligne symétrique | |
| FR2754119A1 (fr) | Dispositif et procede de conversion de tension en rampe continue pour reseau neuronal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070831 |