FR2599559A1 - Transistor a effet de champ a couches minces tolerant des defauts d'alignement d'electrodes - Google Patents
Transistor a effet de champ a couches minces tolerant des defauts d'alignement d'electrodes Download PDFInfo
- Publication number
- FR2599559A1 FR2599559A1 FR8607776A FR8607776A FR2599559A1 FR 2599559 A1 FR2599559 A1 FR 2599559A1 FR 8607776 A FR8607776 A FR 8607776A FR 8607776 A FR8607776 A FR 8607776A FR 2599559 A1 FR2599559 A1 FR 2599559A1
- Authority
- FR
- France
- Prior art keywords
- source
- drain
- effect transistor
- elongated
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 24
- 230000007547 defect Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
L'INVENTION CONCERNE LA TECHNOLOGIE DES TRANSISTORS A EFFET DE CHAMP. UN TRANSISTOR A EFFET DE CHAMP A COUCHES MINCES COMPORTE DES ELECTRODES DE SOURCE ET DE DRAIN 318, 320 QUI COMPRENNENT DES PARTIES ALLONGEES ET ETROITES RESPECTIVES 318, 320. CES PARTIES DE SOURCE ET DE DRAIN ALLONGEES SONT MUTUELLEMENT PARALLELES ET ADJACENTES ET ELLES S'ETENDENT AU-DESSUS D'UNE ELECTRODE DE GRILLE 314. CETTE STRUCTURE D'ELECTRODES ASSOUPLIT LES TOLERANCES SUR L'ALIGNEMENT ENTRE LES ELECTRODES DE SOURCE ET DE DRAIN D'UNE PART ET L'ELECTRODE DE GRILLE D'AUTRE PART, TOUT EN MAINTENANT LES CAPACITES PARASITES A UNE VALEUR FAIBLE. APPLICATION AUX CIRCUITS INTEGRES.
Description
TRANSISTORS A EFFET DE CHAMP A COUCHES MINCES
TOLERANT DES DEFAUTS D'ALIGNEMENT D'ELECTRODES
La présente invention concerne de façon générale les transistors à effet de champ à couches minces, et elle porte plus particulièrement sur des transistors de ce type pouvant être fabriqués sans respecter un alignement rigoureux entre une configuration d'électrodes de source et de drain et une électrode de grille.
TOLERANT DES DEFAUTS D'ALIGNEMENT D'ELECTRODES
La présente invention concerne de façon générale les transistors à effet de champ à couches minces, et elle porte plus particulièrement sur des transistors de ce type pouvant être fabriqués sans respecter un alignement rigoureux entre une configuration d'électrodes de source et de drain et une électrode de grille.
Les transistors à effet de champ (TEC) à couches minces sont des dispositifs à semiconducteurs dont les éléments essentiels sont constitués par une seule couche semiconductrice mince (par exemple de moins d'environ 1 micron) et par diverses électrodes, à savoir des électrodes de source et de drain et une électrode de grille destinée à commander la conduction entre les électrodes de source et de drain. Chacune des électrodes de source et de drain est adjacente à une face principale de la couche semiconductrice, tandis que l'électrode de grille est séparée par un isolant d'une surface principale opposée de la couche semiconductrice.
Dans la fabrication des transistors à effet de champ à couches minces précédents, on désire que les électrodes de source et de drain chevauchent l'électrode de grille (dans une direction orthogonale à la couche semiconductrice), pour procurer une transconductance élevée entre les électrodes de source et de drain. Cependant, les chevauchements source-grille et drain-grille ont une étendue limitée pour empêcher la formation de capacités source-grille et drain-grille de valeur élevée, ce qui établirait un chemin de signal parasite entre les électrodes de source et de drain.Par conséquent, on a obtenu les performances optimales pour un TEC par un alignement rigoureux des électrodes de source et de drain (qui sont formées de fa çon caractéristique avec un seul masque) par rapport à l'électrode de grille, de façon que les chevauchements source-grille et drain-grille soient compris dans une plage relativement faible, d'une valeur caractéristique de 0,5 à 1,5 micron. Il n'est cependant pas facile de satisfaire une exigence d'alignement aussi rigoureuse dans un processus de fabrication pratique. Il en résulte que le rendement de fabrication caractéristique d'un lot de transistors à effet de champ à couches minces tend à être inférieur à ce qui est souhaitable, et le rendement est d'autant plus faible que l'aire cumulée occupée par les TEC augmente.
L'invention a donc pour but de permettre la fabrication de transistors à effet de champ à couches minces avec un rendement de fabrication élevé.
Un but plus particulier de l'invention est de procurer des TEC à couches minces pouvant être fabriqués sans un alignement rigoureux entre une configuration d'électrodes de source et de drain d'un coté du TEC, et une électrode de grille d'un côté opposé du TEC.
Un but supplémentaire de l'invention est de procurer des TEC tolérant des défauts d'alignement, qui présentent des valeurs faibles de capacités source-grille et drain-grille.
On atteint les buts de l'invention indiqués ci-dessus dans un mode de réalisation de l'invention qui consiste en un transistor à effet de champ (TEC) à couches minces tolérant des défauts d'alignement. Le FET comprend une couche de matière semiconductrice, consistant par exemple en silicium amorphe, avec une couche d'électrode de grille d'aire élevée séparée par un diélectrique d'une première face principale de la couche semiconductrice. Une couche d'électrode de source est adjacente à une seconde face principale de la couche semiconductrice et elle comprend au moins une partie de source de forme allongée.
Une électrode de drain est également adjacente à la seconde face principale de la couche semiconductrice et elle comprend au moins une partie de drain de forme allongée. Les parties de source et de drain allongées sont orientées de façon à être mutuellement parallèles et adjacentes, et chaque partie allongée comporte une région longitudinale complète respective qui chevauche la couche d'électrode de grille, mais qui est située à distance de cette dernière.
La suite de la description se réfère aux dessins annexés qui représentent respectivement
Figure 1 : une coupe schématique d'un transistor à effet de champsà couches minces montrant la disposition générale d'électrodes de grille, de source et de drain
Figure 2 : une vue de dessus en plan, simplifiée, du transistor à effet de champ de la figure 1, montrant seulement des électrodes de grille, de source et de drain conformes à l'art antérieur
Figure 3 : une vue similaire à la figure 2 montrant des électrodes de grille, de source et de drain conformes à l'invention ; et
Figure 4 : une vue similaire à la figure 2 montrant des électrodes de grille, de source et de drain, conformes à un mode de réalisation supplémentaire de l'invention.
Figure 1 : une coupe schématique d'un transistor à effet de champsà couches minces montrant la disposition générale d'électrodes de grille, de source et de drain
Figure 2 : une vue de dessus en plan, simplifiée, du transistor à effet de champ de la figure 1, montrant seulement des électrodes de grille, de source et de drain conformes à l'art antérieur
Figure 3 : une vue similaire à la figure 2 montrant des électrodes de grille, de source et de drain conformes à l'invention ; et
Figure 4 : une vue similaire à la figure 2 montrant des électrodes de grille, de source et de drain, conformes à un mode de réalisation supplémentaire de l'invention.
La figure 1 montre les principaux détails de structure d'un transistor à effet de champ (TEC) à couches minces, 10, d'un type caractéristique. Le dispositif 10 comprend une couche centrale 12 de matière semiconductrice, telle que du silicium amorphe ou du séléniure de cadmium amorphe. La couche 12 peut avoir une composition homogène ou non, et elle a de préférence une épaisseur inférieure à environ 1 micron. Une couche d'électrode de grille 14, en aluminium, en molybdène ou en une autre matière conductrice appropriée, est séparée par un diélectrique, à savoir l'isolant 16, de la face principale inférieure de la couche semiconductrice 12. La couche isolante 16 consiste par exemple de façon caractéristique en une couche de nitrure de silicium ou de dioxyde de silicium de 0,01 à 1 micron d'épaisseur.
Une couche d'électrode de source 18, en aluminium, en molybdène ou en une autre matière pouvant constituer une couche conductrice appropriée, est adjacente à la face principale supérieure de la couche semiconductrice 12. Une couche d'électrode de drain 20, en aluminium, en molybdène ou en une autre matière pouvant constituer une couche conductrice appropriée, est également adjacente à la face principale supérieure de la couche semiconductrice 12, et est espacée par rapport à l'électrode de source 18.
Le fonctionnement d'un TEC à couches minces de type caractéristique, tel que le TEC 10, est bien connu dans la technique. De façon générale, le fonctionnement du TEC 10 fait intervenir la création et la suppression d'un canal conducteur (non représenté) dans la partie inférieure de la couche semiconductrice 12, entre le point A (au-dessous de l'électrode de source 12) et le point B (au-dessous de l'électrode de drain 20). On réalise ceci par la commande de la polarisation de l'électrode de grille 14, d'une manière bien connue dans la technique.
Pour faire ressortir plus clairement les caractéristiques de la présente invention, on considèrera tout d'abord une configuration d'électrodes caractéristique de l'art antérieur, représentée sur la figure 2. Pour simplifier, la figure 2 montre seulement les électrodes de grille 14, de source 18 et de drain 20 du dispositif de la figure 1.
Dans le cas de la figure 2, les électrodes de source et de drain, portant respectivement les références 18 et 20, sont formées par un seul masque (non représenté) . Ces électrodes 18 et 20 sont alignées avec l'electrode de grille 14.
L'étape de fabrication permettant d'obtenir un tel alignement peut être considérée comme une étape d'alignement rigoureux, du fait que le fonctionnement optimal du TEC exige un chevau chement source-grille, 24, et un chevauchement drain-grille, 26, ayant chacun une valeur comprise dans une plage d'environ 0,5-1,5 micron. Ceci est du au fait que les chevauchements 24 et 26 ont tous deux une limite inférieure d'environ 0,5 micron, pour assurer une transconductance élevée pour le dispositif, et une limite supérieure d'environ 1,5 micron, pour limiter les capacités source-grille et drain-grille. Pour un chevauchement nominal d'un micron, la marge d'erreur n'est que de +0,5 micron.
Cette marge peut être dépassée sous l'effet d'un déplacement latéral ou en rotation (sur la représentation de la figure 2) du masque (non représenté) employé pour les électrodes de source 18 et de drain 20, et d'un substrat (non représenté) sur lequel le TEC 10 est fabriqué. Un tel déplacement peut être du à des causes difficiles à maîtriser, comme un gauchissement du substrat sur lequel le TEC 10 est fabriqué, ou une dilatation thermique différentielle entre ce substrat et le masque (non représenté) pour les électrodes de source 18 et de drain 20.
La structure d'électrodes représentée sur la figure 3 permet d'obtenir à la fois (1) un assouplissement considérable de la rigueur d'alignement entre des électrodes de source et de drain d'une part et une électrode de grille d'autre part, et (2) une diminution des capacités source-grille et drain-grille.
Sur la figure 3, l'électrode de source 318 comprend une partie de source allongée 318' et l'électrode de drain 320 comprend de façon similaire une partie de drain allongée 320'.
Les parties allongées de source 318' et de drain 320' sont orientées de façon à être mutuellement parallèles et adjacentes.
Une région longitudinale complète de la partie de source 318' recouvre l'électrode de grille 314 ; c'est-à-dire que toute la largeur 322 d'une région longitudinale de la partie de source 318' recouvre l'électrode de grille 314. De façon similaire, une région longitudinale complète de la partie de drain allongée 320' recouvre l'électrode de grille 314.
Du fait des configurations et de la disposition des électrodes de grille 314, de source 318 et de drain 320, on obtient un TEC tolérant des défauts d'alignement. Plus préci sément, la tolérance pour l'alignement du masque source-drain (non représenté) par rapport à l'électrode de grille 314 est de + 3 microns lorsque les électrodes de la figure 3 ont les dimensions suivantes : les largeurs 322 et 324 des parties respectives de source 318' et de drain 320' sont comprises dans une plage préférée d'environ 0,5 à 5 microns ; et la dimension 326, entre la partie de drain allongée 320' et le bord droit 314' de l'électrode de grille 314, est comprise dans une plage préférée d'environ 3 à 5 microns.La tolérance d'alignement pour la structure d'électrodes de la figure 3 est ainsi six fois supérieure à celle corresspondant à la structure d'électrodes de l'art antérieur de la figure 2 (c'est-à-dire + 3 microns au lieu de + 0,5 micron), et ceci conduit à un TEC tolérant les défauts d'alignement. Les largeurs 322 et 324 peuvent avoir des valeurs qui ne sont pas dans la plage de 0,5 à 5 microns, comme dans l'exemple précédent, et elles sont de préférence comprises dans la plage plus étendue d'environ 0,5 à 20 microns.
La structure d'électrodes de la figure 3 procure également des valeurs faibles de capacité source-grille et drain-grille. A titre d'exemple, avec une valeur de 3 microns pour chacune des largeurs 322 et 324 des parties de source 318' et de drain 320', et une valeur de 40 microns pour le chevauchement 328 (entre les électrodes de source 318 et de grille 314 et également entre les électrodes de drain 320 et de grille 314), les valeurs de capacité source-grille et drain-grille sont de façon caractéristique inférieures à 10 13 farads pour un TEC ayant une valeur de transconductance de 10 8 S par carré d'aire de canal. Par conséquent, le couplage de signal parasite entre les électrodes de source 318 et de drain 328 est réduit à un niveau acceptable.Le chevauchement 328 peut avoir une valeur autre que celle de 40 microns de l'exemple précédent, et il est de préférence dans la plage de 1 à 10 000 microns.
La figure 4 représente une autre structure utilisable à la place de la structure d'électrodes de source 318 et de drain 320 de la figure 3. Comme le montre la figure 4, l'elec- trode de source 418 comprend des parties de source allongées 418', de préférence au nombre de trois, tandis que l'électrode de drain 420 comprend des parties de drain allongées 420', de préférence au nombre de deux. Les parties de source allongées 418' sont orientées parallèlement aux parties de drain allongées 420', et elles sont interdigitées avec ces dernières.
La configuration d'électrodes de la figure 4 conduit à un TEC tolérant les défauts d'alignement ayant des valeurs de capacité source-grille et drain-grille suffisamment faibles pour être acceptables, et une transconductance élevée, avec une aire de dispositif réduite.
Les électrodes de grille, de source et de drain conformes à l'invention peuvent être fabriquées au moyen de techniques photolithographiques classiques.
Ce qui précède décrit des transistors à effet de champ tolérant des défauts d'alignement qui offrent l'avantage d' avoir des capacités source-grille et drain-grille suffisamment faibles pour être acceptables.
Bien que certaines caractéristiques préférées seulement de l'invention aient été indiquées à titre d'exemple, de nombreuses modifications apparaîtront à l'homme de l'art. Par exemple, des considérations de performances et de taille de dispositifs peuvent exiger de modifier le nombre et les dimensions des parties de source et de drain allongées, par rapport à ce qui est décrit ici de façon spécifique.
Claims (10)
1. Transistor à effet de champ tolérant des défauts d'alignement, caractérisé en ce qu'il comprend : une couche de matière semiconductrice ; une couche d'électrode de grille (314, 414) séparée par un isolant d'une première face principale de la couche semiconductrice ; une couche d'électrode de source (318, 418) adjacente à une seconde face principale de la couche semiconductrice, et comprenant au moins une partie de source allongée (318', 418') ; et une couche d'électrode de drain (320, 420) adjacente à la seconde face principale de la couche semiconductrice, en étant espacée par rapport à la couche d'électrode de source, et comprenant au moins une partie de drain allongée (320', 420') ; les parties de source et de drain allongées (318', 418' ; 320', 420') étant mutuellement parallèles et adjacentes et chacune d'elles ayant une région longitudinale complète qui chevauche la couche d'électrode de grille (314, 414).
2. Transistor à effet de champ selon la revendication 1, caractérisé en ce que chacune des parties allongées des électrodes de source et de drain (318', 418' ; 320',420') a une largeur d'électrode dans la plage d'environ 0,5 à 20 microns.
3. Transistor à effet de champ selon la revendication 2, caractérisé en ce que la couche semiconductrice consiste en silicium amorphe.
4. Transistor à effet de champ selon la revendication 3, caractérisé en ce que la couche semiconductrice en silicium amorphe a une épaisseur inférieure à environ 1 micron.
5. Transistor à effet de champ selon la revendication 3, caractérisé en ce que l'électrode de source (318) comprend une seule partie de source allongée -(318') et ltelec- trode de drain (320) comprend une seule partie de drain allongée (320').
6. Transistor à effet de champ selon la revendica tion 5, caractérisé en ce que la partie de source allongée unique (318') et la partie de drain allongée unique (320') ont chacune une largeur comprise entre environ 0,5 et environ 20 microns.
7. Transistor à effet de champ selon la revendication 6, caractérisé en ce que chacune des électrodes de source et de drain (318, 320) chevauche l'électrode de grille (314) sur plus d'environ 1 micron dans une direction longitudinale.
8. Transistor à effet de champ selon la revendication 1, caractérisé en ce que la couche d'électrode de source (418) comprend un ensemble de parties de source allongées (418') et la couche d'électrode de drain (420) comprend un ensemble de parties de drain allongées (420'), et les parties de source allongées (418') sont disposées de manière interdigitée par rapport aux parties de drain allongées (420').
9. Transistor à effet de champ selon la revendication 1, caractérisé en ce que la couche semiconductrice consiste en silicium amorphe ayant une épaisseur inférieure à environ 1 micron.
10. Transistor à effet de champ selon la revendication 1, caractérisé en ce que la couche semiconductrice a une épais- seur inférieure à environ 1 micron.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8607776A FR2599559B1 (fr) | 1986-05-30 | 1986-05-30 | Transistor a effet de champ a couches minces tolerant des defauts d'alignement d'electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8607776A FR2599559B1 (fr) | 1986-05-30 | 1986-05-30 | Transistor a effet de champ a couches minces tolerant des defauts d'alignement d'electrodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2599559A1 true FR2599559A1 (fr) | 1987-12-04 |
| FR2599559B1 FR2599559B1 (fr) | 1989-05-05 |
Family
ID=9335816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8607776A Expired FR2599559B1 (fr) | 1986-05-30 | 1986-05-30 | Transistor a effet de champ a couches minces tolerant des defauts d'alignement d'electrodes |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2599559B1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0333151A2 (fr) * | 1988-03-18 | 1989-09-20 | Seiko Epson Corporation | Transistor en couche mince |
| EP1501067A1 (fr) * | 2002-04-26 | 2005-01-26 | Sanyo Electric Co., Ltd. | Afficheur |
| EP2086011A2 (fr) * | 2008-02-04 | 2009-08-05 | Samsung Electronics Co., Ltd. | Transistor de film mince et dispositif d'affichage l'utilisant |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3539794A1 (de) * | 1984-11-13 | 1986-05-22 | Sharp K.K., Osaka | Duennfilm-transistor |
-
1986
- 1986-05-30 FR FR8607776A patent/FR2599559B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3539794A1 (de) * | 1984-11-13 | 1986-05-22 | Sharp K.K., Osaka | Duennfilm-transistor |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONICS LETTERS, vol. 17, no. 13, 25 juin 1981, pages 457-458, IEE, GB; H.MATSUMURA et al.: "Characteristics of field-effect transistor using fluorinated amorphous-silicon (a-Si : F)" * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0333151A2 (fr) * | 1988-03-18 | 1989-09-20 | Seiko Epson Corporation | Transistor en couche mince |
| EP0333151A3 (en) * | 1988-03-18 | 1990-05-23 | Seiko Epson Corporation | Thin film transistor |
| EP1501067A1 (fr) * | 2002-04-26 | 2005-01-26 | Sanyo Electric Co., Ltd. | Afficheur |
| EP1501067A4 (fr) * | 2002-04-26 | 2009-04-01 | Sanyo Electric Co | Afficheur |
| US7875882B2 (en) | 2002-04-26 | 2011-01-25 | Sanyo Electric Co., Ltd. | Organic luminescent display device having a semiconductor with an amorphous silicon layer |
| EP2086011A2 (fr) * | 2008-02-04 | 2009-08-05 | Samsung Electronics Co., Ltd. | Transistor de film mince et dispositif d'affichage l'utilisant |
| EP2086011A3 (fr) * | 2008-02-04 | 2010-01-13 | Samsung Electronics Co., Ltd. | Transistor de film mince et dispositif d'affichage l'utilisant |
| US8179491B2 (en) | 2008-02-04 | 2012-05-15 | Samsung Electronics Co., Ltd. | Thin film transistor having improved fabrication and performance characteristics and display device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2599559B1 (fr) | 1989-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2822293A1 (fr) | Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier | |
| FR2795555A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2558010A1 (fr) | Procede pour la fabrication de transistors mos complementaires a basses tensions de seuil dans des circuits integres a haute densite et structure resultant de ce procede | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| EP3127142B1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| FR3042907A1 (fr) | Procede de fabrication d'un dispositif a transistors mos | |
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| US6154264A (en) | Reflective liquid crystal display with gate covering semiconductor and reflector isolated from pixel electrode | |
| WO2005041309A1 (fr) | Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors | |
| EP2432033B1 (fr) | Détecteur bispectral multicouche à photodiodes | |
| FR2599559A1 (fr) | Transistor a effet de champ a couches minces tolerant des defauts d'alignement d'electrodes | |
| FR3089343A1 (fr) | Procede de realisation d’un transistor fet | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2484142A1 (fr) | Dispositif en circuit integre | |
| FR2799307A1 (fr) | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication | |
| FR2458907A1 (fr) | Transistor a effet de champ a tension de seuil ajustable | |
| FR3069374A1 (fr) | Transistor mos a effet bosse reduit | |
| FR2650439A1 (fr) | Circuit integre vdmos/logique comprenant une diode | |
| EP3903340A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences | |
| FR3104320A1 (fr) | Structure d'interconnexion d'un circuit intégré | |
| WO2011138332A1 (fr) | Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif | |
| FR2543365A1 (fr) | Transistor a effet de champ | |
| FR3143190A1 (fr) | Procédé de fabrication d’un dispositif semi-conducteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |