FR2543365A1 - Transistor a effet de champ - Google Patents

Transistor a effet de champ Download PDF

Info

Publication number
FR2543365A1
FR2543365A1 FR8404671A FR8404671A FR2543365A1 FR 2543365 A1 FR2543365 A1 FR 2543365A1 FR 8404671 A FR8404671 A FR 8404671A FR 8404671 A FR8404671 A FR 8404671A FR 2543365 A1 FR2543365 A1 FR 2543365A1
Authority
FR
France
Prior art keywords
cavity
electrode
active layer
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8404671A
Other languages
English (en)
Other versions
FR2543365B1 (fr
Inventor
Kazuo Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2543365A1 publication Critical patent/FR2543365A1/fr
Application granted granted Critical
Publication of FR2543365B1 publication Critical patent/FR2543365B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

UN TRANSISTOR A EFFET DE CHAMP COMPREND NOTAMMENT UNE COUCHE ACTIVE 30, PAR EXEMPLE EN ARSENIURE DE GALLIUM, COMPORTANT UNE CAVITE 7 DANS UNE PARTIE DE SA SURFACE; UNE ELECTRODE DE SOURCE 4 ET UNE ELECTRODE DE DRAIN 5 FORMEES A LA SURFACE DE LA COUCHE ACTIVE, DE PART ET D'AUTRE DE LA CAVITE; ET UNE ELECTRODE DE GRILLE A BARRIERE DE SCHOTTKY 6 QUI EST FORMEE DANS LA CAVITE 7 EN ETANT PLACEE PLUS PRES DE L'ELECTRODE DE SOURCE 4 QUE DE L'ELECTRODE DE GRILLE 5. CETTE CONFIGURATION PERMET D'OBTENIR UN TRANSISTOR AYANT UNE TENSION DE CLAQUAGE GRILLE-DRAIN DE VALEUR ELEVEE ET UNE FAIBLE RESISTANCE DE SOURCE.

Description

TRANSISTOR A EFFET DE CHAMP
La présente invention concerne un transistor à effet de champ (TEC) et elle porte plus particulièrement sur un transistor à effet de champ comportant une grille ayant une électrode à barrière de Schottky.
Les TEC sont largement utilisés en tant qu'éléments discrets ou en tant qu'éléments incorporés dans des circuits intégrés, dans de nombreux domaines de la technique électronique. La figure 1 montre en coupe un exemple d'une structure classique d'un TEC ayant une telle gamme d'application étendue. Le TEC représenté sur la figure 1 est un TEC à l'arséniure de gallium (GaAs) qui comprend une. tranche épitaxiale formée par un substrat semi-isolant en GaAs, une couche tampon à résistance élevée, 2, qu'on a fait croître sur le substrat 1 et une couche active mince de type n, 3, qu'on a fait croître sur la couche tampon 2.Une électrode de source 4 et une électrode de drain 5 sont formées sur la surface supérieure de la couche active 3, de façon que ces deux électrodes puissent être séparées l'une de l'autre et de façon que le contact entre ces deux électrodes et la couche active 3 puisse être un contact ohmique. Une électrode de grille à barrière de Schottky, 6, est formée sur la Surface supérieure de la couche active 3, de façon à être placée entre les deux électrodes décrites ci-dessus.
Le courant de saturation 1DSS d'un TEC dépend de façon générale de l'épaisseur de la couche active 3 et, par conséquent, on donne préalablement une épaisseu faible à la couche active 3 représentée sur la figure 1, de façon à pou voir obtenir une valeur de courant désirée. Les électrodes respectives décrites ci-dessus sont établies sur la couche active 3 formée d'une telle manière.
Dans ces circonstances, le TEC classique représenté.
sur la figure 1 comporte une couche active mince et longue, ce qui fait que la valeur de résistance entre la source et le drain est grande. Par conséquent, la valeur de résistance entre la source et la grille (ctest-à-dire la résistance de source Rs) est également grande. Cependant, pour réaliser un
TEC ayant de bonnes performances, comme par exemple un faible bruit, un signal de sortie élevé et un rendement élevé, il est nécessaire de diminuer la valeur de résistance du côté d'entrée, c'est-à-dire la résistance de source Rs.
Pour résoudre le problème décrit ci-dessus, il a été proposé précédemment un TEC au GaAs ayant une autre structure, dont une coupe est représentée sur la figure 2. La figure 3 est une coupe agrandie au voisinage d'une grille dans le TEC au GaAs qui est représenté sur la figure 2. Comme on peut le voir sur les figures 2 et 3, ce TEC comprend une couche active 30 ayant une première région épaisse 3a et une seconde région mince 3b. Dans la fabrication du TEC, on forme tout d'abord une tranche épitaxiale dans laquelle l'épaisseur de la couche active 30 est environ trois fois supérieure à l'épaisseur de la couche active 3 du TEC qui est représenté sur la figure 1. On forme ensuite une cavité 7 dans la surface supérieure de la couche active 30.On forme une électrode de source 4 et une électrode de drain 5 sur la premièrerégion 3a ne comportant pas la cavité 7 dans la couche active 30, tandis qu'on forme une électrode de Schottky 6 au centre du fond de la cavité 7. L'épaisseur de la première région 3a ne comportant pas la cavité 7 est supérieure à celle de la couche active 3 représentée sur la figure 1 et l'épaisseur de la seconde région 3b qui se trouve sous la cavité 7 est égale à celle de la couche active 3 sur la figure 1. L'épaisseur de la couche active est donc augmentée, sauf au voisinage de la région de grille, ce qui permet obtenir une valeur désirée pour le courant actif et une faible résistance de source Rs.
D'autres problèmes demeurent cependant dans un tel
TEC perfectionné, représenté sur les figures 2 et 3. De tels problèmes concernent le fait consistant en ce que la tension de claquage de grille dépend de la largeur F de la cavité 7 qui est formée dans la région de grille et elle augmente lorsqu'on augmente la largeur F. Plus précisément, Si on donne une valeur élevée à la largeur F de la cavité 7 dans le but d'obtenir une tension de claquage de grille élevée, la longueur de la seconde région mince 3b est augmentée, et il en résulte que la résistance de source Rs est augmentée. Une telle augmentation de la résistance de source Rs n'est pas un effet souhaitable, du fait que la cavité S est employée dans le but de diminuer la résistance de source Rs.Par conséquent, dans le TEC classique représenté sur les figures 2 et 3, il y a incompatibilité entre une résistance de source
Rs faible et une tension de claquage de grille élevée.
Du fait qu'il existe une telle incompatibilité, dans le cas où une résistance de source Rs faible et où une tension de claquage de grille élevée sont simultanément exigées, on adopte un procédé dans lequel ces deux exigences sont satisfaites dans une certaine mesure par la détermination expérimentale de la largeur F de la cavité 7. Cependant, dans ce procédé, la détermination de la largeur F de la cavité est malcommode et les résultats obtenus ne sont pas satisfaisants.
Au contraire, dans un élément ne nécessitant Was une valeur aussi élevée de la tension de claquage de grille, comme dans le cas d'un TEC à faible bruit pour l'utilisation avec des signaux de faible puissance, la compatibilité entre une résistance de source Rs faible et une tension de claquage de grille élevée n'est pas une question d'une grande importance.
Dans un tel élément, il est avant tout important de diminuer la résistance de source Rs dans le but de diminuer le bruit.
Comme décrit ci-dessus, pour diminuer la résistance de source
Rs, il est nécessaire de donner une valeur aussi faible que possible à la largeur F de la cavité. Cependant, dans le TEC représenté sur les figures 2 et 3, il est impossible de donner à la largeur F de la cavité une valeur inférieure à une valeur spécifiée qui est déterminée entièrement par la largeur d'une fenêtre formée dans une couche de matière de réserve photographique pour le traitement photographique, par l'enlèvement d'une partie de la couche de matière de réserve photographique, dans le but de former une grille, et par l'importance de l'attaque exigée pour-former une cavité -7 par attaque.Si par exemple la longueur E de la grille est de 1 jum et la profondeur D de la cavité 7 est de 0,7 pm, la largeur F de la cavité 7 devient supérieure à 1,5 ym et on ne peut pas la rendre inférieure à cette valeur. Le TEC classique représenté sur les figures 2 et 3 présente donc également une limite en ce qui concerne la diminution de la résistance de source Rs.
De plus, pour réaliser un TEC au GaAs ayant des performances élevées telles qu'un bruit faible, un signal de sortie élevé, etc, il est également extrêmement. important de diminuer la capacité électrique Cg d'une couche de déplétion s'étendant sous la grille 6 (c'est-à-dire la capacité de couche de déplétion Cg). Des efforts ont donc été faits dans le but de réduire la longueur de grille E. Comme pour de nombreux facteurs susceptibles d'influencer la capacité de couche de déplétion Cg, un progrès considérable a été réalisé et, à l'heure actuelle, ces facteurs peuvent être entièrement déterminés par la précision de la largeur de la fenêtre de la matière de réserve photographique, c'est-à-dire par la précision du masque utilisé pour le traitement photographique.
Cependant, la valeur minimale de la largeur de fenêtre de la matière de réserve photographique-est déterminée conformément aux exigences concernant la fabrication en grande quantité ou le rendement de fabrication et, en pratique, on ne peut pas donner à la longueur une valeur inférieure à la valeur minima le. La valeur minimale de la longueur de grille E est d'envi ron 0,3 à 0,5 pm pour des TEC pour l'utilisation avec des signaux de faible puissance ayant un petit nombre de grilles, et d'environ 0,8 à 1,0j2m pour des TEC à puissance de sortie élevée, ayant un grand nombre de grilles. Il y a donc également une limite sur la diminution de la capacité de couche de déplétion Cg.
L'invention a pour but de procurer un transistor à effet de champ dans lequel la tension de claquage entre la grille et le drain soit élevée et dans lequel la résistance de source soit faible.
Un autre but de l'invention est de procurer un transistor à effet de champ dans lequel on puisse diminuer suffisamment la résistance de source.
Un but supplémentaire de l'invention est de procurer un transistor à effet de champ dans lequel on puisse donner à la longueur de grille une valeur faible.
Un autre but encore de l'invention est de procurer un transistor à effet de champ à hautes performances qu on puisse obtenir en appliquant seulement quelques modifications à un procédé de fabrication classique pour un transistor à effet de champ.
Pour atteindre ces buts, l'invention propose un transistor à effet de champ comprenant une couche active ayant une cavité formée dans une partie de sa surface ; une électrode de source et une électrode de drain formées sur la surface de la couche active précitée, et séparées l'une de l'autre par une distance prédéterminée, de façon que lacavi- té précitée soit placée entre elles ; et une électrode de grille à barrière de Schottky formée dans la cavité précitée et placée plus près de l'électrode de source précitée. Conformément à un mode de réalisation de l'invention, on peut former l'électrode de grille à barrière de Schottky précitée en appliquant sur la surface principale de la couche active un dépôt en phase vapeur réalisé au moyen d'un faisceau diri gé obliquement à partir d'un emplacement situé au-dessus d'un masque formé sur la couche active précitée.
Un avantage d'un transistor à effet de champ ayant la structure décrite ci-dessus, conformément à l'invention, consiste en ce que la tension de claquage entre la grille et le drain est élevée et la résistance de source est faible.
Un autre avantage de l'invention consiste en ce qu'on peut diminuer suffisamment la résistance de source.
Un autre avantage de l'invention consiste en ce qu'on peut donner une valeur faible à la longueur de la grille.
Un avantage supplémentaire de l'invention consiste en ce qu'on p#eut obtenir un transistor à effet de champ à hautes performances en n'appliquant que quelques modifications à un procédé de fabrication ela nquedMn transistor à effet de champ.
Un aspect de l'invention porte sur un transistor à effet de chwnp,caractérisé en ce qu'il comprend un substrat semi-isolant consistant en arséniure de gallium ; une couche tampon à résistance élevée formée sur la surface du substrat semi-isolant ; une couche active consistant en un semiconducteur, formée sur la surface de la couche tampon à résistance élevée et comportant une cavité formée dans une partie de sa surface ; une électrode de source et une électrode de drain en contact avec la surface de la couche ac-tive et séparées l'une de l'autre d'une distance prédéterminée, avec la cavité placée entre elles ; et une électrode de grille à barrière de Schottky formée dans la cavité de la couche active, ans une position plus proche de l'électrode de source.
L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés sur lesquels
La figure 1 est une coupe montrant un exemple d'une structure d'un TEC au GaAs classique.
La figure 2 est une coupe montrant structure d'un autre
TEC classique dans lequel une cavité est formée dans la région de grille.
La figure 3 est une coupe agrandie montrant la zone de la région de grille du TEC au GaAs classique représenté sur la figure 2.
La figure 4 est une coupe d'un TEC au GaAs d'un mode de réalisation de l'invention.
La figure 5 est une coupe du TEC au GaAs de la figure 4, au cours d'une phase du processus de fabrication du TEC au GaAs, qui montre un procédé de formation d'une électrode de grille.
La figure 6 est une caractéristique montrant un exemple d'une relation entre la position d'une électrode de grille dans une cavité-et la tension de claquage entre la grille- et le drain.
Les figures 7 et -8 sont des coupes respectives montrant la structure d'un TEC au GaAs conforme à un autre mode de réalisation, et un mode de réalisation supplémentaire de l'invention.
La figure 4 montre une coupe d'un transistor à effet de champ (TEC) au GaAs d'un mode de réalisation conforme à l'invention. Le TEC représenté sur la figure 4 comprend une tranche épitaxiale qui comporte un substrat semi-isolant en GaAs, 1, une couche tampon à résistance élevée 2 formée sur le substrat 1 et une couche active 30 formée sur la couche tampon 2 et comportant une cavité 7, de la même manière que dans le TEC classique qui est représenté sur la figure 2.
La couche tampon à résistance élevée 2 est par exemple une couche de GaAs formée par croissance épitaxiale sur le substrat semi-isolant en GaAs, 1. La couche active 30 est par exemple une couche de GaAs formée par croissance épitaxiale sur la couche tampon à résistance élevée 2, d'une manière selon laquelle on fait croître tout d'abord une couche épitaxiale, après quoi on implante dans cette couche une impureté de type n, telle que du silicium, du soufre ou une matière analogue, de façon que la concentration de l'impureté de type n puisse être de 5 x 1016 à 4 x 1017 atomes/cm3. Sur une région qui ne comporte pas la cavité 7 dans la couche active 30, c'est-à-dire la première région 3a, on forme une électrode de source 4 et une électrode de drain 5 mutuellement distantes, de façon que la cavité 7 puisse se trouver entre ces électrodes.On forme par exemple l'électrode de source 4 et l'électrode de drain 5 en Au-Ge, Ni et Au, et chacune de ces électrodes établit un contact ohmique avec la première région 3a de la couche active. La seconde région 3b de la couche active 30 est-placée sous la cavité 7 et a une épaisseur inférieure à celle de la première région 3a, par exemple une épaisseur égale au tiers de celle de la première région 3a. La cavité 7 est formée presque au centre d'une région située entre l'électrode de source 4 et l'électrode de drain 5.
Une électrode de grille à barrière de Schottky 6 est formée dans le fond de la cavité-7, de façon à être en contact avec la seconde région 3b de la couche active, ce qui permet de produire une barrière de Schottky. L'électrode de grille à barrière de Schottky 6 est par exemple en aluminium. Contrairement au TEC classique ayant une cavité, qui est représenté sur les figures 2 et 3, on notera que dans ce mode de réalisation, l'électrode de grille à barrière de
Schottky 6 est formée dans une position décalée par rapport au centre de la surface de fond de la cavité 7, c'est-à#dire dans une position plus proche de l'électrode de source 4.
Avant de décrire les caractéristiques souhaitables qu'on obtient en changeant ainsi la position de l'électrode de grille à barrière de Schottky 6, on décrira un procédé de fabrication d'un TEC au GaAs conforme à ce mode de réalisation, et en particulier un procédé pour former l'électrode de grille à barrière de Schottky 6, en se référant à la figure 5.
La figure 5 est une coupe d'un TEC au GaAs ak cours d'une opération de formation d'une électrode de grille à barrière de Schottky 6 dans le processus de fabrication du
TEC au GaAs représenté sur la figure 4. Dans le processus de fabrication du TEC au GaAs, on fabrique tout d'abord une tranche épitaxiale comportant un substrat semi-isolant 1, une couche tampon à résistance élevée 2 formée par croissance sur ce substrat 1 et une couche active épaisse 30 formée par croissance sur cette couche tampon 2. On forme ensuite une électrode de source 4 et une électrode de drain 5 sur la couche active 30, de façon qu'elles soient mutuellement distantes.On forme un masque de matière de réserve photographique 8 ayant en son centre une ouverture de largeur W pour la formation d'une grille, de façon -que l'ouverture puisse être placée presque au centre de la région située entre l'électrode de source 4 et l'électrode de drain 5. Ce masque peut être identique à un masque utilisé habituellement.
En utilisant la technique d'attaque bien connue, on effectue une attaque pour former la partie de grille dans la couche active 30. On effectue cette opération d'attaque jusqu a obtenir par l'attaque une région mince dans la couche active 30, c'est-à-dire jusqu'à ce que la seconde région 3b ait une épaisseur suffisamment faible pour obtenir le courant de saturation 1DSS désiré. L'homme de l'art notera que le processus de fabrication décrit jusqu'ici est identique au processus de fabrication classique.
On applique ensuite obliquement à la surface prin- cipale de la tranche épitaxiale, par le dessus, un faisceau de dépôt en phase vapeur, L, contenant un métal pour l'électrode de grille, par exemple de l'aluminium. Les traits mixtes sur la figure 5 indiquent la direction d'application du faisceau L. Du fait que la profondeur D de la cavité 7 et l'épaisseur T du masque 8 ne sont pas égales à zéro, le faisceau L-rencontre une région décalée par rapport au centre du fond de la cavité 7, ce qui a pour effet de for mer une électrode de grille à barrière de Schottky dans une région décalée par rapport au centre du fond de la cavité 7.
Il faut noter que dans la pratique classique, le faisceau est appliqué verticalement à la surface principale, ce qui fait qu'une électrode de grille à barrière de Schottky est formée au centre du fond de la cavité 7. En principe, on peut également former une électrode de grille à barrière de Schottky dans une position décalée par rapport au centre du fond de la cavité 7, en formant un autre masque avec une fenêtre établie dans une position décalée par rapport au centre du fond de la cavité 7, de manière à lui appliquer le -faisceau verticalement. Cependant, le repositionnement d'un autre masque nécessite une grande précision.Conformément au procédé de ce mode de réalisation, on peut obtenir une position désirée pour former une électrode de grille à barrière de Schottky en inclinant seulement la direction d'application du faisceau, par le fait que la cavité 7 a presque la même étendue dans toutes les directions, avec la fenêtre à son centre.
De plus, si on augmente l'inclinaison du faisceau, on peut rendre étroite la région que rencontre le faisceau au fond de la cavité 7, et on peut donc diminuer la longueur de grille E ainsi que la capacité de -couche. de déplétion Cg.
On choisit l'angle d'application du faisceau de dépôt en phase vapeur de façon que la distance A depuis un bord 101 de l'électrode de grille à barrière de Schottky 6 du côté du drain, jusqu'à un bord 102 de la cavité 7 du côté du drain puisse avoir une valeur qui permet l'obtention d'une tension de claquage BVGDO désirée entre la grille et le drain (voir également la figure 4). En correspondance. avec la condition selon laquelle l'électrode de grille à barrière de Schottky 6 doit être formée dans une position plus proche de la source, au fond de la cavité 7, le faisceau de dépôt en phase vapeur est appliqué obliquement à partir du haut et de la droite, dans les positions relatives représentées sur la figure 5.
On va maintenant décrire une relation quantitative entre la position à laquelle l'électrode de grille à barrière de Schottky 6 est formée dans un TEC au GaAs sur la figure 4, et les caractéristiques électriques du TEC au GaAs. Comme décrit ci-dessus, on considère de façon générale que la tension de claquage de grille est déterminée par la largeur F de la cavité 7, et des efforts ont été faits pour obtenir une tension de claquage élevée en augmentant la largeur F de la cavité 7.
Des expériences approfondies -supplémentaires ont cependant montré clairement que la tension de claquage grille-drain BVGDO et la tension de claquage grille-source sont toutes deux liées à la profondeur D de la cavité 7, et elles ont également montré clairement que la tension de claquage grille-drain BVGDO est liée à la distance A entre le bord 101 de l'électrode de grille du côté du drain et le bord 102 de la cavité 7 du côté du drain, tandis que la tension de claquage grille-source est liée à la distance B entre le bord 103 de l'électrode de grille 6 du côté de la source et le bord 104 de la cavité 7 du côté de la source.
Parmi ces relations, la figure 6 montre la relation entre la distance A indiquée ci-dessus et la tension de claquage grille-drain BVGDO, dans le cas où la profondeur de la cavité 7 est de 0,7 pm. Bien que cette relation change conformément à la profondeur de la cavité 7, on peut voir sur la figure 6 que plus la distance A est grande, plus la tension de claquage grille-drain BVGDO est élevée.
De façon générale, pour faire fonctionner le TEC, on connecte l'électrode de source 4 à la masse et on applique une tension de polarisation négative à l'électrode de grille 6, tandis qu'on applique une tension de polarisation positive à l'électrode de drain 5. Par conséquent, une tension de polarisation plus élevée est appliquée entre la grille et le drain qu'entre la grille et la source. Pour cette raison, il est nécessaire que la tension de claquage grille-drain BVGDO ait une valeur élevée. D'autre part, il suffit que la tension de claquage grille-source BVGSO ait une valeur suffisante pour produire le blocage. Du fait que la tension de blocage est généralement au voisinage de 3 à 4 V, la tension de claquage grille-source BVGSO peut être de 5 à 10 V.
L'augmentation de la tension de claquage grille-drain BVGDO et la diminution de la tension de claquage grille-source
BVGSO qui résultent du fait que la distance A est augmentée et que la distance B est diminuée dans le TEC au GaAs représenté sur la figure 4, par rapport à un TEC au GaAs classique, remplissent les conditions décrites ci-dessus et, par conséquent, un TEC conforme à la présente invention ne fait jamais apparaître aucun problème en. fonctionnement.
Plus précisément, la valeur minimale de la distance
B est déterminée par l'angle Q qui est défini par la largeur
W de l'ouverture et par l'épaisseur T du masque de matière de réserve photographique 8, c'est-à-dire Q = tg 1 (W/T) et par la profondeur D de la cavité 7 qui est indiquée sur la figure 5. Ceci signifie que si l'ouverture du masque 8 est formée par le procédé classique, la distance B n'est jamais diminuée jusqu'à faire apparaître la condition BVGSOLVp~ Même si la distance B devient égale à zéro, on a déterminé que la condi tion BV/ Vp n'est jamais vérifiée. Par conséquent, un TEC au GaAs qui est fabriqué de façon extrêmement aisée par le procédé comprenant l'opération représentée sur la figure 5 procure une tension de claquage de grille élevée et ne présente aucun inconvénient particulier.
Dans le mode de réalisation préféré représenté sur la figure 4, la distance entre l'électrode de grille 6 et l'électrode de source 4 est plus faible que la distance correspondante dans un transistor de type classique, ce qui a pour effet de diminuer la résistance de source. Dans la région de couche active entre l'électrode de grille 6 et l'électrode de drain 5, la longueur de la couche active mince est augmentée et, par conséquent, la résistance de canal est augmentée ou, en d'autres termes, la conductance de drain Gd est diminuée, ce qui entraîne une augmentation du gain.
L'électrode de grille qui est obtenue par l'application oblique du faisceau de dépôt en phase vapeur présente une surface latérale inclinée du côté de la source, avec l'inclinaison dirigée vers le côté du drain lorsqu'on part de la face de contact avec la couche active, et l'inclinaison étant déterminée par l'angle d'application du faisceau. -Cette inclinaison permet d'empêcher que l'électrode de- grille ne soit en contact avec une surface latérale de la cavité ou n'approche de près une telle surface.
Le procédé de fabrication décrit ci-dessus n'est qu'un exemple pour l'obtention du TEC au GaAs représenté sur la figure 4. On peut également obtenir le TEC représenté sur la figure 4 en utilisant d'autres procédés, comme par exemple un processus photographique pour augmenter la distance A et pour diminuer la distance B.
On va maintenant décrire un autre mode de réalisation et un mode de réalisation-supplémentaire, en se référant aux figures 7 et 8.
La figure 7 est une coupe d'un TEC au GaAs d'un autre mode de réalisation conforme à l'invention. Dans ce mode de réalisation, on forme la cavité 7 de façon que sa largeur ne soit augmentée que vers le côté du drain, et on forme l'électrode de grille 6 au fond de la cavité 7 de façon qu'elle soit placée au voisinage du centre de la région située entre l'électrode de source 4 et l'électrode de drain 5. Il en résulte que la position à laquelle l'électrode de grille 6 est formée s'écarte du centre du fond de la cavité 7 en direction de l'électrode de source. On forme l'électrode de grille 6 en appliquant verticalement le faisceau de dépôt en phase vapeur à la surface principale de la tranche, en utilisant un masque ayant une fenêtre dans une position décalée par rapport au centre de la cavité 7.En adoptant la structure décrite ci-dessus, on peut améliorer la tension de claquage grille-drain BVGDO ainsi que le gain, tandis que la tension de claquage grille-source BVGSO et la résistance de source Rs demeurent approximativement les mêmes que dans le type classique.
La figure 8 est une coupe d'un TEC au GaAs d'un mode de réalisation supplémentaire conforme à l'invention.
La structure de ce TEC est la même que celle du TEC représenté sur la figure 4, à l'exception du fait que la cavité 7 est formée plus près de l'électrode de source et non au voisinage du centre de la région comprise entre l'électrode de source 4 et l'électrode de drain 5. En adoptant la structure représentée sur la figùre 8, il devient possible non seulement d'augmenter la tension de claquage grille-drain BVGDO et le gain, mais également de diminuer la résistance de source Rs et la capacité de couche de déplétion Cg.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentésj sans sortir du cadre de l'invention.

Claims (9)

REVENDICATIONS
1. Transistor à effet de champ, caractérisé en ce qu'il comprend : une couche active (30) consistant en un semiconducteur et comportant une cavité (7) formée dans une partie de sa surface ; une électrode de source (4) et une électrode de drain (5) formées sur la surface de la couche active (30) en étant séparées l'une de l'autre d'une distance prédéterminée, de façon que la cavité (7) soit placée entre elles ; et une électrode de grille à barrière de
Schottky (6) formée dans la cavité (7), dans une position plus proche de l'électrode de source (4).
2. Transistor à effet de champ selon la revendication 1, caractérisé en ce que le semiconducteur est un semiconducteur de type n.
3. Transistor à effet de champ selon la revendication 2, caractérisé en ce que le semiconducteur est de l'arséniure de Gallium.
4. Transistor à effet de champ, caractérisé en ce qu'il comprend : un substrat semi-isolant (1) consistant en arséniure de gallium ; une couche tampon à résistance élevée (2) formée sur la surface du substrat semi-isolant (1) ; une couche active (30)- consistant en un semiconducteur, formée sur la surface de la couche tampon à résistance élevée (2) et comportant une cavité (7) formée dans une partie de sa surface ; une électrode de source (4) et une électrode de drain (5) en contact avec la surface de la couche active (30) et séparées l'une de, l'autre d'une distance prédéterminée, avec la cavité (7) placée entre elles ; et une électrode de grille à barrière de Schottky (6) formée dans la cavité de la couche active (30), dans une position plus proche de l'électrode de source (4).
5. Transistor à effet de champ selon la revendication 4, caractérisé en ce que le semiconducteur est un semiconducteur de type n.
6. Transistor à effet de champ selon la revendication 5, caractérisé en ce qu'une surface latérale de llélec- trode de grille à barrière de Schottky (6) qui fait face à l'électrode de source (4) est inclinée vers l'électrode de drain (5) lorsqu'on part de la surface de contact avec la couche active (30).
7. Transistor à effet de champ selon la revendication 6, caractérisé en ce qué la cavité (7) est formée au centre de la région comprise entre l'électrode de source (4) et l'électrode de drain (5).
8. Transistor à effet de champ selon la revendication 5, caractérisé en ce que la cavité (7) est formée plus près de l'électrode de drain (5) et l'électrode de grillé à barrière de Schottky (6) est formée au centre de la région comprise entre l'électrode de source (4) et l'électrode de drain (5).
9. Transistor à effet de champ selon la revendication 8, caractérisé en ce qu'une surface latérale de l'électrode de grille à barrière de Schottky (6) qui fait face à l'électrqde de source (4) est inclinée vers l'électrode de drain (5 ), lorsqu'on part de la surface de contact avec la couche active (30).
FR8404671A 1983-03-26 1984-03-26 Transistor a effet de champ Expired FR2543365B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5085183A JPS59175773A (ja) 1983-03-26 1983-03-26 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
FR2543365A1 true FR2543365A1 (fr) 1984-09-28
FR2543365B1 FR2543365B1 (fr) 1988-09-23

Family

ID=12870217

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8404671A Expired FR2543365B1 (fr) 1983-03-26 1984-03-26 Transistor a effet de champ

Country Status (2)

Country Link
JP (1) JPS59175773A (fr)
FR (1) FR2543365B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232894A2 (fr) * 1986-02-13 1987-08-19 SELENIA INDUSTRIE ELETTRONICHE ASSOCIATE S.p.A. Structure multicouche photopolymérique pour la fabrication de dispositifs MESFET ayant une grille submicrométrique et un canal élargi de longueur variable

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654074A (en) * 1979-10-08 1981-05-13 Mitsubishi Electric Corp Manufacture of schottky barrier-type field-effect transistor
JPS56112759A (en) * 1980-02-08 1981-09-05 Nec Corp Formation of gate electrode
EP0064745A2 (fr) * 1981-05-07 1982-11-17 Microwave Semiconductor Corp. Procédé pour la fabrication d'un transistor à effet de champ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543888A (en) * 1978-09-22 1980-03-27 Nec Corp Manufacture of junction gate type field effect transistor
JPS574168A (en) * 1980-06-10 1982-01-09 Nec Corp Field-effect transistor device
JPS5952881A (ja) * 1982-09-21 1984-03-27 Fujitsu Ltd 電界効果型半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654074A (en) * 1979-10-08 1981-05-13 Mitsubishi Electric Corp Manufacture of schottky barrier-type field-effect transistor
JPS56112759A (en) * 1980-02-08 1981-09-05 Nec Corp Formation of gate electrode
EP0064745A2 (fr) * 1981-05-07 1982-11-17 Microwave Semiconductor Corp. Procédé pour la fabrication d'un transistor à effet de champ

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IEEE ELECTRON DEVICE LETTERS, vol. EDL-4, no. 2, février 1983, pages 42-44, IEEE, New York, US; S.G. BANDY et al.: "Submicron GaAs microwave FET's with low parasitic gate and source resistances" *
IEEE TRANS. ON MICROWAVE THEORY & TECHN., vol. MTT-27, no. 12, décembre 1979, pages 1070-1074, IEEE, New-York, US; T. SUZUKI et al.: "Highly reliable GaAs MESFET's with a statistic mean NFmin of 0.89 dB and a standard deviation of 0.07 dB at 4 GHz" *
INTERNATIONAL ELECTRON DEVICES MEETING, Washington, D.C., US, 8,9,10 décembre 1980, pages 102-105, IEEE, US; K. KAMEI et al.: "Quarter micron gate low noise GaAsFET's operable up to 30 GHz" *
PATENTS ABSTRACTS OF JAPAN, vol. 5, no. 113 (E-66)[785], 22 juillet 1981; & JP - A - 56 54 074 (MITSUBISHI DENKI K.K.) 13-05-1981 *
PATENTS ABSTRACTS OF JAPAN, vol. 5, no. 186 (E-84)[858], 25 novembre 1981; & JP - A - 56 112 759 (NIPPON DENKI K.K.) 05-09-1981 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232894A2 (fr) * 1986-02-13 1987-08-19 SELENIA INDUSTRIE ELETTRONICHE ASSOCIATE S.p.A. Structure multicouche photopolymérique pour la fabrication de dispositifs MESFET ayant une grille submicrométrique et un canal élargi de longueur variable
EP0232894A3 (fr) * 1986-02-13 1990-02-07 SELENIA INDUSTRIE ELETTRONICHE ASSOCIATE S.p.A. Structure multicouche photopolymérique pour la fabrication de dispositifs MESFET ayant une grille submicrométrique et un canal élargi de longueur variable

Also Published As

Publication number Publication date
JPS59175773A (ja) 1984-10-04
FR2543365B1 (fr) 1988-09-23

Similar Documents

Publication Publication Date Title
FR2633100A1 (fr) Transistor a effet de champ et procede de fabrication
EP1837916B1 (fr) Procédé de réalisation d'un transistor à canal comprenant du germanium
EP0005720B1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2661278A1 (fr) Transistor a effet de champ et procede de fabrication.
EP3117465B1 (fr) Transistor a effet de champ et a heterojonction.
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif.
EP0025742B1 (fr) Transistor à effet de champ à fréquence de coupure élevée
FR2544916A1 (fr) Procede de fabrication de transistors a effet de champ mos
FR2639762A1 (fr) Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
FR2636471A1 (fr) Procede de fabrication d'une electrode de grille pour un transistor a effet de champ
FR2700890A1 (fr) Dispositif à transistor composé à effet de champ ayant une électrode de Schottky.
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
FR2510819A1 (fr) Procede de fabrication d'un composant misfet et composant misfet ainsi produit
FR3042907A1 (fr) Procede de fabrication d'un dispositif a transistors mos
EP0461967A2 (fr) Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant
FR2474761A1 (fr) Procede de fabrication de transistors a effet de champ a porte formant barriere de schottky
FR2632775A1 (fr) Transistor a effet de champ et procede de fabrication
EP0690506B1 (fr) Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
EP1622203A2 (fr) Transistor DMOS et méthode de fabrication correspondante.
FR2673044A1 (fr) Transistor a effet de champ comprenant une couche enterree, et procede de fabrication.
FR2681188A1 (fr) Transistor a effet de champ comportant une diode a effet tunnel resonnant.
FR2543365A1 (fr) Transistor a effet de champ
FR2700221A1 (fr) Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance.
EP1166362A1 (fr) Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et soi, et procede de fabrication

Legal Events

Date Code Title Description
ST Notification of lapse