FR2585476A1 - Dispositif et procede de localisation de defauts pour l'essai de plaquettes de circuit - Google Patents

Dispositif et procede de localisation de defauts pour l'essai de plaquettes de circuit Download PDF

Info

Publication number
FR2585476A1
FR2585476A1 FR8609679A FR8609679A FR2585476A1 FR 2585476 A1 FR2585476 A1 FR 2585476A1 FR 8609679 A FR8609679 A FR 8609679A FR 8609679 A FR8609679 A FR 8609679A FR 2585476 A1 FR2585476 A1 FR 2585476A1
Authority
FR
France
Prior art keywords
circuit
nodes
node
signals
responses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8609679A
Other languages
English (en)
Other versions
FR2585476B1 (fr
Inventor
Marshall H Scott
John D Polstra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fluke Corp
Original Assignee
John Fluke Manufacturing Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by John Fluke Manufacturing Co Inc filed Critical John Fluke Manufacturing Co Inc
Publication of FR2585476A1 publication Critical patent/FR2585476A1/fr
Application granted granted Critical
Publication of FR2585476B1 publication Critical patent/FR2585476B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/261Functional testing by simulating additional hardware, e.g. fault simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2257Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00Data processing: artificial intelligence
    • Y10S706/902Application using ai with detail of the ai system
    • Y10S706/911Nonmedical diagnostics
    • Y10S706/916Electronic or computer, internal or network, circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF SERVANT A LOCALISER DES DEFAUTS DE CIRCUIT DANS UNE UNITE SOUMISE A ESSAI 16 D'UNE PLAQUETTE DE CIRCUIT OU DES COMPOSANTS ELECTRONIQUES SONT CONNECTES EN DES NOEUDS DE CIRCUIT. IL COMPREND UN GENERATEUR QUI APPLIQUE PLUSIEURS SIGNAUX A CONFIGURATION DE STIMULUS DIFFERENTS EN VUE DE METTRE A L'EPREUVE LES NOEUDS DE L'UNITE, UNE INTERFACE 22 QUI APPLIQUE LES SIGNAUX A L'UNITE, UN MOYEN DE MESURE 26 QUI MESURE LES REPONSES FAITES PAR L'UNITE AUX SIGNAUX SOUS LES NOEUDS, UN CALCULATEUR PROGRAMME 12 AYANT UNE MEMOIRE QUI EMMAGASINE DES DONNEES TOPOLOGIQUES DE L'UNITE, DES SIGNAUX DE STIMULUS PREDETERMINES ET LEURS REPONSES IDEALES, UN MOYEN D'INTRODUCTION DE DONNEES 18 ET UN MOYEN 20 REPONDANT AU CALCULATEUR EN FOURNISSANT DES ELEMENTS DE GUIDAGE AU MOYEN DE MESURE ET EN PRODUISANT DES ACCUSATIONS DE DEFAUT, LE CALCULATEUR COMPORTANT UN MOYEN QUI SERT A COMMANDER LE GENERATEUR, A COMPARER LES REPONSES MESUREES ET LES REPONSES IDEALES, ET A LOCALISER LES DEFAUTS DU CIRCUIT.

Description

25854?6
La présente invention concerne de façon générale les dispositifs et procédés d'essai, assistés par calculateur, de circuits électroniques et, plus particulièrement, la recherche des pannes dans les plaquettes de circuit par sondage guidé, assisté par calculateur, de noeuds du circuit. Les dispositifs numériques comprennent typiquement un rassemblement de plaquettes de circuit mettant chacune en oeuvre quelques fonctions principales. Ensemble, les plaquettes de circuit agissent pour produire un comportement qui est celui
demandé par le dispositif composite.
Lorsqu'un tel dispositif arrête de fonctionner correc-
tement, sa vérification passe par une série d'opérations destinée à localiser la source d'un défaut. La première opération est souvent un simple essai "marche-marche pas" du système dans son ensemble,
visant à confirmer qu'il y a réellement un défaut dans le système.
Parfois, un tel essai révèle que le système fonctionne convenable-
ment, mais qu'il existe une défaillance due à un facteur externe, par exemple une erreur de l'opérateur ou une source d'énergie
électrique défectueuse.
Toutefois, si l'on suppose que le système lui-même se
révèle comme défaillant, l'étape suivante consiste alors à loca-
liser le défaut sur une plaquette de circuit particulière. On obtient un diagnostic de niveau de plaquette de circuit ou bien en faisant effectuer un groupe d'essais fonctionnels qui font
agir les plaquettes une à une, ou bien en remplaçant successive-
ment les plaquettes par des plaquettes en état de marche avéré.
jusqu'à ce que le dispositif fonctionne de nouveau correctement.
Puisque le nombre de plaquettes de circuit est, dans la plupart des systèmes, petit, l'échange des plaquettes est rapide et peut
s'effectuer sur place.
Le dispositif est alors réparé, mais il subsiste au moins une plaquette de circuit qui ne fonctionne pas. Des considérations d'économies demandent de réparer la plaquette; toutefois, les techniques s'appliquant à la localisation d'un défaut au niveau d'une plaquette ne sont pas pratiques pour plusieurs raisons. D'abord, puisque chaque plaquette de circuit tend à contenir un nombre relativement important de composants, le nombre d'essais différents correspondant aux divers composants qui doivent être exécutés pour localiser un défaut est prohibitif. En deuxième lieu, il existe de nombreux composants différents qui, lorsqu'ils sont en panne, produisent des symptomes identiques sur les sorties de base de la plaquette de circuit. De plus, les composants d'une plaquette de circuit sont ordinairement soudés sur place. L'échange des
composants est donc irréalisable. Un procédé permettant de loca-
liser un composant défectueux sans qu'il soit besoin de désassem-
bler la plaquette est donc nécessaire.
Ainsi, il a été mis au point une technique de localisa-
tion des défauts guidée par calculateur, qui est également appelée technique de sondage guidée par calculateur. Dans le sondage guidé par calculateur, le technicien s'applique à la mise en place d'une sonde logique depuis un connecteur de bord descendant sur la plaquette de circuit jusqu'à ce que la source du défaut de la plaquette de circuit ait été localisée. Tandis que les techniciens vérifient chaque noeud du circuit, le noeud est excité par un signal de configuration de stimulus injecté en tout noeud du circuit de la plaquette soumise à essai ou au niveau des lignes de signaux du microprocesseur se trouvant sur la plaquette. Dans ce dernier cas, on remplace électriquement le microprocesseur à l'aide d'un boÂtier d'interface spécial qui est connecté à un dispositif de localisation de panne, par exemple le dispositif de localisation de panne "9020A" de la Société Fluke. Les réponses aux signaux à configuration de stimulus présents sur les noeuds du circuit sont comparés avec les signaux de configuration crées par une unité soumise à essai (USE) en état de marche, afin qu'il soit possible d'identifier la source d'une panne sur le noeud en cours de vérification ou bien, selon une autre possibilité, de
faire vérifier le noeud suivant.
Les techniques de- localisation de défauts guidées par calculateur qui ont été appliquées à la recherche des pannes des plaquettes de circuit présentent des inconvénients qui s'aggravent
lorsque la complexité de l'unité soumise à essai (USE) augmente.
La technique de sondage, ou de vérification, d'un noeud après l'autre par le technicien sous guidage visuel par le calculateur est un
procédé très lent, puisque lenombre de noeuds impliqué est impor-
tant dans la plupart des systèmes à base de microprocesseur. En
outre, la localisation de défaut guidée est peu efficace; l'habi-
leté et l'intuition d'un technicien expérimenté ne sont pas prises en considération dans les méthodes utilisant les calculateurs. Par exemple, alors que les systèmes de localisation de défaut guides selon la technique antérieure appliquent un unique signal à confi= guration de stimulus à L'USE, par exemple une plaquette de circuit9
pour exciter tous les noeuds, tous les noeuds ne sont pas en pra-
tique vérifiables de manière fiable à l'aide d'une configuration de stimulus commune. La configuration de stimulus doit être ajustée idéalement à chaque noeud dont la réponse est vérifiée. En outre, un technicien expérimenté ne vérifie pas tous les noeuds de chaque plaquette de circuit subissant une recherche de panneo Pour accélérer la vérification, le technicien, s'appuyant sur son expérience, commence d'abord par reconnaître des configurations de défaillance et formuler des diagnostics et, dans Le cas o il trouve que certains noeuds d'une USE particulière sont défaillants, il vérifie
certains autres noeuds "appariés", pour confirmer son diagnostic.
Cette technique de vérification peut en outre être limitée à des aires particulières de la plaquette de circuit, sur la base du diagnostic initial indiquant que seules certaines fonctions partie culières de la plaquette de circuit sont défaillantes. En outre, le technicien, au contraire des système de localisation de défaut guidés de la technique, est en mesure de vérifier des composantes
de circuit et des fonctions sur des lignes de signaux bidirection-
nelles qui existent couramment dans Les USE s'appuyant sur des microprocesseurs. C'est donc un but de l'invention de proposer un procédé et un dispositif perfectionnés permettant de localiser des défauts
de circuit dans une unité soumise à essai.
Un but supplémentaire est de permettre une localisation de défaut guidée assistée par calculateur sur des lignes de signaux bidirectionnelles comme il en existe couramment dans les unités
soumises à essai utilisant des microprocesseurs.
Un autre but est de proposer un procédé et un dispositif de Localisation de défaut guidée qui sont commandés à l'aide d'un
calculateur programmable par l'utilisateur.
Un autre but est de proposer un procédé et un dispositif de localisation de défaut guidée o les signes servant de repères
au technicien sont pris en compte par un calculateur pour le dérou-
lement de la vérification, ce qui permet d'accélérer la localisation
de la source de la défaillance.
Un autre but est de proposer un procédé et un dispositif d'isolation de défaut guidée à utiliser pendant la recherche de pannes sur une plaquette, o des noeuds de circuit sont stimulés par des signaux à configuration de stimulus différents qui sont
ajustés pour chaque noeud à vérifier.
Un autre but est de proposer un procédé et un dispositif de localisation de défaut guidée qui incorporent une "intelligence artificielle", si bien que des modes de défaillance pour chaque type d'unité soumise à essai sont emmagasinés avec le temps et sont traités pour produire des moyens de guider le technicien sur
la base de configurations de modes de défaillance établis.
Un but supplémentaire est de fournir un procédé et un dispositif optimisés de localisation de défaut guidée o différents types de réponses de noeuds à des stimulis sont emmagasinés et
comparés avec les réponses mesurées.
Un autre but est de fournir un procédé et un dispositif de localisation de défaut guidée o le technicien peut appliquer
son intuition pendant la vérification.
Les buts ci-dessus énoncés sont satisfaits selon l'inven-
tion au moyen d'un calculateur, de préférence un calculateur de type personnel, qui possède une base de données dans laquelle est
emmagasinée une description des circuits d'une unité soumise à
essai (USE) ainsi qu'un certains nombre d'essais de stimulus
différents et les réponses attendues pour chaque noeud du circuit.
Un générateur commandé par le calculateur programmé produit l'un quelconque d'un certain nombre de signaux à configuration de stimulus différents en vue de la vérification des fonctions et de la vérification des noeuds de l'unité soumise à essai. Les réponses aux signaux à configuration de stimulusproduitsaux noeuds de circuit de L'USE sont mesurées au moyen d'une sonde manoeuvrée par un technicien ou par un moyen électromécanique. Le calculateur guide le technicien pour la vérification de L'USE noeud après noeud ou dirige électriquement le moyen électromécanique dans sa vérifi- cation d'un noeud après l'autre ou d'un composant après l'autre,
car il commande au générateur de produire des signaux à confi-
guration de stimulation particuliers qui sont ajustés à chaque noeud et chaque sens de passage des signaux. A la suite de la vérification de chaque noeud par le technicien, et en traitement de la réponse, le calculateur affiche ou bien une accusation relative à une source de défaillance ou bien la recommandation
de passer à la vérification du noeud suivant.
Selon un autre aspect de l'invention, sont emmagasinées
dans le calculiateur des données représentatives de signes indi-
cateurs devant être affichés à l'adresse du technicien dans le mode de défaillance de l'USE pendant la vérification initiale des fonctions. Par exemple, si l'USE présente une défaillance
pendant l'essai appliqué à sa mémoire vive (RAM), le signe indi-
cateur affiché à l'adresse du technicien peut recommander de commencer par vérifier les broches des composants particuliers
de la partie RAM de la plaquette de circuit.
Suivant un aspect supplémentaire de l'invention, pendant chaque essai, l'emplacement du premier noeud "mauvais" qui est rencontré est emmagasiné. Lorsqu'une accusation de défaillance est finalement faite, l'emplacement du dernier "mauvais" noeud
rencontré pendant cet essai est également emmagasiné. Un histo-
rique des paires du premier et du dernier noeud est conservé
pour toutes les USE sur lesquelles il a été porté un diagnostic.
Chaque paire se voit attribuer un "taux de succès", qui est égal au nombre de fois que le premier noeud est apparié à ce même
dernier noeud, divisé par le nombre de fois o il ne l'est pas.
Si une paire est apparue au moins un nombre prédéterminé de fois et qu'elle possède un taux de succès atteignant au moins un niveau prédéterminé, le dernier noeud est défini comme étant l"'apparié" au premier noeud. Ensuite, à chaque fois que le premier "mauvais" noeud rencontré a un noeud apparié et que son noeud apparié n'a pas été vérifié, le technicien est guidé vers la vérification du noeud apparié comme court-circuit possible dans le processus de
recherche des pannes.
La description suivante, conçue à titre d'illustration
de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels:
- la figure 1 est un schéma de principe d'une configu-
ration de circuit utilisée pour la localisation de défaut guidée; - la figure 2 est un schéma symbolique de la base de données établie par la programmation;
- la figure 3 est un schéma montrant les diverses rela-
tions existant entre les stimuli et les noeuds selon l'invention; et - les figures 4A à 4D représentent un organigramme
relatif au processus de l'invention.
On se reporte à la figure 1. Un dispositif 10 de recherche de pannes du circuit est commandé par un calculateur 12 via un circuit d'interface en série afin de vérifier et de localiser des défauts des circuits d'une unité soumise à essai (USE) 16, selon les principes de l'invention. Le calculateur 12 est de préférence un calculateur dit personnel, par exemple un calculateur "IBM PC", présentant une configuration standard et possédant un clavier 18 servant à l'introduction manuelle des données et un affichage 20, de préférence un tube à rayons cathodiques (TRC) permettant à un technicien de visualiser les résultats des essais. Le calculateur 12 contient une mémoire suffisante pour emmagasiner des programmes et des fichiers de bases de données, qui seront décrits de manière
plus détaillée ci-après, pour commander le dispositif 10 de véri-
fication de circuit et effectuer des essais de fonction sur l'USE 16 en délivrant à l'USE des essais de stimulus appropriés, en faisant des mesures des réponses et en interprétant les résultats de manière à classer l'USE comme "bon", c'est-à-dire en parfait état
de marche, ou "mauvais" et identifier la source de défaillance.
2585476'
Le dispositif d'essai de circuit 10 est un dispositif classique servant à vérifier des plaquettes de circuit utilisant des microprocesseurs. Un dispositif pouvant servir d'exemple est un dispositif de recherche de pannes pour microsystèmesdutype"9020A" fabriqué par la Société John Fluke Mfg. Coo, Inc. des Etats-Unis d'Amérique, qui est lui-même commandé par microprocesseur pour la vérification de L'USE 16 par simulation du microprocesseur de
l'USE et contrôte des performances de L'USE dans le but d'identi-
fier des fonctions de circuit défaillantes. Le dispositif d'essai 10
délivre des signaux de stimulus à l'USE 16 via un boîtier d'inter-
face 22 possédant un connecteur 24 qui est couplé à L'USE 16 par connexion au microprocesseur ou à la prise du microprocesseur, le microprocesseur étant retiré. Le technicien utilise une sonde
manuelle 26 et vérifie l'USE noeud après noeud tandis que le dispo--
sitif d'essai met à l'épreuve le circuit de l'USE.
Le recueil d'informations sur la sonde 26 est asynchrone, ou bien est synchronisé avec différents évenements de L'USE, comme les cycles d'adressage et les cycles de données. A l'intérieur du dispositif d'essai 10, les données mesurées par la sonde 26 sont mesurées et enregistrées suivant trois manières différentes. Tout d'abord, un enregistrement chronologique de niveaux logiques o la combinaison de trois états logiques possibles, bas, haut ou non valable, est détectée pendant l'échantillonnage. Un registre de comptage enregistre le nombre de bords descendants sous contrôle de la sonde, et un registre de signatures accumule des signatures sur la base de la succession des niveaux logiques cadencés qui ont été détectés. L'un quelconque ou l'ensemble des trois types de données différents peuvent être traités en vue de La vérification d'un autre circuit particulier de l'USE 16. Naturellement, tout: autre moyen de recueil de données sur les noeuds, comme l'adressage de broches distinctes d'une pince à circuit ou "planche à clous", peut être employé, alors que seule une technique de sondage manuel
sera présentement décrite en détail.
Le dispositif d'essai de circuit 10 est commandé par le calculateur 12 de façon à effectuer un essai initial des fonctions de l'USE 16, en vue de l'identification de tous les sous-systèmes du du circuit ne fonctionnant pas, puis à mener des opérations de localisation de défaut guidée (que L'on appelle GFI) correspondant à la recherche des pannes au niveau des composants dans Le but
d'identifier les sources de tous Les défauts du circuit. Le calcu-
Lateur 12 est programmé pour emmagasiner une description détaillée
de tous Les circuits se trouvant au-dessous de l'USE 16, ainsi que pour emmagasiner des configurations de stimulus particulières devant être appliquées à l'USE et les réponses attendues de la part des noeuds de circuit de l'USE. La topologie du circuit est fournie au calculateur 12 par le technicien qui établit une base de données formée d'éléments descriptifs des composants, de caractéristiques des composants, d'interconnexiors et de réponses aux stimulis. Comme on peut le voir sur la figure 2, la base de données emmagasinée à l'intérieur de la mémoire du calculateur 12 qui a été établie pour chaque type d'USE est constituée d'une première liste de données, appelée "TYPE", qui est une bibliothèque de tous les composants utilisés dans l'USE. La liste TYPE identifie le composant, de préférence par son appellation commerciale, et identifie les bornes d'entrée et de de sortie de chacun et les relations de dépendance existant entre elles. Par exemple, la donnée d'introduction TYPE qui est associée à une porte NON-ET quadruple (ou bien quad nand) 7400 classique est la suivante: Type 7400
3 0 (2, 1);
6 = O (5, 4);
8 = 0 (9, 10);
11 = 0 (12, 13);
7=G;
14= P.
La première ligne de la donnée d'introduction TYPE indique qu'un composant, appelé "7400",est la donnée introduite en bibliothèque. Les six lignes suivantes décrivent les broches du composant et leurs relations mutuelles. Ainsi, la broche 3 est une sortie (0) qui est reliée aux broches d'entrée 2 et 1. La broche 6 est une sortie possédant des broches d'entrée 5 et 4, la broche 7 est une broche de terre (G),et la broche 14 est
connectée à la source d'alimentation électrique (P). La biblio-
thèque de TYPE n'est pas limitée à une application faisant intervenir une USE particulière; elle est disponible à toutes les USE, mises en relation avec un circuit d'USE particulier
par une liste REFERENCE.
La liste REFERENCE fournit un nom pour chaque composant dans l'USE particulière considérée et son type. La liste REFERENCE lit donc les TYPES des composants, en utilisant généralement leurs noms commerciaux, à partir de la liste TYPE à l'aide d'indicateurs de référence respectifs, ordinairement obtenus directement à partir du diagramme logique de L'USE. Une partie, présentée à titre d'exemple, d'un fichier de référence d'USE est la suivante
REFERENCES
ul = 7400; u2 = 7410; u3 = 7400; u4 = 74125; kl = RELAIS;
jl = PLOT 62.
La première ligne identifie ce qui suit comme constituant la liste de référence. Les lignes qui suivent associent chaque indicateur de référence avec un type de composant. Ainsi, les indicateurs de référence ul et Ul3 sont chacun des circuits intégrés de type 7400 (portes NON-ET quadruple). L'indicateur de référence u2 est un circuit intégré du type 7410, et l'indicateur u4 est un circuit intégré du type 74125. Les indicateurs kl et jl sont un relais et un jack. D'autres types de composants, tels que connecteurs, commutateurs, résistances, etc., sont de mêmes associés à des types de composants particuliers,
à savoir des désignations commerciales, dans la liste de référence.
Une liste RESEAUX de la base de données présentée sur la figure 2
est une description des interconnexions de circuits associées à
une USE particulière. La liste RESEAUX est constituée d'indicateurs relatifs aux réseaux respectifs du circuit constituant l'USE; un réseau est un ensemble de broches de composants qui sont connectées ensemble et établissent ainsi un noeud. Chaque broche est identifiée comme une paire BROCHE-REF, o l'identificateur REF est un indicateur de référence de composant obtenu à partir de la liste de référence, et la BROCHE est la broche particulière du composant identifié dans la Liste TYPE. La liste RESEAUX est créée par l'utilisateur qui introduit directement des entrées au clavier sur la base du schéma du circuit. Un exemple de liste RESEAUX est le suivant
RESEAUX
u11-2 u26-9 u11-3 u82-9 u98-12 u11-4 u98-6 u11-11 p1-1 u2-20 j1-b04 j2b04 j3-b04 j4-b04 j5 -b04 Ainsi, la liste RESEAUX indique que la broche 2 du composant ull est connectée à la broche 9 du composant u26. De la même façon, la broche 3 du composant u11, la broche 9 du composant u82 et la broche 12 du composant u98 sont toutes connectées ensemble. Deux noeuds sont établis, un entre les composants ull et u26 et l'autre entre les composants u11, u82 et u98. D'autres noeuds sont établis par les lignes restantes de la liste RESEAUX. Il est clair que la
liste RESEAUX devient importante pour des circuits ayant une com-
plexité modérée; des diagnostics classiques peuvent être produits pour vérifier l'intégrité de la liste RESEAUX et identifier les
erreurs ou omissions ainsi que pour produire une liste résumée.
Les autres données constituant la base de données du
calculateur 12 comprennent une description du tableau d'interface 22
du microprocesseur et du connecteur 24. Pendant la recherche des pannes, le dispositif d'essai de circuit 10 fournit, sous commande du calculateur 12, comme précédemment mentionné, des signaux de stimulus à l'USE 16 via le bus du microprocesseur. Les lignes d'adressage et de données du bus ainsi que les lignes d'état, de commande et de validation sont identifiées dans cette liste. Le système n'est donc pas limité à un seul type de microprocesseur; il peut rendre virtuellement compte de toute architecture de
microprocesseur d'USE.
La base de données du calculateur 12 contient en outre un certain nombre d'essais de stimulus différents et des réponses correspondantes des noeuds, comme indiqué sur la figure 3. Les essais de stimulus sont produits par le technicien afin de mettre à l'épreuve des noeuds particuliers, emmagasinés sous la forme "BROCHES-REF" dans la base de données, et les réponses attendues sur la sonde manuelle 26 dans le cas o L'USE est "bonne" sont emmagasinées dans la base de données. Le technicien qui crée les essais de stimulus est naturellement expérimenté et familiarisé avec le circuit se trouvant dans L'USE. Les réponses attendues de la part des noeuds du circuit soumis à la vérification sont créées par mesure directe d'une bonne USE connue qui est vérifiée au cours d'un processus de "caractérisation de noeuds", afin
qu'il soit établi une référence.
Pour créer un programme de stimulus, le technicien déter-
mine la séquence particulière d'opérations du dispositif d'essai 10, à savoir lecture, écriture, etc. qui mettent à l'épreuve chaque noeud de l'USE à un degré suffisant pour révéler tous Les défauts
affectant ce noeud. Le technicien fait ensuite exécuter les pro-
grammes de stimulus résultants et mesure la réponse du noeud mis à l'épreuve en utilisant une USE dont on sait qu'elle est bonne, à savoir en parfait état de marche. Le technicien donne finalement instruction au dispositif d'introduire la réponse attendue dans la
base de données.
Un exemple de programme de stimulus est le suivant PROGRAM DATAINu33 appeler INIT sync, d, O lire sonde lire FE020, FE030
lire sonde.
La première ligne du programme identifie le stimulus
particulier (DATAINu33) dans un but de référence général.
La séquence des instructions de stimulus commence à la deuxième ligne du programme. La première instruction appelle le sous-programme "INIT" (un autre programme de stimulus) afin de placer L'USE dans un état de départ connu. Les lignes restantes contiennent des instructions qui sont incorporées dans le dispositif d'essai "9020A" pour cet exemple. L'instruction "sync" commande à la sonde d'échantillonner son signal pendant la seule durée des cycles de données du microprocesseur. La première instruction "lire sonde"
repositionne la sonde et La prépare au recueil de données. L'instruc-
tion "lire" effectue une séquence d'opérations de lecture partant à l'adresse feO20 et se terminant à l'adresse feO30. Enfin, la deuxième instruction "lire sonde" extrait la signature accumulée, l'historique des niveaux et l'information de comptage de la sonde à mesurer. Ce dernier aspect de l'invention est particulièrement important; le type de réponse contrôlé à chaque noeud ne se limite pas à une réponse de signature, comme cela est typique dans la technique antérieure. Au contraire, tout type de réponse, comme l'historique des niveaux et le comptage, ou un autre type, peut être contrôlé au titre de réponse et être comparé
à une réponse prédéterminée emmagasinée dans la base de données.
Seules les broches de sortie mises à l'épreuve sont identifiées en relation avec chaque programme de stimulus. Il n'est pas nécessaire d'indentifier spécialement les broches d'entrée qui sont connectées à ces sorties,puisque l'interconnexion entre les broches d'entrée et les broches de sortie est déjà fournie dans la liste RESEAUX. Ainsi, lorsqu'une broche d'entrée est
vérifiée, chaque broche de sortie qui lui est connectée est stimulée.
Puisque toutes les broches se trouvant sur un réseau sont connectées ensemble, la réponse attendue qui apparaît en toute broche d'entrée
est identique à celle se trouvant sur la sortie connectée.
D'une manière toute spécialement importante, on note qu'un unique programme de stimulus peut mettre à l'épreuve de nombreuses broches de sortie différentes. Ainsi, en référence avec la figure 3, un programme de stimulus peut exciter de nombreuses sorties et offrir une approche fonctionnelle commode à l'écriture de programmes de stimulus. Un simple programme de stimulus peut être écrit par le technicien de façon qu'il soit fourni diverses configurations différentes sur les bus de données du microprocesseur via le boîtier d'interface 22 et le connecteur 24. Le technicien examine ensuite le diagramme logique de L'USE en référence avec le microprocesseur tout en notant les noeuds qui peuvent être
caractérisés à L'aide de ce programme de stimulus.
De La même façon, il est possible de mettre à l'épreuve une broche unique par plusieurs programmes de stimulus différents, comme cela est également indiqué sur la figure 3. Lorsqu'une broche est ainsi soumise à un essai à l'aide d'une sonde, chacun des différents programmes de stimulus associés tourne pour son compte. Une broche peut donc être vérifiée complètement au moyen d'une combinaison de programmes de stimulus différents qui
n'exécutent chacun qu'une vérification partielle du noeud.
L'aptitude du dispositif selon l'invention à offrir à L'USE différents essais de stimulus, ajustés à chaque noeud à
vérifier, est également importante puisqu'elle permet qu'une véri-
fication bidirectionnelle des composants ait lieu sur les bus de
données. Pour vérifier les connexions et les composants qui commu-
niquent entre eux de manière bidirectionnelle via un bus, on prévoit des programmes de stimulus séparés pour La mise à l'épreuve du composant dans un mode de transmission et dans un mode de réception. Par exemple, on suppose qu'une mémoire vive et le
microprocesseur sont connectés ensemble via un bus de données.
Dans le mode écriture, le microprocesseur délivre des données, via le bus, à la mémoire vive, et, dans le mode lecture, il reçoit des données de la part de la mémoire vive. Selon l'invention, des programmes de stimulus distincts sont mis au point pour véri-
fier la mémoire dans les deux modes différents.
Le calculateur 12 possède une base de données qui décrit les caractéristiques topologiques de l'USE ainsi que les signaux à configuration de stimulus et les réponses attendues qui sont associés à chaque noeud du circuit. Le calculateur est programmé pour faire des retours en arrière et identifier la source d'un défaut, dès qu'il a été déterminé qu'un mauvais noeud existait pendant des essais fonctionnels. La procédure d'essai des fonctions est réalisée par l'intermédiaire d'un groupe de programmes d'essai de fonction, mis au point par le technicien, qui vérifient complètement les sous-systèmes de l'USE. Chaque programme d'essai fonctionnel vérifieun sous-système particulier et indique si Le sous-système est en état de bien fonctionner ou non. Comme Les programmes de stimulus, les programmes d'essai
fonctionnel sont constitués de séquences d'opérations du dispo-
sitif d'essai 10 qui mettent à l'épreuve des parties de l'USE 16 via le boitier d'interface 22. Le découpage temporel des opérations du dispositif d'essai 10 est commandé par le calculateur 12. Après que la procédure d'essai des fonctions a identifié un sous-système défaillant, le calculateur 12, dans un mode de localisation de
défautguidée (GFI), localise la source du défaut.
Lorsque des essais fonctionnels sont exécutés sur une USE, ou bien ils réussissent, ou bien ils échouent. Un exemple d'un essai fonctionnel est un essai de RAM4 qui met à l'épreuve toutes les cellules d'une mémoire libre afin d'identifier tous
les défauts, comme des cellules en circuit ouvert ou en court-
circuit, des lignes d'adressage en court-circuit, des couplages croisés, etc. Sous commande du programme, le dispositif d'essai 10 met à l'épreuve toutes les cellules en exécutant un essai de RAM intégré. Les autres soussystèmes qui peuvent être vérifiés au moyens d'essais intégrés pendant la procédure d'essai fonctionnel comprennent les essais de ROM (mémoire morte), les essais de bus
et les essais de I/O (entrée-sortie). Selon un aspect de l'inven-
tion, si un essai fonctionnel échoue, ceci provoque la production, par le calculateur 12, d'un ou plusieurs signes indicateurs qui incitent le technicien à faire commencer un essai de localisation de défaut guidée (GFI) sur des noeuds particuliers. Par exemple, pendant un essai de RAM, un signal incitateur, qui doit être affiché sur le tube à rayons cathodiques 20,peut indiquer "essai fonctionnel
passé avec succès" si la mémoire vive obtient de bons résultats.
Inversement, en réponse à une défaillance dans l'essai fonctionnel, le signe incitateur peut indiquer "essai fonctionnel raté", avec les signes indicateurs suivants: u11-11 ul 1-1 2 u11-13 ull-14. Il est donc recommandé de vérifier en premier les broches 11, 12, 13 et 14 de la mémoire vive qui est -identifiée par u11, puisqu'iL a été déterminé pendant L'essai fonctionnel que la défaillance du circuit mettait en jeu La mémoire vive. Les signes particuliers qui doivent être mis à la disposition du technicien en réponse au fait que l'essai fonctionnel a échoué sont programmés dans le calculateur 12 par le technicien effectuant
la programmation en fonction des caractéristiques de chaque USE.
Pour porter un diagnostic à propos d'une USE, on suppose
que la base de données de cette USE particulière a été construite.
Dès que la base de données existe pour un certain type d'USE, le dispositif est en mesure de porter un diagnostic relativement à n'importe quel nombre d'USE semblables Le fonctionnement du dispositif, programmé dans le calculateur 12, est décrit sur
l'organigramme des figures 4A à 4D.
Pendant l'essai, l'USE est dotée de connexions convenables à l'alimentation électrique. Typiquement, on retire de sa prise le microprocesseur constituant un composant de l'USE, et on insère le connecteur 24 du boîtier d'interface 22 dans la prise à la place du microprocesseur. On applique l'énergie électrique à l'USEet
on exécute le programme des figures 4A à 4D sur Le calculateur 12.
Le programme lit d'abord la base de données de l'USE se trouvant en mémoire, puis il présente au technicien diverses options de configurations de l'USE en vue d'une sélection pendant
la préparation initiale. Les options typiques comprennent la sélec-
tion destailles de mémoire associées aux différentes espèces d'USE considérées. Dès que toutes les options ont été composées, on affiche sur le dispositif d'affichage 20 une liste des essais de fonctions disponibles. Le technicien choisit l'essai de fonction à réaliser et un message s'affiche sur le dispositif d'affichage 20 pour indiquer si l'USE a réussi ou raté les divers essais (étape 100 sur la figure 4A de l'organigramme). Si l'essai a été réussi, le dispositif d'affichage 20 indique que l'USE est bonne (étape 102) sinon, les signes indicateurs préemmagasinés sont affichés (étape 104)
pour suggérer un processus d'essai initial au technicien.
A La suite des essais de fonctions, le dispositif entre dans le mode de localisation de défaut;guidée (GFI) o une Liste "conducteurs" correspondant aux "mauvaises" broches de sortie est formée et analysée. Le programme exécuté par Le caLculateur 12 produit une liste hiérarchisée de recommandations sur la base de l'analyse. Le technicienest incité par le dispositif d'affichage 20 à effectuer une première mesure de circuit à l'aide de la sonde
manuelle 26 (étape 106). Le technicien accepte ou ignore la sugges-
tion produite pendant L'étape 106 et, dans ce dernier cas, il suit sa propre intuition. Il introduit par le clavier l'identification du noeud à vérifier, et le calculateur 12 commande au dispositif de vérification de circuit 10 de produire tous Les essais de stimulus associésau noeud particulier ou à la BROCHE-REF choisie (étape 108). Les réponses mesurées sont comparées avec les réponses préemmagasinées (étape 110) et les noeuds associés à des essais de stimulus qui ont présenté des défaillances sont inscrits sur la liste "conducteurs" des"mauvaises" broches de sortie pour être
utilisés ensuite pendant la localisation des défauts.
Ainsi, la BROCHE-REF associée à un quelconque essai de stimulus qui a conduit à un échec s'ajoute dans la liste de conducteurs dans l'étape 112. A partir du premier stimulus ayant
conduit à un échec (étape 114), il est fait un essai pour déter-
miner si le défaut ayant amené le "mauvais" noeud à apparaître est un circuit ouvert. Le programme détermine si le stimulus qui a conduit à la défaillance est accepté de manière satisfaisante par une autre broche du même noeud (étape 116). Si tel est le cas, on considère qu'il est apparu un circuit ouvert sur la BROCHE-REF. On peut supposer l'existence d'un tel circuit ouvert puisque, en l'absence de circuit ouvert sur l'une des broches du noeud, on obtiendra des réponses défectueuses sur toutes les
broches s'il y a une seule réponse défectueuses à un stimulus.
L'accusation de circuit ouvert, qui porte le degré de priorité le plus élevé, s'affiche sur le tube à rayons cathodiques 20
(étape 118).
Le programme passe alors à l'étape 120 (figure 4B) pour déterminer si des essais de stimulus supplémentaires ont échoué sur ce même noeud. Si tel est le cas, le programme passe à l'essai de stimulus défectueux suivant (étape 124) et revient à l'étape 107 pour produire un autre essai de circuit ouvert. Si tel n'est pas le cas, le programme détermine, au cours de l'étape 122, si toutes les autres broches de sortie se trouvent sur la liste "conducteurs", c'est-à-dire, en d'autres termes, si toutes les autres sorties
sont défectueuses. Si tel est le cas, le programme passe au "conduc-
teur" suivant au cours de l'étape 199 et répète les étapes 114,
et autres, pour déterminer la source de la défaillance.
Si l'on suppose qu'il n'y a pas de circuit ouvert identifié au cours de l'étape 116 pendant cette partie de l'essai, le programme détermine si toutes les entrées associées ont été vérifiées (étape 125). Les entrées associées sont identifiées à
partir de la liste TYPE de la base de données.
Lorsque toutes les entrées associées ont été vérifiées, le programme détermine si toutes les entrées associées sont "bonnes" ou non (étape 126) . Si toutes les entrées associées sont "bonnes", le programme poursuit jusqu'à l'étape 128, o une confirmation est faite de l'existence d'une mauvaise sortie sur la BROCHE-REF de sortie (étape 130). Si l'existence d'une mauvaise sortie sur la BROCHE-REF de sortie est confirmée, ce qui signifie que la sortie est "mauvaise", mais que les entrées associées sont "bonnes", alors, ou bien la composante de référence est "mauvaise" ou bien la broche de sortie est chargée. Cette accusation, qui présente une
priorité du deuxième ordre, est affichée par le TRC 20 (étape 132).
Inversement, si l'existence d'un mauvais noeud de sortie n'est pas confirmé, le technicien est incité à vérifier la BROCHE-REF de sortie (étape 134). Dans l'un et l'autre cas, le programme revient à l'étape 120 pour déterminer si tous les essais de stimulus supplémentaires appliqués à ce même noeud ont échoué. Ceci est important, puisque, au contraire des dispositifs d'essai GFI de la technique antérieure, le présent dispositif est en mesure
d'effectuer des essais multiples sur des noeuds à l'aide de diffé-
rents signaux à configuration de stimulus et de faire des évaluations des réponses pour chaque noeud à partir de chacun des signaux à configuration de stimulus. Chaque signal à configuration de stimulus est typiquement la combinaison d'instructions de LECTURE, ECRITURE et BASCULEMENT en mémoire, et des configurations de stimulus distinctes peuvent être produites sur des bus bidirec-
tionnels pour chaque dispositif, en fonction du sens des données.
Le nombre des différents signaux à configuration de stimulus doit donc être égal ou supérieur au nombre de dispositifs qui peuvent
placer des données valables sur le bus.
Si il y a plus d'essais de stimulus qui n'ont pas réussi sur le noeud, le programme passe à l'essai de stimulus
de défaillance suivant et revient à l'étape 116; sinon le pro-
gramme poursuit jusqu'à l'étape 122 afin d'identifier tous les noeuds supplémentaires sur la liste "conducteurs". Si l'on suppose qu'il n'y a plus d'autres noeuds sur la liste "conducteurs", le programme passe à l'étape 136 pour déterminer si des avis recommandant d'autres utilisations de la sonde d'essai ont été accumulés. Si tel est le cas, le programme revient à l'étape 106
pour permettre au technicien de choisir le nouveau mode d'utilisa-
tion de la sonde d'essai. Mais, si aucune semblable recommanda-
tion ne s'est accumulée, et que, néanmoins, la liste "conducteurs" identifie certaines broches de sortie fausses (étape 138), le tube à rayons cathodiques 20 reçoit des instructions pour afficher une indication identifiant une "boucle de réaction ne pouvant être interrompue" (étape 140). A ce point du programme, on sait qu'il existe une boucle de réaction, puisque c'est le seul cas dans lequel il est possible d'avoir des données d'introduction dans
la liste "conducteurs" sans que s'accumuLent des recommandations.
Le programme revient alors à l'étape 106 pour permettre au technicien de choisir le noeud suivant, à partir de la recommandation donnée
ou de sa propre intuition, pour lui faire subir les essais.
Inversement, si la liste"conducteurs" est vide, le programme poursuit jusqu'à l'étape 142 pour déterminer s'il reste des signes indicateurs qui n'ont pas été vérifiés. Si tous les signes indicateurs ont été vérifiés, le programme revient à
l'étape 106 pour permettre au technicien de continuer les essais.
Puisque le programme n'a pas formulé, en réponse à L'étape 142, d'accusations ou de suggestions en vue d'autres essais, Le technicien est laissé à-sa seuLe intuition (étape 144). D'autre part, s'il
reste des signes indicateurs non vérifiés, le tube à rayons catho-
diques 20 est amené à fournir le signe indicateur suivant au technicien (146) et à l'inciter à vérifier la broche suivante
(étape 106), soit en acceptant le signe indicateur, soit en reve-
nant à sa propre intuition.
Si, au cours de l'étape 126, il est déterminé que cer-
taines entrées associées sont "mauvaises", lesquelles entrées ont été identifiées dans la liste TYPE, la première mauvaise entrée
associée (étape 148) est soumise à un essai afin qu'il soit déter-
miné si cela est apparu pour le même programme de stimulus que celui qui a révélé la mauvaise broche de sortie (étape 150). Ceci est fait parce que le programme ne peut pas prouver une retation de cause à effet entre une mauvaise broche d'entrée et sa broche de sortie associée à moins que les deux n'aient été vérifiées à l'aide d'un programme de stimulus commun. Si le stimulus est le même, le programme détermine si l'essai de stimulus a réussi sur l'entrée associée (étape 125). Si l'essai de stimulus n'a pas réussi, ou bien, selon une autre possibilité, si l'entrée du dispositif n'est pas caractérisée pour cet essai de stimulus, le programme passe à l'étape 154 pour déterminer si une source de signaux défaillante se trouvant au niveau du noeud soumis à l'essai commande logiquement l'entrée du dispositif au niveau de la
BROCHE-REF qui est soumise à l'essai. Si tel est le cas, le résul-
tat n'est pas concluant (étape 156) et le programme revient à l'étape 106 pour inciter le technicien à vérifier une autre
BROCHE-REF.
Si, inversement, il n'y a pas de source de signaux défaillante au niveau du noeud vérifié lors de l'étape 154, l'étape 158 du programme détermine s'il existe d'autres mauvaises entrées à vérifier pour indiquer si d'autres sources de signaux de potentiel relatives au noeud soumis à essai doivent ou non être ignorées. La mauvaise entrée suivante (étape 160) est donc vérifiées sur les étapes 150, 152 et 154. Inversement, s'il n'existe pas d'autres entrées mauvaises, le programme passe de l'étape 158 à l'étape 130 pour ou bien recommander que la BROCHE-REF de sortie soit vérifiée si cela n'a pas déjà été fait (étape 130 et 134) ou pour identifier le composant mauvais ou identifier sa sortie chargée (étape 130 et 132). Dans l'un et l'autre cas, Le programme revient à l'étape 120 pour effectuer, si cela est nécessaire
d'autres essais de stimulus sur le noeud.
On revient à l'étape 125. Si certaines entrées associées appartenant au noeud qui sont identifiées dans la liste TYPE n'ont pas été vérifiées, le programme fait appel à une "intelligence artificielle" ou une forme d"'intuition" pour identifier des tendances aux défaillances d'USE particulières. On réalise ceci en emmagasinant le premier "mauvais" noeud rencontré pendant la recherche des pannes pour chaque USE puis, lorsqu'une accusation est faite, en emmagasinant le dernier mauvais noeud rencontré pendant l'essai. Le nombre de fois o le premier noeud est apparié avec le dernier noeud, en cas d'accusation, est comparé avec le nombre de fois o il ne l'est pas, ce qui permet de définir un "taux de succès". Si le taux de succès se trouve au-dessus d'une quantité prédéterminée, on estime que la tendance à la défaillance est établie. Le dernier noeud est défini comme étant "apparié" au premier noeud et il est recommandé de le vérifier à chaque fois que le premier noeud apparaît comme noeud unique sur la liste
"conducteurs". Ceci accélère la localisation des défauts.
Ainsi, au cours de l'étape 162, le programme détermine
s'il existe ou non un seul mauvais noeud sur la liste "conducteurs".
Si ce n'est pas le cas, le tube à rayons cathodiques 20 incite le technicien à vérifier des BROCHES-REF d'entrées associées dans l'ordre de priorité correspondant à leur introduction sur la liste TYPE de la base de données (étape 164). Inversement, s'iL n'y a qu'un seul mauvais noeud sur la liste "conducteurs", Le programme détermine s'il existe un noeud apparié non vérifié qui a été établi comme tel pendant des essais antérieurs (étape 166). Si tel est le cas, le tube à rayons cathodiques 20 recommande, au cours de
l'opération 168, de vérifier le noeud apparié.
La broche appariée est déterminée par le programme dans l'étape 169. A la suite de l'étape 112, qui ajoute des conducteurs à la liste des conducteurs en réponse à La détermination d'un noeud défaillant, le programme détermine si Le noeud défaillant est te premier mauvais noeud. Si tel est le cas, le noeud est
caractérisé comme étant le "premier" mauvais noeud (étape 170).
Si aucune accusation n'est alors faite, le programme poursuit jusqu'à l'étape 114 pour effectuer le processus d'essai de stimulus. Toutefois, si une accusation a été faite (étape 172), le dernier mauvais noeud vérifié avant l'accusation est emmagasiné
comme "dernier" mauvais noeud (étape 174). Les paires correspon-
* dantes de premier et dernier mauvais noeuds sont alors emmagasinées dans la mémoire (176). Le nombre des précédents premiers mauvais noeuds et derniers mauvais noeuds emmagasinés dans la mémoire est lu au cours de l'étape 178. L'étape 180 compte le nombre de fois que les premiers et derniers noeuds ont été appariés pendant une accusation, et l'étape 182 mesure le nombre de fois qu'ils n'ont pas été appariés. Le "taux de succès" est calculé au cours de l'étape 184, et le dernier noeud est identifié comme étant un noeud associé au cours de l'étape 186 et de l'étape 188 si le taux de succès est supérieur à un rapport prédéterminé. Si tel est le cas, le tube à rayons cathodiques 20 incite le technicien
à vérifier le noeud apparié et, ainsi, ceci accélère la localisa-
tion du défaut qui tend à être identifié par ces premier et
dernier noeuds.
Pendant le processus d'essai, l'historique de chaque noeud vérifié, ainsi que l'état bon ou mauvais de chacun d'eux, est emmagasiné en mémoire. Un rapport résumant la situation de
chaque essai est donc disponible pour le technicien en mémoire.
Il a été décrit un nouveau dispositif de localisation de défaut guidée qui accélère la localisation des défauts en produisant des signes indicateurs en réponse à un processus d'essai de fonctions préliminaire et simule l'"intuition du technicien" en associant des noeuds défaillants avec des modes de défaillance récurrents. Le dispositif surpasse de loin les dispositifs d'essais de circuits de la technique antérieure du point de vue de sa souplesse d'utilisation puisque, au contraire de la technique antérieure, des configurations d'essais de stimulus différentes s'appliquant aux bus du microprocesseur de L'USE (unité soumise à essai) sont ajustées aux différents noeuds à vérifier et, lorsqu'il s'agit de bus bidirectionnels, elles sont adaptées au sens du signal. Les réponses emmagasinées et comparées avec des réponses mesurées pour chaque noeud ne sont pas limitées à un type particulier quelconque, comme des signatures de vérification de redondance cyclique, ainsi que cela est classique, mais elles comprennent au contraire d'autres types de réponses, parmi lesquelles, sans
esprit de limitation, n'importe quelle combinaison d'un histo-
rique des niveaux synchrones, d'un historique des niveaux asyn-
chrones, de l'intervalle de comptage des transitions et de l'intervalle de fréquence, ainsi que la signature de vérification
de redondance cyclique. En outre, alors que des données d'affi-
chage sont produites par le calculateur 12 pour guider le processus d'essai appliqué manuellement à une USE, les données peuvent aussi être appliquées pour commander une sonde asservie ou "planche à clous", etc., afin de mesurer automatiquement des noeuds de circuit
et, enfin, identifier les défauts des circuits.
Bien entendu, l'homme de l'art sera en mesure d'imaginer,
à partir du procédé et du dispositif dont la description vient
d'être donnée à titre simplement illustratif et nullement limitatif,
divers variante et modifications ne sortant pas du cadre de l'inven-
tion.

Claims (16)

REVENDICATIONS
1. Dispositif destiné à localiser des défauts de circuit dans une unité soumise à essai, ou USE,(16) comportant une plaquette de circuit à laquelle sont connectés des composants Électroniques interconnectés en des noeuds de circuit, le dispositif étant caractérisé en ce qu'il comprend: un générateur qui produit un certain nombre de signaux à configurations de stimulus différents pour mettre à L'épreuve des noeuds de ladite USE; - un moyen d'interface (22) servant à appliquer les signaux à configuration de stimulus à l'USE; - un moyen de mesure (26) servant à mesurer les réponses faites par l'USE aux signaux à configuration de stimulus sur les noeuds de circuit; - un calculateur programmé (12) possédant une mémoire qui emmagasine des données sur la topologie de circuit de l'USE, des signaux à configuration de stimulus prédéterminés qui sont associés à divers noeuds de circuit de l'USE et les réponses attendues de la part de ces noeuds; le calculateur comportant un moyen qui sert à commander ledit générateur afin qu'il produise des signaux à configuration de stimulus différents particuliers en fonction des réponses des noeuds de circuit particuliers qui sont mesurées par ledit moyen
de mesure, à comparer les réponses mesurées et les réponses prédé-
terminées et, sur cette base, à localiser des défauts de circuit; - un moyen (18) d'introduction de données servant à introduire dans ledit calculateur des données identifiant des noeuds de circuit qui sont mesurés par ledit moyen de mesure; et - un moyen (20) qui répond audit calculateur en guidant ledit moyen de mesure vers des noeuds qu'il convient de mesurer et
en identifiant des accusations de défaut de circuit.
2. Dispositif selon la revendication 1, caractérisé en ce que ledit moyen de mesure comprend une sonde manuelle (26) et en ce que le moyen de guidage comporte un moyen d'affichage (20) servant à afficher des incitations destinées à l'utilisateur et produites par ledit calculateur afin de guider l'utilisateur dans La vérification de noeuds appropriés avec La sonde et servant à
afficher des accusations de défauts de circuit.
3. Dispositif seLon la revendication 2, caractérisé en
ce ce que moyen d'affichage comprend un tube à rayons cathodiques.
4. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte une interface série (14) entre le calculateur et
le générateur.
5. Dispositif selon la revendication 1, caractérisé en ce que ladite mémoire comporte un moyen permettant d'emmagasiner des données décrivant des caractéristiques desdits composants et
les connexions formées entre lesdits composants.
6. Dispositif selon la revendication 5, caractérisé en
ce que ladite mémoire comporte en outre un moyen permettant d'emma-
gasiner un historique des noeuds mesurés et un état bon-mauvais
pour chaque noeud mesuré.
7. Dispositif selon la revendication 5, caractérisé en
ce que Ladite mémoire comporte en outre un moyen permettant d'emma-
gasiner des données représentatives de signes indicateurs de défaut de circuit associés avec le processus d'essai de fonctions de ladite USE, le moyen d'affichage répondant au calculateur en
affichant lesdits signes indicateurs.
8. Dispositif selon la revendication 5, caractérisé en
ce que ladite mémoire comporte en outre un moyen permettant d'emma-
gasiner l'identification de défaillances d'un premier et d'un dernier noeud de circuit associées avec des accusations de défauts rencontrées pendant des processus d'essai antérieurs; et un moyen servant à commander le dispositif d'affichage afin d'identifier
le dernier noeud lorsque le premier noeud est le seul noeud déter-
miné comme mauvais.
9. Dispositif servant à localiser des défauts de circuit dans une unité sous essai, ou USE,(16) comportant une plaquette de circuit à laquelle sont connectés des composants électroniques interconnectés en des noeuds de circuit, le dispositif étant caractérisé en ce qu'il comprend: - un générateur qui produit des signaux à configuration de stimulus pour effectuer des essais de fonctions sur ladite USE; - un moyen d'interface (22) servant à appliquer les signaux à configuration de stimulus à l'USE; - un moyen sonde de mesure (26) servant à mesurer des réponses faites par l'USE aux signaux à configuration de stimulus au niveau des noeuds de circuit; - un calculateur programmé (12) possédant une mémoire qui emmagasine des données sur la topologie de circuit de l'USE et des réponses attendues de la part des noeuds de circuit; - ladite mémoire comportant en outre un moyen servant à emmagasiner des données représentatives de signes indicateurs
de défaut de circuit associés avec un processus d'essai de fonc-
tions initial de ladite USE; - un moyen d'affichage (20) qui répond au calculateur en affichant lesdits signes indicateurs de défaut de circuit; - ledit calculateur comportant un moyen qui sert à commander le générateur afin qu'il produise des signaux de stimulus et à interpréter les réponses mesurées par ledit moyen sonde de mesure afin de localiser des défauts de circuit;
- le moyen d'affichage répondant en outre audit calcula-
teur en affichant des accusations de défaut de circuit.
10. Dispositif servant à localiser des défauts de circuit dans une unité sous essai, ou USE,(16) comportant une plaquette de circuit à laquelle sont connectés des composants
électroniques interconnectés en des noeuds de circuit, le dispo-
sitif étant caractérisé en ce qu'il comprend:
- un générateur servant à produire des signaux à confi-
guration de stimulus en vue d'effectuer des essais de fonctions sur ladite USE; - un moyen d'interface (22) servant à appliquer les signaux à configuration de stimulus à l'USE; - un moyen sonde de mesure (26) servant à mesurer des réponses faites par l'USE aux signaux de stimulus au niveau des noeuds de circuit; - un calculateur programmé (12) possédant une mémoire qui emmagasine des données sur la topologie de circuit de l'USE et des réponses attendues de la part des noeuds de circuit, ledit
calculateur comportant un moyen qui sert à commander ledit généra-
teur et, à partir des réponses mesurées et attendues, à identifier des défauts de circuit; - ledit calculateur comportant une autre mémoire qui sert à emmagasiner l'identification de défaillances du pre-
mier et du dernier noeud de circuit associées à des accu-
sations de défauts particulières rencontrées pendant des essais précédents et un moyen servant à identifier ledit dernier noeud lorsque le premier noeud est décrété "mauvais" par un essai; et
- un moyen d'affichage (20) servant à afficher l'iden-
tité du dernier noeud au titre de noeud à vérifier.
11. Procédé de localisation de défaut guidée, utilisant un dispositif servant à vérifier une plaquette de circuit qui contient des composants électroniques interconnectés en des noeuds de circuit, et à délivrer des signaux aux noeuds via des lignes
de signaux se trouvant sur la plaquette, le procédé étant carac-
térisé en ce qu'il comprend les opérations suivantes: (a) faire des essais de fonctions sur une plaquette de circuit pour identifier l'existence d'un défaut; (b) mesurer des réponses au niveau des noeuds de circuit à l'aide d'une sonde de mesure;
(c) appliquer aux lignes de signaux des signaux à confi-
guration de stimulus différents en fonction des noeuds particuliers à contrôler; (d) comparer les réponses mesurées avec des réponses prédéterminées qui correspondent auxdits noeuds; et, en retour, (e) produire des signaux qui identifient des noeuds ultérieurs à mesurer à l'aide de la sonde de mesure; (f) identifier une source du défaut du circuit, et (g) produire des signaux qui représentent des accusations
de source de défaut.
12. Procédé selon la revendication 11, caractérisé en ce qu'il comporte l'opération consistant à emmagasiner des paires d'un premier et d'un dernier noeudvérifiéeset les accusations de défaillance associées qui sont rencontrées pendant des processus
d'essais précédents; et afficher, afin de L'utiliser comme incita-
tion, L'identification du dernier noeud lorsque le premier noeud
est déterminé comme étant "mauvais".
13. Procédé selon la revendication 11, caractérisé en ce qu'il comporte l'opération consistant à emmagasiner un signe indicateur associé à un type de défaillance particulier déterminé pendant l'opération (a) et à afficher Ledit signe indicateur afin
d'identifier l'ordre de priorité des réponses de noeuds à mesurer.
14. Procédé de localisation de défaut guidée, utilisant un dispositif conçu pour vérifier une plaquette de circuit contenant des composants électroniques interconnectés en des noeuds de circuit, et délivrant des signaux aux noeuds par l'intermédiaire de lignes
de signaux se trouvant sur la plaquette; le procédé étant caracté-
risé en ce qu'il comprend les opérations suivantes: (a) procéder à des essais de fonctions sur une plaquette de circuit afin d'identifier l'existence d'un défaut; (b) mesurer à l'aide d'une sonde de mesure les réponses apparaissant sur les noeuds de circuit;
(c) appliquer aux lignes de signaux des signaux à confi-
guration de stimulus différents selon les noeuds particuliers qui sont contrôlés;
(d) comparer la réponse mesurée avec des réponses pré-
déterminées correspondant aux noeuds; et, en retour, (e) produire des signaux qui identifient des noeuds devant être ensuite mesurés à l'aide de ladite sonde de mesure; (f) identifier une source pour le défaut du circuit; (g) produire des signaux représentant des accusations de source de défaut; (h) identifier un premier mauvais noeud; (i) identifier un dernier mauvais noeud avant de produire une accusation de source de défaut; (j) emmagasiner, pour chaque USE, une liste de paires d'un premier et d'un dernier mauvais noeud;
(k) établir un "taux de succès" représentant la proba-
bilité observée que le premier noeud soit apparié avec le dernier noeud; (l) classer le dernier noeud comme "apparié" au premier
noeud si le "taux de succès" est supérieur à une quantité prédéter-
minée; et Cm) produire un signal qui recommande de soumettre à des essais le noeud apparié.
15. Procédé selon la revendication 14, caractérisé en ce que l'opération (k) comporte la détermination du rapport du nombre de fois o le premier noeud est apparié avec le dernier noeud au nombre de fois o le premier noeud n'est pas apparié
avec le dernier noeud.
16. Procédé selon la revendication 11, caractérisé en ce qu'il comporte l'opération consistant à emmagasiner un état
bon-mauvais pour chaque noeud vérifié.
FR868609679A 1985-07-29 1986-07-03 Dispositif et procede de localisation de defauts pour l'essai de plaquettes de circuit Expired - Fee Related FR2585476B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/761,027 US4709366A (en) 1985-07-29 1985-07-29 Computer assisted fault isolation in circuit board testing

Publications (2)

Publication Number Publication Date
FR2585476A1 true FR2585476A1 (fr) 1987-01-30
FR2585476B1 FR2585476B1 (fr) 1990-08-10

Family

ID=25060890

Family Applications (1)

Application Number Title Priority Date Filing Date
FR868609679A Expired - Fee Related FR2585476B1 (fr) 1985-07-29 1986-07-03 Dispositif et procede de localisation de defauts pour l'essai de plaquettes de circuit

Country Status (6)

Country Link
US (1) US4709366A (fr)
JP (1) JPS6228844A (fr)
CN (2) CN1016102B (fr)
DE (1) DE3625462A1 (fr)
FR (1) FR2585476B1 (fr)
GB (2) GB2178543B (fr)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835459A (en) * 1986-05-16 1989-05-30 Hughes Aircraft Company Automatic fault insertion system (AFIS)
US4841456A (en) * 1986-09-09 1989-06-20 The Boeing Company Test system and method using artificial intelligence control
US4815077A (en) * 1987-01-28 1989-03-21 Westinghouse Electric Corp. Test system for electronic devices with radio frequency signature extraction means
WO1988005918A1 (fr) * 1987-02-06 1988-08-11 Analytics Incorporated Systeme de maintenance
US4796259A (en) * 1987-05-21 1989-01-03 Genrad, Inc. Guided probe system and method for at-speed PC board testing
US4847795A (en) * 1987-08-24 1989-07-11 Hughes Aircraft Company System for diagnosing defects in electronic assemblies
ES2068831T3 (es) * 1987-09-21 1995-05-01 At & T Corp Proceso de prueba para dispositivos electronicos.
US4866714A (en) * 1987-10-15 1989-09-12 Westinghouse Electric Corp. Personal computer-based dynamic burn-in system
US5261086A (en) * 1987-10-26 1993-11-09 Nec Corporation Performance analyzing and diagnosing system for computer systems
US4922492A (en) * 1988-05-13 1990-05-01 National Semiconductor Corp. Architecture and device for testable mixed analog and digital VLSI circuits
US4963824A (en) * 1988-11-04 1990-10-16 International Business Machines Corporation Diagnostics of a board containing a plurality of hybrid electronic components
US5351247A (en) * 1988-12-30 1994-09-27 Digital Equipment Corporation Adaptive fault identification system
US5043655A (en) * 1989-03-14 1991-08-27 John Fluke Mfg. Co., Inc. Current sensing buffer for digital signal line testing
DE4004750A1 (de) * 1989-05-31 1990-12-13 Siemens Ag Verfahren zum ermitteln einer ueber eine kurzschlussbruecke mit einer bereits identifizierten signalleitung verbundenen zweiten signalleitung
US5157668A (en) * 1989-07-05 1992-10-20 Applied Diagnostics, Inc. Method and apparatus for locating faults in electronic units
CA2020784C (fr) * 1989-07-11 1994-08-23 Horoshi Shimizu Systeme pouvant localiser rapidement les defaillances dans un reseau de communication hierarchique
US5038349A (en) * 1989-08-25 1991-08-06 Cross-Check Technology, Inc. Method for reducing masking of errors when using a grid-based, "cross-check" test structure
US5043987A (en) * 1989-11-07 1991-08-27 Array Analysis, Inc. Method for calculating adaptive inference test figure of merit
US5001714A (en) * 1989-11-07 1991-03-19 Array Analysis, Inc. Unpredictable fault detection using adaptive inference testing techniques
US5068814A (en) * 1989-11-07 1991-11-26 Array Analysis, Inc. Interactive adaptive inference system
CA2038295A1 (fr) * 1990-03-16 1991-09-17 Brian Jerrold Arkin Processeur rapide d'information sur les defaillances
US5280486A (en) * 1990-03-16 1994-01-18 Teradyne, Inc. High speed fail processor
US5252914A (en) * 1990-08-06 1993-10-12 Ericsson Ge Mobile Communications Inc. Method of constructing and testing a circuit board designed for early diagnostics
EP0474439B1 (fr) * 1990-09-07 1997-08-06 Schlumberger Technologies Limited Procédé de test de circuit
US5122753A (en) * 1990-12-20 1992-06-16 Microelectronics And Computer Technology Corporation Method of testing electrical components for defects
JPH04335443A (ja) * 1990-12-28 1992-11-24 General Electric Co <Ge> システム内の不良部品を隔離する方法と装置
US5127012A (en) * 1991-02-19 1992-06-30 Eastman Kodak Company Diagnostic and administrative device for document production apparatus
US5168216A (en) * 1991-05-24 1992-12-01 International Business Machines Corporation System for testing high-speed digital circuits
US5305437A (en) * 1991-09-03 1994-04-19 International Business Machines Corporation Graphical system descriptor method and system
DE69229389T2 (de) * 1992-02-25 1999-10-07 Hewlett-Packard Co., Palo Alto Testsystem für Schaltkreise
US5455517A (en) * 1992-06-09 1995-10-03 International Business Machines Corporation Data output impedance control
CA2099737C (fr) * 1992-09-08 1997-08-19 Terrence Kent Barrington Systeme de verification d'elements de reseau de communication
US5504432A (en) * 1993-08-31 1996-04-02 Hewlett-Packard Company System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment
US5390194A (en) * 1993-11-17 1995-02-14 Grumman Aerospace Corporation ATG test station
DE4429556C2 (de) * 1994-08-19 1999-10-14 Siemens Ag Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung
WO1997016743A1 (fr) * 1995-11-02 1997-05-09 Genrad, Inc. Elaboration conditionnelle d'instructions de test en fonction de la configuration des composants
WO1997016742A1 (fr) * 1995-11-02 1997-05-09 Genrad, Inc. Elaboration conditionnelle d'instructions d'essai en fonction des statistiques de defectuosites de composants
US5777873A (en) * 1996-04-29 1998-07-07 Mitsubishi Semiconductor America, Inc. Automated test fixture control system
US6057679A (en) * 1998-06-12 2000-05-02 Credence Systems Corporation Integrated circuit tester having amorphous logic for real-time data analysis
US6356853B1 (en) * 1999-07-23 2002-03-12 Daniel B. Sullivan Enhancing voltmeter functionality
US20020188904A1 (en) * 2001-06-11 2002-12-12 International Business Machines Corporation Efficiency of fault simulation by logic backtracking
US6998849B2 (en) * 2003-09-27 2006-02-14 Agilent Technologies, Inc. Capacitive sensor measurement method for discrete time sampled system for in-circuit test
US8226475B2 (en) * 2004-10-01 2012-07-24 Wms Gaming Inc. Gaming device with facsimile graphical user interface
US8287368B2 (en) * 2005-03-21 2012-10-16 Wms Gaming Inc. Wagering game with diagnostic graphical user interface
US7370257B2 (en) * 2005-04-08 2008-05-06 Lsi Logic Corporation Test vehicle data analysis
US7546514B2 (en) * 2005-04-11 2009-06-09 Hewlett-Packard Development Company, L.P. Chip correct and fault isolation in computer memory systems
EP1724599B1 (fr) * 2005-05-20 2007-08-22 Agilent Technologies, Inc. Dispositif d'essai avec l'adaptation des paramètres de l'essai
US20080088325A1 (en) * 2006-09-01 2008-04-17 Murray David W Method and system for performing embedded diagnostic application at subassembly and component level
US7805696B2 (en) * 2007-10-02 2010-09-28 International Business Machines Corporation Method for fast identification of available reference designators in a design automation system
US20100076716A1 (en) * 2008-09-19 2010-03-25 Honeywell International Inc. Portable electromechanical actuator test system
CN101487851B (zh) * 2008-12-30 2011-04-13 南京协力电子科技集团有限公司 一种测试探针装置
CN103137209B (zh) * 2012-12-31 2015-11-25 熊猫电子集团有限公司 一种非焊接在路检测贴片ram的系统和方法
DE102014102918A1 (de) * 2013-03-05 2014-09-11 Flextronics Ap, Llc Selbstöffnungs- und Auswerfsystem mit systemintegrierter Testhalterung Erfinder
CN103542866A (zh) * 2013-10-21 2014-01-29 李国栋 一种惯性定位定向系统电路检测设备
CN106815425B (zh) * 2017-01-12 2018-04-27 侯海亭 多层pcb板故障检测方法及系统
TWI705258B (zh) * 2019-01-25 2020-09-21 新範科技有限公司 電路檢修系統
CN113778062A (zh) * 2021-09-16 2021-12-10 四川中鼎智能技术有限公司 基于激励信号的设备控制异常检测方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2707600A1 (de) * 1976-02-24 1977-08-25 Genrad Inc Automatisches fehlerdiagnoseverfahren zum durchpruefen von elektrischen schaltungen
US4242751A (en) * 1978-08-28 1980-12-30 Genrad, Inc. Automatic fault-probing method and apparatus for checking electrical circuits and the like

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055801A (en) * 1970-08-18 1977-10-25 Pike Harold L Automatic electronic test equipment and method
US4070565A (en) * 1976-08-18 1978-01-24 Zehntel, Inc. Programmable tester method and apparatus
US4114093A (en) * 1976-12-17 1978-09-12 Everett/Charles, Inc. Network testing method and apparatus
DD133599A1 (de) * 1977-10-28 1979-01-10 Ekkehard Feige Anordnung zur pruefung elektronischer baugruppen
US4194113A (en) * 1978-04-13 1980-03-18 Ncr Corporation Method and apparatus for isolating faults in a logic circuit
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
US4192451A (en) * 1978-05-30 1980-03-11 Tektronix, Inc. Digital diagnostic system employing signature analysis
US4228537A (en) * 1978-08-29 1980-10-14 Genrad, Inc. Method of and apparatus for automatic fault diagnosis of electrical circuits employing on-line simulation of faults in such circuits during diagnosis
DE2929123C2 (de) * 1979-07-18 1984-08-30 Siemens AG, 1000 Berlin und 8000 München Fehlerermittlung von elektrischen Flachbaugruppen
US4459695A (en) * 1979-11-07 1984-07-10 Davy Mcgee (Sheffield) Limited Fault finding in an industrial installation by means of a computer
GB2086061B (en) * 1980-10-13 1985-05-22 Marconi Instruments Ltd Automatic test systems
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
JPS59173852A (ja) * 1983-03-23 1984-10-02 Yokogawa Hokushin Electric Corp 試験装置
US4642561B1 (en) * 1983-06-13 1993-09-07 Hewlett-Packard Company Circuit tester having on-the-fly comparison of actual and expected signals on test pins and improved homing capability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2707600A1 (de) * 1976-02-24 1977-08-25 Genrad Inc Automatisches fehlerdiagnoseverfahren zum durchpruefen von elektrischen schaltungen
US4242751A (en) * 1978-08-28 1980-12-30 Genrad, Inc. Automatic fault-probing method and apparatus for checking electrical circuits and the like

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONIC DESIGN *

Also Published As

Publication number Publication date
GB8826406D0 (en) 1988-12-14
CN1016102B (zh) 1992-04-01
GB2178543A (en) 1987-02-11
GB2209225A (en) 1989-05-04
CN1060535A (zh) 1992-04-22
GB8615906D0 (en) 1986-08-06
DE3625462A1 (de) 1987-01-29
FR2585476B1 (fr) 1990-08-10
GB2209225B (en) 1990-01-24
JPS6228844A (ja) 1987-02-06
CN86101612A (zh) 1987-01-28
GB2178543B (en) 1990-01-24
US4709366A (en) 1987-11-24

Similar Documents

Publication Publication Date Title
FR2585476A1 (fr) Dispositif et procede de localisation de defauts pour l&#39;essai de plaquettes de circuit
US5515384A (en) Method and system of fault diagnosis of application specific electronic circuits
US7970594B2 (en) System and method for using model analysis to generate directed test vectors
Belli et al. Event‐based modelling, analysis and testing of user interactions: approach and case study
US7296201B2 (en) Method to locate logic errors and defects in digital circuits
JP4271282B2 (ja) 診断システム
US6226760B1 (en) Method and apparatus for detecting faults
US4228537A (en) Method of and apparatus for automatic fault diagnosis of electrical circuits employing on-line simulation of faults in such circuits during diagnosis
US6205559B1 (en) Method and apparatus for diagnosing failure occurrence position
Mariani et al. Behavior capture and test: Automated analysis of component integration
EP1387305A1 (fr) Procédé et systeme d&#39;établissement automatique d&#39;un modèle global de simulation d&#39;une architecture
FR2572204A1 (fr) Programme de detection de pannes a verrouillage et a combinaison aleatoire de donnees pour systemes geres par microprocesseurs
JP2680259B2 (ja) 自動開放検出方法
FR2532771A1 (fr) Procede et dispositif pour tester statiquement l&#39;ensemble des connexions et des circuits integres peripheriques d&#39;un microprocesseur
EP0985155B1 (fr) Procede et dispositif de test pour equipements electroniques
JPH0664125B2 (ja) スプリアス信号の自動的抑制を伴う回路内検査方法
EP0674265B1 (fr) Procédé et dispositif d&#39;élaboration de tests de cartes électroniques
US11797409B1 (en) Method and system for managing transactions burstiness and generating signature thereof in a test environment
Peti et al. A quantitative study on automatic validation of the diagnostic services of Electronic Control Units
JP2861861B2 (ja) 故障診断システム
FR2600796A1 (fr) Systeme de compilation du dictionnaire de diagnostic
JPH09160795A (ja) 自動試験装置
Kirkland et al. Intermediary Affirmation is Prescribed for an Efficient Future
CN114154167A (zh) 一种安全检测模型测试方法、装置、电子设备及存储介质
Zhao et al. Adaptive fault detection and diagnosis of RAM interconnects

Legal Events

Date Code Title Description
ST Notification of lapse
ST Notification of lapse
ST Notification of lapse