FR2554970A1 - Integrated semiconductor circuit prodn. - Google Patents
Integrated semiconductor circuit prodn. Download PDFInfo
- Publication number
- FR2554970A1 FR2554970A1 FR8413338A FR8413338A FR2554970A1 FR 2554970 A1 FR2554970 A1 FR 2554970A1 FR 8413338 A FR8413338 A FR 8413338A FR 8413338 A FR8413338 A FR 8413338A FR 2554970 A1 FR2554970 A1 FR 2554970A1
- Authority
- FR
- France
- Prior art keywords
- silicon oxide
- region
- oxide film
- semiconductor
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 5
- 239000012071 phase Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 9
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 6
- -1 boron ions Chemical class 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
La présente invention concerne les techniques des semiconducteurs et en particulier une technique d'i- solation d'éléments, qui peut être efficacement mise en oeuvre pour la formation de régions d'isolation d'éléments dans un dispositif à circuits intégrés à semiconducteurs. The present invention relates to semiconductor techniques and in particular to an element isolation technique, which can be effectively implemented for the formation of element isolation regions in a semiconductor integrated circuit device.
Les éléments situés dans les dispositifs à circuits intégrés à semiconducteurs sont isolés gr#ce à l'emploi d'une méthode d'isolation à jonction pn, utilisant des couches de diffusion ou couches diffusées, ou bien grâce à l'emploi d'une méthode d'isolation à pelliculerd'oxydation, qui utilise des pellicules formées par oxydation locale sur la surface du substrat. Mais, dans le cas d'utilisation de ces méthodes d'isolation, les largeurs des régions d'isolation sont relativement importantes. Etant donné que la taille des éléments devient de plus en plus petite, les régions d'isolation occupent par conséquent proportionnellement des surfaces plus grandes. Ceci rend difficile l'obtention de circuits LSI (à haute densité d'intégration) sous une forme intégrée d'une manière très dense.Les auteurs à la base de la présente invention ont par conséquent proposé une technique d'isolation désignée sous le terme de méthode d'isolation à gorge ou sillon en U, selon laquelle des parties, qui agissent en tant que régions isolantes entre des régions actives d'éléments,#sont découpées de manière à former des gorges en forme de U, fossés, tranchées ou sillons, désignés ci-après sous le terme de gorges en U). On forme une pellicule de bioxyde de silicium dans les gorges en U, que l'on rempllensuite avec du silicium polycristallin. Ceci constitue les régions d'isolation des éléments. The elements located in semiconductor integrated circuit devices are isolated by using a pn junction isolation method, using diffusion layers or diffused layers, or by using a oxidation film insulation method, which uses films formed by local oxidation on the surface of the substrate. However, when these isolation methods are used, the widths of the isolation regions are relatively large. As the size of the elements becomes smaller and smaller, the isolation regions therefore proportionally occupy larger areas. This makes it difficult to obtain LSI (high integration density) circuits in an integrated form in a very dense manner. The authors on the basis of the present invention have therefore proposed an isolation technique designated by the term of a U-groove or groove isolation method, according to which parts, which act as insulating regions between active regions of elements, # are cut so as to form U-shaped grooves, ditches, trenches or grooves, hereinafter referred to as U-shaped grooves). A film of silicon dioxide is formed in the U-shaped grooves, which are then replaced with polycrystalline silicon. This constitutes the isolation regions of the elements.
Cette technique a été décrite par exemple dans la revue "NIKKEI ELECTRONICS", 29 Mars 1982, NO 287, pp.90-101. This technique has been described for example in the review "NIKKEI ELECTRONICS", March 29, 1982, NO 287, pp.90-101.
Les transistors bipolaires sont les composants principaux intervenant dans la construction d'un dispositif à circuits intégrés à semiconducteurs de type bipolaire. Cependant les transistors bipolaires doivent isolés les uns des autres par des gorges en U lorsqu'ils sont disposés d'une manière très dense sur un substrat semiconducteur. Bipolar transistors are the main components involved in the construction of a bipolar semiconductor integrated circuit device. However, the bipolar transistors must be isolated from each other by U-shaped grooves when they are arranged in a very dense manner on a semiconductor substrate.
Cependant, afin de réduire la taille d'un transistor bipolaire, il faut isoler une région semiconductrice de type n+, qui agit en tant que région de contact de collecteur, par rapport à une région de base de type p+, à l'aide d'un matéri#au isolant. However, in order to reduce the size of a bipolar transistor, it is necessary to isolate an n + type semiconductor region, which acts as a collector contact region, with respect to a p + type base region, using d 'material # with insulation.
Les auteurs à la base de la présente invention ont découvert qu'il se pose un problème lorsque l'on essaie de satisfaire simultanément à ces deux exigences. The authors of the present invention have discovered that there is a problem when trying to satisfy these two requirements simultaneously.
Lorsque l'on utilise des gorges en U profondes isolant des transistors individuels et des gorges en U peu profondes isolant chaque région de base et chaque région de collecteur, le procédé de fabrication est complexe et une résistance accrue de collecteur entraîne une réduction de la vitesse de commutation. When using deep U-shaped grooves isolating individual transistors and shallow U-shaped grooves isolating each base region and each collector region, the manufacturing process is complex and increased collector resistance results in reduced speed of commutation.
Lorsque llon utilise des gorges en U pour isoler des transistors individuels et lorsque l'on utilise une pellicule d'oxyde de champ pour isoler chaque région de base et chaque région de collecteur, la tension de claquage au niveau de la jonction pn entre la région de base et la région de collecteur diminue par suite de l'apparition de "becs d'oiseau" formés dans la pellicule d'oxyde de champ. When using U-shaped grooves to isolate individual transistors and when using field oxide film to isolate each base region and each collector region, the breakdown voltage at the pn junction between the region base and the collector region decreases as a result of the appearance of "bird's beaks" formed in the field oxide film.
Le but de la présente invention est d'accrortre le degré d'intégration des dispositifs à circuits intégrés à semiconducteurs bipolaires, sans altérer ni réduire leurs caractéristiques électriques. The object of the present invention is to increase the degree of integration of devices with integrated circuits with bipolar semiconductors, without altering or reducing their electrical characteristics.
Un autre but de la présente invention consiste à améliorer les caractéristiques électriques d'éléments semiconducteurs formés sur un corps semiconducteur. Another object of the present invention is to improve the electrical characteristics of semiconductor elements formed on a semiconductor body.
Un autre but de la présente- invention consiste à fournir un procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs, dans lequel les régions semiconductrices, qui agissent en tant que régions de contact de collecteur et en tant que régions de base, sont suffisamment isolées les unes des autres, et ce sans accroître le nombre des phases opératoires de traitement. Another object of the present invention is to provide a method of manufacturing a semiconductor integrated circuit device, in which the semiconductor regions, which act as collector contact regions and as base regions, are sufficiently isolated from each other, without increasing the number of operating treatment phases.
Ces buts ainsi que d'autres buts et des caractéristiques nouvelles conformes à la présente invention ressortiront à l'évidence de la description qui va suivre et des dessins annexés
On va donner ci-après une description abrégée de la présente invention.These and other objects and new features in accordance with the present invention will become apparent from the description which follows and from the accompanying drawings.
An abbreviated description of the present invention will be given below.
Dans un dispositif à circuits intégrés à semiconducteurs du type bipolaire, dans lequel les éléments sont isolés par les régions isolantes à gorges en U, on forme une pellicule d'oxyde réalisant l'isolation entre une région semiconductrice qui agit en tant que région de contact de collecteur et une région de base, et ce en même temps qu"inter- vient la formation d'une pellicule d'oxyde de silicium à l'in térieur des gorges isolantes en forme de U. Ceci supprime la nécessité de prévoir une phase opératoire de formation d' une nouvelle pellicule d'oxyde isolante. La pellicule d'oxyde isolante ainsi formée n'atteint pas la couche ensevelie de n+, et possède des parties d'extrémité suffisamment épaisses même au niveau de ses limites avec les régions isolantes formées par des gorges en U. In a semiconductor integrated circuit device of the bipolar type, in which the elements are isolated by the insulating regions with U-grooves, an oxide film is formed, providing insulation between a semiconductor region which acts as a contact region. of collector and a base region, at the same time as the formation of a film of silicon oxide inside the insulating grooves in the shape of U. This eliminates the need to provide a phase procedure for forming a new insulating oxide film. The insulating oxide film thus formed does not reach the buried layer of n +, and has sufficiently thick end portions even at its limits with the insulating regions formed by U-shaped grooves.
De façon plus précise l'invention concerne un procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs, caractérisé par le fait qu'il inclut
(a) une phase opratoir2de formation d'un corps semiconducteur qui comprend un substrat semiconducteur possédant un premier type de conductivité, une couche ensevelie possédant un second type de conductivité et une couche épitaxiale possédant ledit second type de conductivité,
(b) une phase op#ratoi#de formation de gorges dans une surface principale dudit corps semiconducteur par attaque chimique dudit substrat semiconducteur, lesdites gorges s'étendant jusqu'audit substrat semiconducteur à partir d'une surface principale dudit corps semiconducteur, puis de subdivision de ladite couche ensevelie et de ladite couche épitaxiale en une pluralité de régions, (c) une phase opératoire de formation d'une pre- mière pellicule d'oxyde de silicium et d'une seconde pellicule d'oxyde de silicium sous la forme d'une structure unitaire ladite première pellicule d'oxyde de silicium étant formée sur la surface dudit corps semiconducteur misà nu à l'intérieur desdites gorges, et ladite seconde pellicule d'oxyde de silicium étant formée sur une partie de la surface de chacune des régions séparées, tandis que la surface de# chacune desdites couches épitaxiales est subdivisée en une première région et en une seconde région par ladite seconde pellicule d'oxyde de silicium,
(d) une phase opératoire de formation de régions isolantes moyennant l'utilisation desdites gorges, chacune desdites régions isolantes isolant une pluralité de régions séparées réciproquement par lesdites gorges, et,
(e) une phase opératoire de formation d'un transistor bipolaire dans chaque région de ladite pluralité de régions isolées, chacun desdits transistors bipolaires comprenant une région de base possédant ledit premier type de conductivité et formée dans une partie de ladite couche épitaxiale, une région#d1émetteur possédant ledit second type de conductivité et formée dans une partie de ladite région de base, et une région de collecteur qui est constituée par ladite couche ensevelie, ladite couche épitaxiale et ladite région de contact de collecteur possédant le second type de conductivité étatforméoedans ladite partie de ladite couche épitaxiale, ladite région de contact de collecteur étant formée sur ladite première région de ladite couche épitaxiale, et ladite région de base étant formée sur ladite seconde région de ladite couche épitaxiale.More specifically, the invention relates to a method for manufacturing a semiconductor integrated circuit device, characterized in that it includes
(a) an opratoir2 phase of forming a semiconductor body which comprises a semiconductor substrate having a first type of conductivity, a buried layer having a second type of conductivity and an epitaxial layer having said second type of conductivity,
(b) an op # ratoi # phase of forming grooves in a main surface of said semiconductor body by chemical attack on said semiconductor substrate, said grooves extending to said semiconductor substrate from a main surface of said semiconductor body, then subdivision of said buried layer and of said epitaxial layer into a plurality of regions, (c) an operational phase of forming a first silicon oxide film and a second silicon oxide film in the form of a unitary structure, said first silicon oxide film being formed on the surface of said semiconductor body exposed inside said grooves, and said second silicon oxide film being formed on a part of the surface of each of separate regions, while the surface of # each of said epitaxial layers is subdivided into a first region and into a second region by said second silicon oxide film,
(d) an operational phase of forming insulating regions by means of the use of said grooves, each of said insulating regions isolating a plurality of regions reciprocally separated by said grooves, and,
(e) an operating phase of forming a bipolar transistor in each region of said plurality of isolated regions, each of said bipolar transistors comprising a base region having said first type of conductivity and formed in a part of said epitaxial layer, a region # of transmitter having said second type of conductivity and formed in a part of said base region, and a collector region which is constituted by said buried layer, said epitaxial layer and said collector contact region having the second type of conductivity formed in said part of said epitaxial layer, said collector contact region being formed on said first region of said epitaxial layer, and said base region being formed on said second region of said epitaxial layer.
D'autres caractéristiques et avantages de-la présente invention ressortiront de la description donnée ciaprès prise en référence aux dessins annexés, sur laquelle
les figura 1 à 4, 6 et 8 à 14 sont des vues en coupe illustrant les phases opératoires de fabrication d'un dispositif à circuits intégrés à semiconducteurs de type bipolaire
la figure 5 est une vue en plan d'un dispositif à circuits intégrés à semiconducteurs de type bipolaire, au cours de sa fabrication ; et
la figure 7 est une vue en coupe du dispositif de la figure 5.Other characteristics and advantages of the present invention will emerge from the description given below taken with reference to the appended drawings, in which
Figures 1 to 4, 6 and 8 to 14 are sectional views illustrating the operating phases of manufacturing a device with integrated circuits of bipolar semiconductor type
FIG. 5 is a plan view of a bipolar semiconductor integrated circuit device, during its manufacture; and
FIG. 7 is a sectional view of the device in FIG. 5.
Les figures 1 à 16 montrent une forme de réalisation, dans laquelle la présente invention est adaptée à un dispositif à circuits intégrés à semiconducteurs de type bipolaire, et ce avec une représentation illustrant les différentes phases opératoires successives de -fabrication. FIGS. 1 to 16 show an embodiment, in which the present invention is adapted to a device with integrated circuits with semiconductor of bipolar type, and this with a representation illustrating the various successive operational phases of -fabrication.
Conformément à la présente invention , on prépare tout d'abord un corps semiconducteur 24. On forme des trous servant à la formation de couches ensevelies, en des positions appropriées dans une pellicule d'oxyde de silicium formée sur un substrat semiconducteur 1 qui est constitué par du silicium monocristallin de type p. En utilisant la pellicule d'oxyde de silicium en tant que masque, on fait diffuser thermiquement des impuretés de type n dans le substrat 1 de manière à former une couche ensevelie 2 locale de type n+. In accordance with the present invention, a semiconductor body 24 is first prepared. Holes are formed for the formation of buried layers, in suitable positions in a silicon oxide film formed on a semiconductor substrate 1 which is constituted by p-type monocrystalline silicon. Using the silicon oxide film as a mask, n-type impurities are thermally diffused into the substrate 1 so as to form a local buried layer 2 of n + type.
Après avoir éliminé la pellicule d'oxyde de silicium, on fait croit une couche épitaxiale 3 de type n- sur le substrat 1, en utilisant un procédé de croissance en phase vapeur de manière à réaliser le corps semiconducteur 24.After having eliminated the silicon oxide film, an n-type epitaxial layer 3 is made to appear on the substrate 1, using a vapor phase growth method so as to produce the semiconductor body 24.
On forme une pellicule d'oxyde de silicium (pellicule de Si02) 4 et une pellicule de nitrure de silicium (pellicule de Si3N4) 5 sur une surface principale du corps semiconducteur 24. A silicon oxide film (SiO 2 film) 4 and a silicon nitride film (Si 3 N 4 film) 5 are formed on a main surface of the semiconductor body 24.
On élimine la pellicule de nitrure de silicium 5 au niveau de zones où le câblage sera formé sur le pourtour de la microplaquette ou puce. En utilisant la pellicule 5 de nitrure de silicium en tant que masque, on découpe la surface principale du substrat 1 en utilisant une tec#hnique isoplane classique, suivie d'une oxydation thermique, de manière à former une pellicule d'oxyde de champ 6 possédant une épaisseur comprise entre 1 micron et 1,2 micron, comme représenté sur la figure 1. Etant donné que la pellicule d'oxyde de champ 6 est suffisamment épaisse il est possible de réduire la capacité électrostatique du câblage ménagé dans les zones de câblage. The silicon nitride film 5 is eliminated in areas where the wiring will be formed around the periphery of the chip or chip. Using the silicon nitride film 5 as a mask, the main surface of the substrate 1 is cut using a conventional isoplane technique, followed by thermal oxidation, so as to form a field oxide film 6 having a thickness of between 1 micron and 1.2 micron, as shown in FIG. 1. Since the field oxide film 6 is sufficiently thick, it is possible to reduce the electrostatic capacity of the wiring arranged in the wiring areas .
On élimine la pellicule de nitrure de silicium 5 et on forme une autre pellicule de nitrure de silicium 25 sur l'ensemble de la surface du substrat. The silicon nitride film 5 is removed and another silicon nitride film 25 is formed over the entire surface of the substrate.
On élimine la pellicule de nitrure de silicium 25 par attaque chimique dans des zones, au niveau desquelles les régions isolantes doivent être formées, c'est-à-dire au niveau des périphéries des transistors bipolaires et au niveau de zones situées entre la région de base et la région de contact de collecteur de chaque transistor. En utilisant la pellicule de nitrure de silicium 25 en tant que masque, on oxyde localement par chauffage la surface du corps semiconducteur 24. On forme ensuite des pellicules d'oxyde de silicium 26a,26b possédant une épaisseur comprise entre 300 et 350 nanomètres sur les parties au niveau desquelles les régions isolantes doivent être formes, comme cela est représenté sur la figure 2.La région isolante, la région de base, la région de contact du collecteur et la région isolante entre la région de base et la région de contact du collecteur sont définies par la pellicule de nitrure de silicium 25. The silicon nitride film is removed by etching in areas at which the insulating regions are to be formed, i.e. at the peripheries of the bipolar transistors and at areas located between the region of base and collector contact region of each transistor. Using the silicon nitride film 25 as a mask, the surface of the semiconductor body 24 is oxidized locally by heating. Films of silicon oxide 26a, 26b are then formed with a thickness of between 300 and 350 nanometers on the parts at which the insulating regions must be formed, as shown in FIG. 2. The insulating region, the base region, the collector contact region and the insulating region between the base region and the contact region of the collector are defined by the silicon nitride film 25.
On élimine par attaque chimique humide les pellicules d'oxyde à nu 26a, après avoir recouvert la région située entre la région de base et la région de contact du collecteur par une pellicule de résine photorésistante 27. La pellicule d'oxyde de silicium 26b subsiste entre la région de base et B région de contact de collecteur et est utilisée en tant que masque pour l'attaque chimique du corps semiconducteur 24 et pour l'implantation d'ions. Une fois éliminée la pellicule de résine photorésistante 27, on donne une forme conique aux ouvertures des gorges, comme représenté sur les figures 3 et 4, en réalisant une attaque chimique à l'aide d'hydrazine. La pellicule d'oxyde de silicium 26b n'est pas attaque par l'hydrazine.Si la surface du corps semiconducteur 24 a été suffisamment rendue conique après que les pellicules d'oxyde de silicium 26a ont été éliminées, une attaque chimique avec de l'hydrazine n'est pas nécessai-. The naked oxide films 26a are removed by wet etching, after having covered the region situated between the base region and the contact region of the collector with a film of photoresist resin 27. The silicon oxide film 26b remains between the base region and B collector contact region and is used as a mask for the etching of the semiconductor body 24 and for the implantation of ions. Once the photoresist resin film 27 has been removed, the groove openings are given a conical shape, as shown in FIGS. 3 and 4, by carrying out a chemical attack using hydrazine. The silicon oxide film 26b is not attacked by hydrazine. If the surface of the semiconductor body 24 has been sufficiently conical after the silicon oxide films 26a have been removed, chemical attack with l hydrazine is not required.
re.re.
On forme des gorges 7 possédant une profondeur de 4 microns au moyen d'une attaque chimique à sec en utilisant la pellicule de nitrure de silicium 25 et la pellicule d'oxyde de silicium 26b en tant que masques, de telle sorte que les gorges s'étendent jusqu'au substrat 1, comme repré senté sur la figure 5. L'attaque chimique réduit l'épaisseur de la pellicule d'oxyde de silicium 26b jusqu'd une valeur égale à environ 200 nanomètres. Grooves 7 having a depth of 4 microns are formed by dry chemical etching using the silicon nitride film 25 and the silicon oxide film 26b as masks, so that the grooves are 'extend to the substrate 1, as shown in Figure 5. The etching reduces the thickness of the silicon oxide film 26b to a value equal to about 200 nanometers.
En utilisant la pellicule de nitrure de silicium 25 et la pellicule d'oxyde de silicium 26b en tant que masques on implante des ions de bore dans les fonds des gorges en U 7, puis on forme des couches d'arrêt de'canal 8 de type b+, comme représenté sur la figure 6, à l'aide d'un traitement thermique. Les ions de bore ne sont pas introduits dans la surface du substrat semiconducteur- 24 dans les régions où la pellicule d'oxyde de silicium 26b a été formée. Using the silicon nitride film 25 and the silicon oxide film 26b as masks, boron ions are implanted in the bottoms of the U-shaped grooves 7, then channel stop layers 8 of type b +, as shown in Figure 6, using heat treatment. Boron ions are not introduced into the surface of the semiconductor substrate 24 in the regions where the silicon oxide film 26b has been formed.
La tension de claquage-au niveau de la jonction pn entre la région de surface et la région de collecteur est accrue par l'introduction des ions de bore. Si la pellicule d'oxyde de silicium 26b possède une épaisseur d'environ 100 nanomètres,cettpellicule d'oxyde est apte à empêcher l'introduction d'ions de bore dans le corps semiconducteur 24. The breakdown voltage at the pn junction between the surface region and the collector region is increased by the introduction of boron ions. If the silicon oxide film 26b has a thickness of about 100 nanometers, this oxide film is capable of preventing the introduction of boron ions into the semiconductor body 24.
En utilisant la pellicule de nitrure de silicium 25 en tant que masque, on oxyde thermiquement la surface du corps semiconducteur 24, ce qui aboutit à la formation d'une pellicule d'oxyde de silicium 9 possédant une épaisseur d'en viron 600 nanomètres dans chaque gorge en U 7. Etant donné que la pellicule de nitrure 25 a été éliminée de la partie située entre la région de base et la région de contact de collecteur, une pellicule d'oxyde isolante relativement épaisse 10 d'une épaisseur comprise entre 700 et 800 nanomètres, est formée dans cette partie. L'épaisseur de la pel- t- licule d'oxyde de silicium augmente étant donné que l'oxygène atteint la surface du corps semiconducteur 24 à travers la pellicule d'oxyde de silicium 26b.La pellicule d'oxyde de silicium 6 est plus épaisse que la pellicule d'oxyde de silicium 9, et ce d'une valeur égale à l'épaisseur de la pellicule d'oxyde de silicium 26b
Le dispositif dans cet état est représenté sur la figure 7,8 et 9 Les figures 8 et 9 sont des vues en coupe prises suivant les lignes B-B et C-C de la figure 7 res#pecti- vement.Using the silicon nitride film 25 as a mask, the surface of the semiconductor body 24 is thermally oxidized, which results in the formation of a silicon oxide film 9 having a thickness of about 600 nanometers in each U-shaped groove 7. Since the nitride film 25 has been removed from the portion between the base region and the collector contact region, a relatively thick insulating oxide film 10 with a thickness of between 700 and 800 nanometers, is formed in this part. The thickness of the silicon oxide film increases as oxygen reaches the surface of the semiconductor body 24 through the silicon oxide film 26b. The silicon oxide film 6 is more thicker than the silicon oxide film 9, with a value equal to the thickness of the silicon oxide film 26b
The device in this state is shown in FIGS. 7,8 and 9 FIGS. 8 and 9 are sectional views taken along lines BB and CC of FIG. 7 respectively.
Sur la figure 7, des lignes formées d'un trait mixte 21a,21b et 21c désignent les positions des trous de contact qui seront formés lors d'une phase opératoire ultérieure. In FIG. 7, lines formed by a mixed line 21a, 21b and 21c designate the positions of the contact holes which will be formed during a subsequent operating phase.
Comme représenté sur la figure 9, la pellicule d'oxyde de silicium 10 comporte des parties d'extrémité qui se prolongent à partir de la pellicule d'oxyde de silicium 9, avec la même épaisseur, de sorte que la région de base et région de contact de collecteur sont isolées de façon fiable l'une par rapport à 11 autre. Aucune concentration de contrainte, qui serait susceptible de produire des défauts cristallins, n'apparaît au niveau des limites entre les gorges en U 7 et la pellicule d'oxyde de silicium 10. As shown in Figure 9, the silicon oxide film 10 has end portions which extend from the silicon oxide film 9, with the same thickness, so that the base region and region contactor contacts are reliably isolated from each other. No stress concentration, which would be liable to produce crystalline defects, appears at the limits between the U-shaped grooves 7 and the silicon oxide film 10.
On dépose une pellicule de nitrure de silicium sur l'ensemble de la surface du corps semiconducteur 24 en utilisant le procédé CVD de dépôt chimique en phase vapeur ou analogue, de manière à former une pellicule de nitrure de silicium il sur la pellicule d'oxyde 9 à l'intérieur des gorges en U 7, comme représenté sur la figure 10. A silicon nitride film is deposited over the entire surface of the semiconductor body 24 using the CVD chemical vapor deposition process or the like, so as to form a silicon nitride film II on the oxide film 9 inside the U-shaped grooves 7, as shown in FIG. 10.
On dépose du silicium polycristallin sur une épaisseur assez conséquente sur l'ensemble de la surface du substrat semiconducteur 24 en utilisant le procédé de dépit chimique en phase vapeur, de sorte que les gorges en
U U 7 sont remplies par du silicium polycristallin. On éli- mine la couche de silicium polycristallin sur la surface du substrat en réalisant une attaque chimique à sec de manière à aplanir la surface, en laissant subsister le silicium polycristallin 12 à l'intérieur des gorges en U 7, comme représenté sur la figure 11.Polycrystalline silicon is deposited over a fairly substantial thickness over the entire surface of the semiconductor substrate 24 using the chemical vapor deposition process, so that the grooves in
UU 7 are filled with polycrystalline silicon. The layer of polycrystalline silicon is eliminated on the surface of the substrate by carrying out a dry chemical attack so as to flatten the surface, leaving the polycrystalline silicon 12 inside the U grooves 7, as shown in the figure. 11.
En utilisant la pellicule de nitrure de silicium 25 en tant que masque, on oxyde thermiquement la surface du silicium polycristallin 12 dans chaque gorge en U de manière à former une pellicule d'oxyde de silicium 13 jusqu'd une épaisseur de 600 manomètres à la partie supérieure du silicium polycristallin 12. Ensuite, comme représenté sur la figure 12, on élimine la pellicule de nitrure de silicium 25 de la région de contact de collecteur. En utilisant la pellicule de nitrure de silicium 25 en tant que masque, on implante des impuretés de type n et on les fait ensuite diffuser thermiquement à partir d'une région semiconductrice de type n+ t qui agit en tant que région de contact de collecteur. Using the silicon nitride film 25 as a mask, the surface of the polycrystalline silicon 12 is thermally oxidized in each U-shaped groove so as to form a silicon oxide film 13 up to a thickness of 600 manometers at the upper part of the polycrystalline silicon 12. Then, as shown in FIG. 12, the silicon nitride film 25 is removed from the collector contact region. Using the silicon nitride film 25 as a mask, n-type impurities are implanted and then thermally diffused from an n + t type semiconductor region which acts as a collector contact region.
On élimine la pellicule de nitrure de silicium 25 en utilisant la pellicule d'oxyde de silicium 13 en tant que masque, et l'on implante des impuretés de type p dans l'ensemble de la surface principale du corps semiconducteur 24 de manière d former une région de base. On forme une nouvelle pellicule de nitrure de silicium 15 sur le corps semiconducteur 24, et l'on forme, à l'aide d'un traitement thermique, une région semiconductrice de type pv 16 qui agit en tant que région de base. Ensuite, comme représenté sur la figure 13, on élimine la pellicule de nitrure de silicium 15 de la partie où sera située la région d'émetteur. The silicon nitride film 25 is removed using the silicon oxide film 13 as a mask, and p-type impurities are implanted throughout the main surface of the semiconductor body 24 so as to form a base region. A new silicon nitride film 15 is formed on the semiconductor body 24, and a pv type semiconductor region 16 is formed using heat treatment which acts as the base region. Then, as shown in FIG. 13, the silicon nitride film 15 is removed from the part where the emitter region will be located.
On élimine la pellicule d'oxyde 4 par attaque chi mique de la surface de la zone où se situera la# région d'émetteur, et l'on dépose une mince couche de silicium polycristallin en utilisant le procédé de dépôt chimique en phase vapeur, sur l'ensemble de la surface du corps semiconducteur 24. On implante des impuretés de type N, telles que des ions d'arsenic, dans la couche de silicium polycristallin, puis on les fait diffuser à partir de la couche de silicium polycristallin soua l'action d'un traitement thermique, de manière à former une région semiconductrice de type n+ 18, qui agit en tant que région d'émetteur. En utilisant une technique photolithographique, on laisse subsister une électrode en silicium polycristallin 19 sur la région d'émetteur 18, comme représenté sur la figure 14. The oxide film 4 is removed by chemical attack from the surface of the zone where the # emitter region will be located, and a thin layer of polycrystalline silicon is deposited using the chemical vapor deposition process, over the entire surface of the semiconductor body 24. N-type impurities, such as arsenic ions, are implanted in the polycrystalline silicon layer, then they are diffused from the polycrystalline silicon layer below. action of a heat treatment, so as to form a semiconductor region of type n + 18, which acts as an emitter region. Using a photolithographic technique, a polycrystalline silicon electrode 19 is left on the emitter region 18, as shown in FIG. 14.
Dans ce dispositif, la région d'émetteur 18 est formée par diffusion d'ions à partir de la couche de silicium polycristallin. Cependant il est également possible d'implanter des ions et de réaliser un traitement thermique de manière à former la région d'émetteur avant le dépôt du silicium polycristallin#. En outre on peut former la région d'émetteur en implantant et en laiçant diffuser des ions et en provoquant la diffusion des ions à partir du silicium polycristallin, avant de déposer ce dernier. In this device, the emitter region 18 is formed by ion diffusion from the polycrystalline silicon layer. However, it is also possible to implant ions and to carry out a heat treatment so as to form the emitter region before the deposition of polycrystalline silicon #. In addition, the emitter region can be formed by implanting and letting diffuse ions and by causing the diffusion of ions from polycrystalline silicon, before depositing the latter.
On forme une pellicule de PSG (pellicule de verre au phosphosilicate) en utilisant un procédé de dépôt chimique en phase vapeur, sur le corps semiconducteur 24, afin de former une pellicule isolante intermédiaire 20. En utilisant la pellicule de résine photorésistante en tant que masque, on aménage des trous de contact 21a 21c par attaque chimique comme représenté sur la figure 15 de manière à former la région de base, la région d'émetteur et la région de collecteur. A PSG (phosphosilicate glass film) film is formed using a chemical vapor deposition process on the semiconductor body 24 to form an intermediate insulating film 20. Using the photoresist film as a mask , contact holes 21a 21c are arranged by etching as shown in FIG. 15 so as to form the base region, the emitter region and the collector region.
On dépose par évaporation un matériau de câblage tel que de l'aluminium, sur l'ensemble de la surface du corps semiconducteur 24, et on forme des électrodes d'aluminium 22a à 22c ainsi qu'un câblage en aluminium en utilisant une technique photolitographique. On forme ensuite une pellicule de passivation finale 23 telle qu'une pellicule de SiO2, comme représenté sur la figure 16. A wiring material such as aluminum is deposited by evaporation over the entire surface of the semiconductor body 24, and aluminum electrodes 22a to 22c are formed as well as aluminum wiring using a photolitographic technique. . A final passivation film 23 is then formed, such as a film of SiO2, as shown in FIG. 16.
La figure 16 montre uniquement un transistor bipolaire muni d'une couche épitaxiale 3 sur sa droite, au lieu d'autres transistors. Ceci est également valable pour les figures 12 à 15. FIG. 16 shows only a bipolar transistor provided with an epitaxial layer 3 on its right, instead of other transistors. This also applies to Figures 12 to 15.
Dans cette forme de réalisation, la pellicule d'oxyde isolant 10 est formée entre la région de contact de collecteur 14 et la région de base 16, en même temps qu'intervient la formation de la pellicule d'oxyde de silicium 9 dans chaque région isolante en forme de gorge en U. In this embodiment, the insulating oxide film 10 is formed between the collector contact region 14 and the base region 16, together with the formation of the silicon oxide film 9 in each region. insulating in the shape of a U-shaped groove.
C'est pourquoi, aucune phas#e opératoire séparée n'est né- cessaire pour la formation de la pellicule d'oxyde isolante 10. En outre, lorsque chaque région de contact de collecteur 14 et chaque région de base 16 sont isolées l'une de l'autre par une gorge en U de faible profondeur, il n'est pas nécessaire de découper les gorges en U en utilisant deux phases opératoires; Cependant, conformément à cette forme de réalisation, il est possible de former les gorges en U -7 en une seule phase opératoire, ce qui simplifie le processus.This is why, no separate operating phase is necessary for the formation of the insulating oxide film 10. Furthermore, when each collector contact region 14 and each base region 16 are isolated the one from the other by a shallow U-shaped groove, it is not necessary to cut the U-shaped grooves using two operating phases; However, according to this embodiment, it is possible to form the U-7 grooves in a single operative phase, which simplifies the process.
On forme la pellicule d'oxyde isolante 10 en même temps qu'intervient la formation de la pellicule d'oxyde de silicium 9, de sorte que la pellicule d'oxyde isolante 10 est formée d'une manière presque uniforme à partir de la partie centrale jusque sur ses parties latérales, comme repré- senté sur la figure 9. D'autre part, lorsque l'on forme la pellicule d'oxyde de silicium 9 et la pellicule d'oxyde isolante 10 en utilisant des phases opératoires séparées, les limites entres les bords de la pellicule d'oxyde 10 et de la région isolante 7 en forme de gorge en U deviennent si minces que la tension de claquage au niveau de la jonction entre la région de base et la région de collecteur diminue. The insulating oxide film 10 is formed at the same time as the formation of the silicon oxide film 9 takes place, so that the insulating oxide film 10 is formed almost uniformly from the part central to its lateral parts, as shown in FIG. 9. On the other hand, when the silicon oxide film 9 and the insulating oxide film 10 are formed using separate operating phases, the boundaries between the edges of the oxide film 10 and the insulating region 7 in the shape of a U-shaped groove become so thin that the breakdown voltage at the junction between the base region and the collector region decreases.
D'autre part, conformément à la forme de réalisation de la présente invention, la tension de claquage ne diminue pas, mais est maintenue à une valeur suffisamment élevée. On the other hand, in accordance with the embodiment of the present invention, the breakdown voltage does not decrease, but is maintained at a sufficiently high value.
Il est plus- facile de contrôler l'épaisseur de la pellicule d'oxyde 10 que la profondeur des régions isolantes en forme de U, si bien que des variations des carac téristiques électriques des transistors peuvent être réduites. Le procédé, selon lequel on isole la région de contact de collecteur 14 à l'aide d'une région idante en forme de gorge en U par rapport à la région de base 16, présente comme inconvénient le fait que, lorsque la gorge en U atteint la couche ensevelie 3 en traversant la couche épitaxiale 2, la résistance de collecteur augmente. D'autre part, lorsque la gorge en U possède une faible profondeur, la tension de claquage au niveau de la jonction entre la région de base et la région de collecteur diminue.Cependant, conformément à à cette forme de réalisation, les caractéristiques électriques des transistors sont fortement améliorées. It is easier to control the thickness of the oxide film 10 than the depth of the U-shaped insulating regions, so that variations in the electrical characteristics of the transistors can be reduced. The method of isolating the collector contact region 14 using a U-shaped groove idant region relative to the base region 16 has the disadvantage that when the U-groove reaches the buried layer 3 by crossing the epitaxial layer 2, the collector resistance increases. On the other hand, when the U-shaped groove has a shallow depth, the breakdown voltage at the junction between the base region and the collector region decreases. However, in accordance with this embodiment, the electrical characteristics of the transistors are greatly improved.
Dans cette forme de réalisation, la pellicule d'oxyde de champ épaisse 10 est formée sur les régions où il n'existe aucun transistor. On peut former par exemple une cou che de câblage sur la pellicule d'oxyde de champ épaisse10 de telle sorte que les régions recouvertes par cette pellicule d'oxyde de champ 6 ainsi formée peuvent être utilisées en tant que canaux de c#blage. In this embodiment, the thick field oxide film 10 is formed on the regions where there is no transistor. One can for example form a wiring layer on the thick field oxide film 10 so that the regions covered by this field oxide film 6 thus formed can be used as wiring channels.
La région d'émetteur 18 peut être formée par implantation d'impuretés de type n dans la surface principale du substrat, sans formation de 11 électrode en silicium polycristallin 19, et la région de contact de collecteur peut être formée après que la région de base et la région d'émetteur ont été formées. The emitter region 18 can be formed by implanting n-type impurities in the main surface of the substrate, without formation of 11 polycrystalline silicon electrode 19, and the collector contact region can be formed after the base region and the emitter region have been formed.
On peut former la pellicule d'oxyde de champ 6 pour la région de câblage en même temps qu'intervient la formation de la pellicule d'oxyde de silicium 9 dans la gorge en U, de la même manière que s'effectue la formation de la pellicule d'oxyde isolante 10. The field oxide film 6 can be formed for the wiring region at the same time as the formation of the silicon oxide film 9 in the U-shaped groove takes place, in the same way as the formation of insulating oxide film 10.
On forme une pellicule d'oxyde isolante (un maté riau isolant fournissant l'isolation) entre la région de contact de collecteur et la région de base en même temps qu'intervient la formation d'une pellicule d'oxyde (matériau isolant) dans les gorges en U utilisées pour l'isolation. C'est pourquoi la pellicule d'oxyde isolante (le ma tériau isolant fournissant l'isolation) entre la région de contact de collecteur et la région de base possède une épaisseur approximativement uniforme depuis la partie centrale jusque sur les bords de cette pellicule, de sorte que la région de base et la région de collecteur sont totalement isolées l'une de l'autre, et l'épaisseur de la pellicule d'oxyde isolante (le matériau isolant fournissant l'isolation) ne varie pas beaucoup et par conséquent les transistors fournissent un fonctionnement amélioré.En outre il n'est pas nécessaire de prévoir une phase opératoire séparée de formation d'une pellicule d'oxyde isolante entre la région de contact de collecteur et la région de base et le procédé peut être ainsi simplifié. An insulating oxide film (an insulating material providing insulation) is formed between the collector contact region and the base region at the same time as the formation of an oxide film (insulating material) occurs. the U-shaped grooves used for insulation. This is why the insulating oxide film (the insulating material providing the insulation) between the collector contact region and the base region has an approximately uniform thickness from the central part to the edges of this film, from so that the base region and the collector region are completely isolated from each other, and the thickness of the insulating oxide film (the insulating material providing the insulation) does not vary much and therefore the transistors provide improved operation. Furthermore, there is no need to provide a separate operating phase for forming an insulating oxide film between the collector contact region and the base region and the process can be thereby simplified.
La présente invention, telle qu'elle est mise en oeuvre par ses auteurs, a été décrite dans ce qui précède en rapport avec une forme de réalisation spécifique. Cependant la présente invention n'est en aucune manière limitée à cette seule forme de réalisation et peut être au contraire modifiée de différentes manières dans une gamme de variantes contenues dans le cadre de la présente invention. The present invention, as implemented by its authors, has been described in the foregoing in connection with a specific embodiment. However, the present invention is in no way limited to this single embodiment and can on the contrary be modified in different ways within a range of variants contained within the scope of the present invention.
Par exemple la pellicule d'oxyde de champ prévue sur la région de câblage dans cette forme de réalisation n'a pas besoin d'être limitée- à une pellicule d'oxyde de champ qui est formée par la technique isoplane. On peut obtenir la pellicule d'oxyde de champ à l'aide d'une oxydation sélective, sans soumettre la surface du substrat semiconducteur à une attaque chimique.On peut former une couche ensevelie de type p+ juste au-dessous de la pellicule d'isolant de champ, ou bien il n'est même pas du tout nécessaire de former la pellicule d'isolant de champ. For example, the field oxide film provided on the wiring region in this embodiment need not be limited to a field oxide film which is formed by the isoplane technique. The field oxide film can be obtained using selective oxidation, without subjecting the surface of the semiconductor substrate to chemical attack. A p + type buried layer can be formed just below the film. field insulation, or it is not even necessary to form the field insulation film at all.
La description, qui a été donné précédemment, con
La description qui a été donnée précédemmment, concerne le cas dans lequel la présente invention mise en oeuvre par ses auteurs a été adaptée à un dispositif à circuits intégrés à semiconducteurs de type bipolaire, qui a été utilisé en tant que base pour la présente invention. Mais l'invention n'est en aucune manière limitée à cette forme de réalisation seule et peut être au contraire mise en oauvre avec n'importe quel dispositif semiconducteur qui requiert des régions isolantes placées dans la surface principale d'un substrat semiconducteur. The description, which was given previously, con
The description which was given previously relates to the case in which the present invention implemented by its authors has been adapted to a bipolar semiconductor integrated circuit device, which has been used as a basis for the present invention. But the invention is in no way limited to this embodiment alone and can on the contrary be implemented with any semiconductor device which requires insulating regions placed in the main surface of a semiconductor substrate.
Claims (10)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58210834A JPS60103642A (en) | 1983-11-11 | 1983-11-11 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2554970A1 true FR2554970A1 (en) | 1985-05-17 |
| FR2554970B1 FR2554970B1 (en) | 1986-08-29 |
Family
ID=16595879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8413338A Expired FR2554970B1 (en) | 1983-11-11 | 1984-08-29 | METHOD FOR MANUFACTURING A DEVICE WITH INTEGRATED SEMICONDUCTOR CIRCUITS |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS60103642A (en) |
| KR (1) | KR920010828B1 (en) |
| DE (1) | DE3440721A1 (en) |
| FR (1) | FR2554970B1 (en) |
| IT (1) | IT1177148B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2890550B2 (en) * | 1989-11-14 | 1999-05-17 | 松下電器産業株式会社 | Method for manufacturing semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4111724A (en) * | 1975-12-22 | 1978-09-05 | Hitachi, Ltd. | Method of manufacturing oxide isolated semiconductor device utilizing selective etching technique |
| EP0020994A1 (en) * | 1979-06-14 | 1981-01-07 | International Business Machines Corporation | Method for making isolation trenches |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139442A (en) * | 1977-09-13 | 1979-02-13 | International Business Machines Corporation | Reactive ion etching method for producing deep dielectric isolation in silicon |
| JPS57204133A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Manufacture of semiconductor integrated circuit |
| JPS5958838A (en) * | 1982-09-29 | 1984-04-04 | Hitachi Ltd | Semiconductor device |
-
1983
- 1983-11-11 JP JP58210834A patent/JPS60103642A/en active Pending
-
1984
- 1984-08-29 FR FR8413338A patent/FR2554970B1/en not_active Expired
- 1984-11-07 KR KR1019840006962A patent/KR920010828B1/en not_active IP Right Cessation
- 1984-11-07 DE DE19843440721 patent/DE3440721A1/en active Granted
- 1984-11-09 IT IT23519/84A patent/IT1177148B/en active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4111724A (en) * | 1975-12-22 | 1978-09-05 | Hitachi, Ltd. | Method of manufacturing oxide isolated semiconductor device utilizing selective etching technique |
| EP0020994A1 (en) * | 1979-06-14 | 1981-01-07 | International Business Machines Corporation | Method for making isolation trenches |
Non-Patent Citations (2)
| Title |
|---|
| JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 21, no. 1, supplement 21-1, 1982, Tokyo, Japan; Y. TAMAKI et al. "U-Groove Isolation Technology for High Density Bipolar LSI's", pages 37-40 * |
| PATENT ABSTRACTS OF JAPAN, vol. 7, no. 58, 10 mars 1983, page (E-163) (1203); JP-A-57-204144 (HITACHI) 14-12-1982 * |
Also Published As
| Publication number | Publication date |
|---|---|
| IT8423519A1 (en) | 1986-05-09 |
| FR2554970B1 (en) | 1986-08-29 |
| DE3440721C2 (en) | 1993-09-02 |
| KR850004181A (en) | 1985-07-01 |
| IT8423519A0 (en) | 1984-11-09 |
| DE3440721A1 (en) | 1985-05-23 |
| KR920010828B1 (en) | 1992-12-17 |
| IT1177148B (en) | 1987-08-26 |
| JPS60103642A (en) | 1985-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2532784A1 (en) | SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE COMPRISING A DEEP GROO FILLED WITH AN INSULATING MATERIAL AND METHOD OF MANUFACTURING SUCH A DEVICE | |
| EP0164281B1 (en) | Process for producing a buried isolation layer in a semiconductor substrate by implantation | |
| EP0057126B1 (en) | Process for the manufacture of a transistor | |
| FR2593640A1 (en) | INTEGRATED MONOLITHIC SEMICONDUCTOR DEVICE HAVING BIPOLAR JUNCTION TRANSISTORS, CMOS AND DMOS TRANSISTORS, LOW LEAKAGE DIODES, AND METHOD OF MANUFACTURING THE SAME | |
| EP0197078B1 (en) | Method for making monocrystalline silicon islands electrically isolated from each other | |
| FR2530867A1 (en) | MOS DEVICES WITH SCHOTTKY BARRIER AND METHOD OF MANUFACTURING SAME | |
| FR2553576A1 (en) | SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR MANUFACTURING SUCH A DEVICE | |
| FR2477771A1 (en) | METHOD FOR PRODUCING A HIGH-VOLTAGE LOCKOUT SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE THUS PRODUCED | |
| EP0098775A2 (en) | Process for making an integrated-circuit field oxide | |
| FR2544916A1 (en) | METHOD FOR MANUFACTURING MOS FIELD EFFECT TRANSISTORS | |
| FR2462023A1 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE | |
| EP0461967A2 (en) | Schottky junction semiconductor device for microwave amplification and fast logic circuits, and method of making the same | |
| FR2598259A1 (en) | ZENER ENTERREE DIODE AND MANUFACTURING METHOD. | |
| FR2465316A1 (en) | SEMICONDUCTOR DEVICES HAVING COMPLEMENTARY SEMICONDUCTOR ELEMENTS AND METHOD FOR MANUFACTURING COMPOUND SEMICONDUCTOR DEVICE | |
| FR2475292A1 (en) | METHOD FOR MANUFACTURING AN INTEGRATED INJECTION LOGIC STRUCTURE HAVING A SELF-ALIGNED BASIC CONTACT | |
| FR2502399A1 (en) | SEMICONDUCTOR DEVICE HAVING REPORTED CONTACT WITH LOW RESISTANCE | |
| EP0190243B1 (en) | Method for producing an integrated circuit of the mis type | |
| FR2554970A1 (en) | Integrated semiconductor circuit prodn. | |
| EP0021931B1 (en) | Process for the self-alignment of differently doped regions of a semiconductor structure, and application of the process to the manufacture of a transistor | |
| FR2863770A1 (en) | SEMICONDUCTOR DEVICE OF THE DIELECTRIC SEPARATION TYPE AND METHOD OF MANUFACTURING THE SAME | |
| FR2728391A1 (en) | METHOD FOR MANUFACTURING A SOI SUBSTRATE AND A BIPOLAR TRANSISTOR USING THE SAME | |
| FR2564241A1 (en) | Method of manufacturing integrated circuits of the silicon on insulator type | |
| GB2148593A (en) | Process for manufacturing the isolating regions of a semiconductor integrated circuit device | |
| EP0126499B1 (en) | Process for making a high-voltage bipolar transistor | |
| FR3078197A1 (en) | BIPOLAR TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |