FR2550660A2 - Perfectionnement au procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre - Google Patents

Perfectionnement au procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre Download PDF

Info

Publication number
FR2550660A2
FR2550660A2 FR8313282A FR8313282A FR2550660A2 FR 2550660 A2 FR2550660 A2 FR 2550660A2 FR 8313282 A FR8313282 A FR 8313282A FR 8313282 A FR8313282 A FR 8313282A FR 2550660 A2 FR2550660 A2 FR 2550660A2
Authority
FR
France
Prior art keywords
layer
etching
contact hole
electrical contact
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8313282A
Other languages
English (en)
Other versions
FR2550660B2 (fr
Inventor
Pierre Jeuch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR8206409A external-priority patent/FR2525389A1/fr
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR8313282A priority Critical patent/FR2550660B2/fr
Priority to DE8484401636T priority patent/DE3475856D1/de
Priority to EP84401636A priority patent/EP0139549B1/fr
Priority to US06/639,587 priority patent/US4541892A/en
Priority to JP59166673A priority patent/JPS6055642A/ja
Publication of FR2550660A2 publication Critical patent/FR2550660A2/fr
Application granted granted Critical
Publication of FR2550660B2 publication Critical patent/FR2550660B2/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PERFECTIONNEMENT AU PROCEDE DE POSITIONNEMENT D'UNE LIGNE D'INTERCONNEXION SUR UN TROU DE CONTACT ELECTRIQUE D'UN CIRCUIT INTEGRE SELON LEQUEL ON INTERPOSE ENTRE UNE COUCHE PHOTOSENSIBLE 24 ET UNE COUCHE D'ISOLANT 22 UNE COUCHE INTERMEDIAIRE 23 ANTI-REFLECHISSANTE EN SIO OU SI AMORPHE PAR EXEMPLE. LA COUCHE INTERMEDIAIRE 23 EN SIO GRAVEE APRES INSOLATION DE LA COUCHE D'UN MATERIAU PHOTOSENSIBLE 24 SERT DE MASQUE A UNE GRAVURE IONIQUE REACTIVE DE LA COUCHE D'ISOLANT 22. L'IMAGE DE LA COUCHE DE MATERIAU PHOTOSENSIBLE 24 EST AINSI TRANSFEREE A LA COUCHE EPAISSE D'ISOLANT 22. CE PROCEDE TROUVE UNE APPLICATION DANS LA FABRICATION DE CIRCUITS INTEGRES.

Description

La présente demande de certificat d'addition a pour objet un perfectionnement au procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré, objet de la demande de brevet français n0 82 06409 déposéele 14 Avril 1982 au nom du C. E. A.
Le procédé décrit dans la demande de brevet principal est un procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré, caractérisé en ce que, le trou de contact électrique étant réalisé, on effectue les étapes successives suivantes - dépôt sur l'ensemble du circuit intégré d'une couche
conductrice dans laquelle sera réalisée la ligne
d'interconnexion, - dépôt sur la couche conductrice d'une couche d'iso
lant effaçant le relief de celle-ci et présentant
une surface plane, - réalisation d'une gravure de la couche d'isolant
afin de ne laisser de l'isolant qu'à l'emplacement
du trou de contact électrique, - dépôt d'une couche de résine sur le circuit intégré
de façon à masquer la ligne d'interconnexion à ré
aliser, - réalisation d'une gravure de la partie de la couche
conductrice dépourvue à la fois de résine et de la
couche d'isolant restante, et - élimination de la couche d'isolant restante et de la
couche de résine.
Selon un mode préféré de réalisation de ce procédé, la couche d'isolant est une couche de résine.
Ce procédé a pour inconvénient que la précision de la réalisation des gravures des lignes conductrices n'est pas très grande.
Dans ce procédé, on réalise dans la couche de résine photosensible l'image des interconnexions selon les procédés classiques de la photolithographie.
La nature réflectrice de la couche à graver (couche métallique) produit des interférences dans la couche de résine photosensible, ce qui dégrade la qualité de l'image des interconnexions et produit en particulier des variations de largeur de trait aux passages de marche.
La présente invention a justement pour objet un procédé qui supprime ces inconvénients en combinant l'objet de la demande de brevet principale avec un procédé de lithographie multicouche dans lequel on utilise entre la couche photosensible et la couche d'isolant une couche intermédiaire réalisée de préférence en silice (SiO2) ou en silicium amorphe.
Le procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré, se caractérise en ce que, le trou de contact électrique étant réalisé, on effectue les étapes successives suivantes - dépôt sur l'ensemble du circuit intégré d'une couche
conductrice, dans laquelle sera réalisée la ligne
d'interconnexion, - dépôt sur la couche conductrice d'une couche d'iso
lant effaçant le relief de celle-ci et présentant
une surface plane, - dépôt d'une couche de matériau non réfléchissant sur
la couche d'isolant, - dépôt d'une couche de résine photosensible sur la
couche intermédiaire et réalisation dans cette cou
che de résine de l'image de la ligned'interconne-
xion à réaliser, - gravure de la région de la couche de matériau non
réfléchissant, dépourvue de masque, - élimination du masque et gravure de la couche iso
lante dans les régions non protégées par la couche
intermédiaire, celle-ci étant arrêtée dès que la
région de la couche conductrice située en dehors du
trou de contact est mise à nue, - réalisation d'une gravure de la partie de la couche
conductrice dépourvue de la couche d'isolant, et - élimination de la couche d'isolant et de matériau
non réfléchissant restante
Selon un mode préféré de mise en oeuvre du procédé selon l'invention, la gravure de la couche de matériau non réfléchissant est une gravure ionique réactive.
Selon un autre mode préféré de mise en oeuvre du procédé selon l'invention, la couche de matériau non réfléchissant est de la silice.
Selon un autre mode préféré de mise en oeuvre du procédé selon l'invention, la couche de matériau non réfléchissant est du silicium amorphe.
Selon un autre mode préféré de mise en oeuvre du procédé selon l'invention, l'élimination du masque et la gravure de la couche isolante est réalisée au moyen d'une gravure ionique réactive à base d'oxygène.
D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre illustatif mais nullement limitatif en référence aux figures annexées sur lesquelles - les figures 1 à 6 représentent, schématiquement, les
différentes étapes du procédé conformément à l'in
vention.
Sur la figure 1, on a représenté une partie d'un circuit intégré comprenant une zone active 12, semiconductrice dopée, correspondant par exemple à la source ou au drain d'un transistor MOS que l'on veut connecter électriquement à une autre zone active (non représentée) du circuit intégré. De façon classique, cette zone active 12 est recouverte d'une couche isolante 14 généralement réalisée en silice pouvant'contenir 5 à 10-% de phosphore. Cette couche de silice présente par exemple une épaisseur de 0,8 micron.
Cette couche de silice 14 est ensuite gravée, en utilisant un masque de résine réalisé par photolitographie sur cette couche, par exemple, par une attaque chimique (HF dilué) de façon à réaliser le trou de contact électrique 16 de la zone active 12.
Après réalisation du trou de contact électrique 16, on dépose de façon connue, par exemple par la technique de dépôt par pulvérisation magnétron sur l'ensemble du circuit intégré une couche conductrice 18, réalisée de préférence en aluminium. Cette couche conductrice 18 qui possède une épaisseur constante par exemple voisine de-l micron, présente un profil dépendant des couches sous-jacentes ; elle présente en particulier un creux 20 au niveau du trou de contact électrique 16.
Selon un mode préféré de mise en oeuvre de l'invention, on dépose de façon classique une couche d'isolant 22 sur l'ensemble de la couche conductrice 18 de façon qu'elle présente une surface plane. Cette couche d'isolant est réalisée de préférence en résine, telle que celles utilisées usuellement en photolithographie. Dans le cas d'une couche d'isolant réalisée en résine, celle-ci pourra être déposée par centrifugation selon la technique usuellement employée pour déposer les résines photosensibles dans les opérations de photolithographie (procédé dit wde la tournette"). Selon la viscosité de la résine utilisée, on procèdera avantageusement à un traitement thermique, après dépôt de la résine à une température permettant d'obtenir une surface aussi plane que pos- sible grâce à un fluage de cette couche de résine 22.
Une résine photosensible pourra être par exemple chauffée à une température de 150 à 2000C.
La couche de résine 22 étant réalisée, on dépose dessus une couche 23 d'un matériau non réfléchissant de préférence en SiO2 ou en Si amorphe d'une épaisseur de 0,1 à 0,2 IL par exemple.
Sur la couche d'un matériau non réfléchissant 23, on dépose une couche 24 de résine photosensible d'une épaisseur de l'ordre de 0,2 à 0,5 zm.
Cette couche photosensible permet de réaliser un masquage avec une grande fidélité, car elle est peu épaisse et déposée sur une surface plane formée par un substrat qui est un mauvais réflecteur optique.
Ce dernier permet d'éviter la création d'interférences optiques qui sont responsables d'une diminution de la résolution optique.
Comme le montre la figure 2, l'étape suivante du procédé de positionnement consiste à réaliser dans la couche de résine photosensible l'image de la ligne d' interconnexion.
L'étape suivante, comme représenté sur la figure 3, consiste à graver la couche du matériau non réfléchissant 23. Cette gravure est de préférence ionique réactive, utilisant du CHF3 si le matériau de la couche de matériau non réfléchissant 23 est du SiO2.
Comme le représente la figure 4, l'étape suivante consiste à graver la partie de la couche en résine 22 dépourvue de la couche de matériau non réfléchissant 23 et à éliminer à la fois les résidus de la couche de résine photosensible 24 restant sur la couche de matériau non réfléchissant 23.
La gravure de cette partie de la couche 22 ne laisse de l'isolant qu'à la partie de l'emplacement du trou de contact électrique et dans les parties pro tétées par la couche 23. Cette gravure peut être réalisée par exemple à l'aide d'un procédé de gravure sèche utilisant un plasma d'oxygène.
Comme représenté sur la figure 5, l'étape suivante du procédé de positionnement consiste à graver la partie 18a de la couche conductrice 18 dépourvue à la fois de la couche de matériau non -réfléchissant 23 et des résidus de la couche de résine 22, la couche de matériau non réfléchissant 23 et la couche de résine 22 servant de masque à ladite gravure. Cette gravure peut être réalisée de façon isotrope par une simple attaque chimique dans une solution contenant de l'acide phosphorique H3PO4, dans le cas d'une couche conductrice 18 réalisée en aluminium. Dans le cas de dimensions très petites, on utilisera, de préférence, un procédé de gravure anisotrope utilisant un plasma composé par exemple des composés tels que le Cl14.
La dernière étape du procédé consiste à éliminer les couches de résine 22 et de matériau non réfléchissant 23 restantes. Les résidus de la couche 23 peuvent être éliminés par une attaque chimique avec du HF dilué, si elle est en SiO2. La couche de résine 22 peut être éliminée par exemple par un plasma d'oxygène. La structure obtenue est représentée sur la figure 6.
Le procédé de positionnement décrit précédemment permet d'effectuer la gravure de la ligne d'interconnexion avec une haute précision car l'image faite dans la résine photosensible 24 est transférée avec une grande fidélité dans la couche intermédiaire d'un matériau non réfléchissant puis dans la couche de résine épaisse qui masque elle-même la gravure de la couche conductrice.

Claims (5)

REVENDICATIONS
1. Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré, caractérisé en ce que le trou de contact électrique (16) étant réalisé, on effectue les étapes successives suivantes - dépôt sur l'ensemble du circuit intégré d'une couche
conductrice (18), dans laquelle sera réalisée la li
gne d'interconnexion, - dépôt sur la couche conductrice (18) d'une couche
d'isolant (22) effaçant le relief de celle-ci et
présentant une surface plane, - dépôt d'une couche de matériau non réfléchissant
(23) sur la première couche isolante (22), - dépôt d'une couche de résine photosensible (24) sur
la couche (23) de matériau non réfléchissant et réa
lisation dans cette couche de résine de l'image de
la ligne d'interconnexion à réaliser, - gravure de la région de la couche de matériau non
réfléchissant (23), dépourvue de masque, - élimination du masque et gravure de la couche iso
lante (22), celle-ci étant arrêtée dès que la région
de la couche conductrice (18a) située en dehors du
trou de contact (20) est mise à nue, - réalisation d'une gravure de la partie de la couche
conductrice (18a) dépourvue à la fois des couches
d'isolant (22) et de matériau non réfléchissant
(23), et - élimination des couches d'isolant (22) et de maté
riau non réfléchissant (23) restantes.
2. Procédé selon la revendication 1, caractérisé en ce que la gravure de la couche de matériau non réfléchissant est une gravure ionique réactive.
3. Procédé selon la revendication 1, carac térisé en ce que la couche de matériau non réfléchissant (23) est de la silice.
4. Procédé selon la revendication 1, caractérisé en ce que la couche de matériau non réfléchissant (23) est du silicium amorphe.
5. Procédé selon la revendication 1, caractérisé en ce que l'élimination du masque et la gravure de la couche isolante (22) sont réalisées au moyen d'une gravure ionique réactive à base d'oxygène.
FR8313282A 1982-04-14 1983-08-12 Perfectionnement au procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre Expired FR2550660B2 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR8313282A FR2550660B2 (fr) 1982-04-14 1983-08-12 Perfectionnement au procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
DE8484401636T DE3475856D1 (en) 1983-08-12 1984-08-06 Method for aligning a connecting line above an electrical contact hole of an integrated circuit
EP84401636A EP0139549B1 (fr) 1983-08-12 1984-08-06 Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
US06/639,587 US4541892A (en) 1983-08-12 1984-08-10 Process for the positioning of an interconnection line on an electrical contact hole of an integrated circuit
JP59166673A JPS6055642A (ja) 1983-08-12 1984-08-10 集積回路の接続線設置方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8206409A FR2525389A1 (fr) 1982-04-14 1982-04-14 Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
FR8313282A FR2550660B2 (fr) 1982-04-14 1983-08-12 Perfectionnement au procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre

Publications (2)

Publication Number Publication Date
FR2550660A2 true FR2550660A2 (fr) 1985-02-15
FR2550660B2 FR2550660B2 (fr) 1987-11-06

Family

ID=26222861

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8313282A Expired FR2550660B2 (fr) 1982-04-14 1983-08-12 Perfectionnement au procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre

Country Status (1)

Country Link
FR (1) FR2550660B2 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6701561B2 (en) 2001-09-10 2004-03-09 Honeywell International Inc. Method and system for detecting fluid injection from stationary to rotating members

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2321190A1 (fr) * 1975-08-13 1977-03-11 Hitachi Ltd Composant semi-conducteur et son procede de fabrication
FR2428915A1 (fr) * 1978-06-14 1980-01-11 Fujitsu Ltd Procede de fabrication d'un dispositif a semi-conducteurs
EP0049400A1 (fr) * 1980-09-22 1982-04-14 Kabushiki Kaisha Toshiba Procédé pour égaliser une couche isolante appliquée sur un corps semiconducteur
EP0071010A2 (fr) * 1981-07-27 1983-02-09 International Business Machines Corporation Procédé pour aplanir une structure à circuit intégré

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2321190A1 (fr) * 1975-08-13 1977-03-11 Hitachi Ltd Composant semi-conducteur et son procede de fabrication
FR2428915A1 (fr) * 1978-06-14 1980-01-11 Fujitsu Ltd Procede de fabrication d'un dispositif a semi-conducteurs
EP0049400A1 (fr) * 1980-09-22 1982-04-14 Kabushiki Kaisha Toshiba Procédé pour égaliser une couche isolante appliquée sur un corps semiconducteur
EP0071010A2 (fr) * 1981-07-27 1983-02-09 International Business Machines Corporation Procédé pour aplanir une structure à circuit intégré

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 13, no. 1, juin 1970, page 38, New York (USA); *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6701561B2 (en) 2001-09-10 2004-03-09 Honeywell International Inc. Method and system for detecting fluid injection from stationary to rotating members

Also Published As

Publication number Publication date
FR2550660B2 (fr) 1987-11-06

Similar Documents

Publication Publication Date Title
US5853960A (en) Method for producing a micro optical semiconductor lens
EP0478072B1 (fr) Procédé pour réaliser des motifs d'alignement de masques
EP0139549B1 (fr) Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
EP0167437A1 (fr) Procédé d'autopositionnement d'un oxyde de champ localisé par rapport à une tranchée d'isolement
US7012022B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
EP0112239A1 (fr) Procédé de positionnement d'un trou de contact électrique entre deux lignes d'interconnexion d'un circuit intégré
JP2006013484A (ja) ウエハスケール・パッケージ用のリッドおよびその形成方法
US6108480A (en) Optical device with a groove accurately formed
JPS6242537A (ja) スピンオンしたゲルマニウムガラス
EP0091870B1 (fr) Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
FR2550660A2 (fr) Perfectionnement au procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
FR2599892A1 (fr) Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique
JP4681644B2 (ja) 光導波路の作製方法
JP2015087509A (ja) 光導波路の作製方法
US20050211664A1 (en) Method of forming optical waveguides in a semiconductor substrate
KR100248626B1 (ko) 반도체소자의 제조 방법
KR100292387B1 (ko) 반도체소자분리를위한트랜치제조방법
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR100328692B1 (ko) 반도체 소자의 금속 라인 형성 방법
KR19980054746A (ko) 반도체 장치의 패턴 분리방법
JP2004095930A (ja) 回路基板の製造方法及び回路基板
CN117233889A (zh) 硅光器件的形成方法
KR920000630B1 (ko) 반도체장치 제조방법
KR930004118B1 (ko) 반도체 소자의 금속막 경사식각 방법
KR960002238B1 (ko) 위상반전 마스크 제작방법