FR2544568A1 - Procede et dispositif pour additionner les impulsions composant deux trains d'impulsions - Google Patents
Procede et dispositif pour additionner les impulsions composant deux trains d'impulsions Download PDFInfo
- Publication number
- FR2544568A1 FR2544568A1 FR8405711A FR8405711A FR2544568A1 FR 2544568 A1 FR2544568 A1 FR 2544568A1 FR 8405711 A FR8405711 A FR 8405711A FR 8405711 A FR8405711 A FR 8405711A FR 2544568 A1 FR2544568 A1 FR 2544568A1
- Authority
- FR
- France
- Prior art keywords
- output
- pulses
- input
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/605—Additive or subtractive mixing of two pulse rates into one
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
Abstract
LE DISPOSITIF ASSOCIE A CE PROCEDE COMPREND UN CIRCUIT DE NON-COINCIDENCE A DEUX ENTREES, DONT LA SORTIE AFFECTEE AUX IMPULSIONS QUI NE SE CHEVAUCHENT PAS, EST CONNECTEE A L'ENTREE D'UN COMPTEUR, ET SE CARACTERISE EN CE QUE LA SORTIE DE NON-COINCIDENCE 1 AFFECTEE AUX IMPULSIONS QUI NE SE CHEVAUCHENT PAS, EST EGALEMENT RELIEE A LA PREMIERE ENTREE D'UN CIRCUIT ET 3, A LA SECONDE ENTREE DUQUEL EST CONNECTEE LA SORTIE 4 DU COMPTEUR 2 CORRESPONDANT A SA POSITION LA PLUS BASSE ET EN CE QUE LA SORTIE DU CIRCUIT ET 3 EST RELIEE A LA PREMIERE ENTREE D'UN CIRCUIT OU-NON 5 DONT LA SECONDE ENTREE EST CONNECTEE A LA SORTIE AFFECTEE AUX IMPULSIONS A PONDERATION DOUBLEE DU CIRCUIT DE NON-COINCIDENCE 1, ET DONT LA SORTIE EST RELIEE A L'ENTREE DE COMPTAGE DE LA SECTION 6 DU COMPTEUR 2 CORRESPONDANT AUX POSITIONS LES PLUS ELEVEES DE CELUI-CI.
Description
La présente invention se rapporte à un procédé et à un dispositif pour additionner les impulsions composant deux trains d'impulsions, qui sont utilisables dans la technique des mesures de contrôle pour compter conjointement les impulsions de deux trains d'impulsions arrivant au hasard.
On connait d'après la publication de Nowizki, P.W. Knoring, W.G. Gutnikow,
W.S.-Ziffrowie Probori s Tschastotnimi Datschikami, Leningrad, parue dans la revue "Energia", 1970, en page 244, un procédé pour additionner les impulsions composant deux trains d'impulsions, selon lequel on déphase les impulsions qui se chevauchent complètement ou partiellement en retardant l'une d'elles jusqu'à obtention d'une non coïncidence complète des impulsions. Après cela, ces impulsions, y compris les impulsions non coïncidence sont dirigées, les unes à la suite des autres, vers le comptage.
W.S.-Ziffrowie Probori s Tschastotnimi Datschikami, Leningrad, parue dans la revue "Energia", 1970, en page 244, un procédé pour additionner les impulsions composant deux trains d'impulsions, selon lequel on déphase les impulsions qui se chevauchent complètement ou partiellement en retardant l'une d'elles jusqu'à obtention d'une non coïncidence complète des impulsions. Après cela, ces impulsions, y compris les impulsions non coïncidence sont dirigées, les unes à la suite des autres, vers le comptage.
On connais d'après cette même publication, un dispositif pour la mise en oeuvre de ce procédé, qui comprend un circuit de non coïncidence possédant deux entrées et deux sorties. Sa première sortie est connectée à la première entrée d'un circuit OU. Sa seconde sortie est reliée à l'entrée d'une ligne à retard dont la sortie est connectée à la seconde entrée du circuit OU. A la troisième entrée de ce circuit, est en outre reliée la seconde sortie du circuit de non coïncidence. La sortie du circuit OU est en liaison avec l'entrée d'un compteur.
L'un des inconvénients de ce procédé connu, ainsi que du dispositif associé, est qu'ils conduisent à une réduction de la vitesse d'exécution car les impulsions qui se chevauchent sont déphasées et retardées.
Le but de la présente invention est en conséquence l'élaboration d'un dispositif et d'un procédé pour additionner les impulsions de deux trains d'impulsions, avec une vitesse d'exécution plus élevée.
Le but est atteint, selon l'invention, par un procédé pour additionner les impulsions de deux trains d'impulsions, selon lequel les impulsions non coïncidentes sont comptées, tandis que les impulsions coïncidentes et les impulsions qui se chevauchent partiellement sont converties en une impulsion qui est comptée en étant dotée d'une pondération doublée.
Le dispositif pour additionner les impulsions composant-deux trains d'impulsions comprend un circuit de non coïncidence à deux entrées, dont la sortie affectée aux impulsions qui ne se chevauchent pas est connectée à l-'entrée d'un compteur et à la première entrée d'un circuit ET, à la seconde entrée duquel est connectée la sortie du compteur correspondant à sa position la plus basse. La sortie du circuit ET est reliée à la première entrée d'un circuit OU-NON dont la seconde entrée est connectée à la sortie pour les impulsions à pondération doublée du circuit de non coïncidence, tandis que sa sortie est reliée à l'entrée du comptage de la section du compteur affectée aux positions les plus élevées de celui-ci.
L'avantage du dispositif et du procédé objets de l'invention réside dans le fait que l'on remplace les impulsions coïncidentes et les impulsions qui se chevauchent par une impulsion dont le comptage effectué avec une pondération doublée élève la vitesse d'exécution et ainsi, augmente la fréquence maximale admissible des signaux d'entrée, ce qui a pour conséquence qu'ils peuvent être utilisés pour mesurer des processus rapides.
Un avantage supplémentaire du dispositif réside dans la diminution des dimensions des cristaux dans une réalisation intégrée.
Un mode de réalisation d'un dispositif pour la mise en oeuvre du procédé objet de l'invention pour additionner les impulsions de deux trains d'impulsions, va maintenant être décrit plus en détail uniquement à titre d'exemple non limitatif en référence aux dessins annexés dans lesquels:
- la figure 1 est un schéma par blocs du dispositif
- la figure 2 est un schéma de principe du circuit de non coïncidence ; et
- la figure 3 est un chronogramme illustrant le fonctionnement du dispositif.
- la figure 1 est un schéma par blocs du dispositif
- la figure 2 est un schéma de principe du circuit de non coïncidence ; et
- la figure 3 est un chronogramme illustrant le fonctionnement du dispositif.
Le dispositif représenté sur la figure 1, permettant d'additionner les impulsions composant deux trains d'impulsions, comporte un circuit de non coïncidence à deux entrées 1, dont la première sortie affectée aux impulsions non coïncidentes est reliée à l'entrée d'un compteur 2 et à la première entrée d'un circuit ET 3 dont la seconde entrée est en liaison avec la sortie 4 du compteur 2 correspondant à sa position la plus basse. La sortie du circuit ET 3 est reliée à la première entrée d'un circuit OU-NON 5 dont la se conde entrée est connectée à la seconde sortie affectée aux impulsions à pondération doublée du circuit de non coïncidence 1, et dont la sortie est connectée à l'entrée de comptage de la section 6 du compteur 2 affectée aux positions les plus élevées de celui-ci.
Le circuit de non coïncidence 1, représenté sur la figure 2, comprend des bascules de type D 7, 8, 9, et 10 qui, par l'intermédiaire du flanc antérieur du signal d'horloge sont commandés par l'entrée C. Les entrées
D des bascules 7 et 9 sont connectées aux sources dont proviennent les impulsions fl et f2 à compter. La sortie directe de la bascule 7 est connectée à l'entrée D de la bascule 8, tandis que la sortie directe de la bascule 9 est reliée à l'entrée D de la bascule 10. Les entrées d'horloge C des bascules 7, 8, 9 et 10 sont reliées à la sortie d'un inverseur 16, dont l'entrée reçoit le signal d'horloge t.La sortie directe de la bascule 7, la sortie inversée de la bascule 8 et la sortie d'un inverseur 17 sont respectivement reliées à trois entrées d'un circuit logique ET à quatre entrées 11, qui reçoit sur sa quatrième entrée le signal d'horloget. La sortie directe de la bascule 9, la sortie inversée de la bascule 10 et la sortie de l'inverseur 17 sont respectivement connectées à trois entrées d'un circuit logique ET à quatre entrées 12, qui reçoit sur sa quatrième entrée le signal d'horloge t Les sorties des circuits logiques 11 et 12 sont reliées aux deux entrées d'un circuit logique OU 13. La sortie du circuit logique 13 constitue la première sortie du circuit de non coincidence.Les sorties directes des bascules 7 et 9 et les sorties inversées des bascules 8 et 10 sont respectivement connectées aux entrées d'un circuit logique ET à quatre entrées 15 dont la sortie est reliée à l'entrée de l'inverseur 17 et à la première entrée d'un circuit logique ET à deux entrées 14. La seconde entrée du circuit logique ET 14 reçoit le signal d'horloge, tandis que sa sortie constitue la seconde sortie du circuit de non coïncidence 1.
D des bascules 7 et 9 sont connectées aux sources dont proviennent les impulsions fl et f2 à compter. La sortie directe de la bascule 7 est connectée à l'entrée D de la bascule 8, tandis que la sortie directe de la bascule 9 est reliée à l'entrée D de la bascule 10. Les entrées d'horloge C des bascules 7, 8, 9 et 10 sont reliées à la sortie d'un inverseur 16, dont l'entrée reçoit le signal d'horloge t.La sortie directe de la bascule 7, la sortie inversée de la bascule 8 et la sortie d'un inverseur 17 sont respectivement reliées à trois entrées d'un circuit logique ET à quatre entrées 11, qui reçoit sur sa quatrième entrée le signal d'horloget. La sortie directe de la bascule 9, la sortie inversée de la bascule 10 et la sortie de l'inverseur 17 sont respectivement connectées à trois entrées d'un circuit logique ET à quatre entrées 12, qui reçoit sur sa quatrième entrée le signal d'horloge t Les sorties des circuits logiques 11 et 12 sont reliées aux deux entrées d'un circuit logique OU 13. La sortie du circuit logique 13 constitue la première sortie du circuit de non coincidence.Les sorties directes des bascules 7 et 9 et les sorties inversées des bascules 8 et 10 sont respectivement connectées aux entrées d'un circuit logique ET à quatre entrées 15 dont la sortie est reliée à l'entrée de l'inverseur 17 et à la première entrée d'un circuit logique ET à deux entrées 14. La seconde entrée du circuit logique ET 14 reçoit le signal d'horloge, tandis que sa sortie constitue la seconde sortie du circuit de non coïncidence 1.
Le fonctionnement du dispositif selon l'invention pour additionner les impulsions de deux trains d'impulsions est décrit ci-après.
Le circuit de non coïncidence 1 traite les deux signaux d'entrées et lorsque ces signaux représentent des impulsions qui ne se chevauchent pas, ils apparaissent successivement sur sa première sortie. Par contre, lorsque ces impulsions se chevauchent, une impulsion unique est engendrée sur la seconde sortie du circuit. Les impulsions apparaissant sur la première sortie du circuit de non coïncidence 1, sont transmises à l'entrée du compteur 2 en vue d'un comptage.Ces mêmes impulsions sont également transférées à l'une des entrées-du circuit logique 3, tandis qu'à l'autre entrée de ce dernier, est transmis le signal de la position la plus basse 4 du compteur 2
Ainsi, apparalt à la sortie du circuit logique 3 le signal destiné à être transmis aux positions les plus élevées du compteur 2, signal qui est en synchronisme avec les impulsions provenant de la première sortie du circuit de non coïncidence 1. Le signal qui, par le circuit logique 5 a été uni au signal de sortie du circuit logique 3, est transmis directement à l'entrée de comptage de la section des positions les plus élevées du compteur 2. Les signaux transmis à cette entrée augmentent le contenu du compteur de deux unités, ce qui correspond au comptage de deux impulsions se chevauchant.
Ainsi, apparalt à la sortie du circuit logique 3 le signal destiné à être transmis aux positions les plus élevées du compteur 2, signal qui est en synchronisme avec les impulsions provenant de la première sortie du circuit de non coïncidence 1. Le signal qui, par le circuit logique 5 a été uni au signal de sortie du circuit logique 3, est transmis directement à l'entrée de comptage de la section des positions les plus élevées du compteur 2. Les signaux transmis à cette entrée augmentent le contenu du compteur de deux unités, ce qui correspond au comptage de deux impulsions se chevauchant.
De cette manière, le temps de réponse du compteur est abrégé lorsque de telles impulsions arrivent, et la vitesse d'exécution du dispositif est augmentée.
Le circuit de non coincidence 1 traite les deux signaux d'entrée fl et f2 (figure 2). Il les compte comme des impulsions se chevauchant, dont les flancs antérieurs se présentent dans l'intervalle compris entre deux flancs postérieurs du train d'impulsions d'horloge. (Les sorties des éléments correspondants du circuit de non coïncidence 1 ont été désignées sur la figure 3 par les références numériques de ces éléments). A cette fin, est enregistrée dans les bascules 7 et 9, en synchronisme avec le flanc postérieur du train d'impulsions d'horloge (le générateur des impulsions dthor- loge n'étant pas représenté sur les figures 1 et 2), l'information sur l'état des entrées recevant les signaux f1 et f2.Par l'intermédiaire du même flanc, l'information relative à l'enregistrement précédent est transférée de manière correspondante dans les bascules 8 et 10. De cette manière, est mémorise, dans les bascules 7, 8, 9 et 10, l'information concernant l'ancien et le nouvel état des deux entrées. Cette information est actualisée à l'arrivée de chaque flanc postérieur des impulsions d'horloge. Les signaux représentatifs de l'état des bascules sont traités par les circuits logiques 11, 12, 13, 14, 15 et 17, à la suite de quoi les signaux requis sont transférés aux deux sorties du circuit de non coincidence 1 (figure 3), la première sortie étant constituée par la sortie du circuit logique 13, tandis que la seconde sortie est fournie par la sortie du circuit logique 14.
On suppose que dans l'état initial des deux entrées du dispositif, aucune impulsion n'est transmise. Dans ce cas, les bascules 7, 8, 9 et 10 se placent dans l'état correspondant à un "zéro logique", (figure 3). Lorsqu'une impulsion n'arrive qu'a' l'une des entrées du circuit de non coincidence 1, par exemple l'impulsion f1, l'arrivée du flanc postérieur de l'impulsion d'horloge modifie l'état de la bascule 7 qui passe au "un logique".Etant donné que la sortie inversée de la bascule 8 présente également un signal correspondant à un "un logique", l'arrivée de l'impulsion d'horloge t a pour conséquence qu'à la sortie du circuit logique ET 11, est générée une impulsion qui, par l'intermédiaire du circuit OU 13, gagne la première sortie du circuit de non coïncidence 1 (figure 3). En réponse au flanc postérieur de cette même impulsion d'horloge, l'état de la bascule 7 est enregistré dans la bascule 8 et à la sortie inversée de cette dernière apparat un signal "logique zéro", qui inhibe la génération d'une impulsion à la sortie du circuit logique ET 11 sur la durée de l'impulsion d'horloge suivante. L'impulsion à l'entrée f1 est remplacée par une impulsion dont la durée est égale à celle d'une impulsion d'horloge.A l'arrivée d'une impulsion à l'entrée f2, une impulsion est générée sur la même sortie, d'une façon analogue, au moyen des bascules 9 et 10 et des circuits logiques 12 et 13. Après l'arrivée des dernières impulsions d'entrée fl et f2 et apres la passage de deux flancs postérieurs d'impulsions d'horloge, les bascules 7, 8, 9 et 10 reprennent les états représentés sur la figure 3.
Lorsque les impulsions f1 et f2 qui arrivent aux deux entrées du dispositif se chevauchent, il est indifférent, à cause du caractère synchrone du fonctionnement du circuit, que leurs flancs antérieurs coincident parfaitement ou au contraire soient phasés. En effet, il suffit qu'elles arrivent dans l'intervalle compris entre deux flancs postérieurs des impulsions dthor- loge. Dans ce cas, sur les sorties des bascules 7 et 9, apparaissent simultanément un signal qui est un "un logique" et, étant donné que les bascules 8 et 10 sont toujours dans l'état correspondant àun "zéro logique", il apparaît à la sortie du circuit 17 un "zéro logique" qui inhibe la génération d'un signal par les circuits 11 et 12 (figure 3). En conséquence, aucune impulsion n'arrive à la première sortie du circuit de non coïncidence 1. Dans ce cas, le signal "un logique" provenant de la sortie du circuit logique 15 est synchronisé sur les impulsions d'horloge t et sur la seconde sortie du circuit de non coïncidence 1, apparat le signal requis.
Claims (2)
1. Procédé pour additionner les impulsions de deux trains d'impulsions selon lequel les impulsions qui ne se chevauchent pas sont comptées, caractérisé en ce que les impulsions coïncidentes et les impulsions qui se chevauchent partiellement sont remplacées par une impulsion qui est comptée avec une pondération doublée.
2. Dispositif pour additionner les impulsions de deux trains d'impulsions qui comprend un circuit de non coïncidence à deux entrées, dont la sortie affectée aux impulsions qui ne se chevauchent pas, est connectée à l'entrée d'un compteur, caractérisé en ce que la sortie du circuit de non coïncidence (1) affectée aux impulsions que ne se chevauchent pas, est également reliée à la première entrée d'un circuit ET (3), à la seconde entrée duquel est connectée la sortie (4) du compteur (2) correspondant à sa position la plus basse et en ce que la sortie du circuit ET (3) est reliée à la première entrée d'un circuit OU-NON (5) dont la seconde entrée est connectée à la sortie affectée aux impulsions à pondération doublée du circuit de non coincidence (1), et dont la sortie est reliée à l'entrée de comptage de la section (6) du compteur (2) correspondant aux positions les plus élevées de celui-ci
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BG6051583A BG37512A1 (en) | 1983-04-12 | 1983-04-12 | Method and device for summing impulses of two series |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2544568A1 true FR2544568A1 (fr) | 1984-10-19 |
FR2544568B3 FR2544568B3 (fr) | 1985-07-19 |
Family
ID=3912038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8405711A Expired FR2544568B3 (fr) | 1983-04-12 | 1984-04-11 | Procede et dispositif pour additionner les impulsions composant deux trains d'impulsions |
Country Status (5)
Country | Link |
---|---|
BG (1) | BG37512A1 (fr) |
DD (1) | DD253933A3 (fr) |
DE (1) | DE3413521A1 (fr) |
FR (1) | FR2544568B3 (fr) |
HU (1) | HU193567B (fr) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1208529B (de) * | 1962-05-08 | 1966-01-05 | Siemens Ag | Anordnung zur Summen- oder Differenzbildung zweier Pulsreihen |
US3931531A (en) * | 1974-12-17 | 1976-01-06 | International Business Machines Corporation | Overlapped signal transition counter |
DE3114221C1 (de) * | 1981-04-08 | 1982-11-11 | Siemens AG, 1000 Berlin und 8000 München | Auswerteschaltung fuer einen digitalen Drehzahlgeber |
-
1983
- 1983-04-12 BG BG6051583A patent/BG37512A1/xx unknown
-
1984
- 1984-04-02 DD DD26178784A patent/DD253933A3/de unknown
- 1984-04-10 HU HU139084A patent/HU193567B/hu unknown
- 1984-04-10 DE DE19843413521 patent/DE3413521A1/de not_active Withdrawn
- 1984-04-11 FR FR8405711A patent/FR2544568B3/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2544568B3 (fr) | 1985-07-19 |
DD253933A3 (de) | 1988-02-10 |
BG37512A1 (en) | 1985-06-14 |
HUT34096A (en) | 1985-01-28 |
DE3413521A1 (de) | 1984-10-18 |
HU193567B (en) | 1987-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2701120A1 (fr) | Appareil de test de mémoire. | |
US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
JPH02168754A (ja) | クロックスキュー補正回路 | |
FR2598570A1 (fr) | Circuit retardateur numerique | |
FR2544568A1 (fr) | Procede et dispositif pour additionner les impulsions composant deux trains d'impulsions | |
US4035663A (en) | Two phase clock synchronizing method and apparatus | |
US5764083A (en) | Pipelined clock distribution for self resetting CMOS circuits | |
FR2610742A1 (fr) | Generateur de signaux de temps | |
FR2488420A1 (fr) | Dispositif d'obtention de l'histogramme des distances dans le temps entre des evenements successifs | |
EP0189744A1 (fr) | Diviseur de fréquences | |
US5012493A (en) | Phase difference-adjusting circuit | |
FR2495861A1 (fr) | Circuit diviseur electronique a facteur reglable | |
JP2923810B2 (ja) | Icテスターのタイミング発生回路 | |
SU813755A1 (ru) | Селектор серий импульсов по длитель-НОСТи | |
SU655087A1 (ru) | Адаптивное устройство дл селекции фазоманипулированных сигналов | |
SU909597A2 (ru) | Цифровой измеритель крут щего момента | |
EP0061366B1 (fr) | Dispositif de calcul du rapport de deux fréquences représentatives de deux grandeurs physiques | |
SU1522375A2 (ru) | Цифровой умножитель частоты следовани периодических импульсов | |
SU917355A1 (ru) | Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов | |
SU663068A1 (ru) | Цифровой умножитель частоты | |
SU440665A1 (ru) | Устройство контрол последовательности импульсов | |
SU1631711A1 (ru) | Селектор пар импульсов | |
SU978335A1 (ru) | Селектор импульсов по длительности | |
US3515999A (en) | Demodulator for a multivalent telegraphic signal | |
FR3107983B1 (fr) | Dispositif de surveillance d'un circuit digital |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |