FR2542921A1 - Procede de realisation d'une structure metallique de dimensions submicroniques - Google Patents
Procede de realisation d'une structure metallique de dimensions submicroniques Download PDFInfo
- Publication number
- FR2542921A1 FR2542921A1 FR8304481A FR8304481A FR2542921A1 FR 2542921 A1 FR2542921 A1 FR 2542921A1 FR 8304481 A FR8304481 A FR 8304481A FR 8304481 A FR8304481 A FR 8304481A FR 2542921 A1 FR2542921 A1 FR 2542921A1
- Authority
- FR
- France
- Prior art keywords
- mask
- metal
- producing
- opening
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 230000005669 field effect Effects 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052500 inorganic mineral Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000011707 mineral Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000007596 consolidation process Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 22
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 230000000873 masking effect Effects 0.000 description 23
- 239000011347 resin Substances 0.000 description 19
- 229920005989 resin Polymers 0.000 description 19
- 239000000758 substrate Substances 0.000 description 10
- 239000012212 insulator Substances 0.000 description 3
- 238000004873 anchoring Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000013528 metallic particle Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'INVENTION CONCERNE LA REALISATION D'UNE STRUCTURE SPATIALE METALLIQUE, DONT AU MOINS UNE DIMENSION EST INFERIEURE AU MICRON. LA STRUCTURE A UNE EMBASE 10, DE LARGEUR INFERIEURE AU MICRON, ET DE HAUTEUR FAIBLE ( 1 M). POUR EN DIMINUER LA RESISTANCE ELECTRIQUE, CETTE EMBASE 10 EST SURMONTEE D'UNE COUCHE METALLIQUE 11 EPAISSE ET DE PLUSIEURS MICRONS (3 A 5) DE LARGEUR. SELON LE PROCEDE, UNE OUVERTURE 9 DE LARGEUR SUBMICRONIQUE, DANS UN PREMIER MASQUE 2 PEU EPAIS, EST REMPLIE DE METAL: LA METALLISATION EST POUSSEE JUSQU'A OBTENIR UNE COUCHE METALLIQUE EPAISSE 11 SUR LA SURFACE LIBRE DU PREMIER MASQUE 2. UN SECOND MASQUE 12 DELIMITE LA PARTIE A CONSERVER DANS LA COUCHE METALLIQUE EPAISSE 11: CELLE-CI EST "DECOUPEE" PAR ATTAQUE PAR VOIE CHIMIQUE OU PHYSIQUE. AU COURS DE LA SUPPRESSION DES DEUX MASQUES 2, 12 LA PARTIE DU PREMIER MASQUE 2 COMPRISE ENTRE LA COUCHE METALLIQUE 11 ET LE SUPPORT 1 DE LA STRUCTURE PEUT ETRE CONSERVEE COMME CONSOLIDATION. DEUX PILIERS 16, AUX EXTREMITES DE LA STRUCTURE, LA STABILISENT. APPLICATION A LA REALISATION DE GRILLES SCHOTTKY SUBMICRONIQUES POUR TRANSISTORS A EFFET DE CHAMP HYPERFREQUENCES.
Description
PROCEDE DE REALISATION D'UNE STRUCTURE METALLIQUE
DE DIMENSIONS SUBMICRONIQUES
La présente invention concerne un procédé de réalisation de structures métalliques de dimensions submicroniques, mécaniquement solides et électriquement peu résistantes. Ce procédé s'applique en particulier aux électrodes de grilles submicroniques de transistors à effet de champ, notamment ceux qui fonctionnent en hyperfréquences. L'invention concerne également la structure obtenue par ce procédé.
DE DIMENSIONS SUBMICRONIQUES
La présente invention concerne un procédé de réalisation de structures métalliques de dimensions submicroniques, mécaniquement solides et électriquement peu résistantes. Ce procédé s'applique en particulier aux électrodes de grilles submicroniques de transistors à effet de champ, notamment ceux qui fonctionnent en hyperfréquences. L'invention concerne également la structure obtenue par ce procédé.
Les transistors à effet de champ hyperfréquences, sont actuellement de plus en plus utilisés dans les différents moyens de télécommunication par voie hertzienne, parce que l'encombrement des voies aériennes entraîne l'usage de fréquences de plus en plus élevées, auxquelles correspondent bien les transistors à effet de champ hyperfréquences. Mais il est nécessaire que les transistors à effet de champ utilisés soient à faible bruit. L'une des conditions du faible bruit pour les transistors à effet de champ est qu'il faut réaliser des grilles Schottky très fines, de largeur submicronique et de faible résistance électrique. Par largeur submicronique, il faut entendre que la trace de la métallisation de grille, entre les métallisations de source et de drain, est inférieure à 1 micron en largeur.
Jusqu'à présent, pour diminuer la résistance électrique d'une structure métallique fine à sa base, on lui donnait une certaine hauteur, de sorte que la section de cette structure soit suffisante pour abaisser la résistance électrique. Mais ces structures en forme de mur sont difficiles à réaliset: le remplissage par un métal d'un puits plus profond-que large, dans une couche de résine de masquage épaisse, se fait mal et l'entrée du puits est bouchée par le métal pulvérisé avant que le remplissage ne soit achevé.
Une solution consiste à réaliser une structure de section en forme de T fine à sa base, elle a néanmoins une section totale qui diminue la résistance électrique. La demande de brevet français N0 82 07752 de la
Demanderesse indique un procédé de réalisation d'une telle structure au moyen d'une double exposition dans une couche épaisse de résine. Une première exposition, de faible intensité définit en surface de la résine de masquage la branche horizontale du T. Une seconde exposition, plus pénétrante, définit la branche verticale du T sur toute l'épaisseur de la couche de résine. Après dissolution de la résine exposée, la trace en forme de T est remplie de métal. Ce procédé nécessite un contrôle rigoureux de la profondeur de pénétration du rayonnement lumineux ou corpusculaire dans l'unique couche de résine.
Demanderesse indique un procédé de réalisation d'une telle structure au moyen d'une double exposition dans une couche épaisse de résine. Une première exposition, de faible intensité définit en surface de la résine de masquage la branche horizontale du T. Une seconde exposition, plus pénétrante, définit la branche verticale du T sur toute l'épaisseur de la couche de résine. Après dissolution de la résine exposée, la trace en forme de T est remplie de métal. Ce procédé nécessite un contrôle rigoureux de la profondeur de pénétration du rayonnement lumineux ou corpusculaire dans l'unique couche de résine.
Le procédé selon l'invention est différent en ce sens qu'il utilise une couche fine de masquage, dans laquelle est pratiquée une ouverture fine
pour la branche verticale du T -. Cette ouverture est remplie de métal, qui se dépose facilement puisque la profondeur de- l'ouverture n'est pas très élevée par rapport à sa largeur, la couche de masquage étant fine. Le métal se dépose également et simultanément sur la surface libre de la couche de masquage et il est donc possible de réaliser sur cette surface libre une métallisation épaisse. Un second masquage, déposé sur la couche métallique, permet d'attaquer celle-ci et de n'en conserver que la partie formant la branche horizontale duT, à l'aplomb de la première ouverture dans la première couche de masquage.Après élimination totale ou partielle de la première couche de masquage, il demeure une structure métallique dont la section est en T, fine à sa base et électriquement peu résistante.
pour la branche verticale du T -. Cette ouverture est remplie de métal, qui se dépose facilement puisque la profondeur de- l'ouverture n'est pas très élevée par rapport à sa largeur, la couche de masquage étant fine. Le métal se dépose également et simultanément sur la surface libre de la couche de masquage et il est donc possible de réaliser sur cette surface libre une métallisation épaisse. Un second masquage, déposé sur la couche métallique, permet d'attaquer celle-ci et de n'en conserver que la partie formant la branche horizontale duT, à l'aplomb de la première ouverture dans la première couche de masquage.Après élimination totale ou partielle de la première couche de masquage, il demeure une structure métallique dont la section est en T, fine à sa base et électriquement peu résistante.
De façon plus précise, l'invention concerne un procédé de réalisation d'une structure métallique de dimensions submicroniques et électriquement peu résistante, caractérisé en ce qu'il comporte les étapes suivantes:
- dépôt, sur le support de la structure, d'un premier masque définissant une ouverture de largeur submicronique,
- dépôt de métal dans l'ouverture pour former l'embase de la structure, et sur la surface libre du premier masque pour former une couche métallique épaisse,
- dépôt, sur la surface libre de la couche métallique, d'un second masque, à l'aplomb de l'ouverture dans le premier masque, ce second masque définissant la partie de la couche métallique à conserver,
- attaque de la couche métallique, sur toute son épaisseur, autour du second masque,
-attaque du second masque, en totalité, et du premier masque, au moins sa partie extérieure à la projection de la structure sur le support.
- dépôt, sur le support de la structure, d'un premier masque définissant une ouverture de largeur submicronique,
- dépôt de métal dans l'ouverture pour former l'embase de la structure, et sur la surface libre du premier masque pour former une couche métallique épaisse,
- dépôt, sur la surface libre de la couche métallique, d'un second masque, à l'aplomb de l'ouverture dans le premier masque, ce second masque définissant la partie de la couche métallique à conserver,
- attaque de la couche métallique, sur toute son épaisseur, autour du second masque,
-attaque du second masque, en totalité, et du premier masque, au moins sa partie extérieure à la projection de la structure sur le support.
L'invention sera mieux comprise par la description d'un exemple de réalisation, celle-ci s'appuyant sur les figures jointes en annexe qui représentent:
- figure 1: procédé de réalisation d'une structure fine métallique par une méthode classique,
- figure 2: procédé de réalisation d'une structure fine métallique par la méthode d'inclinaisons successives,
- figure 3 à 7: principales étapes du procédé de réalisation selon l'invention,
- figure 8: vue en coupe d'une structure métallique selon l'invention, consolidée par isolants,
- figure 9: trace de la structure métallique selon l'invention, vue en plan, au niveau de la surface supérieure d'un transistor à effet de champ,
- figure 10 : vue dans l'espace de la grille d'un transistor à effet de champ hyperfréquences selon l'invention.
- figure 1: procédé de réalisation d'une structure fine métallique par une méthode classique,
- figure 2: procédé de réalisation d'une structure fine métallique par la méthode d'inclinaisons successives,
- figure 3 à 7: principales étapes du procédé de réalisation selon l'invention,
- figure 8: vue en coupe d'une structure métallique selon l'invention, consolidée par isolants,
- figure 9: trace de la structure métallique selon l'invention, vue en plan, au niveau de la surface supérieure d'un transistor à effet de champ,
- figure 10 : vue dans l'espace de la grille d'un transistor à effet de champ hyperfréquences selon l'invention.
Le procédé selon l'invention concerne de façon générale des structures ayant une base fine, de dimensions inférieures à 1 micron de largeur, mais étant néanmoins peu résistantes électriquement, en raison d'une section importante rapportée au-dessus de la- base, ce qui diminue la résistance au passage du courant. Néanmoins, de façon à être plus précise, l'invention sera décrite en s'appuyant sur l'exemple de la réalisation d'une grille de transistor à effet de champ hyperfréquences, de - type Schottky, sans pour autant que cet exemple ne limite en quoi que se soit la portée de l'invention.
La figure 1 représente les étapes de réalisation d'une structure fine dans un cas classique connu, cette structure ayant de l'ordre de 1 micron de largeur et de 1 micron de hauteur.
Sur un substrat 1, qui est dans le cas d'exemple choisi la face supérieure de la pastille d'un transistor à effet de champ, est déposée une couche de masquage 2. Cette couche de masquage peut être une résine sensible à un rayonnement électromagnétique ou corpusculaire; elle peut être également une couche de silice ou de niture de silicium par exemple.
Dans cette couche de masquage 2 est gravée une ouverture 3 de largeur égale à la largeur de la structure métallique que l'on veut réaliser, puis une pulvérisation métallique remplit l'ouverture 3, pour former la structure 4.
Au cours de la pulvérisation, du métal se dépose en 5 à la surface libre de la couche de masquage 2, qui tend peu à peu à boucher l'entrée de l'ouverture 3, puisque cette ouverture a 1 micron au moins de large. L'opération suivante consiste à dissoudre la couche de masquage ou à l'attaquer si c'est une couche isolante: au cours de cette opération la pellicule de métal qui s'est déposée en 5 s'en va et il reste une structure 4, telle qu'elle est représentée sur la partie droite de la figure 1, à l'issue des opérations. Pour obtenir une telle structure, il est nécessaire que les bords de l'ouverture soient droits ou évasant vers le fond, et de toute façon, la structure a une épaisseur métallique bien inférieure à l'épaisseur du masque de résine.Pour une largeur à la base de l'ordre de 0,2 micron par exemple, il est difficile de dépasser une hauteur de la structure qui soit de beaucoup supérieure à 0,4 -
0,5 micron, dans une couche de résine de 1 micron.
0,5 micron, dans une couche de résine de 1 micron.
Une telle structure métallique, si elle est utilisée comme métallisation de grille d'un transistor à effet de champ, est sans doute étroite mais néanmoins très résistante électriquement. Le procédé d'inclinaisons successives du substrat qui est décrit en figure 2 permet de pallier à cet inconvénient de la résistance électrique, mais comme on le verra plus loin, il donne des structures très fragiles.
En figure 2 le substrat 1 représente comme précédemment la face supérieure de la pastille d'un transistor ou d'un circuit intégré à effet de champ. Sur cette surface supérieure est déposée une couche de masquage 2, dans laquelle est pratiquée une ouverture 6 bien plus large que la largeur désirée pour la structure métallique à réaliser 7. Cette structure 7 fine à sa base et haute, est obtenue par projection latérale du métal, avec rotation du substrat 1 par rapport à l'axe des faisceaux de particules métalliques représentés en 8. Ce procédé s'apparente donc à un procédé d'ombres portées, et la structure métallique 7 se construit peu à peu au cours de la métallisation le long d'un mur de l'ouverture 6 dans la couche de masquage 2. Cette méthode a donné des grilles de 0,2 micron de largeur et 0,8 micron de hauteur. Cependant, étant donné qu'une telle structure se présente comme un ruban de très petites dimensions, elle est essentiellement très fragile.
Ces méthodes de fabrication, qui ont l'avantage d'être simples, ont cependant l'inconvénient de fournir des grilles de transistor à effet de champ relativement résistantes au passage du courant, et fragiles s'il s'agit des grilles en forme de ruban représentées en figure 2. Le procédé décrit par la Demanderesse dans la demande de brevet citée plus haut apporte une solution élégante aux problèmes de la finesse de la grille à sa base en contact avec le matériau de transistor et à l'abaissement de sa résistance électrique. Néanmoins, ce procédé nécessite rernploi- de résine sensible aux électrons ou aux ultraviolets et, dans chaque cas, nécessite un contrôle rigoureux de l'intensité d'exposition des résines de façon à ne pénétrer que partiellement ou pénétrer totalement sur toute l'épaisseur de résine.Le procédé selon la présente invention permet de réaliser des structures fines à leur base et peu résistantes électriquement avec des moyens conventionnels et simples à mettre en oeuvre. Il est décrit dans les figures suivantes, 3 à 7.
Au cours de la première étape du procédé, représenté en figure 3, une couche de masquage 2 est étendue sur la surface supérieure du substrat 1, qui dans le cas de l'exemple choisi constitue la surface supérieure de la pastille du transistor à effet de champ en cours de fabrication. La couche de masquage 2 peut être composée soit d'une résine organique, soit d'isolants dans le genre de la silice ou du nitrure de silicium: ce second cas sera vu ultérieurement. Dans la couche de masquage 2, et à l'emplacement approprié pour constituer la grille d'un transistor à effet de champ, est pratiquée une ouverture 9 : cette ouverture est aussi petite que 0,2 micron de largeur, et l'épaisseur de la couche, c'est-à-dire la hauteur de l'ouverture, est de l'ordre de 0,3 à 1 micron.
La seconde étape, en figure 4, consiste à réaliser une métallisation généralisée, tout au moins dans la région où doit être réalisée la structure.
L'ouverture 9 n'étant pas très profonde par rapport à sa largeur, elle est aisément remplie de métal qui constitue en 10 le pied de la structure métallique. Cependant, au cours de cette opération de métallisation une couche Il se dépose sur la surface supérieure de la couche de masquage 2.
Cette métallisation est poursuivie suffisamment longtemps pour qu'une épaisseur relativement épaisse de métal s'accumule dans la couche 11, cette épaisseur étant de l'ordre de 0,5 micron. Le ou les métaux utilisés pour pratiquer cette métallisation dépendent de la nature de la structure que l'on veut réaliser. L'or est un métal fréquemment utilisé en microélectronique, mais si la structure est destinée à constituer la grille Schottky d'un transistor à effet de champ, l'opération de métallisation aura lieu en deux fois. Dans un premier temps, seront pulvérisés pour former le pied 10 de la structure des métaux formant un contact de type Schottky, puis dans un deuxième temps sera procédé l'épaississement de la métallisation, notamment avec la couche 11 épaisse, au moyen d'or qui est le métal le plus utilisé pour la métallisation épaisse.
La figure 5 représente la troisième étape de réalisation d'une structure selon l'invention. Par dessus la couche métallique 11 est déposée, de façon générale, une couche de résine. Celle-ci est ensuite exposée au moyen d'un masque de façon à définir la partie 12 de cette couche de résine qui correspond à la branche horizontale de la structure en T à réaliser. Après repérage, masquage et exposition de la résine, celle-ci est dissoute et il ne reste donc, sur la surface supérieure de la couche métallique 11, qu'un plot de résine 12, parfaitement positionné et délimité.
Dans une étape suivante, en figure 6, la couche métallique il est attaquée par tous moyens connus d'usinage ionique, gravure chimique ou gravure ionique réactive. La couche métallique 11 est ainsi découpée selon le profil projeté de la couche de résine 12 tandis que la couche de masquage 2, légèrement attaquée, sert de couche protectrice du substrat, c'est-à-dire du transistor, contre un usinage excessif.
Il ne reste plus, en figure 7, qu'à dissoudre les deux couches 2 et 12 de masquage pour isoler et mettre en évidence une structure métallique, dont la base est fine, et dont la résistance électrique est fortement abaissée par la présence d'un tablier métallique horizontal 11. La dissolution des deux couches de résine 2 et 12 se fait par solvant sans utilisation d'ultra-sons. La grille de transistor à effet de champ obtenue a un pied 10 dont la largeur peut être aussi faible que 0,2 micron, tandis que le tablier, ou partie horizontale du T, a 0,5 micron d'épaisseur et une largeur de 3 microns.
Par comparaison avec les grilles obtenues par la méthode des inclinaisons successives du substrat, qui ont donné des grilles de 0,2 x 0,8 micron, le rapport de la section est de l'ordre de 10. Ce rapport peut être encore supérieur en augmentant l'épaisseur de métal et la largeur du tablier 11.
La figure 8 représente une variante du procédé de réalisation de structure fine. Selon cette variante, la première couche de masquage n'est plus, comme cela vient d'être exposé, une couche de résine organique, mais une couche 13 d'un isolant minéral tel que la silice SiO2 ou le nitrure de silicium Si3N4. L'enchaînement des opérations est dans ce cas le même que celui qui a été exposé ci-dessus, mais il est toujours possible en limitant l'attaque de la couche d'isolant minéral 13 d'en conserver une partie, à l'intérieur du périmètre de projection de la structure en forme de T. Ainsi, cette couche d'isolant minéral 13 sur laquelle a été déposée la couche métallique 11 constitue un support et consolide la structure métallique.
L'ensemble des figures précédentes, et notamment de 3 à 8, représente une vue en coupe d'une grille de transistor à effet de champ dont l'embase 10 est fine. La figure 9 permet de se faire une autre idée de la forme de cette structure, en représentant la trace de la grille métallique, selon l'invention, sur la surface supérieure de la pastille d'un transistor à effet de champ.
Soit 14 la métallisation de source d'un transistor à effet de champ et 15 la métallisation de drain de ce transistor. Ces métallisations 14 et 15 sont déposées à la surface du matériau semiconducteur. On appelle canal la région située entre source et drain, et par définition la longueur du canal L, est égale à la distance qui sépare les régions de source et de drain, tandis que la largeur du canall est égale à la #largeur des métallisations d'électrodes 14 et 15. Ainsi, la longueur L du canal sur lequel agit la grille correspond à l'épaisseur de la métallisation de grille. Cette épaisseur est définie par la largeur de l'embase 10 qui a été réalisée au cours des opérations précédentes. Pour éviter que la grille ainsi constituée ne soit fragile, et ne bascule sur son embase fine, la métallisation de grille est prolongée au-delà de la région du canal dans le transistor, et elle se termine par deux métallisations 16, qui sont préférentiellement à angle droit avec l'embase 10. Ainsi, au cours de la croissance de la structure métallique, lorsque l'embase 10 croît de 0,5 ou 1 micron d'épaisseur par exemple , les deux parties 16 croissent également de 0,5 ou 1 micron d'épaisseur et le tablier 11 recouvre ensuite la totalité de ces trois pièces, pour former une grille monolithique. Ce tablier n'est pas représenté sur la figure 9 puisqu'il est en dehors du plan de la surface supérieure du transistor mais il est mis en évidence par la figure 10.
Sur cette dernière figure, les épaisseurs relatives ont été considérablement aménagées en vue de faciliter la lecture du dessin. Il en ressort néanmoins que les métallisations de source et de drain 14 et 15 étant déposées à la surface d'un transistor à effet de champ, une grille fine est réalisée ensuite: cette grille comporte un mur fin 10 placé entre les électrodes de source et de drain, et un tablier 1 1 épais, en vue d'abaisser la résistance électrique, tandis que deux contreforts 16 aux deux extrémités de la structure la consolident et l'empêchent de basculer.
Dans le cas de la figure 6, le transistor est planar et les métallisations de source, de grille et de drain se trouvent sur un même plan. En fait, il entre dans le domaine de l'invention que le transistor comporte une mésa et dans ce cas la structure métallique de grille reste tout à fait valable; du fait qu'elle est réalisée plus longue que le canal du transistor à effet de champ, les parties qui sont extérieures à ce canal peuvent descendre sur les flancs du mésa pour retrouver le niveau inférieur du substrat du transistor à effet de champ.
L'invention a été exposée en s'appuyant sur le cas d'une grille de transistor à effet de champ Schottky, mais elle peut s'appliquer à d'autres cas également. Par exemple, une grille de dimensions de base submicronique peut franchir le contact de drain ou de source au moyen d'un pont. Le pont était soutenu initialement par le premier masque 2 et si les dimensions du transistor à effet de champ le permettent, ce qui est le cas dans le domaine des hyperfréquences, ce pont métallique est suffisamment petit pour que la résistance métallique du métal lui permette de se soutenir seul à la surface d'un transistor ou d'un circuit intégré ultra-rapide, après dissolution du premier masque.
Ce même procédé peut également permettre de réaliser des lignes d'interconnexions, dont le contact est réduit au minimum avec un substrat isolant, pour réduire les capacités parasites qui se forment entre des bandes métalliques et un matériau isolant, en hyperfréquences. Pour augmenter la solidité de ces lignes d'interconnexions, des points d'encrage peuvent être réalisés le long de ces lignes. Ainsi, la surface de contact entre la ligne métallique et le substrat isolant reste inférieure à celle des lignes classiques. Les points d'encrage peuvent y être supprimés si les lignes d'interconnexions sont réalisées à partir d'un premier masque 2 en silice ou nitrure de silicium, maintenu au cours de la dernière opération d'élimination des masques, ce qui consolide les lignes d'interconnexions sur toute leur longueur. Le procédé de réalisation d'une structure métallique fine mais électriquement peu résistante s'applique à toutes les pièces métalliques qui, dans le domaine des hyperfréquences, doivent laisser passer le courant facilement sans pour autant créer de phénomène de couplage capacitif entre un métal et un matériau isolant ou semi-isolant.
L'invention est précisée par les revendications suivantes.
Claims (8)
1. Procédé de réalisation d'une structure métallique de dimensions submicroniques et électriquement peu résistante, caractérisé en ce qu'il comporte les étapes suivantes:
- dépôt, sur le support (1) de la structure, drun premier masque (2) définissant une ouverture (9) de largeur submicronique,
- dépôt de métal dans l'ouverture (9) pour former l'embase (10) de la structure, et sur la surface libre du premier masque (2) pour former une couche métallique épaisse (11),
- dépôt, sur la surface libre de la couche métallique (11) d'un second masque (12), à l'aplomb de l'ouverture (9) dans le premier masque (2), ce second masque définissant la partie de la couche métallique (11) à conserver,
- attaque de la couche métallique (11), sur toute son épaisseur, autour du second masque (12),
- attaque du second masque (12) en totalité, et du premier masque (2), au moins sa partie extérieure à la projection de la structure (11) sur le support (1).
2 Procédé de réalisation d'une structure métallique selon la revendication 1, caractérisé en ce que, le premier masque (2) étant en matériau isolant minéral, silice ou nitrure de silicium, la partie de ce masque située entre la couche métallique épaisse (11) et le support (1) est conservée, comme consolidation mécanique de l'embase fine (10) de la structure.
3. Procédé de réalisation d'une structure métallique selon la revendication 1, caractérisé en ce que la couche métallique (11) a une épaisseur supérieure à l'épaisseur du premier masque (2) dans lequel est pratiquée une ouverture submicronique (9).
4. Procédé de réalisation d'une structure métallique selon la revendication 1, caractérisé en ce que, la structure ayant une coupe transversale en forme deT composée d'une embase submicronique (10) et d'une couche épaisse (11), l'ouverture (9) dans le premier masque (2) a, en coupe longitudinale, une forme élargie à ses deux extrémités, lesdites extrémités (16) constituant, après remplissage par un métal, des contreforts de consolidation de la couche métallique épaisse (11).
5. Procédé de réalisation d'une structure métallique selon la revendication 1, caractérisé en ce que, le métal déposé dans l'ouverture (9) du premier masque (2) est un métal à contact de type ohmique.
6. Procédé de réalisation d'une structure métallique selon la revendication 1, caractérisé en ce que le métal déposé dans rouverture (9) du premier masque (2) est un métal à contact de type Schottky.
7. Procédé de réalisation d'une structure métallique selon la revendication 1, caractérisé en ce que le métal constituant la couche métallique épaisse (Il), est un métal bon conducteur de l'électricité, tel que l'or pur ou en alliage.
8. Procédé de réalisation d'une structure métallique selon la revendication 1, caractérisé en ce qu'il est mis en oeuvre pour la réalisation de grilles submicroniques de transistors à effet de champ hyperfréquences.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8304481A FR2542921A1 (fr) | 1983-03-18 | 1983-03-18 | Procede de realisation d'une structure metallique de dimensions submicroniques |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8304481A FR2542921A1 (fr) | 1983-03-18 | 1983-03-18 | Procede de realisation d'une structure metallique de dimensions submicroniques |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2542921A1 true FR2542921A1 (fr) | 1984-09-21 |
Family
ID=9287011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8304481A Pending FR2542921A1 (fr) | 1983-03-18 | 1983-03-18 | Procede de realisation d'une structure metallique de dimensions submicroniques |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2542921A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031828A2 (fr) * | 2003-09-26 | 2005-04-07 | Intel Corporation | Structure de nervure en t a faible resistance |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4201997A (en) * | 1978-04-21 | 1980-05-06 | Texas Instruments Incorporated | MESFET semiconductor device and method of making |
| US4213840A (en) * | 1978-11-13 | 1980-07-22 | Avantek, Inc. | Low-resistance, fine-line semiconductor device and the method for its manufacture |
-
1983
- 1983-03-18 FR FR8304481A patent/FR2542921A1/fr active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4201997A (en) * | 1978-04-21 | 1980-05-06 | Texas Instruments Incorporated | MESFET semiconductor device and method of making |
| US4213840A (en) * | 1978-11-13 | 1980-07-22 | Avantek, Inc. | Low-resistance, fine-line semiconductor device and the method for its manufacture |
Non-Patent Citations (1)
| Title |
|---|
| JOURNAL OF PHYSICS E. SCIENTIFIC INSTRUMENTS, vol. 15, no. 10, octobre 1982, page 1126, Dorking, GB * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031828A2 (fr) * | 2003-09-26 | 2005-04-07 | Intel Corporation | Structure de nervure en t a faible resistance |
| WO2005031828A3 (fr) * | 2003-09-26 | 2005-05-26 | Intel Corp | Structure de nervure en t a faible resistance |
| US7319076B2 (en) | 2003-09-26 | 2008-01-15 | Intel Corporation | Low resistance T-shaped ridge structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0223780B1 (fr) | Procede de fabrication de transistors mos a electrodes de siliciure metallique | |
| FR2884052A1 (fr) | Transistor imos | |
| FR2530867A1 (fr) | Dispositifs mos a barriere de schottky et leur procede de fabrication | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| EP0135401B1 (fr) | Procédé de fabrication de composants semi-conducteurs isolés dans une plaquette semi-conductrice | |
| EP0372644B1 (fr) | Procédé de réalisation d'un circuit intégré incluant des étapes pour réaliser des interconnexions entre des motifs réalisés à des niveaux différents | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2625037A1 (fr) | Procede de fabrication d'un circuit integre a base de silicium | |
| FR2542921A1 (fr) | Procede de realisation d'une structure metallique de dimensions submicroniques | |
| EP0466527A2 (fr) | Procédé de réalisation d'une grille de transistor | |
| EP3483890B1 (fr) | Point mémoire à matériau à changement de phase | |
| EP0209419B1 (fr) | Procédé de réalisation d'au moins deux métallisations d'un composant semi-conducteur, recouvertes d'une couche de diélectrique, et composant obtenu par ce diélectrique | |
| FR2734403A1 (fr) | Isolement plan dans des circuits integres | |
| EP0146430B1 (fr) | Transistor à effet de champ à tension de seuil réglable, et circuit intégré comportant ce type de transistors | |
| EP0197838B1 (fr) | Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée | |
| FR2526584A1 (fr) | Procede de realisation d'une structure metallique de forme complexe pour semi-conducteurs et circuits integres | |
| FR2566180A1 (fr) | Procede pour la formation d'un isolateur sur une couche mise en configuration | |
| FR2525011A1 (fr) | Memoire de lecture programmable et son procede de fabrication | |
| FR3055469A1 (fr) | Transistor a effet de champ a grille entourante | |
| EP0060761B1 (fr) | Transistor bipolaire latéral sur isolant et son procédé de fabrication | |
| EP0038248A1 (fr) | Transistor à effet de champ à jonction de puissance à fonctionnement vertical, et procédé de fabrication | |
| EP3086374B1 (fr) | Procédé de réalisation d'un dispositif à effet de champ amélioré | |
| FR2764119A1 (fr) | Transistor bipolaire a grille isolee et procede pour sa fabrication | |
| FR3055470A1 (fr) | Transistor a effet de champ a grille entourante | |
| EP0664567A1 (fr) | Transistor de puissance microondes à double creusement, et son procédé de fabrication |