FR2533780A1

FR2533780A1 - ACTIVE OUTPUT DISABLED CIRCUIT

Info

Publication number: FR2533780A1
Application number: FR8315246A
Authority: FR
Inventors: Sing Y Wong
Original assignee: Monolithic Memories Inc
Current assignee: Monolithic Memories Inc
Priority date: 1982-09-28
Filing date: 1983-09-26
Publication date: 1984-03-30
Also published as: DE3335133C2; NL193012C; GB2128432A; JPS5980022A; GB8321748D0; DE3335133A1; NL8302933A; NL193012B; GB2128432B; FR2533780B1

Abstract

CE CIRCUIT SEPARATEUR-AMPLIFICATEUR DE SORTIE A TROIS ETATS COMPORTE UNE BORNE D'ENTREE DE DONNEES 51 QUI COMMANDE L'ETAT CONDUCTEUR OU NON CONDUCTEUR D'UN TRANSISTOR 60 DE FOURNITURE DE COURANT ET D'UN TRANSISTOR 63 D'ABSORPTION DE COURANT CONNECTES A UNE BORNE DE SORTIE 58 ET UNE BORNE D'ENTREE 150 DE MISE HORS FONCTION QUI EST CONNECTEE PAR L'INTERMEDIAIRE D'UN ETAGE SEPARATEUR 151 A DEUX TRANSISTORS DE COMMANDE 65, 67 MONTES EN PARALLELE RACCORDES RESPECTIVEMENT AU CIRCUIT DE BASE DU TRANSISTOR 60 DE FOURNITURE DE COURANT ET AU CIRCUIT DE BASE DU TRANSISTOR 63 D'ABSORPTION DE COURANT POUR METTRE CES DEUX TRANSISTORS A L'ETAT NON CONDUCTEUR AVEC UN RETARD DE PROPAGATION EXTREMEMENT COURT (ENVIRON 10NS) APRES RECEPTION D'UN SIGNAL DE MISE HORS FONCTION.THIS THREE-STATE OUTPUT SEPARATOR-AMPLIFIER CIRCUIT INCLUDES A DATA INPUT TERMINAL 51 WHICH CONTROLS THE CONDUCTIVE OR NON-CONDUCTIVE STATE OF A CURRENT SUPPLY TRANSISTOR 60 AND OF A CURRENT ABSORPTION TRANSISTOR 63 CONNECTED TO AN OUTPUT TERMINAL 58 AND AN INPUT TERMINAL 150 OFF WHICH IS CONNECTED THROUGH A SEPARATOR STAGE 151 TO TWO CONTROL TRANSISTORS 65, 67 MOUNTED IN PARALLEL CONNECTED RESPECTIVELY TO THE BASE CIRCUIT OF THE TRANSISTOR 60 OF SUPPLY OF CURRENT AND TO THE BASIC CIRCUIT OF THE CURRENT ABSORBING TRANSISTOR 63 TO PUT THESE TWO TRANSISTORS IN THE NON-CONDUCTIVE STATE WITH AN EXTREMELY SHORT PROPAGATION DELAY (APPROXIMATELY 10NS) AFTER RECEIVING A DISABLED SIGNAL.

Description

La présente invention se rapporte à des circuits élec-The present invention relates to electric circuits

triques et plus particulièrement à des circuits de sortie triques and more specifically to output circuits

qui sont particulièrement utiles dans les dispositifs à cir- which are particularly useful in circling devices

cuits intégrés.integrated cooked.

Les circuits de sortie conçus pour être utilisés dans Output circuits designed for use in

les circuits intégrés sont bien connus dans la technique an- integrated circuits are well known in the art an-

térieure De tels circuits reçoivent typiquement des signaux such circuits typically receive signals

d'entrée de faible intensité et amplifient ces signaux d'en- input signals and amplify these input signals

trée en des signaux de sortie d'intensité relativement éle- input of relatively high intensity output signals

vée, séparés des signaux d'entrée De tels circuits sont ca- separate from the input signals Such circuits are

pables d'absorber ou de fournir une quantité relativement im- able to absorb or supply a relatively large amount

portante de courant Typiquement, de tels circuits de sortie current carrying Typically, such output circuits

reçoivent des signaux d'entrée qui varient entre approxima- receive input signals that vary between approxima-

tivement zéro volt (un signal logique 0 ou de "bas" niveau) et approximativement trois volts (un signal logique 1 ou de "haut" niveau) L'intensité du courant appliqué en entrée à un étage de sortie lorsqu'un signal d'entrée logique 1 est reçu est typiquement de l'ordre de 0,5 milliampères Le circuit de sortie assure la séparation ou isolement de ces zero volt (a logic 0 or "low" level signal) and approximately three volts (a logic 1 or "high" level signal) The intensity of the current applied as input to an output stage when a signal logic input 1 is received is typically around 0.5 milliamps The output circuit ensures the separation or isolation of these

signaux d'entrée et fournit des signaux de sortie correspon- input signals and provides corresponding output signals

dant à approximativement zéro volt (zéro logique) et à ap- at approximately zero volts (logic zero) and ap-

proximativement 5 volts (un logique) De tels circuits de approximately 5 volts (a logic) Such circuits

sortie sont capables d'a'zsorber approximativement 100 milli- output are capable of absorbing approximately 100 milli-

ampères (signal de sortie zéro logique) fournis par des cir- amperes (logic zero output signal) supplied by circuits

cuits externes et de fournir approximativement 50 milli- cooked externally and provide approximately 50 milli-

ampères (signal de sortie un logique)à des circuits externes. amps (logic output signal) to external circuits.

Naturellement, on peut construire de tels circuits de sortie Naturally, such output circuits can be constructed

qui sont capables de recevoir des intensités de signal d'en- which are capable of receiving signal intensities

trée supérieures ou inférieures et qui sont capables d'absor- very higher or lower and which are capable of absorbing

ber ou de fournir des intensités de sortie supérieures ou inférieures. En dehors du fait qu'ils sont capables de fournir et d'absorber du courant, de nombreux circuits de sortie sont conçus de façon à être des circuits de sortie dits "à trois ber or provide higher or lower output intensities. Apart from the fact that they are capable of supplying and absorbing current, many output circuits are designed so as to be so-called "three-way output circuits".

états", auquel cas ils sont capables soit de fournir du cou- states ", in which case they are capable of either providing

rant,soit d'absorber du courant,soit de présenter une forte impédance sur leur borne de sortie De tels circuits à trois rant, either to absorb current, or to present a strong impedance on their output terminal Such circuits with three

états sont très utiles en ce sens qu'ils permettent de con- states are very useful in that they allow you to con-

necter un grand nombre de circuits de sortie en parallèle à un bus commun, un seul des multiples circuits de sortie étant mis en fonction à un moment donné quelconque Les étages de sortie mis hors fonction présentent une forte impédance et ils n'ont, par conséquent, pratiquement aucun effet sur le Connect a large number of output circuits in parallel to a common bus, only one of the multiple output circuits being activated at any given time. The output stages deactivated have a high impedance and therefore have no , practically no effect on the

bus commun.common bus.

On a représenté un tel circuit de sortie à trois états We have shown such a three-state output circuit

sur le schéma de circuit de la Fig 1 Lorsqu'un signal d'en- on the circuit diagram in Fig 1 When an input signal

trée un logique est appliqué à la borne de MISE EN FONCTION DE LA SORTIE ( O E) 24, l'inverseur 25 produit un signal de sortie logique zéro qui est appliqué à l'émetteur 13 b d'un very logic is applied to the OUTPUT OPERATION terminal (O E) 24, the inverter 25 produces a zero logic output signal which is applied to the transmitter 13b of a

transistor NPN 12 et à la cathode d'une diode 21 Un zéro lo- NPN transistor 12 and at the cathode of a diode 21 A zero lo-

gique étant appliqué à l'émetteur 13 b du transistor 12, le transistor 12 passe à l'état conducteur appliquant ainsi un being applied to the emitter 13b of the transistor 12, the transistor 12 goes into the conducting state thus applying a

zéro logique à la base d'un transistor NPN 20,ce qui pro- logic zero at the base of an NPN 20 transistor, which pro-

voque le passage du transistor 20 à l'état non conducteur. evokes the passage of the transistor 20 to the non-conducting state.

Le transistor 20 étant non conducteur, le courant de base The transistor 20 being non-conductive, the base current

d'un transistor NPN 26 est abaissé vers un niveau zéro lo- of an NPN transistor 26 is lowered to a zero level lo-

gique par une résistance 23 connectée entre la base du tran- a resistor 23 connected between the base of the tran

sistor 26 et la masse Ainsi, le transistor NPN 26 passe à l'état non conducteur déconnectant la borne de sortie 27 de la masse -En même temps, un zéro logique étant appliqué à la cathode de la diode 21, la diode 21 est polarisée dans le sistor 26 and the ground Thus, the NPN transistor 26 passes to the nonconductive state disconnecting the output terminal 27 from the ground -At the same time, a logic zero being applied to the cathode of the diode 21, the diode 21 is polarized in the

sens direct et le courant s'écoule à partir de la borne d'a- direct direction and current flows from terminal a-

limentation positive 16 à travers la résistance 15 et la diode 21 Ainsi, le courant de base d'un transistor NPN 18 est abaissé vers un zéro logique, ce qui provoque le passage du transistor 18 à l'état non conducteur et l'application d'un signal zéro logique à la base d'un transistor NPN 19, ce qui provoque le passage du transistor 19 à l'état non conducteur Les transistors i 8 et 19 étant non conducteurs, positive supply 16 through the resistor 15 and the diode 21 Thus, the base current of an NPN transistor 18 is lowered to a logic zero, which causes the transition of the transistor 18 to the nonconductive state and the application of a logic zero signal at the base of an NPN transistor 19, which causes the transistor 19 to go into the non-conducting state The transistors i 8 and 19 being non-conducting,

la borne de sortie 27 est utilement déconnectée de la ten- the output terminal 27 is usefully disconnected from the voltage

sion d'alimentation positive VCC connectée à la borne 16. VCC positive power supply connected to terminal 16.

Ainsi, lorsqu'un signal de MISE EN FONCTION DE LA SORTIE à Thus, when an OUTPUT START signal at

l'état un logique est reçula borne de sortie est déconnec- the state a logic is received the output terminal is disconnected

tée de la masse et de la tension d'alimentation positive VCC et le circuit de sortie séparateur-amplificateur 10 de la earth and positive supply voltage VCC and the separator-amplifier output circuit 10 of the

Fig 1 présente une forte impédance sur la borne de sortie. Fig 1 shows a high impedance on the output terminal.

27. Inversement, lorsqu'un signal de MISE EN FONCTION DE LA SORTIE à l'état logique zéro est appliqué à la borne 24, 27. Conversely, when an OUTPUT ON signal at logic zero is applied to terminal 24,

l'inverseur 25 produit un signal un logique sur son conduc- the inverter 25 produces a logic signal on its conduc-

teur de sortie, de sorte que la jonction base-émetteur 1 3 b output tor, so that the base-emitter junction 1 3 b

du transistor 12 est inversement polarisée De la même ma- of transistor 12 is inversely polarized In the same way

nière, le signal de sortie logique un de l'inverseur 25 a pour effet que la diode 21 est inversement polarisée Dans Finally, the logic output signal one from the inverter 25 has the effect that the diode 21 is inversely polarized.

ce cas, le circuit de sortie 10 est mis en fonction et pro- in this case, the output circuit 10 is turned on and pro-

duit sur la borne de sortie 27 un signal de sortie qui est outputs an output signal on the output terminal 27 which is

l'inverse logique du signal d'entrée appliqué à une borne 11. the logical inverse of the input signal applied to a terminal 11.

Par exemple, lorsqu'un signal d'entrée un logique est appli- For example, when an input signal a logic is applied

qué à la borne 11, le transistor 12 est rendu non conducteur et la jonction base-collecteur du transistor 12 est polarisée dans le sens direct,appliquant ainsi un un logique à la base du transistor 20 Le transistor 20 devient alors conducteur, that at terminal 11, transistor 12 is made non-conductive and the base-collector junction of transistor 12 is biased in the direct direction, thus applying logic to the base of transistor 20 Transistor 20 then becomes conductive,

fournissant ainsi un courant de base au transistor 26 provo- thus supplying a base current to the transistor 26 provo-

quant,de ce fait,le passage du transistor 26 à l'état conduc- as a result, the passage of transistor 26 in the conductive state

teur En même temps, le transistor 20 étant conducteur, la tension appliquée à la base du transistor 18 est insuffisante pour faire passer le transistor 18 à l'état conducteur et, le transistor 18 n'étant pas conducteur, le transistor 19 ne At the same time, since the transistor 20 is conductive, the voltage applied to the base of the transistor 18 is insufficient to bring the transistor 18 into the conductive state and, since the transistor 18 is not conductive, the transistor 19 does not

reçoit pas suffisamment de courant de base pour passer à l'é- not receiving enough base current to switch to

tat conducteur Ainsi, les transistors 18 et 19 sont tous deux non conducteurs Le transistor 26 étant conducteur, et les transistors 1 & et 19 étant non conducteurs, la borne de sortie 27 est utilement connectée à la masse et est utilement conductive state Thus, the transistors 18 and 19 are both non-conductive The transistor 26 being conductive, and the transistors 1 & and 19 being non-conductive, the output terminal 27 is usefully connected to ground and is usefully

déconnectée de la tension d'alimentation positive VCC appli- disconnected from the positive supply voltage VCC applied

quée à la borne 14 Ainsi, en réponse à un signal de MISE EN FONCTION DE LA SORTIE à l'état logique zéro et à un signal d'entrée de données un logique, le signal de sortie est un quée at terminal 14 Thus, in response to a signal of START OF THE OUTPUT in the logic zero state and to a data input signal a logic, the output signal is a

zéro logique.logic zero.

Inversement, lorsqu'un signal d'entrée zéro logique est appliqué à la borne 11, le transistor NPN 12 passe à l'état conducteur, appliquant ainsi un zéro logique à la base du l'émetteur du transistor de Schottky 18 saturé) à la tension Conversely, when a logic zero input signal is applied to terminal 11, the NPN transistor 12 goes into the conductive state, thus applying a logic zero to the base of the emitter of the saturated Schottky transistor 18) at the voltage

appliquée à la base du transistor 19, empêchant ainsi la sa- applied to the base of transistor 19, thus preventing the sa-

turation du transistor 19 Du fait que le transistor 19 ne se sature pas, ce transistor peut être un transistor autre qu'un transistor de Schottky étant donné que la vitesse de commuta- turation of transistor 19 Since transistor 19 does not saturate, this transistor can be a transistor other than a Schottky transistor since the switching speed

tion d'un transistor bipolaire non saturé est suffisamment ra- tion of an unsaturated bipolar transistor is sufficiently short

pide Il est important de noter que lorsque le signal de MISE EN FONCTION DE LA SORTIE (OE) appliqué à la borne 24 passe d'un zéro logique à un un logique, la diode de Schottky 21 passe à l'état conducteur, empêchant ainsi les transistors 18 et 19 de passer à l'état conducteur En même temps, le pide It is important to note that when the OUTPUT SIGNAL (OE) applied to terminal 24 goes from logic zero to logic one, the Schottky diode 21 goes to conductive state, thus preventing transistors 18 and 19 to switch to the conductive state At the same time, the

signal de sortie zéro logique produit par l'inverseur 25 pro- logic zero output signal produced by the inverter 25 pro-

voque le passage du transistor 12 à l'état conducteur, ce qui a pour effet de faire passer le transistor 26 à l'état non conducteur Cependant, avant que le transistor 26 passe à l'état non conducteur, le transistor 12 doit passer à l'état conducteur, le transistor 20 doit passer à l'état non evokes the passage of the transistor 12 in the conducting state, which has the effect of making the transistor 26 go into the nonconductive state However, before the transistor 26 passes to the nonconductive state, the transistor 12 must pass to the conductive state, the transistor 20 must pass to the non state

conducteur et la résistance 23 doit maintenir la base du tran- conductor and resistor 23 must maintain the base of the tran-

sistor 26 à un niveau suffisamment bas pour provoquer le pas- sistor 26 at a level low enough to cause the pass-

sage du transistor 26 à l'état non conducteur Par conséquent, wise of transistor 26 in the non-conducting state Consequently,

alors que les transistors 18 et 19 passent rapidement à l'é- while the transistors 18 and 19 quickly pass to the

tat non conducteur en réponse à un signal de MISE EN FONCTION DE LA SORTIE de haut niveau, le transistor 26 ne passe pas à l'état non conducteur aussi rapidement Par conséquent, le retard de propagation total entre la réception d'un signal de MISE EN FONCTION DE LA SORTIE de haut niveau sur la borne 24 et la génération d'un état de forte impédance sur la borne de sortie 27 est relativement long,typiquement de l'ordre de non-conductive state in response to a high-level OUTPUT SIGNAL, transistor 26 does not go into non-conductive state as quickly Therefore, the total propagation delay between receiving a START signal ACCORDING TO THE HIGH LEVEL OUTPUT on terminal 24 and the generation of a high impedance state on output terminal 27 is relatively long, typically of the order of

nanosecondes pour un circuit de sortie à trois états dis- nanoseconds for a three-state output circuit

sipant approximativement 25 milliwatts et qui est fabriqué which is approximately 25 milliwatts and which is manufactured

en utilisant la technique d'isolement par jonctions bipo- using the bipo- junction isolation technique

laires (suivant laquelle l'isolement électrique entre élé- laires (according to which the electrical isolation between

ments à l'interieur du circuit intégré est assuré par des elements inside the integrated circuit is ensured by

jonctions bipolaires inversement polarisées). inversely polarized bipolar junctions).

On a représenté sur le schéma de circuit de la Fig 2 un autre circuit séparateur-ammlificateur de sortie à trois états 20 de la technique antérieure Le fonctionnement du transistor 20, provoquent,de ce fait,le passage du transistor There is shown in the circuit diagram of FIG 2 another separator-output amplifier circuit with three states 20 of the prior art The operation of the transistor 20, cause, therefore, the passage of the transistor

à l'état non conducteur Le transistor 20 étant non conduc- in the non-conducting state The transistor 20 being non-conducting

teur, le transistor 26 ne revoit pas de courant de commande transistor 26 does not receive control current

de base et, de ce fait, le transistor 26 reste non conducteur. base and, therefore, the transistor 26 remains non-conductive.

En outre, le transistor 20 étant non conducteur, la base du transistor NPN 18 est à un haut niveau et, de ce fait, le transistor 18 passe à l'état conducteur Le transistor 18 In addition, since the transistor 20 is non-conductive, the base of the NPN transistor 18 is at a high level and, as a result, the transistor 18 goes into the conductive state. The transistor 18

étant conducteur, un courant de base est fourni au transis- being conductive, a basic current is supplied to the transis-

tor 19 et le transistor 19 passe à l'état conducteur Le transistor 19 étant conducteur et le transistor 26 étant non conducteur, la borne de sortie 27 est utilement connectée à la source de tension d'alimentation positive VCC connectée à la borne 16 et est utilement déconnectée de la masse La table de vérité qui représente le fonctionnement du circuit tor 19 and the transistor 19 goes into the conductive state The transistor 19 being conductive and the transistor 26 being non-conductive, the output terminal 27 is usefully connected to the positive supply voltage source VCC connected to the terminal 16 and is usefully disconnected from earth The truth table which represents the functioning of the circuit

de sortie 10 de la Fig 1 est donnée dans le tableau i. output 10 of Fig 1 is given in table i.

TABLEAUX-1, 2, 3TABLES-1, 2, 3

OE D ZOE D Z

0 O0 O

1 O Forte impédance 1 1 Forte impédance Il est t-rès important que le circuit de sortie 10 soit construit de telle sorte que le retard de propagation entre la réception d'un signal de MISE EN FONCTION DE LA SORTIE sur la borne 24 et d'un signal d'entrée sur la borne 11 et 1 O High impedance 1 1 High impedance It is very important that the output circuit 10 is constructed in such a way that the propagation delay between the reception of an OUTPUT ON signal on terminal 24 and d '' an input signal on terminal 11 and

la-génération d'un signal de sortie sur la borne 27 en ré- the generation of an output signal on terminal 27 in re-

ponse aux signaux d'entrée de MISE EN FONCTION DE LA SORTIE response to input signals of OUTPUT START

et de données soit aussi court que possible Pour cette rai- and data as short as possible For this reason

son, les transistors 12, 20, -18 et 26 du circuit de la Fig. 1 sont des transistors de Schottky et la diode 21 est une diode de Schottky du fait que les transistors et diode de Schottky ont des temps de passage à l'état non conducteur extrêmement courts Le transistor 19 n'est pas un transistor de Schottky du fait que la tension appliquée au collecteur du transistor 19 est toujours supérieure d'approximativement 0,3 V (c'est-à- dire de la tension entre le collecteur et circuit séparateur- amplificateur de sortie 20 est semblable à celui du circuit séparateur- amplificateur 10 de la Fig 1 et, de ce fait, on ne le décrira pas en détail Cependant, en réponse à l'application d'un signai de MISE EN FONCTION DE LA SORTIE à l'état un logique sur une borne d'entrée 23, un inverseur 24 applique un signal de sortie zéro logique aux cathodes de diodes de Schottky 22 et 29 La diode de Schottky 29 maintient la base d'un transistor 31 à un bas niveau de la même manière que la diode de Schottky 21 maintient à un bas son, the transistors 12, 20, -18 and 26 of the circuit of FIG. 1 are Schottky transistors and the diode 21 is a Schottky diode because the transistors and Schottky diode have extremely short times of transition to the non-conductive state The transistor 19 is not a Schottky transistor because that the voltage applied to the collector of transistor 19 is always approximately 0.3 V higher (that is to say the voltage between the collector and separator-amplifier circuit 20 is similar to that of the separator-amplifier circuit 10 of Fig 1 and, therefore, it will not be described in detail However, in response to the application of a SIGNAL TO TURN ON THE OUTPUT in the logic state on an input terminal 23 , an inverter 24 applies a logic zero output signal to the Schottky diode cathodes 22 and 29 The Schottky diode 29 maintains the base of a transistor 31 at a low level in the same way that the Schottky diode 21 maintains at a low

niveau la base du transistor 18 dans le circuit de la Fig 1. level the base of transistor 18 in the circuit of Fig 1.

En outre, comme dans le circuit de la Fig 1, le signal de In addition, as in the circuit of Fig 1, the signal

sortie zéro logique émis par l'inverseur 24 provoque le pas- logic zero output from inverter 24 causes the step-

sage du transistor 25 et du transistor 28 à l'état non conduc- wise of transistor 25 and transistor 28 in the non-conductive state

teur et supprime ainsi le courant de commande de base du tran- and thus suppresses the basic control current of the tran-

sistor 35 provoquant ainsi le passage du transistor 35 à sistor 35 thus causing the passage of transistor 35 to

l'état non conducteur Cependant, comme dans le circuit sépa- the non-conducting state However, as in the separate circuit

rateur-amplificateur de sortie 10 de la FIGURE 1, il y a un retard de propagation relativement long entre la réception rator-output amplifier 10 of FIGURE 1, there is a relatively long propagation delay between reception

d'un signal de MISE EN FONCTION DE LA SORTIE à l'état un lo- of an OUTPUT START-UP signal in a lo-

gique sur la borne 23 et le passage à l'état non conducteur du transistor 35 du fait que ce signal doit se propager à logic on terminal 23 and the transition to the non-conductive state of transistor 35 because this signal must propagate to

travers l'inverseur 24, la diode de Schottky 22 et les tran- through the inverter 24, the Schottky diode 22 and the tran

sistors 25 et 28 avant que la résistance 30 commence à abais- sistors 25 and 28 before resistance 30 begins to drop

ser la tension appliquée à la base du transistor 35 Par con- ser the voltage applied to the base of transistor 35 By con-

séquent, le retard de propagation entre la réception d'un si- sequent, the propagation delay between the reception of a

gnal de MISE EN FONCTION DE LA SORTIE à l'état un logique et la génération d'un état de forte impédance sur la borne de sortie 36 est approximativement le même que celui du circuit de sortie 10 de la Fig 1 pour une consommation d'énergie gnal of SETTING THE OUTPUT to a logic state and the generation of a state of high impedance on the output terminal 36 is approximately the same as that of the output circuit 10 of Fig 1 for a consumption of energy

comparable et avec une technique de fabrication comparable. comparable and with a comparable manufacturing technique.

La table de vérité représentant le fonctionnement du circuit séparateuramplificateur de sortie 20 est donnée dans le The truth table representing the operation of the separator-amplifier amplifier circuit 20 is given in the

tableau 2.table 2.

On a représenté-sur la Fig 3 encore un autre circuit séparateuramplificateur de sortie 30 Le fonctionnement du circuit séparateuramplificateur de sortie 30 est semblable au fonctionnement des circuits séparateurs-amplificateurs de sortie 10 et 20 respectivement de la Fig 1 et de la Fig 2 et, de ce fait, on ne le décrira pas en détail Cependant, comme dans le cas des circuits séparateurs-amplificateurs de sortie 10 et 20, le retard de propagation entre la réception d'un signal de M 1 ISE EN FONCTION DE LA SORTIE à l'état un lo- gique et le passage à l'état non conducteur du transistor 46 est relativement long du fait que les transistors 33, 41 et 42 doivent changer d'état avant que la base du transistor 46 soit portée à un bas niveau par la résistance 47 la table FIG. 3 shows yet another output separator-amplifier circuit 30 The operation of the output separator-amplifier circuit 30 is similar to the operation of the output separator-amplifier circuits 10 and 20 respectively of FIG 1 and of Fig 2 and, therefore, it will not be described in detail However, as in the case of the output amplifier-splitter circuits 10 and 20, the propagation delay between the reception of a signal of M 1 ISE AS A FUNCTION OF THE OUTPUT at l state a logic and the transition to the non-conductive state of the transistor 46 is relatively long because the transistors 33, 41 and 42 must change state before the base of the transistor 46 is brought to a low level by resistance 47 the table

de vérité représentant le'fonctionnement du circuit sépara- of truth representing the operation of the separate circuit

teur-amplificateur de sortie 30 de la Fig 3 a été donnée output amplifier 30 of Fig 3 has been given

dans le tableau 3.in table 3.

Un autre type de circuit séparateur-amplificateur de sor- Another type of output separator-amplifier circuit

tie est le circuit séparateur-amplificateur de sortie dit à tie is the separator-amplifier output circuit said to

"collecteur ouvert", tel que le circuit séparateur-amplifica- "open collector", such as the separator-amplifier circuit

teur 40 à collecteur ouvert représenté sur la Fig 4 A la différence des circuits à trois états des' Fig 1, 2 et 3, le circuit séparateuramplificateur' 40 à collecteur ouvert est incapable de servir de source de courant mais est seulement capable soit d'absorber du courant, soit de présenter une tor 40 with open collector shown in Fig 4 Unlike the three-state circuits of 'Fig 1, 2 and 3, the separator-amplifier circuit' 40 with open collector is incapable of serving as a current source but is only capable of either absorb current, either to present a

forte impédance sur la borne de sortie 54 Le circuit sépara- high impedance on output terminal 54 The separate circuit

teur-amplificateur de sortie 40 à collecteur ouvert est mis output collector 40 with open collector is set

hors fonction par l'application d'un signal de M-SE EN FONC- off by applying an M-SE ON signal

TION DE LA SORTIE à l'état logique sur la borne d'entrée 50. OUTPUT TION in logic state on input terminal 50.

Le signal de MISE EN FONCTION DE LA SORTIE à l'état un lo- The OUTPUT START signal is in a lo-

gique appliqué sur la borne 50 est amplifié par l'étage sé- the logic applied to terminal 50 is amplified by the separate stage

parateur-amplificateur 51 et provoque ainsi le passage à l'état conducteur du transistor NPN 53 mettant, de ce fait, à la masse la base du transistor de sortie 49 Lorsque sa base est mise à la masse, le transistor 49 passe à l'état non conducteur, une forte impédance est présentée sur la borne de sortie 54, quelle que soit la valeur du signal d'entrée de données appliqué sur la borne d'entrée 41 La table de vérité pour le circuit séparateur-amplificateur à parator-amplifier 51 and thus causes the transition to the conductive state of the NPN transistor 53 thereby, grounding the base of the output transistor 49 When its base is grounded, the transistor 49 goes to non-conductive state, a high impedance is presented on the output terminal 54, whatever the value of the data input signal applied to the input terminal 41 The truth table for the separator-amplifier circuit at

collecteur ouvert de la Fig 4 est donnée dans le tableau 4. open collector of Fig 4 is given in table 4.

TABLEAU 4TABLE 4

OE D ZOE D Z

0 O Collecteur ouvert0 O Open collector

0 1 O0 1 O

1 O Collecteur ouvert 1 1 Collecteur ouvert Conformément aux enseignements de la présente invention, on a réalisé un nouveau circuit séparateur-amplificateur de 1 O Open collector 1 1 Open collector In accordance with the teachings of the present invention, a new separator-amplifier circuit of

sortie à trois états qui comporte des moyens pour faire ra- three-state output which includes means for making

pidement passer à l'état non conducteur aussi bien le tran- quickly go to the non-conductive state as well the tran-

sistor de fourniture de courant que le transistor d'absorb- current supply sistor that the absorb-

tion de courant en réponse à un signal de mise hors fonction current in response to a deactivation signal

de la sortie Par contraste avec les circuits séparateurs- of the output In contrast to the separator circuits-

amplificateurs de sortie à trois états de la technique anté- prior art three-state output amplifiers

rieure, le circuit construit conformément à la présente in- the circuit constructed in accordance with this

vention provoque la mise hors fonction du transistor de sor- vention causes the output transistor to switch off

tie d'absorption de courant avec un minimum de retard de current absorption tie with a minimum delay of

franchissement de porte à la suite de la réception d'un si- crossing the door following receipt of a

gnal de mise hors fonction de la sortie Ce circuit présente ainsi une forte impédance sur la borne de sortie un temps extrêmement court après la réception d'un signal de mise general output deactivation This circuit thus has a high impedance on the output terminal an extremely short time after receiving a deactivation signal

hors fonction de la sortie.not depending on the output.

Pour cela, la présente invention propose un circuit de sortie à trois états caractérisé en ce qu'il comporte: une borne d'entrée de données pour recevoir un signal de données susceptible d'être soit dans un premier état soit dans un second état; une borne d'entrée de mise en fonction pour recevoir soit un signal de mise en fonction soit un signal de mise hors fonction; une borne de sortie; des premiers moyens ce commutation de sortie ayant une première borne de transport de courant connectée à la borne de sortie, une For this, the present invention provides a three-state output circuit characterized in that it comprises: a data input terminal for receiving a data signal capable of being either in a first state or in a second state; an activation input terminal for receiving either an activation signal or an deactivation signal; an output terminal; first means this output switching having a first current transport terminal connected to the output terminal, a

seconde borne de transport de courant connectée à une pre- second current transport terminal connected to a pre-

miere borne d'alimentation à un premier potentiel et une borne de comm ande; des premiers moyens pour fournir une tension choisie àa a borne de commande des premiers moyens de commutation de sortie er réponse au signal de données; et des seconds moyens de commutation de sortie ayant une une première borne de transport de courant connectée à la borne de sortie, une seconde borne de transport de courant connectée à une seconde borne d'alimentation à un second potentiel et une borne de commande connectée à des moyens de commande; des seconds moyens pour fournir une tension first supply terminal at a first potential and a control terminal; first means for supplying a selected voltage to a control terminal of the first output switching means and response to the data signal; and second output switching means having a first current transport terminal connected to the output terminal, a second current transport terminal connected to a second supply terminal at a second potential and a control terminal connected to control means; second means for supplying tension

choisie à la borne de commande des seconds moyens de com- chosen at the control terminal of the second control means

mutation de sortie en réponse au signal de données; des moyens de commande indépendants des premiers et seconds moyens de fourniture de tension, ces moyens de commande fonctionnant, en réponse au signal de mise hors fonction, pour appliquer une tension choisie aux bornes de commande des premiers moyens de commutation, provoquant ainsi le passage des premiers moyens de commutation à l'état non conducteur quel que soit l'état du signal de données et la output mutation in response to the data signal; control means independent of the first and second voltage supply means, these control means operating, in response to the deactivation signal, to apply a selected voltage to the control terminals of the first switching means, thus causing the passage of the first means of switching to the non-conducting state regardless of the state of the data signal and the

tension appliquée à la borne de commande des premiers mo- voltage applied to the control terminal of the first mo-

yens de commutation par lesdits premiers moyens de fourni- switching yen by said first means of supply

ture de tension et quelle que soit la tension appliquée à la borne de commande des seconds moyens de commutation par les seconds moyens de fourniture de tension; et en ce que le circuit de sortie a un premier état de sortie dans lequel en réponse au signal de mise en fonction et à un signal de données ayant le premier état, ledit circuit peut fournir du courant à un circuit externe connecté à la borne de sortie, un second état de sortie dans lequel, en réponse au signal de mise en fonction et à un signal de données ayant le voltage and whatever the voltage applied to the control terminal of the second switching means by the second voltage supply means; and in that the output circuit has a first output state in which in response to the activation signal and a data signal having the first state, said circuit can supply current to an external circuit connected to the terminal output, a second output state in which, in response to the activation signal and a data signal having the

second état, ledit circuit peut absorber du courant prove- second state, said circuit can absorb current from

nant d'un circuit externe connecté à la borne de sortie et un troisième état de sortie dans lequel en réponse au signal de mise hors fonction, ledit circuit présente une forte impédance au circuit externe connecté à la borne de sortie. Selon une caractéristique avantageuse de l'invention, les premiers moyens de commutation sont constitués par un from an external circuit connected to the output terminal and a third output state in which in response to the deactivation signal, said circuit has a high impedance to the external circuit connected to the output terminal. According to an advantageous characteristic of the invention, the first switching means are constituted by a

transistor bipolaire.bipolar transistor.

Selon une autre caractéristique de l'invention, les According to another characteristic of the invention, the

seconds moyens de commutation sont constitués par un tran- second switching means are constituted by a tran-

sistor bipolaire.bipolar sistor.

1 O1 O

Selon une autre caractéristique avantageuse de l'inven- According to another advantageous characteristic of the invention

tion, les seconds moyens de commutation sont constitués par tion, the second switching means are constituted by

un transistor de Schottky.a Schottky transistor.

Par ailleurs, de préférence, les moyens de commande indépendants des premiers et seconds moyens de fourniture. de tension comprennent: des premiers moyens de commutation de mise hors fonction ayant une première borne de transport de courant connectée à la borne de commande des premiers moyens de commutation de sortie, une seconde borne de Furthermore, preferably, the independent control means of the first and second supply means. voltage include: first switch-off means having a first current transport terminal connected to the control terminal of the first output switch means, a second terminal

transport de courant connectée à la seconde borne d'ali- current transport connected to the second supply terminal

mentation et une borne de commande connectée à la borne and a control terminal connected to the terminal

d'entrée de mise en fonction; des seconds moyens de com- entry function; second means of

mutation de mise hors fonction ayant une première borne de transport de courant connectée à la borne de commande des seconds moyens de commutation de sortie, une seconde borne de transport de courant connectée à la seconde borne d'alimentation et une borne de commande connectée à la switch-off mutation having a first current transport terminal connected to the control terminal of the second output switching means, a second current transport terminal connected to the second power supply terminal and a control terminal connected to the

borne d'entrée de mise en fonction. activation input terminal.

Selon une caractéristique avantageuse de l'invention, les premiers et seconds moyens de commutation de mise hors According to an advantageous characteristic of the invention, the first and second switching-off means

fonction sont des transistors bipolaires. function are bipolar transistors.

Selon une autre caractéristique avantageuse, les premiers et seconds moyens de commutation de mise hors According to another advantageous characteristic, the first and second switching-off means

fonction sont des transistors de Schottky. function are Schottky transistors.

De façon préférentielle, la borne de commande des premiers moyens de commutation de mise hors fonction et la borne de commande des seconds moyens de commutation de mise hors fonction sont connectées à la borne d'entrée de Preferably, the control terminal of the first deactivation switching means and the control terminal of the second deactivation switching means are connected to the input terminal of

mise en fonction par l'intermédiaire de moyens séparateurs- put into operation by means of separating means

amplificateurs.amplifiers.

Ainsi, l'invention propose un circuit de sortie à trois états comportant une borne d'entrée de données pour recevoir un signal de données susceptible d'avoir soit un premier état, soit un second état; une borne d'entrée de mise en fonction pour recevoir soit un signal de mise en fonction, soit un signal de mise hors fonction; une borne de sortie; des moyens pour absorber un courant provenant de la borne de sortie; des moyens pour fournir du courant à la borne de sortie; des premiers moyens pour commander les moyens servant à absorber du courant, lesquels, en réponse à un signal d'entrée de données dans le premier état, provoquent l'absorption de courant provenant de la borne de sortie; des seconds moyens pour commander les moyens servant à fournir du courant, lesquels, en réponse Thus, the invention provides an output circuit with three states comprising a data input terminal for receiving a data signal capable of having either a first state or a second state; an activation input terminal for receiving either an activation signal or an deactivation signal; an output terminal; means for absorbing a current from the output terminal; means for supplying current to the output terminal; first means for controlling the means for absorbing current, which, in response to a data input signal in the first state, causes the absorption of current from the output terminal; second means for controlling the means for supplying current which, in response

à un signal d'entrée de données dans le second état, pro- to a data input signal in the second state, pro-

voquent la fourniture de courant à la borne de sortie; et des moyens de commande indépendants des premiers et seconds moyens servant à commander les moyens d'absorption et de fourniture de courant, ces moyens de commande fonctionnant, en réponse au signal de mise hors fonction, de manière à evoke the supply of current to the output terminal; and control means independent of the first and second means serving to control the means for absorbing and supplying current, these control means operating, in response to the deactivation signal, so as to

mettre hors fonction les moyens d'absorption et de fourni- deactivate the means of absorption and supply

ture de courant présentant ainsi une forte impédance sur la current current thus having a high impedance on the

borne de sortie.output terminal.

D'autres caractéristiques de l'invention apparaîtront Other characteristics of the invention will appear

à la lecture de la description qui va suivre et à l'examen on reading the description which follows and examining

des dessins annexés dans lesquels:attached drawings in which:

la Fig 1 est un schéma de circuit d'un circuit sépara- Fig 1 is a circuit diagram of a separate circuit

teur-amplificateur à trois états de la technique antérieure; la Fig 2 est un schéma de circuit d'un autre circuit sénarateur-amplificateur à trois états de la technique anté rieure; la Fig 3 est un schéma de circuit d'encore un autre prior art three-state amplifier; Fig 2 is a circuit diagram of another senator-amplifier circuit with three prior art states; Fig 3 is a circuit diagram of yet another

circuit séparateur-amplificateur à trois états de la tech- three-state splitter-amplifier circuit

nique antérieure;previous picnic;

la Fig 4 est un schéma de circuit d'un circuit sépara- FIG. 4 is a circuit diagram of a separate circuit

teur-amplificateur à collecteur ouvert de la technique anté- open collector-amplifier of the prior art

rieure; etsuperior; and

la Fig 5 est un schéma de circuit d'un mode de réalisa- FIG. 5 is a circuit diagram of an embodiment

tion d'un circuit séparateur-amplificateur à trois états tion of a three-state separator-amplifier circuit

construit conformément aux principes de la présente inven- built in accordance with the principles of this invention

tion.tion.

On décrira maintenant la présentc invention en se réfé- The present invention will now be described with reference to

rant à son mode de réalisation représenté sur le schéma de circuit de la Fig 5 Comme représenté sur la Fig 5, le circuit séparateur-amplificateur de sortie 50 comporte un transistor NPN 60 dont l'émetteur est connecté à une borne rant to its embodiment shown in the circuit diagram of Fig 5 As shown in Fig 5, the output splitter-amplifier circuit 50 includes an NPN transistor 60 whose emitter is connected to a terminal

de sortie 58 et dont le collecteur est connecté, par l'in- 58 and the collector of which is connected by the

termédiaire d'une résistance 56,à une source d'alimentation en tension positive VCC connectée à une borne 55 La base du transistor 60 est connectée à l'émetteur du transistor par l'intermédiaire d'une résistance 61 et d'une diode via a resistor 56, to a positive voltage supply source VCC connected to a terminal 55 The base of the transistor 60 is connected to the emitter of the transistor via a resistor 61 and a diode

de Schottky 62 afin d'établir un trajet de courant pour dé- of Schottky 62 in order to establish a current path for

charger la base du transistor 60 lorsqu'un transistor 59 charge the base of transistor 60 when a transistor 59

passe à l'état non conducteur supprimant, de ce fait, l'ap- goes to the non-conductive state, thereby suppressing the ap-

plication du courant de commande de base au transistor 60. plication of the base control current at transistor 60.

Le transistor NPN 59 a son collecteur connectée au collec- NPN transistor 59 has its collector connected to the collec-

teur du transistor 60 et son émetteur connecté à la base du transistor 60 et,ainsi, les transistors 59 et 60 forment une paire de transistors de Darlington La base du transistor tor of transistor 60 and its emitter connected to the base of transistor 60 and, thus, transistors 59 and 60 form a pair of Darlington transistors The base of transistor

59 reçoit un signal qui commande le fonctionnement des tran- 59 receives a signal which controls the operation of the trans

sistors 59 et 60 et détermine ainsi si un courant doit ou non être fourni, par l'intermédiaire de la résistance 56 et sistors 59 and 60 and thus determines whether or not a current should be supplied, via the resistor 56 and

du transistor 60, à la borne de sortie 58 Le circuit sépara- from transistor 60, to output terminal 58 The separate circuit

teur-amplificateur de sortie 50 comprend également un tran- output amplifier 50 also includes a transformer

sistor 63 dont le collecteur est connecté à la borne de sor- sistor 63 whose collector is connected to the output terminal

tie 58, dont l'émetteur est connecté à la masse et dont la base est connectée de façon à recevoir un signal d'entrée tie 58, whose transmitter is connected to ground and whose base is connected so as to receive an input signal

qui commande le fonctionnement du transistor 63 et déter- which controls the operation of transistor 63 and deter-

mine ainsi si un courant doit être absorbé à partir de la so mine if a current needs to be absorbed from the

borne de sortie 58 par l'intermédiaire du transistor 63. output terminal 58 via transistor 63.

Lorsque la borne de sortie 58 doit être dans l'état de forte impédance, la base du transistor 59 est abaissée à un bas niveau par l'action d'un transistor 65 De la même manière, lorsque la borne de sortie 58 doit être dans l'état de forte When the output terminal 58 must be in the high impedance state, the base of the transistor 59 is lowered to a low level by the action of a transistor 65 In the same way, when the output terminal 58 must be in the state of strong

impédance, la base du transistor 63 est abaissée àun bas ni- impedance, the base of transistor 63 is lowered to a low level.

veau par l'action d'un transistor 67 Ceci est en contraste direct avec les circuits séparateurs-amplificateurs à trois états de la technique antérieure dans lesquels la base du calf by the action of a transistor 67 This is in direct contrast to the three-state separator-amplifier circuits of the prior art in which the basis of the

transistor 63 n'est pas portée à un bas niveau par un tran- transistor 63 is not brought to a low level by a tran-

sistor de mise hors fonction spécifique 67 mais est, au con- specific deactivation sistor 67 but is, at the

traire, portée à un bas niveau par l'action d'autres élé- milked, brought to a low level by the action of other ele-

ments qui servent également à propager le signal d'entrée de données Par exemple lorsqu'un signal de MISE EN FONCTION DE LA SORTIE < O E) à l'état logique un est appliqué à la borne 150, l'étage séparateur-amplificateur 151 applique un signal elements which are also used to propagate the data input signal For example when an OUTPUT <OE) signal in logic state one is applied to terminal 150, the separator-amplifier stage 151 applies a signal

un logique à des résistances 64 et 66 Lorsque les résis- logic at resistances 64 and 66 When the resistances

tances 64 et 66 reçoivent un signal de haut niveau ou à tances 64 and 66 receive a high level signal or at

l'état un logique, les jonctions base-émetteur des transis- the state a logic, the base-emitter junctions of transistors

tors 65 et 67 sont polarisées dans le sens direct et ainsi les transistors 65 et 67 passent à l'état conducteur Les tors 65 and 67 are polarized in the direct direction and thus the transistors 65 and 67 pass to the conducting state The

transistors 65 et 67 étant conducteurs, les bases des tran- transistors 65 and 67 being conductive, the bases of the trans

sistors 59 et 63 sont abaissées à un bas niveau et, de ce sistors 59 and 63 are lowered to a low level and, as a result

fait, les transistors 59, 60 et 63 passent à l'état non con- done, transistors 59, 60 and 63 go to the unconscious state

ducteur, présentant ainsi une forte impédance sur la borne de sortie 58 Il est important de noter que le retard de conductor, thus having a high impedance on the output terminal 58 It is important to note that the delay of

propagation entre la réception d'un signal de mise hors fonc- propagation between reception of a deactivation signal

tion de la sortie à l'état logique un sur la borne d'entrée et son application aux bases des transistors 59 et 63 est égal à un retard de franchissement de porte, le retard de franchissement de porte dû à l'unique porte formée par l'étage séparateur-amplificateur 151 et les transistors 65 et 67 Ainsi, en réponse à l'application d'un signal de MISE EN FONCTION DE LA SORTIE à l'état un logique, la borne de sortie 58 est mise à l'état de forte impédance après un très court retard de propagation qui est bien inférieur 'au retard de propagation entre la réception d'un signal de tion of the output in logic state one on the input terminal and its application to the bases of transistors 59 and 63 is equal to a delay in crossing the door, the delay in crossing the door due to the single door formed by the separator-amplifier stage 151 and the transistors 65 and 67 Thus, in response to the application of an OUTPUT ON signal to the logic state, the output terminal 58 is put to the state high impedance after a very short propagation delay which is much lower than the propagation delay between the reception of a signal

MISE EN FONCTION DE LA SORTIE de haut niveau et la généra- ENABLING HIGH-LEVEL OUTPUT AND GENERATING

tion d'un état de forte impédance sur la borne de sortie d'un circuit séparateur-amplificateur à trois états de la tion of a high impedance state on the output terminal of a three-state separator-amplifier circuit of the

technique antérieure.prior art.

Pour achever la description du fonctionnement du cir- cuit séparateur-amplificateur de sortie 50, on indiquera que lorsqu'un To complete the description of the operation of the output separator-amplifier circuit 50, it will be indicated that when a

signal de MISE EN FONCTION DE LA SORTIE à bas OUTPUT START signal low

* niveau est appliqué à la borne 150, l'étage séparateur-am-* level is applied to terminal 150, the separator-am- stage

plificateur 151 applique un signal de bas niveau aux bases des transistors 65 et 67,par l'intermédiaire respectivement de la résistance 64 et de la résistance 66,provoquant ainsi amplifier 151 applies a low level signal to the bases of transistors 65 and 67, via resistor 64 and resistor 66 respectively, thereby causing

le passage à l'état non conducteur des transistors 65 et 67. the transition to the non-conducting state of transistors 65 and 67.

Les bases des transistors 59 et 63 ne sont pas, de ce fait, The bases of transistors 59 and 63 are therefore not

abaissées à un bas niveau et leur fonctionnement est déter- lowered to a low level and their operation is deter-

miné par l'état du signal de données d'entrée appliaué à la borne 51 Par exemple, lorsqu'un signal de données d'entrée undermined by the state of the input data signal applied to terminal 51 For example, when an input data signal

zéro logique est appliqué à la borne d'entrée 51, des tran- logic zero is applied to input terminal 51, tran-

sistors 52 et 53 passent à l'état non conducteur,ce qui pro- sistors 52 and 53 go to the non-conducting state, which pro-

voque le passage du transistor 63 à l'état non conducteur. evokes the passage of the transistor 63 in the nonconductive state.

De même, le transistor 53 étant non conducteur, la base du Likewise, since transistor 53 is non-conductive, the base of

transistor 59 est connectée à une tension positive,par l'in- transistor 59 is connected to a positive voltage, by the

termédiaire de la résistance 54,de sorte que le transistor 59 resistor 54, so that transistor 59

passe à l'état conducteur Lorsque le transistor 59 est con- goes to the conducting state When the transistor 59 is

ducteur, il fournit du courant de base au transistor 60, ce conductor, it supplies base current to transistor 60, this

qui provoque le passage du transistor 60 à l'état conducteur. which causes the transistor 60 to go into the conductive state.

Le transistor 60 étant conducteur, la borne de sortie 58 est The transistor 60 being conductive, the output terminal 58 is

utilement connectée à la source de tension d'alimentation po- usefully connected to the supply voltage source for

sitive VCC, connectée à la borne 55 et la borne de sortie 58 est utilement déconnectée de la masse permettant ainsi à la borne de sortie 58 de fournir du courant par l'intermédiaire de la résistance 56 et du transistor 60 à un circuit,externe sitive VCC, connected to terminal 55 and the output terminal 58 is usefully disconnected from ground thus allowing the output terminal 58 to supply current via the resistor 56 and the transistor 60 to a circuit, external

(non représenté) connecté à la borne de sortie 58. (not shown) connected to the output terminal 58.

Inversement, lorsqu'un signal de données d'entrée un est appliqué à la borne d'entrée 51, les transistors 52 et 53 passent à l'état conducteur, appliquant ainsi un courant de base au transistor 63,ce qui provoque le passage à l'état conducteur du transistor 63 qui met ainsi à la masse la borne de sortie 58 En même temps, du fait que le transistor 53 est conducteur, la base du transistor 59 est maintenue à un niveau suffisamment bas pour empêcher le transistor 59 de passer à l'état conducteur Le transistor 59 n'étant pas conducteur, aucun courant de base n'est fourni au transistor Conversely, when an input data signal one is applied to the input terminal 51, the transistors 52 and 53 pass to the conducting state, thus applying a basic current to the transistor 63, which causes the passage to the conductive state of the transistor 63 which thus earths the output terminal 58 At the same time, because the transistor 53 is conductive, the base of the transistor 59 is kept at a sufficiently low level to prevent the transistor 59 from passing in the conductive state The transistor 59 not being conductive, no basic current is supplied to the transistor

et, de ce fait, le transistor 60 reste à l'état non con- and, as a result, the transistor 60 remains in the unconscious state

ducteur, déconnectant ainsi la borne de sortie 58 de la source d'alimentation en tension positive VCC connectée à la borne 55 Ainsi la borne de sortie 58 peut absorber du courant provenant d'un circuit externe (non représenté) par l'intermédiaire du transistor 63. Ainsi, conformément aux enseignements de la présente invention, on a réalisé un circuit séparateur-amplificateur conductor, thus disconnecting the output terminal 58 from the positive voltage supply source VCC connected to the terminal 55 Thus the output terminal 58 can absorb current coming from an external circuit (not shown) via the transistor 63. Thus, in accordance with the teachings of the present invention, a separator-amplifier circuit has been produced.

de sortie à trois états ayant un retard de propagation extrê- three-state output delay with extreme propagation delay

mement court entre la réception d'un signal de mise hors fonction de la sortie (c'est-à-dire un signal de MISE EN FONCTION DE LA SORTIE (DE) de haut niveau) et la génération short between the reception of an output deactivation signal (i.e. a high level OUTPUT ACTIVATION signal) and generation

d'un état de forte impédance sur la borne de sortie du cir- a state of high impedance on the output terminal of the circuit

cuit séparateur-amplificateur-de sortie à trois états Dans cooked separator-amplifier-output with three states In

le cas d'un circuit de sortie caractéristique construit con- the case of a characteristic output circuit constructed

formément à la présente inventuon en utilisant la technique according to the present invention using the technique

d'isolement par jonctions bipolaires et dissipant approxima- of insulation by bipolar junctions and dissipating approximately

tivement 25 milliwatts de courant, le retard de propagation 25 milliwatts of current, the propagation delay

entre la réception d'un signal de MISE EN FONCTION DE LA SOR- between reception of an OUTPUT SIGNAL-

TIE (OE) à l'état un logique sur la borne 150 et la généra- TIE (OE) states a logic on terminal 150 and generates it

tion d'un état de forte impédance sur la borne de sortie 58 est d'approximativement 10 nanosecondes, soit environ la moitié du retard de propagation des circuits de sortie de la technique antérieure Naturellement, le retard de propagation tion of a state of high impedance on the output terminal 58 is approximately 10 nanoseconds, or about half of the propagation delay of the output circuits of the prior art Naturally, the propagation delay

effectif entre la réception d'un signal OR à l'état un lo- effective between the reception of an OR signal in the lo state

gique et la génération d'lun état de forte impédance sur la and the generation of a state of high impedance on the

borne de sortie 58 dépend de la dissipation d'énergie du cir- output terminal 58 depends on the energy dissipation of the circuit

cuit et de la technique de traitement spécifique utilisée pour fabriquer un circuit de sortie construit conformément baked and the specific processing technique used to manufacture an output circuit constructed in accordance

aux enseignements de la présente invention. to the teachings of the present invention.

3 C On notera que les émetteurs des transistors 52 et 53 reliés à la base du transistor 63 sont par ailleurs connectés à la masse par l'intermédiaire d'une résistance 3 C It will be noted that the emitters of the transistors 52 and 53 connected to the base of the transistor 63 are moreover connected to ground via a resistor

57 et d'une diode 58.57 and a diode 58.

Bien qu'on ait décrit la présente invention en se réfé- Although the present invention has been described with reference to

rant à un mode de réalisation spécifique, il est bien enten- With regard to a specific embodiment, it is clearly understood

du que ce mode de réalisation est simplement destiné à ser- that this embodiment is simply intended to serve

vir d'exemple et ne doit pas être interprété comme limitant vir example and should not be interpreted as limiting

la portée de l'invention De nombreux autres modes de réali- THE SCOPE OF THE INVENTION Many other embodiments

sation de l'invention viendront immédiatement à l'esprit des sation of the invention will immediately come to mind

spécialistes de la technique ayant pris connaissance des en- technical specialists having taken cognizance of the

seignements du présent mémoire descriptif. of this specification.

2 533 7812,533,781

AUCUNE DEMANDENO REQUEST

N'EST PUBLIEE SOUS CEIS NOT PUBLISHED UNDER THIS

NUMERONUMBER

una

Claims

1 A three-state output circuit characterized by

that it comprises: a data input terminal (51) for

receiving a data signal capable of being either in a first state or in a second state; an activation input terminal (150) for receiving either an activation signal or an deactivation signal; an output terminal (58); first output switching means

(60) having a first connected current transport terminal

tee at the output terminal (58), a second current transport terminal connected to a first supply terminal at a first potential (55) and a control terminal; -first -yens (52,53,54) for supplying a selected voltage to the control terminal of the first output switching means in response to the data signal; and second output switching means

(63) having a first connected current transport terminal

tée at the exit terminal, a second transport terminal

current connected to a second supply terminal of a second poten-

tiel and a control terminal connected to control means; second means (52, 53) for supplying a selected voltage to

the control terminal of the second output switching means

tied in response to the data signal; means of

mande (151, 64-67) independent of the first and second

voltage supply means, these control means operate

operating in response to the deactivation signal to

apply a selected voltage to the control terminals of the pre-

better switching means, thereby causing the first switching means to go into a non-conducting state regardless of the state of the data signal and the voltage applied to the control terminal - of the first switching means by said first means supply of voltage and whatever the voltage applied to the control terminal of the second switching means by the second voltage supply means; and in that the output circuit has a first output state in which, in response to the signal

of activation and to a data signal having the first

second state, said circuit can supply current to an external circuit connected to the output terminal (58), a second state

output in which, in response to the activation signal

tion and to a data signal having the second state, said circuit can absorb current from an external circuit connected to the output terminal and a third output state in which, in response to the deactivation signal

function, said circuit has a high impedance to the circuit

external cooked connected to the output terminal.

2 output circuit according to claim 1, characterized in that the first switching means are constituted

by a bipolar transistor (60).

3 output circuit according to claim 1, characterized in that the second switching means are constituted

by a bipolar transistor.

4 output circuit according to claim 1, characterized in that the second switching means are constituted

by a Schottky transistor (63).

Output circuit according to claim 1, characterized in that the independent control means of the first and second voltage supply means comprise: first deactivation switching means (65) having a first current transport terminal connected to the control terminal of the first switching means of

output (60), a second current transport terminal

connected to the second supply terminal at a second potential and a

control terminal connected to the input terminal (150) for activation

tion; second switching means for switching off

tion (67) having a first current transport terminal

connected to the control terminal of the second communication means

output mutation (63), a second current transport terminal connected to the second power supply terminal at a second potential and a control terminal connected to the

input terminal (150) for activation.

6 output circuit according to claim 5, characterized in that the first and second switching means of

deactivation are bipolar transistors.

7 output circuit according to claim 5, characterized in that the first and second switching means of

deactivation are Schottky transistors.

& Output circuit according to claim 5, characterized

in that the control terminal of the first communication means

deactivation tation (65) and the control terminal of the second deactivation switching means are connected to the input terminal (150) of activation by means of separator-amplifier means

(151).

9 A three-state output circuit characterized in that

that it comprises: a data input-terminal (51) for

receive a data signal likely to have either a pre-

first state, or a second state; an activation input terminal (150) for receiving either an activation signal or an deactivation signal; an output terminal (58); means (63) for absorbing current from the output terminal; means (60, 55) for supplying current to the output terminal; first means (52, 53) for controlling the means for absorbing

current, which in response to a data input signal

born in the first state, cause absorption of

rant coming from the output terminal; second means <52, 53, 54) for controlling the means serving to supply

current, which in response to a data input signal

born in the second state, cause the supply of current to the output terminal; and control means (151, 64-67>

- independent of the first and second means used to

command the current absorption and supply means, these control means operating, in response to the deactivation signal, so as to deactivate the current absorption and supply means having

thus a high impedance on the output terminal.