FR2533046A1 - Procede et montage de circuit pour fournir des signaux de demande d'interruption - Google Patents
Procede et montage de circuit pour fournir des signaux de demande d'interruption Download PDFInfo
- Publication number
- FR2533046A1 FR2533046A1 FR8314256A FR8314256A FR2533046A1 FR 2533046 A1 FR2533046 A1 FR 2533046A1 FR 8314256 A FR8314256 A FR 8314256A FR 8314256 A FR8314256 A FR 8314256A FR 2533046 A1 FR2533046 A1 FR 2533046A1
- Authority
- FR
- France
- Prior art keywords
- level
- switch
- potential
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Abstract
DANS UN PROCEDE DESTINE A DES UNITES EXTERNES D'UN CALCULATEUR POUR LA FOURNITURE DE SIGNAUX DE DEMANDE D'INTERRUPTION SANS PRIORITES PAR L'INTERMEDIAIRE D'UNE LIGNE DE COMMANDE COMMUNE A L'UNITE CENTRALE DU CALCULATEUR, LE SIGNAL DE DEMANDE D'INTERRUPTION D'UNE UNITE EXTERNE EMPECHE LA FOURNITURE D'UN SIGNAL DE DEMANDE D'INTERRUPTION PAR LES AUTRES UNITES EXTERNES.
Description
"Procédé et montage de circuit pour fournir des signaux
de demande d'interruption".
La présente invention concerne un procédé destiné à des unités externes d'un calculateur pour
fournir des signaux de demande d 9 interruption sans prio-
rites par l'intermédiaire d'un ligne de commande com-
mune à lunité centrale du cealculateur.
Dans "Einfiihrung in die Microcomputertechnik"
de Adam Osborne, 1977, la manière dgintroduire des inter-
ruptions (interrupts) dans des systèmes d'ordinateurs est
décrite aux pages 5-10 à 5-24.
Dans la plupart des systèmes d'ordinateurs, il est possible pour des unités externes ou des appareils périphériques de provoquer une interruption du pas de programme se déroulant précisément dans l'unité centrale (CPU) du calculateur, au moyen d'un signal de demande d'interruption (interrupt request) Les unités externes sont connectées à l'unité centrale du calculateur par
l'intermédiaire d'une ligne de commande commune par la-
quelle elles émettent leurs signaux de demande d'inter-
ruption. L'unité centrale accuse réception de chaque
demande d'interruption par un accusé de réception d'in-
terruption (interrupt acknowledge) Aussi longtemps que
plusieurs unités externes ne demandent pas une inter-
ruption en même temps, les interruptions sont exécutées en série Cependant, lorsque deux ou plus de deux unités externes envoient simultanément un signal de demande d'interruption sur la ligne de commande commune, il faut d'une façon ou d'une autre maîtriser le déroulement des interruptions individuelles A cet effet, deux solutions différentes sont connues La première consiste à adjoindre des priorités
d'interruption (interrupt priorities) aux unités exter-
nes Si l'unité centrale reçoit simultanément des si-
gnaux de demande d'interruption de plusieurs unités externes, elle traite les interruptions dans l'ordre des priorités qui sont attribuées aux unités externes Par conséquent, des unités externes qui ont demandé une
interruption reçoivent les accusés de réception d'inter-
ruption de l'unité centrale dans ce même ordre.
L'autre solution à laquelle linvention se rapporte, consiste en un procédé sans priorités Toutes les unités externessont mises sur le même pied en ce qui concerne la demande d'interruption Comme dans le cas de
la première solution, les unités externes sont connec-
tées à l'unité centrale du calculateur au moyen d'une ligne de commande commune sur laquelle les signaux de
demande d'interruption sont transmis De l'unité centra-
le part dans ce cas une ligne par laquelle elle renvoie l'accusé de réception d'interruption à une des unités externes de laquelle une autre ligne passe à l'unité suivante et ainsi de suite, pour aboutir finalement à la dernière unité de laquelle ne part plus aucune ligne, de sorte que toutes les unités qui peuvent demander une interruption sont enchatnées directement les unes aux
autres C'est pourquoi; on parle également d'un enchat-
nement (daisy chaining) L'accusé de réception d'inter-
ruption que l'unité centrale émet contient l'adresse de
l'unité qui a émis le signal de demande d'interruption.
Lorsque la première unité reçoit l'accusé de réception d'interruption, un circuit logique vérifie si l'accusé de réception contient -son adresse Dans le cas négatif,
la première unité transmet l'accusé de réception d'inter-
ruption à l'unité suivante dont le circuit logique véri-
fie alors si l'accusé de réception d'interruption con-
tient son adresse Dans l'affirmative, l'accusé de ré-
ception d'interruption n'est plus transmis à l'unité suivante En dehors de la dernière unité de laquelle ne
part aucune ligne, toutes les unités doivent, par consé-
quent, être équipées d'un circuit logique qui peut déce-
ler si l'accusé de réception d'interruption contient son
adresse et qui, dans la négative, envoie l'accusé de ré-
ception d'interruption à l'unité suivante, tandis que 3, dans l'affirmative, coest-à-dire lorsqu'il reconnait se propre adresse, ne transmet plus joaccus 6 de réception
d'interruption à l'unité suivante.
Etant& donné que l'accusé de r&ception d'inter-
ruption east vérifié dans chaque unité et est transmis, en fonction du résulttt de la verification, doune unité à
l'autre, ce proc&d& est peu commode Il est codtsux par-
ce qu'un circuit logique destins à identifier l'adresse est nécessaire dans chaque unit&, I l'exception de la
dernière.
L'invention a par conséquent pour but-de pro-
curer un procédé simple et pou onéreux pour fournir des signaux de demamde d'interruptiono Ce but est réalisé par-le fait que le procéd&
est caract 6 ris& sn ce queun signal de demande d'inter-
ruption qui est émis par une unité externe looon) sur la ligne de commande (SL) empâche la fourniture d'u signal de demande d'interruption par les autres unités
externes (lo O m).
Des montages de circuits destiîns à réaliser le procédé conforme à leimvention sont décrits dans les
revendications 2-A 9 et illustras sur los Fige 1 et 2 o
Etant do=Gm que dans lea cas du procédé confor-
me à l'invention, un signal da demande deinterruption pr 6 sent sur la ligne de commande bloque la fourniture âOautres signaux de demande d'interruption pour toutes les uait 6 S externes à l'exception de celle qui a envoye le signal de demande d'interruption à l'Unité centrale du calculateur, l'accusé de réception d'interruption de 11 unité centrale ne doit pas contenir l'adresse de l'uni= té externe qui a demandé luinterruptiono Cela étant, le traitement de l'accusé de réception d'interruption dans
les unités externes individuelles est également suppri-
mé et ces unités externes, étant donné qu'elles ne sont plus équip 6 es d'un circuit logique destiné &' identifier l'adresse, sent d'une fabrication plus simple et moins onéreuse. Un montage de circuit destiné à réaliser le procédé conforme à l'invention sera expliqué plus en
détail ci-après avec référence à la Fig 1.
Les sorties de plusie'urs montages de circuits 1 N sont connectées pour ré&alser le procédé conforme
à l'invention, par lintermédiaire dune ligne de com-
mande SL, à l'unité centrale CPU d'un calculateur Pour
plus de concision, seul le montage de circuit 1 est re-
présenté sur la Fig 1, les autres montages de circuits étant indiqués par les symboles 2 O n Toutes les sorties
connectées en parallèle des montages de circuits indivi-
duels sont mises au niveau L L=LOW) par l'intermédiaire
d'une résistance R 2.
La sortie d'un générateur d'impulsions G, qui, à titre de signal de demande d'interruption, fournit le
niveau H (H=HIGH) jusqu'à ce que la demande d'interrup-
tions ait été traitée, est connectée à l'entrée d'un commutateur pouvant tre commandé SI dont la sortie est
connectée à l'entrée deun élément à retard T et à l'en-
trée d'un inverseur J 1 et est mis au niveau L par l'in-
termédiaire d'une resistance RI La sortie do l'élément à retard T est connectée à l'entrée de commande d'un commutateur pouvant ûtre commandé 52 dont l'entrée se trouve au niveau H, tandis que sa sortie est connectée à
la ligne de commande SL et à l'entrée d'un inverseur J 2.
Ce noeud de jonction forme la sortie du montage de cir-
cuit La sortie de l'inverseur J 2 est connectée à l'en-
trée d'un commutateur 53 pouvant être commandé dont la sortie est connectée directement à l'entrée de commande du commutateur pouvant 9 tre commandé 51 et est mis au niveau H par l'intermédiaire d'une résistance R 3 La sortie de l'inverseur J 1 est connectée à l'entrée de
commande du commutateur pouvant tre commandé 53.
Les indications entrée et sortie pour les com-
mutateurs doivent indiquer le flux de signaux.
Le fonctionnement du montage de circuit repré-
senté sur la Fig 1 sera expliqué ci-après.
Les commutateurs pourant être commandés 51, 52 et 53 sont ouverts lorsque leurs entrées de commande se trouvent au niveau L, mais ils sont fermés lorsque leurs entrées de commande se trouvent au niveau H. o 5 On suppose tout dgabord le cas dans lequel aucun des montages de circuits looon noémet un signal de demande d'interruption sous la forme d Oune impulsion de niveau H sur la ligne de commande SL, de sorte qu'elle
est amenée au niveau L par 1 l'ntermédiaire de la résis-
tance R 2 Cela étant, les explications suivantes sont
valables pour tous les montages de circuits lo on.
Etant donné que le générateur duimpulsions G
ne donne pas de niveau H T 9 entrée et la sortie du com-
mutateur 51 sont au niveau L, de sorte que l'entrée de commande du commutateur 52 est également au niveau Ls tandis que lentrée de commande du commutateur 53 est au niveau H à cause de l'inverseur J 1 Par conséquent, le commutateur 52 est ouvert, tandis que le comutateur 53 reste fermé Le commutateur SI reste également fermé, car son entree de commande se trouve au niveau H parce
qu'elle est connectée, par l'intermédiaire du commuta-
teur fermé 53 et de l'inverseur J 2, à l'entrée de com-
mande SL qui, à cause de la résistance R 2, se trouve au niveau L Les positions des commutateurs ici décrites
sont illustrées sur la Fig 1.
On suppose à présent quuun montage de circuit demande une interruption Dans ce montage de circuit, le générateur d'impulsions G 6 met le niveau H qui parvient, par l'intermédiaire du commutateur fermé SI, certes sans retard, mais inyersé par L O inverseur Ji, à l'entrée de
commande du commutateur 53, alors que par contre il par-
vient, à cause de l'élément à retard T-, avec retard à l'entrée de commande du commutateur 52 Cela étant, le
commutateur 53 est tout d abord ouvert sans retard, tan-
dis que Ie commutateur 52 est fermé avec un certain re-
tard Du fait que le commutateur 52 est à présent fermé, la ligne de commande SL se trouve au niveau H, ce que l'unité centrale interprète comme un signal de demande d'interruptions Etant donné que le commutateur 53
s'ouvre avant que le commutateur 52 se ferme, un coupla-
ge par réaction du niveau H sur l'entrée de commande du commutateur SI n'est pas possible Le commutateur SI
reste donc fermé.
Les opérations décrites ci-après se déroulent de la m Ame manière dans les unités externes restantes
qui n'ont demandé aucune interruption.
Etant donné que la ligne de commande SL, qui se trouve à présent au niveau H, est connectée, par l'intermédiaire de l'inverseur J 2 et du commutateur 53 fermé, à l'entrée de commande du commutateur SI, cette
entrée de commande est amenée au niveau L, ce qui pro-
voque l'ouverture du commutateur SI Dès que le commu-
tateur SI est ouvert, la fourniture d'un signal de de-
mande d'interruption est empochée car le niveau H à la sortie du générateur d'impulsions G ne parvient plus aux
entrées de commande des commutateurs 52 et 53.
Le signal de demande d'interruption sur la ligne de commande empêche, par conséquent, la fourniture d'un signal de demande d'interruption pour toutes les
unités externes en dehors de celle qui a demandé l'in-
terruption Une exploitation d'une adresse contenue dans l'accusé de réception d'interruption dans les unités
externes individuelles ainsi que leur enchainement (dai-
sy chaining) sont devenues superflues dans le montage de
circuit conforme à l'invention.
La Fig 2 illustre un montage de circuit pour
lequel l'élément à retard est réalisé par quatre inver-
seurs I connectés les uns à la suite des autres Pour plus de simplicité, seule l'unité externe individuelle" 1 "
est illustrée.
Le générateur d'impulsions G est réalisé par un bouton-poussoir TA dont l'entrée est au niveau H et
dont la sortie est connectée à l'entrée du commutateur SI.
Dans le cas des positions de commutateurs re-
3 @ 46
présentées sur la Fig 29 le montage de circuit fournit un signal de demande d Ointerruptiono Les montages de circuit décrits peuvent aussi 9 tre équipés de commutateurs pouvant 8 tre commandés qui
sont ouverts lorsque leurs entrées de commande se trou-
vent au niveau H 9 mais qui sont fermés lorsque leurs entrées de commande se trouvent au niveau L 9 pour autant
que le niveau L et le niveau H soient chaque fois inter-
changés Un signal de demande d'interruption serait alors au niveau L. Sur la-Figo 2, par exemple 9 les commutateurs s 1 i 52, 53 sont des commutateurs CMOS du type MC 14066 B et leinverseur est du' type MC 14049 U Bo Une tension d 9 ali= mentation de 10 volts est appliquée aux deux composantso
Pour émettre un signal de demande d'interrup-
tions, une valeur typique est de ILIO ns et une valeur
maximale de 250 nso Pour la réception d'un signal de de-
mande d'interruption (par l'interméiaire des él'ments
J 2, 53, SI), une valeur typique est de 60 ns et une va-
a O leur maximale de 120 nso Le traitement de l'interruption (accusé de réception, transmission de données 9 traitement
de données) peut bien entendu durer beaucoup plus long-
temps Deux signaux -de demande d 9 interruptiôn successifs sont donc dans cet exemple séparés d'au moins environ 400 ns Ceci est bien entendu garanti lors d'une intro duction au moyen d'un bouton-poussoiro Pour de nombreux autres systêmes ceci est aussi largement suffisanto Leinver Deur J 2 peut être supprimé lorsque le commutateur 53 a un fonctionnement opposé à celui des commutate rs SI et 52: le commutateur 53 est fermé dans le cas de 19 application du niveau H à son entrée de com= mande, tandis que les commutateurs SI 1 et 52 sont ouverts dans le cas du niveau H à l'entrée de commandeo Il est
également possible que le comautateur 53 soit fermé lors-
que son entrée de commande se trouve au niveau L 9 tandis que les commutateurs 51 et 52 sont ouverts lorsque leurs entrées de commarnde se trouvent au niveau Lo Dans de nombreux cas, l'exemple de réalisation comportant l'inverseur JI est préférable parce que des
commutateurs présentant le même comportement de commuta-
tion, par exemple des commutateurs dits analogiques sont
utilisés.
Des modifications du circuit peuvent être ef-
fectuées de diverses manières Par exemple, le commut-a-
teur 53 peut être supprimé lorsque le signal de sortie du commutateur SI positionne un monostable, l'élément à temps T étant connecté plus en arrière Avec les retards
indiqués, le temps de retour ou de rétablissement du mo-
nostable peut alors être d'environ quelques microsecondes.
Claims (7)
1 Procédé destiné à des unités externes ( 1000 n) d'un calculateur pour fournir des signaux de demanmde d'interruption sans priorités par l'intermédiaire d'une ligne de commande commune (SL) à l'unité centrale (CPU)
du calculateur, caractérisé en ce qu'un signal de deman-
de deinterruption qui est émis par une unité externe
( loo n) sur la ligne de commande (SL), emp 9 che la four-
niture d'un signal de demande d'interruption par les autres unités externes (oo O n) o 2 Montage de circuit destiné a lexécution du procédé suivant la revendication 1, caractérisé en ce
que la sortie d'un générateur d'impulsions (G) qui four-
nit le niveau avec un premier potentiel est connectée à
l'entrée d'un premier commutateur pouvrant être comman-
dé (SI) dont la sortie est connectée à l'entrée d'un élé-
ment à retard (T) et à l'entrée de commande d'un deuxième commutateur pouvant être commandé ( 53) et est mis à un deuxième potentiel par l'intermédiaire dlune première résistance (R 1), la sortie de l'élément à retard (T) est
connectée à l'entrée de commande dl'un troisième commuta-
teur pouvrant 3 tre commandé ( 52) dont l'entrée se trouve au premier potentiel, tandis que sa sortie est connectée à la ligne de commande (SL) et à l'entrée d'un premier inverseur (J 2), la sortie du premier inverseur (J 2) est connectée à l'entrée du deuxième commutateur pouvant être commandé ( 53) dont la sortie est connectée directement à l'entrée de commande du premier commutateur pourant être
commandé (SI) et est mis au premier potentiel par l'in-
termédiaire d'une deuxième résistance (R 3).
3 Montage de circuit asuivant la revendication 2, caractérisé en ce que la sortie du premier commutateur
pouvant être commandé (SI) est connectée, par l'intermé-
diaire d'un deuxième irnverseur (J 1), à l'entrée de com-
mande du deuxième commutateur pouvant être commandé ( 53).
4 Montage de circuit suivant la revendication 3, caractérisé en ce que le premier potentiel représente le niveau (H) et le deuxième potentiel, le niveau (L) et les
commutateurs pouvant tre commandés (Si, 52, 53) sont ou-
verts lorsque leurs entrées de commande se trouvent au niveau (L), mais soent fermés lorsque leurs entrées de commande se trouvent au niveau (H)M Montage de circuit suivant la revendication 3, caractérisé en ce que le premier potentiel représente le niveau (L) et le deuxième potentiel le niveau (H) et les
commutateurs pouvant 9 tre commandés (SI, 52, 53) sont ou-
verts lorsque leurs entrées de commande se trouvent au niveau (H), mais sont fermés lorsque leurs entr 6 es de
commande sont au niveau (L).
6 Montage de circuit suivant la revendication 2, caractérisé en ce que le premier potentiel représente le niveau (H) et le deuxième potentiel, le niveau (L), le deuxième commutateur ( 53) est ferm 6 lorsque son entrée de commande est au niveau (L), mais est ouvert lorsque son entrée de commande est au niveau (H) et le premier et le troisième commutateur pouvant être commandés (Si, 52) accusent un comportement de commutation opposé à
celui du second commutateur pouvant être commandé ( 53).
7 Montage de circuit suivant la revendication 2, caractérisé en ce que le premier potentiel représente le
niveau (L) et le second potentiel, le niveau (H), le deu-
xième commutateur pouvant être command 6 ( 53) est ferm 6 lorsque son entr 6 e de commande est au niveau (H), mais est ouvert lorsque son entr 6 e de commande est au niveau (L) et le premier et le troisième commutateur pouvant être command 6 e ( 51, 52) accusent un comportement de
commutation oppos 6 à celui du deuxième commutateur pou-
vant être commandé ( 53).
8 Montage de circuit suivant la revendication 2,
3, 4, 5, 6 ou 7, caract 6 ris 6 en ce que l'élément à re-
tard (T) est formé par un nombre pair d'inverseurs (J).
9 Montage de circuit suivant la revendication 2, 3, 4, 5, 6, 7 ou 8, caractérisé en ce que le g 6 nérateur d'impulsions (G) est form 6 d'un bouton-poussoir ( TA) dont l' entrée se trouve au premier potentiel et dont la sortie est connectée & 11 entrée du premier commutateur
pouvrant être commandé (SI).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823233542 DE3233542A1 (de) | 1982-09-10 | 1982-09-10 | Verfahren und schaltungsanordnung zur abgabe von unterbrechungs-anforderungssignalen |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2533046A1 true FR2533046A1 (fr) | 1984-03-16 |
FR2533046B1 FR2533046B1 (fr) | 1989-07-28 |
Family
ID=6172858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8314256A Expired FR2533046B1 (fr) | 1982-09-10 | 1983-09-07 | Procede et montage de circuit pour fournir des signaux de demande d'interruption |
Country Status (5)
Country | Link |
---|---|
US (1) | US4626987A (fr) |
JP (1) | JPS5965355A (fr) |
DE (1) | DE3233542A1 (fr) |
FR (1) | FR2533046B1 (fr) |
GB (1) | GB2127595B (fr) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2173929A (en) * | 1985-04-20 | 1986-10-22 | Itt Ind Ltd | Computer systems |
US4764893A (en) * | 1985-04-26 | 1988-08-16 | International Business Machines Corporation | Noise-immune interrupt level sharing |
JPH02503121A (ja) * | 1987-10-06 | 1990-09-27 | ベル、コミュニケーションズ、リサーチ、インコーポレーテッド | マルチプルプロセッサシステムにおける各プロセッサ用選択受信器 |
US5584028A (en) * | 1990-05-14 | 1996-12-10 | At&T Global Information Solutions Company | Method and device for processing multiple, asynchronous interrupt signals |
US5265255A (en) * | 1990-09-24 | 1993-11-23 | International Business Machines Corp. | Personal computer system with interrupt controller |
US5404457A (en) * | 1992-02-14 | 1995-04-04 | Advanced Micro Devices, Inc. | Apparatus for managing system interrupt operations in a computing system |
US5588125A (en) * | 1993-10-20 | 1996-12-24 | Ast Research, Inc. | Method and apparatus for increasing bus bandwidth on a system bus by inhibiting interrupts while posted I/O write operations are pending |
US5535380A (en) * | 1994-12-16 | 1996-07-09 | International Business Machines Corporation | System to reduce latency for real time interrupts |
JP2809187B2 (ja) * | 1996-04-15 | 1998-10-08 | 日本電気株式会社 | 割込み線共有回路および割込み線共有方法 |
EP0884684B1 (fr) * | 1997-06-13 | 2004-10-27 | Alcatel | Méthode et dispositif de traitement d'interruptions multiples |
US6195715B1 (en) | 1998-11-13 | 2001-02-27 | Creative Technology Ltd. | Interrupt control for multiple programs communicating with a common interrupt by associating programs to GP registers, defining interrupt register, polling GP registers, and invoking callback routine associated with defined interrupt register |
US7752371B2 (en) * | 2003-12-29 | 2010-07-06 | Broadcom Corporation | System and method for interrupt abstraction |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4090238A (en) * | 1976-10-04 | 1978-05-16 | Rca Corporation | Priority vectored interrupt using direct memory access |
US4099255A (en) * | 1976-12-10 | 1978-07-04 | Honeywell Information Systems Inc. | Interrupt apparatus for enabling interrupt service in response to time out conditions |
DE2744111A1 (de) * | 1977-09-30 | 1979-04-05 | Siemens Ag | Schaltungsanordnung zur eingabe von unterbrechungsbefehlen und ausgabe von unterbrechungsbestaetigungen fuer computer-systeme |
JPS5638627A (en) * | 1979-09-05 | 1981-04-13 | Canon Inc | Interrupting system |
JPS5674753A (en) * | 1979-11-21 | 1981-06-20 | Nec Corp | Concurrence processing circuit |
US4375639A (en) * | 1981-01-12 | 1983-03-01 | Harris Corporation | Synchronous bus arbiter |
-
1982
- 1982-09-10 DE DE19823233542 patent/DE3233542A1/de active Granted
-
1983
- 1983-08-29 US US06/527,619 patent/US4626987A/en not_active Expired - Lifetime
- 1983-09-07 GB GB08323936A patent/GB2127595B/en not_active Expired
- 1983-09-07 FR FR8314256A patent/FR2533046B1/fr not_active Expired
- 1983-09-09 JP JP58165335A patent/JPS5965355A/ja active Granted
Non-Patent Citations (2)
Title |
---|
COMPUTER DESIGN, vol. 17, no. 9, septembre 1978, Concord (US) * |
PATENTS ABSTRACTS OF JAPAN, vol. 6, no. 84 (P-117) [962], 22 mai 1982 * |
Also Published As
Publication number | Publication date |
---|---|
DE3233542C2 (fr) | 1991-05-16 |
US4626987A (en) | 1986-12-02 |
GB8323936D0 (en) | 1983-10-12 |
FR2533046B1 (fr) | 1989-07-28 |
JPS5965355A (ja) | 1984-04-13 |
GB2127595A (en) | 1984-04-11 |
JPH0479018B2 (fr) | 1992-12-14 |
GB2127595B (en) | 1986-04-30 |
DE3233542A1 (de) | 1984-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2533046A1 (fr) | Procede et montage de circuit pour fournir des signaux de demande d'interruption | |
FR2481487A1 (fr) | Systeme de traitement de l'information utilisant des techniques de regeneration et de detection et correction d'erreurs | |
EP0301499A3 (fr) | Processeur de données numériques à télécommunications à bus périphérique tolérant les fautes | |
FR2671206A1 (fr) | Adaptateur de bus bidirectionnel. | |
JPS62180607A (ja) | 半導体集積回路 | |
FR2480460A1 (fr) | Dispositif pour transferer des informations entre des unites principales d'un systeme de traitement de donnees et un sous-systeme central | |
EP0191842A1 (fr) | Circuit d'assistance pour un bus de donnees dans un systeme de traitement de donnees. | |
FR2539615A1 (fr) | Circuit pour la commande d'organes de reglage d'un poste de travail de chirurgien-dentiste | |
FR2498848A1 (fr) | Procede pour affaiblir un signal numerique et dispositif pour l'execution de ce procede | |
NO892510D0 (no) | Fremgangsmaate og anordning for registrering av transientstroemmen paa lynavledere, over spenningsavledere e.l. | |
FR2518781A1 (fr) | Ensemble de traitement reparti de donnees et controleur de transmissions | |
EP0573317B1 (fr) | Dispositif de gestion de la priorité d'accès à des ressources communes, de modules fonctionnels répartis dans une pluralité d'unités locales en formant dans chacune de celles-ci une "daisy chain" locale | |
FR2465269A1 (fr) | Selecteur de demandes asynchrones dans un systeme de traitement de l'information | |
JPS5727267A (en) | Copying device | |
FR2749681A1 (fr) | Circuit pour transborder des donnees entre memoires distantes et calculateur comprenant un tel circuit | |
EP0141984A3 (en) | Multiprocessor central control unit for a telephone switching system | |
Coudert | Nouveau cadenceur de l'alimentation principale PO | |
TWI332173B (fr) | ||
SU1495793A1 (ru) | Устройство динамического приоритета | |
FR2529426A1 (fr) | Generateur de frequences utilisees dans un autocommutateur temporel numerique | |
KR950007503B1 (ko) | 디지탈 키폰시스템의 고속용 피씨엠 하이웨이 회로 | |
JPS6234120B2 (fr) | ||
SU924753A1 (ru) | Запоминающее устройство на ферритовых сердечниках | |
Robinson | Dutch diminutives over easy | |
JPS5831219Y2 (ja) | デンソウソウチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |