FR2513440A1 - Dispositif a circuits integres a semi-conducteurs - Google Patents

Abstract

L'INVENTION CONCERNE UN DISPOSITIF A CIRCUITS INTEGRES A SEMI-CONDUCTEURS. DANS CE DISPOSITIF QUI COMPORTE UN MICROPROCESSEUR 1 RELIE PAR DES ELECTRODES DE JONCTION P P A DIVERS CAPTEURS ET A DES CIRCUITS PERIPHERIQUES, IL EST PREVU UNE PREMIERE COUCHE DE CABLAGE 103A FORMEE SUR UN SUBSTRAT ET N'INTERSECTANT AUCUNE COUCHE DE CABLAGE ALIMENTEE PAR UN SIGNAL NUMERIQUE, UN PREMIER CIRCUIT ELECTRONIQUE 14, UNE SECONDE COUCHE DE CABLAGE APTE A ETRE ALIMENTEE PAR UN SIGNAL NUMERIQUE ET UN SECOND CIRCUIT ELECTRONIQUE 12 ACCOUPLE A CETTE COUCHE DE CABLAGE. APPLICATION NOTAMMENT A LA COMMANDE DU FONCTIONNEMENT D'UN MOTEUR D'AUTOMOBILE.

Description

La présente invention concerne un dispositif à

circuits intégrés à semiconducteurs et plus particulière-

ment un dispositif à circuits intégrés à semiconducteurs comportant un circuit de traitement des signaux numériques et un circuit de traitement des signaux analogiques. Il est souhaitable qu'un dispositif à circuits

intégrés à semiconducteurs, tel qu'un dispositif consti-

tuant un contrôleur ou unité de contrôle numérique, soit

apte à traiter un signal analogique aussi bien qu'un si-

anal numérique Etant donné que le signal analogique pos-

sède habituellement une quantité relativement importante d'informations, l'utilisation d'un dispositif à circuits

intégrés à semiconducteurs apte à traiter le signal analo-

gique est avantageux étant donné qu'il permet une comman-

de extrêmement précise du traitement ou analogue Dans le

dispositif à circuits intégrés à semiconducteurs, un ca-

blage à couches multiples comme par exemple un câblage à

deux couches ou un câblage à trois couches peut être réa-

lisé en utilisant la technique bien connue de câblage à couches multiples, et ce en vue d'améliorer la densité d'intégration Dans ce cas les circuits internes ou les

éléments de circuits internes du dispositif à circuits in-

tégrés à semiconducteurs sont raccordés les uns aux autres

ou à un autre circuit analogue par l'intermédiaire du câ-

blage à couchesmultiples.

Dans le cas o le circuit de traitement de si-

gnaux numériques et le circuit de traitement de signaux analogiques sont formés dans un seul dispositif à circuits intégrés à semiconducteurs et bien que ceci ne soit en aucune manière limitatif, une premièrecouche de câblage constituée par une couche de polysilicium conducteur et

formée sur un substrat semiconducteur moyennant l'inter-

position d'une pellicule d'isolant de champ peut être uti-

lisée en tant que ligne de transmission de signaux analogi-

ques, tandis qu'une seconde couche de câblage constituée par une couche d'aluminium formée sur la première couche

de câblage moyennant l'interposition d'une pellicule iso-

lante inter-couches, peut être utilisée en tant que ligne

de transmission de signaux numériques.

Cependant la pellicule d'isolant inter-couches, qui est formée dans le circuit intégré semiconducteur, pos- sède une épaisseur relativement faibie C'est pourquoi on notera qu'une capacité relativement élevée est établie dans

une partie dans laquelle les deux couches de cablage s'in-

tersectent La capacité indésirable, qui peut se former en-

tre les couches de câblage, établit une diaphonie telle que cette dernière affecte de façon nuisible les opérations

dans le circuit.

En particulier dans le cas o la ligne de trans-

mission de signaux analogiques est raccordée à un circuit

électronique possédant une impédance d'entrée élevée, com-

me par exemple un convertisseur analogique/numérique, la

diaphonie, qui peut être appliquée par le couplage électro-

statique depuis la ligne de transmission de signaux numé-

rique dans la ligne de transmission de signaux analogiques, est accrue Un défaut ou une perturbation du fonctionnement du traitement des signaux analogiques est provoqué par les

fluctuations indésirables du niveau du signal analogique.

De façon plus spécifique, lorsque le niveau du signal numé-

rique varie, cette variation de niveau est transmise par l'intermédiaire de la capacité mentionnée précédemment à la ligne de transmission de signaux analogiques, ce qui

entraîne une modification du niveau du signal analogique.

C'est pourquoi un fonctionnement défectueux intervient dans

le convertisseur analogique/numérique.

Dans un tel circuit décrit dans une demande

déposée par la demanderesse antérieurement à la présente de-

mande, c'est-à-dire dans le cas o une borne extérieure commune est utilisée au choix en tant que borne d'entrée

analogique ou en tant que borne d'entrée/sortie numéri-

que, la diaphonie mentionnée précédemment est particuliè-

rement intensifiée.

C'est pourquoi un but de la présente invention

est de fournir un dispositif à circuits intégrés à semi-

conducteurs, qui soit apte à réduire la diaphonie indési-

rable susceptible d'être produite dans un circuit de trai-

tement de signaux analogiques. Un autre but de la présente invention est de fournir un dispositif à circuits intégrés à semiconducteurs, qui soit exempt de tout défaut de fonctionnement lors d'une

opération de traitement de signaux analogiques.

Un autre but de la présente-invention est de four-

nir un dispositif à circuits intégrés à semiconducteurs, qui soit exempt de tout défaut de fonctionnement lors d'une opération de traitement de signaux analogiques, tout en

étant destiné à utiliser habituellement une borne d'en-

trée analogique et une borne d'entrée/sortie numérique.

D'autres buts et caractéristiques de la présente

invention ressortiront de la description donnée ci-après

prise en référence aux dessins annexés, sur lesquels: -

la figure 1 est un schéma-bloc montrant un dispo-

sitif à circuits intégrés à semiconducteur'p,auquel s'appli-

que la présente invention, et un dispositif électronique accouplé audit dispositif;

la figure 2 est un schéma montrant de façon dé-

taillée une partie du schéma-bloc représenté sur la figure 1;

la figure 3 est une vue en plan montrant la struc-

ture ou configuration du dispositif à circuits intégrés à

semiconducteurs selon une forme de réalisation de la présen-

te invention; la figure 4 est une coupe prise suivant la ligne A-A' de la figure 3; et la figure 5 est une vue en coupe prise suivant

la ligne B-B' de la figure 3.

On va décrire de façon détaillée ci-après la pré-

sente invention est se référant à plusieurs formes de réa-

lisation de cette dernière.

La figure 1 est un schéma-bloc montrant un dispo-

sitif à circuits intégrés à semiconducteurs, auquel la

présente invention est appliquée, et un dispositif élec-

tronique accouplé à ce dispositif à circuits intégrés.

Sur la même figure, les blocs de circuits-2 à 18 forment ensemble un microprocesseur 1 Ce microproces-

seur 1 est un circuit intégré monolithique à semiconduc-

teurs et est réalisé sur une puce ou microplaquette semi-

conductrice Ces blocs respectifs de circuits sont cons-

titués par des transistors MISFET (c'est-à-dire des tran-

sistors à effet de champ à grille isolée), qui sont formés sur un substrat semiconducteur moyennant l'utilisation de

la technique bien connue des circuits intégrés à semicon-

ducteurs.

L'accumulateur 2, la bascule bistable 3 de l'ac-

cumulateur, le registre intérmédiaire 4 et l'unité logique

arithmétique 5 forment ensemble une unité arithmétique.

L'unité logique arithmétique 5 réalise soit l'opération arithmétique telle qu'une addition ou une soustraction, soit prend la décision logique telle que celle d'effectuer une somme logique (OU), ou un produit

logique (ET) ou une somme logique exclusive, et son fonc-

tionnement est commandé par l'unité de commande 8.

L'information délivrée par le registre intermé-

diaire 4 et l'information délivrée par la bascule 3 de l'ac-

cumulateur rendue apte à recevoir le signal de sortie de

l'accumulateur 2 sont calculées par l'unité logique arithmé-

tique 5 Lorsqu'un signal approprié de commande est délivré par le circuit de commande 8 sur la base d'une instruction, le résultat arithmétique est délivré par l'unité logique arithmétique 5 et est envoyé par l'intermédiaire d'un bus

interne de transmission de données BUS à un circuit appro-

prié correspondant à l'instruction mentionnée précédemment

de commande Le résultat arithmétique est envoyé par l'in-

termédiaire du bus interne de transmission de données BUS

à l'accumulateur 2 à titre d'exemple.

Le registre d'intructions 6, le décodeur dtins-

É 513440

tructions et le codeur du cycle machine 7 et l'unité de commande de cadencement 8 forment ensemble une unité de commande.

Le registre d'instructions 6 est prévu de maniè-

re à recevoir l'instruction de programme qui est écrite ou enregistréedans une mémoire ROM (mémoire morte) 19 ou dans

une mémoire RAM (mémoire à accès direct ou aléatoire) 20.

L'instruction reçue par le registre d'instructions 6 est codée par le décodeur d'instructions dans le circuit 7 Le codeur du cycle machine, situé dans le circuit 7, délivre un ensemble de signaux de cadencement sur la base du signal

produit par le décodeur d'instructions En effet l'instruc-

tion de programme est transformée par le circuit 7 en les

différents signaux de cadencement.

Le circuit 8 de commande de cadencement délivre à la fois un signal de commande du bus en vue d'alimenter

le circuit d'entrée/sortie avec les données qui sont en-

voyées à un bus externe de transmission de données DT, et un signal d'échantillonnage pour la lecture des données, qui doivent être envoyées au bus externe de transmission

de données DT et au circuit d'entrée/sortie 11 Les caden-

cements de sortie de ces signaux sont déterminés conformé-

ment au signal d'horloge qui est envoyé au circuit de com-

mande de cadencement 8 par l'intermédiaire d'un groupe de bornes extérieures de commande CONT En outre le circuit 8 de commande de cadencement est rendu apte à recevoir une série de signaux d'entrée extérieurs, tel qu'un signal d'interruption, un signal de maintien en vue d'arrêter le fonctionnement du circuit ou un signal de remise à l'état

initial, par l'intermédiaire des bornes extérieures grou-

pées de commande CONT Lors de la réception de ces signaux d'entrée extérieurs, le circuit de commande de cadencement délivre une série de signaux tel qu'un signal indicatif de la réception de l'interruption ou un signal indicatif de

la réception de la demande de maintien, k l'extérieur.

L'unité à registres 9 est constituée par diffé-

rents registres tels qu'un registre de travail à usage gé-

néral, un indicateur de pile ou un compteur d'instructions,

bien que ceci ne soit pas représenté.

Le registre de travail général situé dans l'uni-

té 9 à registres dst utilisé pour maintenir les données de- vant être traitées et mémoriser l'information d'adresse en référence à une mémoire Le pointeur de pile est utilisé pour mémoriser l'adresse à laquelle s'effectue un saut de sous-programme Le compteur d'instructions est un registre

destiné à mémoriser l'adresse de mémoire au niveau de la-

quelle une instruction devant être ultérieurement lue est mémorisée Le contenu du compteur d'instructions est accru d'une unité chaque fois qu'une instruction autre que

l'instruction de saut est exécutée.

Le décodeur d'adresses 18 délivre un signal ser-

vant à commander les circuits 15 à 17, qui seront décrits ci-après, lorsqu'il reçoit le signal de sortie du registre de travail général de l'unité à registres 9 Par suite de la présence du décodeur d'adresses 18, les circuits 15 à

17 peuvent être commandés même par un nombre réduit de re-

gistres de travail généraux.

La mémoire tampon d'adresses 10 délivre un si-

gnal d'adresse qui doit être envoyée à la ligne d'un bus

externe de transmission d'adresses, accouplée à la mémoi-

re ROM 19, la mémoire RAM 20 et une unité 21 de commande

de circuits périphériques.

On a prévu le tampon de données 1 1 pour réaliser l'envoi et la réception des données entre le bus externe

de transmision de données DT et le bus interne de trans-

mission de données BUS.

On a prévu le circuit d'entrée/sortie 12 pour

permettre la transmission et la réception du signal numé-

rique entre une unité qui doit faire l'objet d'un contrÈ-

le de processus, et le microprocesseur 1 A cet effet les bornes d'entrée/sortie des signaux numériques du circuit d'entrée/sortie 12 sont accouplées aux bornes extérieures

respectives P 4 et P 7 du microprocesseur 20 Entre le cir-

cuit d'entrée/sortie 12 et le bus interne de transmission

de données BUS se trouve branché le registre 15 qui est com-

mandé par le décodeur d'adresses 18 L'envoi et la récep-

tion du signal entre le circuit d'entrée/sortie et le bus interne de transmission de données BUS est effectué par

conséquent par l'intermédiaire du registre 15.

La référence 13 désigne un multiplexeur qui est prévu de manière à envoyer de façon sélective plusieurs

signaux analogiques à un convertisseur analogique/numéri-

que 14.

Dans la présente forme de réalisation, les di-

verses bornes d'entrée associées au multiplexeur 13 sont raccordées partiellement en commun aux bornes 24 et P 5# comme cela est représenté Par conséquent les bornes P 4 et P 5 constituent des bornes communes du type pouvant être utilisées soit en tant qu'entrée de signaux analogiques ou en tant qu'entrée et sortie de signaux numériques Les différentes bornes d'entréeautres que celles associées au multiplexeur 13, sont raccordées auxbornes d'entrée Pl à

P 3 exclusivement pour la transmission des signaux analogi-

ques. Entre le convertisseur analogique/numérique 14

et le bus interne de transmission de données BUS se trou-

ve branché un registre 16 dont le fonctionnement est com-

mandé par le décodeur d'adresses 18.

Par conséquent le signal de sortie numérique dé-

livré par le convertisseur analogique/numérique 14 est transmis par l'intermédiaire du registre 16 au bus interne

de transmission de données BUS.

Par exemple, sans que l'invention y soit limitée, le convertisseur analogique/numérique 14 est du type à comparaison séquentielle L'amplificateur opérationnel

ou le comparateur qui constitue une partie du convertis-

seur analogique/numérique du type à comparaison séquentiel-

le et qui doit être alimenté par le signal analogique de-

vant être converti, possède une impédance d'entrée élevée.

L'unité 17 de commande du multiplexeur délivre

un signal sélectif devant être envoyé au multiplexeur 13.

Cette unité de commande 17 est constituéecomme cela ressorti-

ra de la description ci-après, de manière à compren-

dre un registre de commande (ou un circuit à bascule bista-

ble), qui peut être commandé par le décodeur d'adresses 18

de manière à introduire le signal du bus interne de trans-

mission de données BUS, et un décodeur qui peut décoder le signal de sortie de ce registre de commande de manière à

former le signal sélectif mentionné précédemment.

Dans la présente forme de réalisation, lorsque les bornes communes P 4 et P 5 sont utilisées-en tant que borne d'entrée du signal numérique ou borne de sortie du signal numérique, soit la sélection des bornes P 4 et P 5

par le multiplexeur 13, soit l'envoi de la donnée indési-

rable depuis le registre 16 au bus interne de transmission de données BUS est essentiellement empêché Au contraire, lorsque les bornes communes P 4 et P 5 doivent être utilisées en tant que borne d'entrée analogique, la sélection des

bornes P 4 et P 5 par le circuit d'entrée/sortie 12 est essen-

tiellement empêchée A cet instant le circuit de sortie du circuit d'entrée/sortie 12, dont les bornes de sortie sont accouplées aux bornes P 4 et P 5 respectivement, est placé

dans un état fournissant des impédances respectivement éle-

vées de sortie Il en résulte que le niveau du signal ana-

logique devant être envoyé aux bornes P 4 et P 5 ne peut pas être modifié de façon indésirable par le circuit de sortie

situé dans le circuit d'entrée/sortie 12.

Sur la figure 2 on a représenté plusieurs formes spécifiques de blocs de circuit, qui sont représentées sur

la figure 1.

L'unité 17 de commande du multiplexeur, qui est constituée par des transistors MISFET Q 16 à à 20 à grilles de transmission servant à commander le multiplexeur 13, est constituée par un circuit à bascule bistable 17 a et par un décodeur 17 b Les transistors MISFET à Q 1 à Q 3 à grilles de transmission sont branchés entre le circuit à bascule bistable 17 a et le bus interne de transmission de données BUS Ce circuit à bascule bistable 17 a est constitué de manière à recevoir une adresse prédéterminée Lorsqu'un signal d'adresse attribuant le circuit à bascule bistable 17 a est envoyé hors de l'unité à registres 9 représentée sur la figure 1, le signal servant à sélectionner les transistors MISFET Q 1 à Q 3 à grilles de transmission est

délivré de façon correspondante hors du décodeur d'adres-

ses 18 Par conséquent les données convenablement codées

de commande du multiplexeur sont envoyées par l'intermé-

diaire du bus interne de transmission de données BUS et des transistors MISFET Q 1 à Q 3 à grilles de transmission au circuit à bascule bistable 17 a Le décodeur 17 b décode les données de commande, qui sont positionnées dans le

circuit à bascule bistable 17 a, ce qui entratne la déli-

vrance du signal sélectif devant être envoyé au multi-

plexeur 13 Ainsi, lorsque l'adresse spécifique envoyée à l'unité 17 de commande du multiplexeur est attribuée et lorsque les données de commande du multiplexeur sont envoyées au bus interne de transmission de données BUS,

les opérations du multiplexeur 13 sont commandées de fa-

çon correspondante L'un des signaux analogiquesdevant

Atre envoyésaux bornes Pl à P 5 est transmis par l'intermé-

diaire du multiplexeur 13 au convertisseur analogique/nu-

mérique 14 Par exemple l'opération de sélection du mul-

tiplexeur 13 est empêchée lorsque les données, qui doi-

vent être codées de façon appropriée de manière à ne pas être décodées par le décodeur 17 b sont positionnées

dans le circuit à bascule bistable 17 a.

Les transistors MISFET Q 4 à Q 8 à grilles de transmission sont montés entre les bornes de sortie du

registre 16 devant être alimenté par la sortie ayant su-

bie une conversion analogique/numérique, et les lignes

de transmission de bits Pl à P 8 constituant le bus inter-

ne de transmission de données BUS Lorsque les données d' adresses prédéterminées, indicatives du registre 16, sont

délivrées par l'unité à registres 9 représentée sur la fi-

gure 2, un signal situé à un niveau haut est délivré de façon correspondante par le décodeur d'adresses 18 dans

une ligne de commande CL 2 Il en résulte que les tran-

sistors MISFET Q 4 à Q 6 sont rendus conducteurs de sorte

que le signal de sortie, ayant subi une conversion analo-

gique/numérique et maintenu dans le registre 16,est intro-

duit dans le bus interne de transmission de données BUS.

Le circuit d'entrée/sortie 12 pour le circuit numérique est constitué par des amplificateurs tampons d'entrée et de sortie 12 a et 12 b qui sont accouplés aux

bones respectives P 4 à Pn La borne de ccmenade de l'ampli-

ficateur tampon 12 b est raccordée à une liqne GL de sorte

que son fonctionnement est pilote par le signal de comman-

de Le signal de sortie de cet amplificateur tampon de sortie 12 b est apte à prendre un niveau haut ou un niveau bas correspondant à son signal d'entrée, dans le cas o le signal decomnane est à un niveau haut En outre, le signal

de sortie de l'amplificateur tampon de sortie 12 b est main-

tenu à un état flottant ou à un état d'impédance de sortie

élevée, si le signal de omïnande est à un niveau bas, indépen-

damment du signal d'entrée de l'amplificateur.

Le registre 15 est constitué par plusieurs cir-

cuits à bascule bistable qui sont réunis par groupesde trois Parmi ces circuits à bascule bistable 15 a à 15 c faisant partie d'un groupe, la borne d'entrée I du circuit à bascule bistable 15 a est accouplée à la borne de sortie

de l'amplificateur tampon d'entrée 12 a situé dans le cir-

cuit d'entrée/sortie 12, tandis que la borne de sortie Q du circuit à bascule bistable 12 b est accouple-à la borne d'entrée de l'amplificateur tampon de sortie 12 b et que la

borne de sortie Q du circuit à bascule bistable 15 c est ac-

couplée à l'entrée de camaren de l'amplificateur tampon de

sortie 12 b La borne de sortie Q du circuit à bascule bi-

1 I

stable 15 a, la borne d'entrée I du circuit à bascule bista-

ble-15 b et la borne d'entrée I du circuit à bascule bista-

ble 15 c sont raccordées respectivement, par l'intermédiai re des transistors MISFET Q 7 à Q 9 à grilles de transmission, aux lignes correspondantes de bits B 1 du bus interne de transmission de données BUS De façon analogue les circuits à bascules bistables du registre 15 sont raccordés par l'intermédiaire de transistors MISFET de transmission

Q 10 à Q 15 au bus interne de transmission de données BUS.

Les transistors MISFET Q 7 à Q 15 à grilles de transmission

sont alimentés respectivement par des adresses prédétermi-

* nées et sont rendus conducteurs et non conducteurs sous l'effet de la commande du signal de sortie du décodeur d'

adresses 18.

Conformément à la réalisation représentée, le

signal d'entrée analogique transformé en une valeur nu-

mérique et le signal d'entrée numérique sont envoyés au

bus interne commun de transmission de données La ré-

ception de ces deux signaux d'entrée est effectuée en ren-

dant différents les cadencements d'attribution d'adresses

des registres 16 et 15.

Le programme, qui a été enregistré par avance

dans la mémoire ROM 19 représentée sur la f igure 1, déter-

mine l'utilisation des bornes communes P 4 et P 5 en tant que borne d'entrée du signal analogique, borne d'entrée du

signal numérique et borne de sortie du signal numérique.

Par exemple, dans le cas o les bornes P 4 et P 5 sont utilisées en tant que borne d'entrée ou de sortie du signal numérique, elles sont conçues de manière à ne pas être sélectionnées par le multiplexeur 13 A cet effet le

programme est conçu de telle manière que les données ser-

vant à sélectionner ces bornes ne sont pas positionnées dans l'unité de commande 17 Simultanément, le programme est agencé de manière à traiter le signal numrérique qui contient les instructions d'affectation d'adresses des

circuits à bascule bistable 15 a et 15 b situés dans le re-

gistre 15, qui correspondent aux bornes P 4 et P 5 La per-

mutatioide l'entrée et de la sortie des signaux numéri-

ques correspondant aux bornes P 4 et P 5, c'est-à-dire la direction du signal au niveau du circuit d'entrée/sortie 12, est désignée par positionnement et remise à l'état ini-

tial du circuit à bascule bistable 15 c ou analogue du re-

gistre 15 Plus spécifiquement lorsque le signal de sor-

tie du circuit à bascule bistable 15 c est positionné sur non, comme cela a été décrit précédemment, l'impédance

de sortie de l'amplificateur tampon de sortie 12 b est pla-

cée au niveau haut A ce moment là le signal d'entrée nu-

mérique est traité Au contraire, dans le cas o le cir-

cuit cuit le bascule bistable 15 c est positionnée sur " 1 ", l'amplificateur tampon de sortie 12 b est activé de telle manière que le signal de sortie numérique est délivré au niveau de la borne P 4 Dans le cas o les bornes communes mentionnées précédemment P 4 et P 5 doivent être utilisées en tant que borne d'entrée analogique, les données de code

pour la sélection de ces bornes sont positionnées dans l'uni-

té 17 de commande du multiplexeur grâce à l'exécution d'une instruction de programme prédéterminée Alors le signal de sortie du circuit à bascule bistable 15 c pour réaliser le réglage de la directivité est maintenu sur " O " de telle manière que le signal d'entrée analogique peut être envoyé aux bornes P 4 et P 5 ce qui a-pour effet l'amplificateur

tampon de sortie 12 b ou l'élément analogue du circuit d'en-

trée/sortie 12 est amené à prendre une impédance de sortie élevée Dans ce cas les adresses des circuits à bascule bistable 15 a, 15 b, etc du reaistre 15, qui correspondent

aux bornes P 4 et P 5,ne sont pas attribuées.

L'envoi et la réception du signal numérique vers

et à partir de la borne non commune pour le signal numéri-

que, faisant partie des bornes P 4 à P 7 V est effectué par

une sélection des adresses du registre 15 selon un cadence-

ment qui est rendu différent du cadencement d'attribuation

d'adresses du registre 16.

Sans y être limité, le circuit intégré 1 de la

figure 1 est utilisé pour la commande du moteur d'une au-

tomobile. A cet effet, par exemple, une thermistance DET 1 servant à détecter la température de l'eau de refroidisse- ment du moteur estbranchêe entre la borne Pl et le point du circuit à la masse Une résistance de charge R 1 est branchée entre cette thermistance DET 1 et une borne VB de source d'alimentation de l'énergie Cette borne de source d'alimentation en énergie VB est alimentée par la tension de sortie d'un circuit à tension constante 40, qui à son tour est alimenté par la tension de sortie d'une batterie

B par l'intermédiaire d'un commutateur à clé 50 La ten-

sion de sortie du circuit à tension constante 40 est en-

voyée au microprocesseur 1 et à un ensemble de circuits qui vont être décrits ci-après Grâce à l'utilisation d' une thermistance possédant un coefficient de température

négatif comme dans le cas de la thermistance DET 1 la ten-

sion devant être appliquée à la borne Pl est réduite lors

de la montée de la température de l'eau de refroidissement.

De façon analogue à la borne P 2 sont raccordées une thermistance DET 2 servant à détecter la température de l'air d'admission du moteur et une résistance de charge R 2

de la thermistance DET 2.

A la borne P 3 se trouve raccordé un débitmétre

d'admission DET 3 Ce débitmètre d'admission DET 3 est cons-

titué de manière à comporter un élément résistif et un con-

tact glissant dont la position varie par rapport à l'élé-

ment résistif conformément au débit de l'air d'adission.

Il en résulte que le débitmètre d'admission ainsi consti-

tué délivre une tension à un niveau correspondant au dé-

bit d'admission.

A la borne P 4 se trouve raccordé un tachymètre

DET 4 Ce tachymètre envoie à la borne P 4 une tension ana-

logique correspondant à la vitesse de rotation du moteur.

Un bouton de démarreur SW est raccordé à la bor-

ne P 5.

Un capteur DET 5 de l'angle du vilebrequin est raccordé à la borne PG Ce capteur DET 5 délivre un signal impulsionnel lorsque l'angle duvilebrequin du moteur prend une valeur prédéterminée, par exemple O degré.

La borne P 7 est utilisée en tant que borne de sor-

tie servant à indiquer la température du moteur par exemple.

Une lampe PL est commandée par un circuit tampon 30, agen-

cd de manière à recevoir le signal de sortie de la borne P 7, de manière à s'allumer lorsque la température du moteur

est anormale.

L'unité 21 de commande de circuits périphériques

reçoit les signaux de commande de la part des bornes exté-

rieures groupées CONT, le signal d'adresse provenant d'un

bus externe de transmission d'adresses AD et les données pro-

venant du bus de transmission de données DT Cette unité 21 de commande de circuits périphériques est équipée de

plusieurs lignes de sortie Q 1 à 9 Q 4 et comporte des cir-

cuits de mémoire (bien que non représentés), qui sont sé-

lectionnés par les signaux d'adresses du bus de transmis-

sion d'adresses AD et dont les états sont déterminés par

le signal de données du bus de transmission de données DT.

t-e signal présent dans la ligne de sortie ú 1 de l'unité 21 de commande de circuitspériphériques est envoyé par l'intermédiaire d'un circuit tampon de sortie 22 à une bobine d'allumage 26, tandis que le signal présent dans la

ligne de sortie ú 2 est envoyé par l'intermédiaire d'un cir-

cuit tampon de sortie 23 à un solénolde 27 servant à régler l'ouverture de la vanne papillon du collecteur d'admission du moteur D'autre part le signal présent dans la ligne de

sortie ú 3 est envoyé par l'intermédiaire d'un circuit tam-

pon de sortie 24 à une pompe à carburant du type électroma-

gnétique 28, tandis que le signal présent dans la ligne ú 4 est envoyé à un relais 29 pour la commande du démarreur

automatique du moteur.

Comme cela est représenté dans la figure 1, la mémoire morte (ROM) 19 servant à la commande du moteur

est agencée de manière à mémoriser les données d'interpo-

lation, qui sont déterminées par les caractéristiques du

moteur devant être commandé, ainsi que le programme.

Sur la figure 1, lorsque l'interrupteur à clé S est branché, la tension de la source d'alimentation en

énergie estenvoyée depuis la batterie B au circuit à ten-

sion constante 40, à partir duquel la tension VB de la source d'alimentation en énergie est envoyée aux circuits

respectifs mentionnés précédemment Par conséquent le mi-

croprocesseur 1 est placé dans son état de fonctionnement.

Les données analogiques,telles que la tempéra-

ture de l'eau de refroidissement du moteur ou l'air d'ad-

mission,qui sont fournies par la thermistance DET 1 ou DET 2, sont converties en données numériques selon un système à division du temps par suite de l'action du convertisseur

analogique/numérique 14 Les données numériques respecti-

ves ainsi converties sont enregistrées dans la mémoire à

accès direct (RAM) par l'intermédiaire du bus de transmis-

sion de données.

La pompe à carburant 28 est placée dans son état

de fonctionnement par le signal de sortie envoyé par l'uni-

té 21 de commande de circuitspériphériques par l'intermé

diaire de la ligne X 3.

Lorsque le bouton de démarreur SW est branché, le relais 29 est placé dans son état de fonctionnement de

sorte que le démarreur automatique (non représenté) du mo-

teur commence à fonctionner Afin de réduire la capacité

de la mémoire RAM 19, ses données concernant la distribu-

tion ou le calage de l'allumage sont agencées de manière

à correspondre uniquement à une vitesse de rotation échan-

tillonnée prédéterminée du moteur.

Par conséquent les données du calage de l'alluma-

ge pour le tachymètre DET 4 et pour une vitesse de rotation quelconque sont obtenues par des calculs, dans lesquels les

données d'interpolation à une vitesse de rotation échantillon-

née au voisinage de la vitesse de rotation quelconque du moteur contenue dans la mémoire ROM sont corrigées par

la vitesse de rotation en question.

La distribution ou le calage réel de l'allumage est obtenu au moyen des calculs à la fois à partir de l'ins- tant de référence de l'allumage, qui est basé sur le signal

de sortie provenant du capteur DET 5 de l'angle du vilebre-

quin, et des données de calage de l'allumage, qui sont ob-

tenues au moyen des calculs mentionnés précédemment La

bobine d'allumage 26 est commandée en fonction de ce cala-

ge réel de l'allumage.

Avec les données concernant la vitesse de rota-

tion du moteur et la température de l'eau de refroidisse-

ment de ce dernier, on tient compte des données de l'inter-

polation de la mémoire ROM 19 servant à la commande du papillon des gaz pour l'obtention, à l'aide de calculs similaires, du signal ïmpulsionnel de commande en vue d' assurer la commande dudit papillon des gaz A l'aide de ce

signal de commande impulsionnel on modifie le taux de char-

ge du courant impulsionnel du solénoïde 27 accouplé au

moyen de l'unité de contrôle 21 de circuits périphériques.

Le courant moyen du solénoide 27 est modifié conformément

à ce taux de charge du courant imnulsionnel Il en résul-

te que l'ouverture du papillon des gaz est commandée en

fonction du taux de charge.

Dans un système qui est destiné à rendre commu-

nes la borne d'entrée analogique et les bornes d'entrée/ sortie numérique, comme par exemple dans le dispositif à

circuits intégréà semiconducteurs constituant le micro-

processeur ou le circuit analogue qui vient d'être décrit,

si la ligne de transmission du signal analogique et la li-

gne de transmission du signal numérique réalisée au moyen

de la technique de câblage à couches multiples s'inter-

sectent (ou se recouvrent), la capacité indésirable men-

tionnée précédemment s'établit entre la ligne de trans-

mission du signal analogique et la ligne de transmission du signal numérique Par conséquent il apparait un défaut de fonctionnement au cours de l'opération de traitement

du signal analogique, comme cela a été décrit précédemment.

Plus spécifiquement, si l'état du bouton de démarreur SW varie pendant que le convertisseur analogique/numérique

14 par exemple convertit la tension analogique conformé-

ment à la vitesse de rotation du moteur, qui est délivrée par le tachymètre DET 4 pour former un signal numérique, le niveau de ce signal présent sur la borne P 5 estmodifié

conformément à la modification de l'état du bouton de dé-

marreur SW La variationdu niveau du signal numérique à la fois sur la borne P 5 et dans la ligne accouplée à la borne P 5 est transmise par l'intermédiaire de la capacité à la ligne de transmission du signal analogique, qui est accouplée au convertisseur analogique/numérique 14 Il en résulte que le convertisseur analogique/numérique 14 transforme le signal analogique, qui est positionné à un niveau haut ou bas indésirable par rapport à la tension

analogique située à un niveau correct, en le signal numé-

rique En d'autres termes un défaut de fonctionnement in-

tervient lors de l'opération de traitement du signal ana-

logique effectuée dans le convertisseur analogique/numéri-

que 14.

A titre d'exemple le niveau du signal numérique varie dans une période de temps relativement brève entre volts et O volt ou inversement En d'autres termes le niveau varie d'une manière relativement importante pendant

un bref intervalle de temps Il en résulte que la varia-

tion du niveau est transmise à l'entrée du convertisseur

analogique/numérique 14 par l'intermédiaire de la capaci-

té. Sur la figure 3, on a représenté une vue en plan de la configuration oustructure d'une partie du dispositif

à circuits intégrés à semiconducteurs d'une forme de réali-

sation qui est agencée de manière à réduire suffisamment la diaphonie du signal numérique, pouvarê 4 tre transmise

au signal analogique Dans les figures 4 et 5 on a repré-

senté les coupes du substrat semiconducteur, qui corres-

pondent aux parties A-A' et B-B' de la figure 3 Dans les parties représentées sur les figures 3 à 5 on a réalisé le multiplexeur 13 qui est représenté sur la figure 2 Par exemple afin de permettre une meilleure compréhension du

schéma d'agencement du circuit, on a représenté les par-

ties contenant les blocs de circuits 12, 14 et 17 repré-

sentés sur la figure 1, sous la forme de blocs 12, 14 et

17 sur la figure 3.

Le dispositif à circuits intégrés à semiconduc-

teurs représenté est réalisé en utilisant la technique

connue d'oxydation locale et la technique connue d'auto-

alignement, sans que l'invention y soit limitée Sur la surface d'un substrat semiconducteur 100,qui est constitué

par du silicium monocristallin de type p et dont la sur-

face principale est disposée suivant une orientation paral-

lèle à l'orientation de la surface cristalline ( 100), on

aménage une pellicule d'oxyde de champ 101 qui est prépa-

rée au moyen de la technique d'oxydation locale de maniè-

re à présenter une épaisseur relativement importante,

par exemple d'environ 1,2 gm Sur cette partie de la sur-

face du substrat semiconducteur 100, dans laquelle doi-

vent être réalisées des régionsactives, c'est-à-dire la partie qui n'est pas recouverte par la pellicule d'oxyde

de champ 101, on forme une couche de silicium polycris-

tallin de type p+ 103 a possédant une épaisseur d'environ 0,35 Nom moyennant l'interposition d'une pellicule d'oxyde

de grille 102 possédant uoe faible épaisseur de par exem-

ple environ 50 nanomètres La couche 103 a de silicium po-

lycristallin de type N constitue les électrodes de gril-

le des transistors MISFET A la surface de la pellicule

oxyde de champ 101, on forme une couche de silicium poly-

cristallin de type N 103 b qui est réalisée en même temps

que la couche de silicium polycristallin de type N 103 a.

Ainsi, la couche de silicium polycristallin 103 b constitue

essentiellement la première couche de câblage.

Sur la surface du substrat semiconducteur 100 on + forme des régions semiconductrices du type N 104 a, 104 b

et 104 c, qui sont aménagées de manière à présenter une pro-

fondeur d'environ 1 Nm moyennant l'utilisation de la pellicule d'oxyde de champ 101 et de la couche de silicium polycristallin 103 a en tant que masque pour le dopage avec + une impureté Ces régions semiconductrices de type N sont

utilisées en tant que régions de source et de drain et ré-

gions semiconductrices de câblage destransistors MISFET Sur

la pellicule d'oxyde de champ 101 et sur les couches de si-

licium polycristallin on forme une pellicule isolanteinter-

couches 105 qui est constituée par du verre aux phosphosili-

cates possédant une épaisseur d'environ 0,6 jm Sur la pel-

licule isolante inter-couches 105 on forme des couches se-

miconductrices 1 06 a, 106 b et 106 c qui sont constituées par de l'aluminium évaporé et possèdent une épaisseur d'environ 1 Nm Ces couches d'aluminium évaporées sont maintenues en contact ohmique avec les régions semiconductrices de type N 104 a, 104 b et 104 c au niveau des parties de contact formées dans la pellicule Isolante inter-couches 105 Les

couches d'aluminiu P évaporées constituent la seconde couche de câblage.

Dans cette forme de réalisation la ligne

de transmission du signal analogique et la ligne de trans-

mission du signal numérique sont formées respectivement

dans les zones qui sont séparées par le réseau des électro-

des de joncticn Pl à P 6 raccordées aux bornes extérieures.

Par exemple sur la figure 3; sans que l'invention y soit

limitée, la configuration de la couche d'al mlinri cons-

tituant les électrodes de jonction et la seconde couche

de câblage sont indiquées par des trai ts pleins et la con-

figuration des couches de silicium polycristalin conduc-

trice constituant à la fois les électrodes de grille des transistors MISFET Q 16 à Q 20 servant de multiplexeurs et la première couche de câblage est représentée par des

traits mixtes à deux tirets D'autre part la configura-

tion des couches de diffusion agissant en tant que régions de source et de drains des transistors MISFET est repérée par des lignes formées de tirets Dans la surface du substrat semiconducteur les parties, qui s'étendent entre les régions semiconductrices appariées telles que les ré- gions semiconductrices 104 a et 104 b, sont utilisées en tant que régions de canal des transistors MISFET Sur la figure 3 les rectangles comportant les symboles X désignent des parties de contact Dans ces parties de contact, les régions seconductrices et les secondes couches d'aluminium

sont interconnectées comme cela a été décrit précédemment.

Dans cette forme de réalisation, les électrodes

respectives de jonction Pl à P 6 sont disposées sur les par-

ties périphériques de la microplaquette à semiconducteurs 1 et une ligne LA de transmission du signal analogique, constitue par une couche de câblage en aluminium est formée

dans la zone située entre le réseau des électrodes Pl à P 6 -

et le bord SL de la microplaquette à semiconducteurs 1 úette-li-

gne LA de transmission du signal analogique est accouplée à

la borne d'entrée du convertisseur analogique/numérique 14.

En outre la ligne LA est raccordée aux régions semiconduc-

trices 104 b à 104 f des transistors MISFET Q 16 à Q 20 agis-

sant en tant que multiplexeur.

D'autre part, en-ce qui concerne le réseau des

électrodes de jonction Pl à P 6, dans la surface intérieu-

re IL de la microplaquette à semiconducteurs 1 se trouvent formées les lignes LD de transmission de signaux numériques, par exemple LD 1 à LD 3, qui sont constituées par les couches d'aluminium, ainsi que les lignes de commande numériques CL 61 à CL 65, et constituées par les couches de silicium polycristallin conductrices Parmi ces lignes, les lignes de transmission de signaux numérique L Dl L 53, qui sont constituées par les couches d'aluminium, raccordent les régions de diffusion des transistors Q 16 à Q 20 servant de multiplexeur et le circuit d'entrée/sortie 12 Par exemple l'électrode de jonction P 5 et la ligne de transmission de signaux numériqu E 9 LD 2 par exemple peuvent être constituées par la couche continue d' aluminium de la même manière que l'électrode de jonction P 6 et la ligne de transmission de signaux LD 1 accouplée à

l'électrode P 6.

Les lignes de commande numérique CL 1 à CL 5 qui sont constituées par les couches conductrices de silicium polycristallin intégrées aux électrodes de grille des transistors MISFET Q 16 à Q 20 ' sont raccordées aux bornes

de sortie du registre de commande 17.

Par exemple le substrat semiconducteur 100 est

scellé moyennant l'utilisation d'une technique bien con-

nue de moulage de la résine, comme cela va être décrit ci-après De façon spécifique on prépare tout d'abord un cadre de montage On fixe le substrat semiconducteur 100 à la partie en foime de patte du cadre de montage Les électrodes de jonction du substrat semiconducteur 100

et les parties conductrices du cadre de montage sont rac-

cordées selon la technique bien connue de soudure à boule écrasée qui utilise un fil de connexion constitué par un mince fil d'or ayant un diamètre d'environ 40 Fm Ensuite

le substrat semiconducteur 100 est moulé dans une résine.

On achève le dispositif à circuits intégrés à semiconduc-

teurs en retirant la ou les parties inutiles du cadre de montage. Dans la forme de réalisation décrite jusqu'à

présent, les lignes de transmission de signaux analogi-

ques et les lignes de transmission de signaux numériques

peuvent être réalisées sur la microplaquette à semiconduc-

* teur 1 sans aucune intersection, de sorte que le défaut

de fonctionnement mentionné pr-cédem ent lors de l'opé-

ration de traitement du signal analogique peut être éli-

miné Une capacité parasite relativement ilevée s'établit entre la ligne de commande 103 b, qui est constituée par la

couche de silicium polycristallin conductrice, et la li-

gne de transmission de signaux numériques TLD 3 qui est cons-

tituée par la couche d'aluminium, comme représenté sur

les figures 3 et 5, étant donné que les deux lignes s'inter-

sectent de part et d'autre de la pellicule isolanteinter-

couche relativement mince 105 Cependant cette capacité

parasite peut être essentiellement négligée comme indi-

qué ci-après De façon spécifique les transistors MISFET

Q 16 à Q 20 à grilles de transmission constituant le multi-

plexeur 13 possèdent des résistances de "CONDUCTION" re-

lativement élevées Ces transistors MISFET Q 16 à Q 20 sont palcés dans leurs états "BLOQUES" après que le signal analogique ait été échantillonné Par conséquent la ligne

LA de transmission du signal analogique possède une im-

pédance relativement élevée Si la ligne LA de transmis-

sion du signal analogique et l'une des lignes de transmis-

sion du signal numérique ou l'une des lignes de commande

numérique s'intersectent, une capacité parasite relative-

ment élevée est établie au niveau de cette intersection de sorte que des fluctuations de potentiel relativement

élevées ou des bruits relativement intenses sont appli-

qués à la ligne LA de transmission du signal analogique.

Au contraire les fluctuations de potentiel ou les bruits parasites, qui sont transmis de la ligne de

commande numérique 103 b à la ligne de transmission de si-

gnaux LD 3 et au plot de jonction de soudure T 4, comme représenté sur les figures 3 à 5, sont réduits à un niveau suffisamment bas par l'impédance de sortie relativement

faible du circuit, tel que par exemple le capteur analogi-

que qui est accouplé au plot de jonction P 4 Il en résul-

te que la capacité parasite censée s'établir entre les li-

gnes 103 b et LD 3 peut être essentiellement supprimée.

En outre si la ligne LA de transmission du si-

gnal analogique est agencée comme cela est représenté sur la figure 3, les lignes de connexion non représentées, qui sont raccordées aux électrodes de jonction P 4 et P 5, et la ligne LA sont réalisées de manière à s'intersecter suivant une structure tridimensionnelle Les lignes de connexion sont conçues de manière à posséder un diamètre relativement important, par exemple d'environ 40 Nom, comme cela a été décrit précédemment Cependant, dans ce cas, les

distances entre les lignes de connexion, qui sont raccor-

dées aux électrodes P 4 et P 5 moyennant l'utilisation de la technique de liaison par soudure à boule écrasée, et la li- gne LA de transmission du signal analogique peuvent être

agencées de manière à présenter une valeur suffisamment éle-

vée conformément aux courbures des lignes de connexion, dl une valeur supérieure à 0,1 mm Par conséquent la capacité parasite devant s'établir entre les lignes de connexion et la ligne LA de transmission du signal analogique peut

être amenéeà une valeur suffisamment faible.

Dans le cas o la borne d'entrée analogique et

la borne d'entrée-sortie numérique sont réalisées de ma-

nière à être communes, comme cela a été représenté sur la figure 1 ou 2, il est possible de réduire le nombre des bornes devant être fixées au microprocesseur 1 En outre

l'utilisation d'un certain type de microprocesseur 1 per-

met d'exécuter tout un ensemble de commandes de processus,

parmi lesquels les nombres des entrées de signaux analogi-

ques et le nombre des entrées et des sorties de signaux nu-

mériquessont différents Par conséquent il est possible d' améliorer la capacité étendue d'utilisation des différentes commandes de processus, telles que les commandes du moteur

d'automobile par le microprocesseur En outre la modifica-

tion du système, telle que la conversion de l'entrée numé-

rique en l'entrée analogique pour garantir la qualité éle-

vée de la commande du processus c'est-à-dire la commande

extrêmement condensée, peiit être réalisée simplement en mo-

difiant une partie du programme devant être enregistrée

dans la mémoire ROM 19.

La présente invention n'est pas limitée aux exem-

ples de réalisation que l'or, vient de décrire.

Les lignes de transmission des signaux analogiques, les lignes de transmission des signaux numériques et les lignes de commande numérique peuvent utiliser une couche

251344-0

de diffusion semiconductrice en plus de la couche d'aluminium et de la couche de silicium polycristallin conductrice, qui

ont été décrites,et il est possible de modifier de différen-

tes manières leurs combinaisons.

En outre les lignes de transmission de signaux

analogiques et les lignes de transmission de signaux numé-

riques n'ont pas besoin d'être raccordées aux électrodes de jonction, et au contraire la présente invention peut

être largement appliquée à un circuit intégré à semicon-

ducteurs, qui est équipé à la fois de lignes de transmis-

sion de signaux analogiques raccordées au circuit de trai-

tement de signaux analogique possédant une impédance d'en-

trée élevée, et aux lignes de transmission de signaux nu-

mériaues. De plus les lignes de transmission de signaux

analogiques et les lignes de transmission de signaux numé-

riques peuvent être raccordées soit indépendamment les unes des autres soit en partie ou en totalité en commun, aux électrodes de jonction Dans cette variante, à titre de

simplification ou bien en vue d'obtenir une densité éle-

vée de l'agencement du câblage, il est souhaitable que

les lignes de transmission de signaux analogiques et numé-

riques soient réalisées respectivement dans les zones qui

sont séparées par le réseau des électrodes de jonction.

De plus les électrodes de jonction n'ont pas besoin d'être

disposées à la périphérie de la microplaquette à semi-

conducteurs, mais peuvent être formées dans la partie média-

ne de ladite microplaquette conformément à l'accroissement

de la taille de cette dernière.

Claims (11)

REVENDICATIONS

1 Dispositif à circuits intégrés à semiconduc-

teurs,caractérisé en ce qu'il comporte une première cou-

che de câblage ( 103 b) formée sur un substrat ( 100) et em-

pêchée d'intersecter toute couche de câblage devant être

alimentée par un signal numérique, un premier circuit élec-

tronique ( 14) formé sur ledit substrat ( 100) et apte à être alimenté avec un signal analogique par l'intermédiaire de ladite première couche de câblage, une seconde couche de câblage ( 106 a, b, c) apte à être alimentée par un signal

numérique, et un second circuit électronique ( 12} accou-

plé à ladite seconde couche de câblage.

2 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 1, caractérisé en ce qu'il comporte en outre plusieurs électrodes de jonction (P 1-P 6) formées sur ledit substrat ( 100) et que la première couche de câblage ( 103 b) est agencée de manière à s'étendre sur l'une des surfaces qui sont séparées par je réseau dudit ensemble d'électrodes de jonction, tandis que la seconde couche de câblage est agencée de manière à s'étendre sur

les autres surfaces qui sont séparées par ledit réseau.

3 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 2, caractérisé en ce que le-

dit ensemble d'électrodes de jonction (P 1-P 6) sont dispo-

sées sur la partie périphérique dudit substrat( 100), et que la première couche de câblage ( 103 b) est agencée de manière à détendre sur la surface qui est située entre le bord (SL) dudit substrat et le réseau dudit ensemble dudit

ensemble d'électrodes de jcnction.

4 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 1, caractérise en ce qu'il

comporte en outre une élec trode de jonction (P 1-P} for-

mée sur ledit substrat et accouplée à la fois a la premie-

re et à la seconde couches de câblage.

5 Dispositif à circuits intégrés à semiconduc-

teurs selon la reuendication 5, caractérisé en ce qu'il

comporte en outre un transistor MISFET à grille de trans-

mission (Q 16-Q 20) formé sur ledit substrat ( 100) et que la première couche de câblage( 103 b)est accouplée à ladite

électrode de jonction par l'intermédiaire dudit transistor.

6 Dispositif à circuits intégrés à semiconduc- teurs selon la revendication 5, caractérisé en ce que le

transistor MISFET à grille de transmission (Q 16-Q 20) for-

me une partie d'un multiplexeur.

7 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 5, caractérisé en ce que le

premier circuit électronique ( 14) comporte un convertis-

seur analogique/numérique.

8 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 7, caractérisé en ce que le

second circuit électronique ( 12) comporte un circuit d'en-

trée du signal numérique.

9 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 7, caractérisé en ce que le

second circuit électronique < 12) comporte un circuit d'en-

trée du signal numérique et un circuit de sortie du signal numérique.

Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 9, caractérisé en ce qu'il comporte en outre un circuit de commande ( 17) servant à

commander l'entrée du signal analogique par l'intermédiai-

re du convertisseur analogique/numérique ( 14), l'entrée du signal numérique par l'intermédiaire du circuit ( 12)

d'entrée du signal numérique et la sortie du signal numé-

rique par l'intermédiaire du circuit ( 12) de sortie du

signal numérique.

11 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 10, caractérisé en ce que le circuit de sortie du signal numérique est placé dans un état présentant une impédance élevée de sortie lorsque l'électrode de jonction (P 1-P 6) doit être utilisée en tant que borne pour l'entrée du signal analogique pour 1 '

entrée du signal numérique.

12 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 6, caractérisé en ce qu'il est

formé par un microprocesseur ( 1) pour la commande d'un mo-

teur.