FR2458906A1 - Dispositif semi-conducteur destine a etre monte sur le socle de base d'un boitier et son procede de fabrication et de montage - Google Patents

Dispositif semi-conducteur destine a etre monte sur le socle de base d'un boitier et son procede de fabrication et de montage Download PDF

Info

Publication number
FR2458906A1
FR2458906A1 FR8012206A FR8012206A FR2458906A1 FR 2458906 A1 FR2458906 A1 FR 2458906A1 FR 8012206 A FR8012206 A FR 8012206A FR 8012206 A FR8012206 A FR 8012206A FR 2458906 A1 FR2458906 A1 FR 2458906A1
Authority
FR
France
Prior art keywords
base
substrate
region
intrinsic
eutectic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8012206A
Other languages
English (en)
Inventor
Alan Lloyd Harrington
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of FR2458906A1 publication Critical patent/FR2458906A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF SEMI-CONDUCTEUR A SUBSTRAT DU TYPE P-I-N, A GRANDE PUISSANCE ET HAUTE FREQUENCE. CE DISPOSITIF COMPREND UN SUBSTRAT INTRINSEQUE 50, UNE REGION DE BASE 58 ET UNE REGION D'EMETTEUR 60 QUI SONT ISOLEES D'UNE REGION DE COLLECTEUR 52 PAR UNE COUCHE EPITAXIALE 54. LES DEPOTS EPITAXIAUX SONT SENSIBLEMENT SIMPLIFIES, CE QUI PERMET DE REALISER L'ISOLATION HORIZONTALE ENTRE LES DISPOSITIFS ACTIFS 56 AU MOYEN DE RAINURES EN V 66 PEU PROFONDES. DOMAINE D'APPLICATION : TRANSISTORS DE PUISSANCE A HAUTE FREQUENCE.

Description

L'invention concerne la conception et la fabrica-
tion de substrats isolés P-I-N permettant la réalisation de transistors de puissance à haute fréquence à collecteur isolé. L'invention concerne en particulier un procédé de fabrication qui permet d'éviter la réalisation de rainures profondes en V pour assurer l'isolation horizontale et d'obtenir une conductibilité thermique et une isolation
capacitive verticale améliorées.
Des transistors de puissance à haute fréquence ont
été classiquement réalisés sur des substrats isolés P-I-N.
Ces substrats sont formés à partir d'un support de silicium à orientation cristalline <100) dopé afin de présenter une caractéristique P+. Une couche épitaxiale intrinsèque est
ensuite déposée sur le substrat, sur une épaisseur d'envi-
ron 15 p, cette couche ayant une résistivité supérieure à 400 ohm-cm. Une couche épitaxiale de caractéristique N+ est ensuite déposée sur le dessus de la couche précédente, et une couche épitaxiale N- est enfin ajoutée. La nécessité de
superposer les trois couches épitaxiales soulève des pro-
blèmes de contrôle de qualité. Pour que le dispositif fonc-
tionne convenablement," le profil et l'épaisseur de ces cou-
ches doivent être contrôlés avec soin. Un contrôle précis est difficile à réaliser. Pour isoler horizontalement les dispositifs actifs formés dans la couche épitaxiale la plus haute, on utilise des rainures profondes en V. Ces rainures doivent traverser les trois couches épitaxiales et atteindre la couche intrinsèque. Une fois que les rainures profondes en V sont formées, elles doivent être remplies d'une matière polycristalline et ramenées par polissage à la surface de
la couche épitaxiale supérieure. Ce polissage élimine l'ex-
cédent de polycristal et doit être contrôlé avec soin afin que l'on obtienne une surface très plane, parallèle à la surface opposée du substrat. L'utilisation de ces rainures profondes en V avec des tranches de silicium <100> tend à
rendre ces tranches très sensibles aux ruptures.
Ce substrat est fixé directement sur la base du boîtier et il est difficile de contrôler l'épaisseur de la jonction P-I-N verticale qui, aux fréquences élevées,
engendre un couplage capacitif indésirable entre le collec-
teur et la région du substrat comportant les dispositifs actifs. De plus, l'utilisation d'un substrat fortement dopé et présentant une caractéristique P+ a pour résultat une faible conductibilité thermique vers la base du bottier, ce
qui limite notablement la puissance maximale du dispositif.
L'invention a donc pour objet un procédé de fabrica-
tion d'un substrat isolé P-I-N destiné à la réalisation de transistors de puissance à haute fréquence, sans exiger un
contrôle difficile du dépôt de plusieurs couches épitaxia-
les et la nécessité qui en résulte de réaliser des rainures profondes en V pour assurer l'isolation horizontale. Le procédé selon l'invention permet de fabriquer un substrat
isolé P-I-N très épais destiné à entrer dans la fabrica-
tion de transistors de puissance à haute fréquence et pré-
sentant des caractéristiques de transmission de chaleur améliorées. L'invention concerne également un procédé de
fixation d'un bloc à transistor de puissance à haute fré-
quence, par exemple sur la base d'un bottier, ne produi-
sant pas un grand nombre d'interfaces métalliques afin
d'accroître la résistance thermique vers la base du bottier.
Selon l'invention, une zone de matière semi-conduc-
trice N+ est formée, par exemple par diffusion, dans la sur-
face d'un substrat semi-conducteur intrinsèque du type P (X) à résistivité élevée (supérieure à 5000 ohm-cm), ayant une structure cristalline 4100>. Sur cette surface du substrat, on dépose une couche épitaxiale relativement
mince (4 à 7 p) d'une matière semi-conductrice N-. Les dis-
positifs actifs sont formés dans la surface exposée de la matière semiconductrice N- et isolés horizontalement les uns des autres par des rainures en V peu profondes. Pour réaliser une isolation horizontale efficace, il suffit que la profondeur des rainures en V ne dépasse que légèrement
les 4 à 7 V de la couche épitaxiale N-.
La partie P de ce substrat isolé P-I-N est formée pendant le processus de fixation du bloc par la mise en oeuvre d'un procédé minimisant le nombre d'interfaces
métalliques entre le bloc et e socle de base,.ze procédé réa-
lisant la partie P par diffusion d'une matière dopante à partir de la soudure eutectique dans la partie de base du substrat. En déterminant la quantité de matière dopante contenue dans la soudure, il est possible de conserver à
la couche P+ une grande minceur et d'obtenir ainsi un tra-
jet hautement conducteur de la chaleur vers le socle de base. Le nombre minimal d'interfaces métalliques réduit sensiblement la résistance thermique vers le socle de base (masse). La partie intrinsèque du substrat s'appauvrit sous une faible tension de collecteur, ce qui détermine l'isolation du collecteur et le couplage capacitif avec le socle de base (masse). La capacité entre le collecteur et la masse doit être d'autant plus faible que la fréquence
est élevée.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels: - la figure 1 est une coupe transversale partielle montrant la configuration typique de transistors de puissance à haute fréquence de l'art antérieur, montés sur un socle de boltier en cuivre; - la figure 2 est une coupe transversale partielle montrant la configuration de transistors de puissance à haute fréquence selon l'invention, avant leur montage sur leur boîtier en cuivre; et - la figure 3 est une coupe transversale partielle montrant untransistor de puissance à haute fréquence selon
l'invention monté sur un socle en cuivre.
Pour faciliter la compréhension de l'invention et à
titre de comparaison, la configuration et un procédé de fa-
brication de transistors de puissance à haute fréquence de
l'art antérieur seront tout d'abord décrits.
Des transistors de puissance à haute fréquence à collecteur isolé, réalisés sur des-substrats isolés P-I-N, présentent typiquement la configuration montrée sur la
figure 1. Une tranche 10 de substrat, présentant une carac-
téristique semi-conductrice P+ et ayant une orientation
cristalline Z100> est utilisée. Cette tranche a une épais-
seur d'environ 0,075 mm lorsque le dispositif est achevé.
Une première face de cette tranche reçoit un dépôt épitaxial constitué d'une couche intrinsèque n 12 ayant une épaisseur d'environ 10 p. De même, une couche épitaxiale N+14 est dé- posée sur une épaisseur d'environ 10 p et elle est suivie
d'un dépôt épitaxial d'une couche N-16 d'environ 7 p d'é-
paisseur. Un dispositif actif typique 18 (par exemple un transistor de puissance à haute fréquence) est ensuite réalisé par diffusion dans la couche épitaxiale N-.16. Ce dispositif actif 18 comprend une région 20 d'émetteur, une région 22 de base et un collecteur constitué par la couche épitaxiale N+ à laquelle il est possible d'accéder au moyen
d'une rainure 24 de collecteur qui traverse la couche épi-
taxiale N- 16afin de permettre l'établissement d'un contact
en 25 avec la couche épitaxiale N+ 14.
Dans le procédé de fabrication décrit ci-dessus, il faut contrôler avec soin chaque dépôt épitaxial afin de s'assurer que les couches ont une épaisseur et une planéité uniformes et qu'elles sont alignées parallèlement au plan
de la tranche 10 du substrat.
L'isolation horizontale entre un dispositif actif 18 et les dispositifs actifs adjacents est réalisée au
moyen de rainures profondes 26 en V qui traversent les cou-
- 25 ches épitaxiales 16, 14 et 12 et qui pénètrent légèrement
dans la tranche 10 du substrat, comme montré aux points 28.
La présence de ces rainures profondes 26 tend à favoriser
la rupture de la tranche 10 du substrat au cours des mani-
pulations. L'ensemble décrit ci-dessus est considéré comme ayant une isolation P-I-N, car le dispositif actif 18 est
isolé de son élément de montage par la tranche 10 du subs-
trat (matière du type P), la couche intrinsèque n12 et la
couche épitaxiale N+.14 (matière du type N).
Le montage de l'ensemble décrit ci-dessus, comme
montré sur la figure 1, sur son socle 32 de cuivre s'effec-
tue généralement par la mise en oeuvre d'un procédé appelé "liaison eutectique". D'une manière générale, un socle de base 32 en cuivre, faisant partie du bottier, est revêtu
d'une pellicule d'or 34 et chauffé suffisamment pour réa-
liser une liaison eutectique de l'ensemble sur ce socle
de base.
Ce procédé de fabrication et de fixation présente une caractéristique particulièrement indésirable en ce qui
concerne les transistors de puissance à haute fréquence.
Le dispositif actif 18 est formé à des températures élevées,
ce qui tend à provoquer une diffusion de la matière do-
pante de la tranche 10 du substrat (impuretés P+) et un agrandissement de la région P+ dans la couche intrinsèque 12. Cet amincissement de la couche intrinsèque X t2 fit apparaître une capacité parasite accrue entre le dispositif actif 18 et le socle de base 32 en cuivre, ce qui dégrade
les performances aux fréquences élevées. De plus, l'exten-
sion de la région P+ (tranche 10 du substrat) entraîne une diminution de la conductibilité thermique du dispositif actif 18 vers le socle 32 de base en cuivre. Etant donné qu'aux fréquences élevées la proportion de l'énergie d'un signal produisant de la chaleur augmente, le fonctionnement
aux fréquences élevées subit une dégradation supplémentaire.
Le transistor de puissance à haute fréquence selon l'invention et son procédé de fabrication sont montrés sur la figure 2. Le procédé selon l'invention permet d'obtenir un transistor de puissance à haute fréquence et à isolation P-I-N, de même que le procédé antérieur, mais, pour des
raisons indiquées ci-dessous, le dispositif selon l'inven-
tion présente des caractéristiques supérieures aux fréquen-
ces élevées et de plus grandes possibilités de dissipation
de la chaleur.
Une tranche intrinsèque 50 du type P (X) à haute
résistivité est utilisée. Cette tranche 50, une fois ache-
vée, a généralement une épaisseur d'environ 0,09 mm et une résistivité dépassant 5000 ohm-cm. La tranche présente une
orientation cristalline < 100>. Un collecteur 52 à diffu-
sion N+, ayant une résistivité inférieure à 0,01 ohm-cm, est diffusé dans la surface supérieure de la tranche 50 jusqu'à une épaisseur d'environ 10 p. On dépose sur cette
même surface une couche épitaxiale N- 54 ayant une résis-
tivité d'environ 0,8 à 1,0 ohm-cm et une épaisseur de 4 à 7 p. Un dispositif actif 56, comprenant une base 58 et un émetteur 60, peut ensuite être réalisé par diffusion dans la couche épitaxiale N- 54, directement au-dessus du col- lecteur diffusé N+ 52. Une rainure 62 de collecteur est réalisée de manière à permettre un accès au collecteur 52,
comme indiqué en 64.
En raison de la géométrie de ce dispositif, une
isolation horizontale peut être réalisée au moyen de rainu-
res 66 peu profondes en V auxquelles il suffit de donner une
profondeur ne dépassant que légèrement l'épaisseur de la cou-
che épitaxiale N- 54 (4 à 7 p) pour atteindre en 68 la tran-
che intrinsèque 50. Etant donné que la couche épitaxiale N-54 est peu épaisse, une isolation horizontale peut être obtenue, en variante, par une diffusion 72 du type P à travers la couche 54, jusqu'à la tranche 50, comme montré sur la figure 3. De plus, un contact électrique peut être établi avec le collecteur 52 par une diffusion 70 du type N+ à travers la couche 54 et jusqu'au collecteur 52, comme
montré sur la figure 3.
Comme représenté sur la figure 2, on a donc réalisé
un dispositif actif 56, une région 52 de type N et une ré-
gion intrinsèque (u) 50. Pour achever la formation du subs-
trat P-I-N souhaité, une région de contact P+ doit être réalisée à la partie inférieure du substrat 50. Une des
caractéristiques particulières de l'invention est la forma-
tion de cette région de contact P+ pendant le processus de fixation de la tranche 50 du substrat sur son boîtier 80
en cuivre.
Pour faciliter le montage d'un ensemble semi-
conducteur sur un boîtier 80 en cuivre, ce dernier est équipé d'une mince plaque de base 82 généralement réalisée en or. Une mince couche 84 d'or dopé au bore, assumant la fonction d'une soudure eutectique, peut être appliquée sur
cette plaque de base 82. Le substrat 50, sur lequel le dis-
positif actif 56 a déjà été formé, est placé en contact physique avec la couche 84 d'or dopé au bore et il est
chauffé à la température eutectique. Les impuretés P+ pré-
sentes dans l'or dopé au bore diffusent ainsi légèrement
dans le substrat intrinsèque u50 en formant une mince cou-
che 86 de caractéristique P+. Ainsi, la partie P du subs-
trat P-I-N est formée. La température est abaissée, l'eu- tectique se solidifie, et l'ensemble se trouve ainsi fixé au socle de base 82 en cuivre. L'épaisseur de cette région 86 de contact P+ peut être déterminée par réglage du degré
de dopage de l'or par les impuretés debore. Il. est préfé-
rable, dans le cas de la présente invention, que la région 86 de contact P+ soit maintenue à une épaisseur d'environ nanomètres et que sa résistivité soit inférieure à 0,01 ohm-cm. Ainsi qu'il ressort de manière évidente d'un examen de la figure 3, ce procédé de fixation de la tranche 50 du
substrat sur le socle 82 de base produit un minimum d'in-
terfaces métalliques. En conséquence, le couplage capacitif à haute fréquence entre le socle 82 de base et la région 52
de collecteur est sensiblement réduit. De plus, l'utilisa-
tion de régions de silicium fortement dopées (région P+.1O montrée sur la figure 1 et à comparer avec la région 86 montrée sur la figure 3) est sensiblement réduite. Ceci a pour effet une résistance thermique très faible, ce qui
permet une meilleure transmission de la chaleur du disposi-
tif actif 56 vers le socle 82 de base. Le dispositif actif 56 peut donc fonctionner à des niveaux de puissance plus
élevés, sans accroissement sensible de température.
Autrement dit, le dispositif actif 56 peut fonctionner à des niveaux de puissance supérieurs d'environ 30 % à ceux
des dispositifs équivalents de l'art antérieur, sans dégra-
dation des performances.
De plus, étant donné que la couche épitaxiale N- 54 est très mince (4 à 7 p), l'isolation horizontale peut être réalisée par une rainure en V peu profonde, alors que les
dispositifs antérieurs nécessitaient la réalisation de rai-
nures en V profondes, traversant les couches épitaxiales sur une profondeur totale d'environ 27 p. La présence de rainures en V peu profondes réduit le risque de bris du
substrat au cours des manipulations. En variante, l'isola-
tion horizontale peut être obtenue par diffusion d'une ré-
gion P- telle que celle indiquée en 72 sur la figure 3. Le contact du collecteur peut également être réalisé par dif-
fusion, par exemple la région N+70.
Un autre avantage du procédé de l'invention est que
la région 86 de contact P+ n'est pas soumise aux températu-
res élevées demandées pour la réalisation du dispositif
actif 56, car la région 86 de contact P+ n'est pas formée uni-
formément avant l 'étape de fixation du substrat. Par conséquent, cette région 86 P+ reste mince et permet d'améliorer-la
transmission de la chaleur vers le socle 82 de base.
Le procédé selon l'invention permet donc de réali-
ser un transistor de puissance à haute fréquence à collec-
teur isolé et à structure P-I-N, comportant un substrat intrinsèque. Des transistors de puissance à haute fréquence
réalisés selon l'invention présentent une isolation capaci-
tive améliorée aux fréquences élevées et de meilleures ca-
ractéristiques de transmission de la chaleur, ce qui permet d'augmenter leur puissance nominale. Cette structure permet la réalisation de rainures en V peu profondes ou même la
mise en oeuvre de techniques de diffusion pour assurer1'iso-
lation horizontale, -contrairement aux rainures profondes en V de l'art antérieur, qui accroissent la tendance du
substrat à se briser au cours des manipulations.
Il va de soi que de nombreuses modifications peuvent_;
être apportées au procédé décrit et représenté sur les figu-
res 2 et 3 sans sortir du cadre de l'invention. Par exemple, il est possible, pour réaliser le transistor de puissance à
haute fréquence, de partir d'une structure dos à dos N+, N-.
Une telle structure peut être amincie jusqu'à présenter une épaisseur d'environ 0,025 mm, et une couche poly intrinsèque épaisse peut être déposée sur la couche N+ afin de former la région intrinsèque d'isolation 50. Ceci a pour inconvénient la réalisation d'un dépôt épais sur une matière de départ très mince. Cependant, au moins en théorie, ce procédé peut
également être mis en oeuvre.
Le procédé de l'invention peut être utilisé indif-
féremment avec des substrats intrinsèques du type P et du type N. Dans le cas de substrats intrinsèques du type P, la région de contact du type P forme un contact ohmique, alors que dans le cas de substrats intrinsèques du type N, la région du type P forme en fait une jonction. Ainsi, en ce qui concerne un substrat du type N, la concentration de matière de dopage doit être plus élevée que dans le cas d'un substrat du type P. Pour.un substrat du type N, la région du type P doit être aussi mince que possible, mais son épaisseur doit atteindre au moins la valeur nécessaire
pour empêcher cette région de permettre à la région de con-
tact du type P d'être polarisée dans le sens direct, ce qui provoquerait une injection de porteurs dans la région du type N et détruirait ainsi les caractéristiques électriques
de cette région du type N. L'invention n'est donc pas limi-
tée à des substrats intrinsèques du type N.

Claims (8)

R E V E N D I C A T I O N S
1. Dispositif semi-conducteur destiné à être monté sur le socle de base d'un boîtier, caractérisé en ce qu'il comporte un substrat intrinsèque (50), une région de base (58) et une région d'émetteur (60) qui sont isolées d'une région (52) de collecteur par une couche épitaxiale (54),
cette région de collecteur étant en contact avec le subs-
trat intrinsèque et ce dernier étant relié au socle de base par la mise en oeuvre d'un procédé de liaison eutectique utilisant une matière formant un eutectique dopé, de manière
que des atomes de dopage diffusent légèrement dans le subs-
trat intrinsèque pour former la région de contact du dispo-
sitif semi-conducteur en même temps que la liaison eutectique.
2. Dispositif selon la revendication 1, caractérisé en ce qu'une isolation horizontale du dispositif actif (56) est réalisée par des rainures (66) en V ayant une profondeur inférieure à 10 p.
3. Dispositif selon la revendication 2, caractérisé en ce que le substrat semi- conducteur intrinsèque est en
silicium du type P et en ce que la matière formant un eutec-
tique est une matière contenant une substance de dopage du type P.
4. Dispositif selon la revendication 3, caractérisé en ce que le substrat semi-conducteur intrinsèque présente
une résistivité comprise entre 300 et 50 000 ohms-cm.
5. Dispositif selon la revendication 4, caractérisé en ce que la matière formant un eutectique est une soudure à base d'or contenant une substance de dopage du type P.
6. Dispositif selon la revendication 5, caractérisé en ce que la matière formant un eutectique est une soudure
à base d'or dopé au bore.
7. Dispositif selon la revendication 1, caractérisé en ce qu'une isolation horizontale du dispositif actif est
réalisée par une diffusion 72 du type P jusqu'à une profon-
deur inférieure à 10 i.
8. Procédé de fabrication d'un dispositif semi-
conducteur et de montage de ce dispositif sur le socle de base d'un boîtier afin d'améliorer les caractéristiques de fonctionnement à fréquence élevée de ce dispositif et d'accroître la transmission thermique dudit dispositif vers le socle de base, le procédé étant caractérisé en ce qu'il consiste à choisir un substrat semi-conducteur intrinsèque,
à réaliser une région de collecteur en contact avec le subs-
trat semi-conducteur intrinsèque, à appliquer une couche épitaxiale sur la région de collecteur et sur le substrat, à former une région d'émetteur et une région de base dans la couche épitaxiale, à proximité de la région de collecteur, à appliquer une matière formant un eutectique dopé sur la surface du socle de base du boîtier, et à chauffer le socle de base et le substrat intrinsèque, en contact l'un avec l'autre, à une température suffisamment élevée pour former un eutectique et provoquer la diffusion de certains des
atomes de dopage de cet eutectique dans le substrat intrin-
sèque, de manière que ce dernier soit dopé et qu'une région de contact du substrat soit formée en même temps qu'une
liaison eutectique entre ledit substrat et le socle de base.
L -
FR8012206A 1979-06-11 1980-06-02 Dispositif semi-conducteur destine a etre monte sur le socle de base d'un boitier et son procede de fabrication et de montage Withdrawn FR2458906A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US4734079A 1979-06-11 1979-06-11

Publications (1)

Publication Number Publication Date
FR2458906A1 true FR2458906A1 (fr) 1981-01-02

Family

ID=21948401

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8012206A Withdrawn FR2458906A1 (fr) 1979-06-11 1980-06-02 Dispositif semi-conducteur destine a etre monte sur le socle de base d'un boitier et son procede de fabrication et de montage

Country Status (5)

Country Link
JP (1) JPS568844A (fr)
DE (1) DE3021102A1 (fr)
FR (1) FR2458906A1 (fr)
GB (1) GB2051475A (fr)
NL (1) NL8003057A (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433727A (en) * 1981-06-19 1984-02-28 Marathon Oil Company Oil recovery process
JPS58103541A (ja) * 1981-12-16 1983-06-20 Toa Nenryo Kogyo Kk 耐放射線性ポリオレフイン組成物
DE3632943A1 (de) * 1986-09-27 1988-03-31 Bosch Gmbh Robert Hochfrequenz-leistungs-transistor in bipolar-epitaxial-technik
US6814265B2 (en) * 2003-03-06 2004-11-09 Alcon, Inc. Device for dispensing fluid medicine

Also Published As

Publication number Publication date
NL8003057A (nl) 1980-12-15
DE3021102A1 (de) 1981-01-08
JPS568844A (en) 1981-01-29
GB2051475A (en) 1981-01-14

Similar Documents

Publication Publication Date Title
EP0994503B1 (fr) Procédé de fabrication d&#39;une structure comportant une couche mince de matériau composée de zones conductrices et de zones isolantes
FR2484707A1 (fr) Transistor lateral a effet de cham
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
EP0801419A1 (fr) Procédé d&#39;obtention d&#39;un film mince de matériau semiconducteur comprenant notamment des composants électroniques
FR2572220A1 (fr) Dispositif semi-conducteur a effet de champ
FR2477771A1 (fr) Procede pour la realisation d&#39;un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
FR2463507A1 (fr) Procede de fabrication d&#39;une couche de silicium polycristallin a basse resistivite
EP1073110A1 (fr) Procédé de fabrication de composants unipolaires
EP0001374B1 (fr) Transistor à films minces semi-conducteurs amorphes et à base métallique
FR2737342A1 (fr) Composant semiconducteur avec dissipateur thermique integre
EP0881690A1 (fr) Transistor bipolaire stabilisé avec éléments isolants électriques
FR2481518A1 (fr) Procede de realisation d&#39;un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR2598259A1 (fr) Diode zener enterree et procede de fabrication.
EP0752723A1 (fr) Transistor bipolaire à structure optimisée
FR2872345A1 (fr) Procede de formation d&#39;une zone de passivation sur un dispositif semi-conducteur, reseau de photodiodes sensibles au rayonnement infrarouge, son procede de fabrication et procede de passivation d&#39;une surface d&#39;un corps.
FR2517888A1 (fr) Dispositif a semi-conducteur comportant une structure de grille associee a une jonction de faible profondeur
FR3019373A1 (fr) Procede de fabrication d&#39;une plaque de semi-conducteur adaptee pour la fabrication d&#39;un substrat soi et plaque de substrat ainsi obtenue
EP0374001B1 (fr) Procédé de durcissement vis-à-vis des rayonnements ionisants de composants électroniques actifs, et composants durcis de grandes dimensions
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
FR2458906A1 (fr) Dispositif semi-conducteur destine a etre monte sur le socle de base d&#39;un boitier et son procede de fabrication et de montage
EP1111684A1 (fr) Procédé de fabrication de composants de puissance verticaux
FR2570880A1 (fr) Procede de fabrication d&#39;un transistor a effet de champ a grille isolee et transistor ainsi obtenu
EP0085607A2 (fr) Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé
FR2556882A1 (fr) Composant semiconducteur rapide, notamment diode pin haute tension
EP4030467A1 (fr) Procédé de collage direct hydrophile de substrats

Legal Events

Date Code Title Description
ST Notification of lapse