FR2445556A1 - Systeme terminal a dispositif d'acces direct a une memoire - Google Patents

Systeme terminal a dispositif d'acces direct a une memoire

Info

Publication number
FR2445556A1
FR2445556A1 FR7931270A FR7931270A FR2445556A1 FR 2445556 A1 FR2445556 A1 FR 2445556A1 FR 7931270 A FR7931270 A FR 7931270A FR 7931270 A FR7931270 A FR 7931270A FR 2445556 A1 FR2445556 A1 FR 2445556A1
Authority
FR
France
Prior art keywords
dma
memory
bus
memory subsystem
terminal system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR7931270A
Other languages
English (en)
Other versions
FR2445556B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Italia SpA
Honeywell Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA, Honeywell Information Systems Inc filed Critical Honeywell Information Systems Italia SpA
Publication of FR2445556A1 publication Critical patent/FR2445556A1/fr
Application granted granted Critical
Publication of FR2445556B1 publication Critical patent/FR2445556B1/fr
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

L'invention concerne un système terminal à dispositif d'accès direct à une mémoire DMA par priorité tournante. Ce système est caractérisé en ce qu'il comprend un bus de système 16, 18, 20 transmettant des signaux de commande synchronisés, définissant des cycles de processur central CPU et un ensemble de cycles de DMA, un sous-système de mémoire 10 connecté au bus, pendant les cycles de CPU et de DMA, un ensemble de sous-systèmes périphériques 4 reliés au bus et au sous-système de mémoire, de manière à échanger des données, le sous-système périphérique étant connecté au sous-système de mémoire pendant un cycle de DMA préaffecté, et étant déconnecté du sous-système de mémoire pendant le cycle qui suit le cycle de DMA préaffecté. Application à l'échange d'informations entre une unité centrale et une mémoire, dans un système de traitement de l'information.
FR7931270A 1978-12-26 1979-12-20 Systeme terminal a dispositif d'acces direct a une memoire Expired FR2445556B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US97319678A 1978-12-26 1978-12-26

Publications (2)

Publication Number Publication Date
FR2445556A1 true FR2445556A1 (fr) 1980-07-25
FR2445556B1 FR2445556B1 (fr) 1988-03-18

Family

ID=25520615

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7931270A Expired FR2445556B1 (fr) 1978-12-26 1979-12-20 Systeme terminal a dispositif d'acces direct a une memoire

Country Status (7)

Country Link
JP (1) JPS5588121A (fr)
AU (1) AU534761B2 (fr)
CA (1) CA1132265A (fr)
DE (1) DE2951055A1 (fr)
FR (1) FR2445556B1 (fr)
GB (1) GB2039105B (fr)
YU (1) YU40587B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645298A1 (fr) * 1989-03-30 1990-10-05 Mitsubishi Electric Corp Controleur d'acces direct en memoire

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1266524A (fr) 1983-08-30 1990-03-06 Shinobu Arimoto Systeme de traitement d'images
US4901234A (en) * 1987-03-27 1990-02-13 International Business Machines Corporation Computer system having programmable DMA control
US5241661A (en) * 1987-03-27 1993-08-31 International Business Machines Corporation DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553656A (en) * 1969-06-03 1971-01-05 Gen Electric Selector for the dynamic assignment of priority on a periodic basis
US3643218A (en) * 1969-02-01 1972-02-15 Philips Corp Cyclic group processing with internal priority
FR2279153A1 (fr) * 1974-07-15 1976-02-13 Ibm Ordinateur a intercalage de cycles en mode a affectation exclusive

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147298B2 (fr) * 1971-08-30 1976-12-14

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643218A (en) * 1969-02-01 1972-02-15 Philips Corp Cyclic group processing with internal priority
US3553656A (en) * 1969-06-03 1971-01-05 Gen Electric Selector for the dynamic assignment of priority on a periodic basis
FR2279153A1 (fr) * 1974-07-15 1976-02-13 Ibm Ordinateur a intercalage de cycles en mode a affectation exclusive

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
EXBK/75 *
EXBK/76 *
EXBK/78 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645298A1 (fr) * 1989-03-30 1990-10-05 Mitsubishi Electric Corp Controleur d'acces direct en memoire

Also Published As

Publication number Publication date
FR2445556B1 (fr) 1988-03-18
DE2951055C2 (fr) 1990-08-30
AU5300679A (en) 1980-07-03
AU534761B2 (en) 1984-02-16
CA1132265A (fr) 1982-09-21
GB2039105B (en) 1983-02-16
JPS5588121A (en) 1980-07-03
DE2951055A1 (de) 1980-07-17
YU40587B (en) 1986-02-28
JPS636891B2 (fr) 1988-02-12
YU316779A (en) 1982-06-30
GB2039105A (en) 1980-07-30

Similar Documents

Publication Publication Date Title
FR2472233B1 (fr) Dispositif de commande de memoire pour systeme de traitement des donnees
BE868360A (fr) Dispositif de gestion de taches pour systeme de traitement de donnees
FR2421423B1 (fr) Dispositif de commande de branchement dans un systeme de traitement de donnees
FR2480460B1 (fr) Dispositif pour transferer des informations entre des unites principales d'un systeme de traitement de donnees et un sous-systeme central
BE854924A (fr) Systeme de traitement des donnees muni d'un dispositif de traitement des deroutements
FR2334999A1 (fr) Dispositif de modification de fonctions dans un systeme de traitement de donnees
FR2588679B1 (fr) Dispositif d'arbitrage et procede pour autoriser l'acces a une ressource de traitement de donnees, utilisant un tel dispositif
FR2530845B1 (fr) Dispositif de lecture de donnees pour appareil de traitement de donnees
JPS56159725A (en) Module type data processor
FR2412888A1 (fr) Interface privee antememoire-processeur central dans un ordinateur a bus
FR2349888A1 (fr) Dispositif d'extension de la capacite de la memoire d'un systeme de traitement de donnees
FR2474201B1 (fr) Procede et dispositif pour gerer les conflits poses par des acces multiples a un meme cache d'un systeme de traitement numerique de l'information comprenant au moins deux processus possedant chacun un cache
FR2353101A1 (fr) Dispositif de commande ameliore pour systemes de traitement de donnees microprogrammes
FR2494010B1 (fr) Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
FR2599517B1 (fr) Procede et dispositif de traitement de donnees sismographiques par correlation
BE881724A (fr) Dispositif de diagnostic d'erreurs pour systeme de traitement de donnees
FR2433792A1 (fr) Dispositif universel d'echange d'informations entre les memoires d'ordinateur et les dispositifs de traitement qui le compose
FR2345007A1 (fr) Dispositif acousto-electrique de traitement de signal par correlation ou convolution
FR2632746B1 (fr) Dispositif de traitement de donnees
FR2469752B1 (fr) Dispositif de partage d'un sous-systeme central d'un systeme de traitement de l'information en plusieurs sous-systemes independants
FR2445556A1 (fr) Systeme terminal a dispositif d'acces direct a une memoire
FR2342526A1 (fr) Dispositif de transmetteur-recepteur pour systeme de traitement d'information
FR2472778B1 (fr) Dispositif de transfert d'informations a un multiplexeur d'entree/sortie dans un systeme de traitement de donnees
FR2451600B1 (fr) Systeme de traitement de donnees a dispositif d'interconnexion de processeurs multiples
FR2413715B1 (fr) Dispositif de liaison de programmes dans un systeme de traitement de donnees

Legal Events

Date Code Title Description
ST Notification of lapse