FI982237A0 - Menetelmä integroitujen piirien luotettavuuden testaamiseksi - Google Patents

Menetelmä integroitujen piirien luotettavuuden testaamiseksi

Info

Publication number
FI982237A0
FI982237A0 FI982237A FI982237A FI982237A0 FI 982237 A0 FI982237 A0 FI 982237A0 FI 982237 A FI982237 A FI 982237A FI 982237 A FI982237 A FI 982237A FI 982237 A0 FI982237 A0 FI 982237A0
Authority
FI
Finland
Prior art keywords
reliability
testing
integrated circuits
circuits
integrated
Prior art date
Application number
FI982237A
Other languages
English (en)
Swedish (sv)
Other versions
FI104290B1 (fi
FI104290B (fi
Inventor
Altti Perttula
Aulis Tuominen
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Priority to FI982237A priority Critical patent/FI104290B/fi
Publication of FI982237A0 publication Critical patent/FI982237A0/fi
Application granted granted Critical
Publication of FI104290B1 publication Critical patent/FI104290B1/fi
Publication of FI104290B publication Critical patent/FI104290B/fi

Links

FI982237A 1998-10-15 1998-10-15 Menetelmä integroitujen piirien luotettavuuden testaamiseksi FI104290B (fi)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FI982237A FI104290B (fi) 1998-10-15 1998-10-15 Menetelmä integroitujen piirien luotettavuuden testaamiseksi

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI982237A FI104290B (fi) 1998-10-15 1998-10-15 Menetelmä integroitujen piirien luotettavuuden testaamiseksi
FI982237 1998-10-15

Publications (3)

Publication Number Publication Date
FI982237A0 true FI982237A0 (fi) 1998-10-15
FI104290B1 FI104290B1 (fi) 1999-12-15
FI104290B FI104290B (fi) 1999-12-15

Family

ID=8552713

Family Applications (1)

Application Number Title Priority Date Filing Date
FI982237A FI104290B (fi) 1998-10-15 1998-10-15 Menetelmä integroitujen piirien luotettavuuden testaamiseksi

Country Status (1)

Country Link
FI (1) FI104290B (fi)

Also Published As

Publication number Publication date
FI104290B1 (fi) 1999-12-15
FI104290B (fi) 1999-12-15

Similar Documents

Publication Publication Date Title
DE69904320D1 (de) On-chip schaltung und verfahren zur speicherschaltungs-prüfung
DE69912328D1 (de) Fassung für integrierte Schaltkreise
DE69943120D1 (de) Integrierte Halbleiterschaltung
DE69927658D1 (de) Integrierte Halbleiterschaltung
DE69734379D1 (de) Vorrichtung zur Prüfung von integrierten Schaltungen
DE60004799D1 (de) Verzögerungsstabilisierendes system für eine integrierte schaltung
NO20030503D0 (no) Bearbeidingsinstrument for pröveinnretninger
ID27422A (id) Metode menentukan kekakuan rangkaian bor
DE19980453T1 (de) Halbleiterbauelement-Testgerät
FR2780162B1 (fr) Structure de test de circuit, circuit integre et procede de test
DE19880680T1 (de) Halbleiterbauelement-Testgerät
DE69839906D1 (de) Herstellungsverfahren für eine integrierte Schaltung
DE69937280D1 (de) Prüfapparat für elektronische Bauteile
DE69836625D1 (de) Prüfen der funktionellen blöcke in einer integrierten halbleiterschaltung
DE69800343D1 (de) Beglaubigungsverfahren für integrierte Schaltung
DE59905612D1 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE69941322D1 (de) Verbindungstestverfahren
FR2780792B1 (fr) Appareillage de test de puces electroniques
DE69620944D1 (de) Halbleiter-Prüfmethode
DE59611168D1 (de) Störstrahlreduzierende Anschlusskonfiguration für eine integrierte Schaltung
DE69811469D1 (de) Verfahren zur Leistungsbewertung von VLSI-Schaltungen
DE69804161D1 (de) Bauteil für Halbleiterapparatur
GB9825959D0 (en) Method of testing integrated circuits
SG92654A1 (en) Method and system for testing integrated circuit devices at the wafer level
FI982237A0 (fi) Menetelmä integroitujen piirien luotettavuuden testaamiseksi