FI96373B - Väylin laajennettu TST-arkkitehtuuri - Google Patents

Description

1 96373 Väylin laajennettu TST-arkkitehtuuri - TST-arkitektur utvidgad med bussar Tämä keksintö koskee patenttivaatimuksen 1 johdannon mukaista TST-arkkitehtuu-ria digitaalisessa ristikytkennässä (DXC, Digital Cross Connect) yleisjakelun tai reittivarmennuksen toteuttamista varten, sekä ristikytkennän reititysalgoritmeja, 5 erityisesti yleisjakelutapauksia varten.

Suositukset CCITT G.707 määrittelevät SDH-signaalien ensimmäisen tason synkronisen kuljetusmoduulin (STM-1, Synchronous Transport Module) signaalit. Muita määriteltyjä tasoja ovat STM-4 ja STM-16. Suosituksissa CCITT G.708 määritellään kehysrakenne STM-N (jossa N = 1, 4, 16). STM-1 kehyksessä voidaan 10 siirtää 63 alijärjestelmän kontaineria (esim. TU-12, Tributary Unit, joka voi sisältää tavallisen 30-kanavaisen PCM-järjestelmän 2 Mbit/s signaalin). STM-N kehykset kootaan useasta STM-1-signaalista, esim. STM-4-signaali koostuu neljästä STM-1-signaalista.

SDH:ta varten on määritelty ristikytkentäjärjestelmät Digital Cross Connect, 15 CCITT-suositusluonnokset G.sdxc-1...-3. SDH DXC määritellään (vapaamuotoisesti lyhentäen): Digitaalinen SDH-ristikytkentälaite on rk-laite, jolla on kaksi tai useampia liitäntöjä SDH-nopeuksilla (G.707) ja joka pystyy ainakin siirto-osuuden päättämiseen sekä virtuaalikontainereiden (VC) ohjattuun, transparenttiin kytkentään ja uudelleenkytkentään liitäntäporttien välillä.

20 SDH DXC voi välittää liikennettä eri SDH-tasojen välillä sekä kytkeä liikennettä eri . signaalien välillä. Ristikytkennän käyttöön liittyy myös mahdollisuus kauko-ohjata reitityksiä, reittivarmennus, varareittien käyttöönotto, kytkeminen yhdeltä signaalilta moneen signaaliin (yleisjakelu), yms. Tavallisesti kytkennät ovat kaksisuuntaisia.

25 Ristikytkentöjä voidaan toteuttaa monilla arkkitehtuureilla. Tunnettuja ovat TS-ra-,; kenne (Time-Space) ja TST-rakenne (Time-Space-Time), eli aika-tila-aika -ristikyt-kentä, joka varsin hyvin täyttää estottomuuden ja toteutettavuuden ehdot. TST-risti-kytkentä soveltuu myös erittäin suuriin ristikytkimiin, joskin tällöin syntyy eräitä ongelmia järjestelmän laajetessa.

30 Keksinnössä ehdotettua arkkitehtuuria voidaan pitää T^S- ja TST-arkkitehtuurien välimuotona. T^S-arkkitehtuurissa ensimmäisenä portaana ovat neliöön järjestetyt T-kytkimet, ja tiedetään että se on estoton, mutta myös kallis. Eräät DXC-valmista- 2 96373 jät käyttävät T^S-arkkitehtuuria. TST-rakenteessa esiintyy ongelmia SDH-standar-din reittivarmennusta (aliverkkojen varmentaminen Sub Network Connection Protection) käytettäessä, ja erityisesti yleisjakelutoiminnassa (Broadcasting).

Edellä esitettyjen ongelmien ratkaisemiseksi tässä keksinnössä ehdotetaan n(TS)T-5 arkkitehtuuria, jolle on ominaista patenttivaatimuksen 1 tunnusmerkit. Yksinkertaistaen voidaan sanoa, että ehdotetussa arkkitehtuurissa reititykseen käytetään TST-arkkitehtuuria, ja yleisjakeluun rinnakkais-TS-rakennetta, jolloin rinnakkais-TS-portaat kytketään perus-TS-portaaseen tulo-ja lähtöväylien avulla. Yleisessä merkinnässä n(TS)T kirjaimella n tarkoitetaan yleisjakelun rinnakkaisten lähtöjen taat-10 tua määrää. Itse asiassa esillä olevan keksinnön mukaisessa arkkitehtuurissa yhdistyvät TST:n edullisuus ja T^Srn yhteyksien valinnanvapaus. Keksinnön mukainen arkkitehtuuri voidaan toteuttaa arkkitehtuurilla, jonka laajuus on kohtuullinen.

Keksinnön edullisten suoritusmuotojen mukaan ehdotetun arkkitehtuurin S-portaita laajennetaan täyden Benes-verkon muodossa suurempia digitaalisen ristikytkennän 15 kapasiteetteja varten. Vaihtoehtoisesti laajentaminen tehdään redusoidun Benes-verkon muodossa, jolloin yleisjakelu voidaan ratkaista edullisemmin kuin täyden Benes-verkon tapauksessa. Redusoitu verkko perustuu erityisen reduktioväylän käyttöön.

Keksinnön mukaisessa arkkitehtuurissa n(TS)T reititys, myös yleisjakelun reititys, 20 voidaan hoitaa yksinkertaisella algoritmilla. Käyttäjälle tämä arkkitehtuuri tarjoaa estottomat normaalit reititykset ristikytkimen läpi, ja lisäksi estottoman yleisjakelun 1 -> n. Reittivarmistusta (Sub Network Connection Protection) voidaan pitää yleisjakelun erikoistapauksena, jolloin n = 2. Yleisjakelun haaroituksen maksimilaajuus 1 -> x määräytyy rinnakkaisten TS-portaiden lukumäärän mukaan. Vastaavasti voi-25 daan reittivarmennuksen valinta (2->l) tehdä vastaanottopuolella siten, että valittu signaali voidaan vapaasti reitittää S-kytkimien avulla.

Keksinnön mukainen rakenne voidaan edullisesti toteuttaa modulaaristen integroitujen piirien avulla, esim. niin että samalla kortilla on yksi T-kytkinporras, joka sisäl-: tää 16 aikakytkintä STM-1-signaaleja varten, ja yksi tilakytkin 16*16 STM-1- sig- 30 naaleja varten.

Keksintöä selitetään seuraavassa yksityiskohtaisemmin suorinsesimerkkien avulla ja oheiseen piirustukseen viitaten, jossa: kuvassa 1 on esitetty keksinnön mukaisen n(TS)T-arkkitehtuurin periaatteellinen lohkokaavio; 3 96373 kuvassa 2 on tarkasteltu n(TS)T-arkkitehtuurin reititysalgoritmin suoritusesimerkkiä kaavion avulla, kun n=3; kuvassa 3 on havainnollistettu ongelmatilannetta n(TS)T-arkkitehtuurissa, kun n = 2; 5 kuvassa 4 on suoritusesimerkki n(TS)T-arkkitehtuurista, joka on muotoa 32*32 ja jossa n=2; kuva 5 esittää n(TS)T-arkkitehtuurin suoritusesimerkin, jossa sovelletaan S-portaan redusoitua laajennusta yleisjakelua varten; kuva 6 esittää n(TS)T-arkkitehtuurin suoritusesimerkin, jossa sovelletaan S-portaan 10 täydellisesti redusoitua laajennusta yleisjakelua varten; kuvassa 7 on kaaviollisesti havainnollistettu redusoidun n(TS)T-arkkitehtuurin reiti-tysalgoritmia yleisjakelua varten olevissa rinnakkais-TS-portaissa, kun n=3; ja kuvassa 8 on vertailutaulukkoina esitetty sirujen lukumäärät eri parametriarvoilla ja eri redusointitapauksissa.

15 Kuvassa 1 on esitetty n(TS)T-arkkitehtuurin periaatteellinen lohkokaavio. Kuvasta nähdään, että tämä arkkitehtuuri perustuu tavanomaiseen TST-arkkitehtuuriin, jossa perus-TS-porrasta 121, 131 on laajennettu rinnalle kytketyillä rinnakkais-TS-por-tailla 12n, 13n. Laajennus tapahtuu kahden väylän avulla, jolloin tuloväylä IB (input bus) on tuloliitännän Ilja ensimmäisen T-portaan 12 välillä, ja lähtöväylä 20 OB (output bus) S-portaan 13 ja viimeisen T-portaan 14 välillä. T-porras 14 liittyy sitten lähtöliitäntään 15.

Kuvassa 1 ylimmän rivin TST-porras 121, 131, 14 toteuttaa normaalit reititykset kytkimen läpi. Laajennuksen TS-portailla 12n, 13n toteutetaan yleisjakelut. Yleis-jakelu toimii siten, että tuloväylällä IB "kopioidaan" tuloliitännästä 11 tulevat sig-25 naalit kaikkiin TS-portaisiin 12. Toisesta, kolmannesta jne. TS-portaasta 122, 132; :* 123, 133;... voidaan yksilöllisesti valita halutut yleisjakelusignaalit, koska TS-por- taan kautta kytketään vain yksi signaali jakelusignaalista. Tämä on itse asiassa TST-kytkimen normaali toiminta.

Kuvan 1 n(TS)T-arkkitehtuurissa normaalien pisteestä pisteeseen -yhteyksien ja 30 yhden yleisjakelusignaalin reititys voidaan toteuttaa jollakin sinänsä tunnetulla . TST-algoritmilla. Jos toisesta, kolmannesta,..., mnnestä rinnakkaisesta TS-portaasta 122, 132; 123, 133;... on reititettävä yleisjakelusignaaleja, niin TST-algorit- 4 96373 min takia lähtöväylällä OB esiintyy tyhjiä aikavälejä. Yleisjakelualgoritmin on reititettävä yleisjakelusignaalit TS-portaiden näihin tyhjiin aikaväleihin. Tarkasteltaessa jonkin määrätyn yleisjakelusignaalin reitittämistä 1 -> x, jossa x on yleisjakeluaste, sille on tarjolla jokin (n-l)TS-portaan vaihtoehto. Kuvassa 2 on esimerkkinä 5 n(TS)T, jossa n=3 ja jossa tarkastellaan signaalien kytkentää tuloväylältä IB TS-portaiden 12 läpi lähtö väylälle OB (kuvassa 2 merkintä T and Output viittaa viimeiseen T-portaaseen 14 ja lähtöliitäntään 15, joita tässä kuvassa ei ole esitetty). Kuvan 2 esimerkissä DXC:n koko on siis havainnollisuuden vuoksi vain 4*4 ja aikavälejä on vain 4. Tässä esimerkissä yleisjakelun 1 -> 3 onnistuminen on taattu, kun n 10 = x = 3. Ruuduissa olevat numerot ilmaisevat toivotun lähtöportin 1 ...4. Perus-TS- portaan 121, 131 avulla tilakytkimen 13 jälkeen lähtö väylälle OB järjestetään kuvassa tummennetulla ruudulla esitetyt vapaat välit, joihin esitetyllä tavalla voidaan sovittaa rinnakkais-TS-portaista saatavat signaalit.

TS-reititys kohtaa kuitenkin ristiriidan, koska TS-portaan samassa tulossa voi olla 15 monta yleisjakelusignaalia. Tätä tilannetta on havainnollistettu kuvassa 3, jossa yksinkertaisuuden vuoksi tarkastellaan n(TS)T:n tilannetta, kun n = 2. Ristiriitatilanne on esitetty kuvan vasemmalla puolella, jossa T-portaaseen 12 on tuloväylältä IB johdettu yleisjakelusignaalit toiselle riville, siis toiseen tuloon. Jos enemmän kuin yksi yleisjakelusignaali pyrkii samaan lähtöväylän OB aikaväliin S-kytkimen 13 20 kautta, tästä syntyy estotilanne. Estotilanne johtuu TST-reitityksen luonteesta, koska TST-reitityksen tulos voisi asettaa käytettävissä olevia tyhjiä välejä samaan aikaväliin. Pahimmassa tapauksessa kaikki tyhjät välit ovat samassa aikavälissä. On kuitenkin huomattava, että ristiriitatilanne syntyy signaalien kilpaillessa samassa TS-portaassa, eikä eri TS-portaissa olevien signaalien välisestä kilpailusta. Eston 25 välttämiseksi TS-reitityksen tuloksen mahdollisesta ristiriitatilanteesta on johdettava tieto TST-algoritmiin. Tämä tarkoittaa sitä, että TST-ja TS-reititysalgoritmit on näissä tapauksissa suoritettava rekursiivisesti uudestaan, kunnes löydetään hyväksyttävä ratkaisu. Havaitaan siis, että yleisjakelun reititys tehdään edullisesti kaksivaiheisena, ensin rinnakkaisten TS-portaiden osalta ja sitten koko TST:n osalta.

; : 30 Reitityksen eri osien toteuttaminen rekursiivisesti johtaa hita-soen suoritukseen.

Tämän johdosta TST-algoritmia voidaan kehittää niin, että jo siinä otetaan huomioon TS-reitityksen vaatimukset. Tällöin lopullinen n(TS)T-algoritmi kertatoimenpi-teellä ratkaisee konfiguraation ilman estoa. Sopiva yleisjakeluaste x voidaan löytää ilman kallista laitteistoratkaisua, kuten laita on T2S-arkkitehtuuri s s a.

35 Periaatteessa n(TS)T-arkkitehtuurissa rinnakkaisten portaiden lukumäärä n ilmaisee taatun yleisjakeluasteen. Algoritmia voidaan kuitenkin kehittää niin, että sen antama 5 96373 yleisjakeluaste on suurempi kuin n. Tällöin kuitenkin on periaatteessa olemassa eston todennäköisyyttä, koska taatun yleisjakeluasteen (=n) ylittävällä yleisjakeluas-teella läpimenevä reititys ei kaikissa tapauksissa onnistu. Reititys "ylisuurella" yleisjakeluasteella vaatii huomattavasti enemmän suoritusaikaa kuin yksinkertainen 5 reititysalgoritmi. Eräs tapa toteuttaa "ylisuuri" yleisjakelu estottomasti on suorittaa n:n asteen ylijäävä monistus TS-jakeluportaissa siten, että aikakytkimissä monistetaan yleisjakelusignaali. Täten ei häiritä TST-reititystä. TS-jakeluportaat toteuttavat aukkojen täydennystä kaikille "ylisuurille" jakelusignaaleille. Estottomuus on ilmeinen, mikäli jakeluportaitten aikakytkimestä löytyy riittävä monistuskapasiteetti.

10 Reittivarmennus toteutetaan lähtöpuolella siten, että varmennettava signaali monistetaan kahteen signaaliin (W, P, Working, Protecting) ja reititetään samalla tavalla kuin yleisjakelutapauksessa. Reittivarmennuksen toteutus vastaanottopuolella tehdään siten, että molemmat varmennussignaalit (W, P) viedään eri TS-portaalle. Varmennettu signaali (W) viedään ensimmäiselle TS-portaalle, 121 ja 131 kuvassa 15 1, ja varmentava signaali (P) viedään n:lle TS-portaalle, 12n ja 13n kuvassa 1. Mo lemmat signaalit reititetään samassa aikavälissä samaan porttiin. S-kytkimet valitsevat läpikytkettävän signaalin.

Edellä on tarkasteltu erästä mahdollista DXC:n sovellutusta, jossa käytetään esim. nykyisin helposti samalla kortilla tai integroidulla piirillä eli sirulla toteutettavia 20 16*16-moduuleja. Suurempia yksiköitä tarvittaessa, esim. 128*128 tai 256*256, n(TS)T:n laajentamisessa esiintyy kaikissa arkkitehtuureissa tavallinen S-portaan laajennuksen ongelma. Siruyksikköä voitaisiin mahdollisesti laajentaa, mutta mainitut suuret koot eivät tällä hetkellä ole järkeviä yhden sirun ratkaisuna, jolloin aino-. aksi vaihtoehdoksi jää jonkintapainen verkkoratkaisu. Mahdollisimman vähän re- 25 sursseja kytkinportaan laajentamiseksi vaativa Benes-ratkaisu aiheuttaa vähiten kustannuksia ja mahdollistaa kuitenkin estottoman ratkaisun S-portaalle. T-portai-den lukumäärä kasvaa lineaarisesti DXC:n kasvaessa.

Benes-ratkaisu tarkoittaa sitä, että n(TS)T:n jokainen S-kytkin on toteutettava täy-: dellisenä Benes-verkkona. Tällöin jokainen yleisjakeluporras (TS) voi reitittää 30 yleisjakelusignaalin mihin tahansa haluttuun aikaväliin. Kuvassa 4 esitetään tämän ratkaisun periaate, pitäen esimerkkinä arkkitehtuuria, joka on laajennettu kokoon 32*32 ja jossa n = 2. Tilakytkimet 13 (S) ovat muotoa 16* 16 ja aikakytkimiä 12 (T) on 8 kpl. Kulloisessakin tilaportaassa on jokaisesta tilakytkimestä 13S1, 13S2 yhteys jokaiseen seuraavaan tilakytkimeen 13S2 ja vastaavasti 13S3.

6 96373

Benes-verkon täydellinen toteuttaminen tulee kuitenkin kalliiksi. Tämän vuoksi pidetään edullisempana Benes-verkon redusointia, jolloin sirumäärää voidaan pienentää. Redusointi merkitsee tällöin sitä, että yleisjakeluportaiden (TS) lukumäärä minimoidaan ja että otetaan käyttöön reduktioväylä RB (reduction bus), jolla yleisja-5 keluportaiden keskimmäisten tilakytkimien 13S2 lähdöt kytketään rinnan tilapor-taan viimeisiin kytkimiin 13S3. Voidaan käyttää kahta erilaista redusointia: yleisja-keluasteen redusointia kuvassa 4 ja täydellistä redusointia kuvassa 5.

Yleisjakelun redusointi koskee vain yleisjakeluportaita. Täydellisen Benes-verkon viimeistä S-porrasta, S3 kuvassa 5, käytetään täydellisesti. S3 toteuttaa saman toi-10 minnan kaikkia TS-portaita varten, jolloin S3 kytkee siihen liitetyt signaalit haluttuun lähtöön. Näin ollen kaikkia yleisjakeluportaita varten tarvitaan vain yksi S3-kytkimien ryhmä. Redusoitu verkko on estoton, koska erään aikavälin maksimimäärä signaaleja, N, voidaan kytkeä vain yhdellä S3-aliryhmällä. Redusoitu Benes-verkko on monistettu, ja enintään N signaalia voidaan reitittää redusoidun Benes-15 verkon mihin tahansa lähtöön. Näin ollen yleisjakelutien reitityksessä ei esiinny estoa, kunhan yleisjakelun aste x on pienempi tai yhtä suuri kuin käytettävissä olevien rinnakkaisten TS-portaiden lukumäärä, n > x. Kuvan 5 esimerkissä N = 32 ja n = 3. Viimeistä T-porrasta ei ole esitetty kuvassa 5. Samalla tavalla kuin kuvassa 4 tilakytkimet ovat kokoa 16*16.

20 Redusointi voidaan myös toteuttaa täydellisenä, kuten jo mainittiin. Tällöin lähtö-väylä OB ja yleisjakelulle yhteinen S3-aliryhmä voidaan jättää pois. Reduktioväylä RB kytketään tällöin suoraan Benes-verkon toisen tilaportaan S2 ja kolmannen tila-portaan S3 väliin. Kuvassa 6 on esitetty täyden redusoinnin periaate, jossa N = 32 . ja n = 3. Kuvassa 6 viimeistä T-porrasta ei ole esitetty.

25 Konfiguroinnin perusongelma säilyy ennallaan: tyhjät välit esiintyvät edelleenkin samassa aikavälissä, mutta mahdollisesti toisessa "lähdössä" Kuin edellä olevien ratkaisujen yhteydessä. TST-osan Benes-verkon viimeinen tilaporras (S3) suorittaa yksinkertaisesti signaalien kytkemisen osoitelähtöön eli suorittaa viimeisen uudel-leenjäijestelyn. Ennen tilakytkimiä S3 tyhjiin väleihin, joita samassa aikavälissä on 30 enintään N, voidaan päästä redusoidun Benes-verkon lähtövälien kautta, joilla on sama numero. Monistettu Benes-verkko mahdollistaa yleisjakelusignaalien (enintään N samassa aikavälissä) pääsyn näihin Benes-verkon lähtöihin riippumatta signaalin lähteestä. Sijoittamalla TS-portaasta tulevat tyhjät välit oikealla tavalla voidaan kokonaan välttää reitityksen ristiriidat, jotka aiheuttaisivat estoa.

7 96373

Seuraavassa tarkastellaan lähemmin Benes-verkon reititysalgoritmia. Kuvassa 4 esitetyn normaalin Benes-verkon osalta algoritmi on periaatteessa samanlainen kuin kuvien 2 ja 3 yhteydessä jo selitettiin. Tilaportaan Benes-veikon laajentaminen mutkistaa kuitenkin tilannetta, koska algoritmia on kehitettävä niin, että se käsitte-5 lee reitityksen Benes-verkon yli. Reititys sinänsä ei ole hankala, mutta sen laajuus hidastaa suoritusta.

Algoritmit redusoituja arkkitehtuureja varten ovat erilaiset kuin normaalilla arkkitehtuurilla. Pääasiallisina eroina näiden kolmen, edellä selitetyn tapauksen algoritmin välillä on se, miten paljon TST-ja TS-reititykset tai eri TS-portaiden reititykset 10 ovat toisistaan riippuvia. Normaalilla Benes-arkkitehtuurilla on löyhin keskinäinen riippuvuus, ts. TST-ja TS-reititykset voidaan tehdä pääasiassa toisistaan riippumatta. Toisaalta täysin redusoidulla arkkitehtuurilla on jäykin riippuvuus, ts. TST-reitityksen ja eri TS-portaiden reititysten välillä on varsin voimakas riippuvuus.

Mitä voimakkaammat rajoitukset arkkitehtuuri asettaa, sitä mutkikkaammaksi ja 15 hitaammaksi algoritmi muodostuu. Yleisjakelun redusoidulla arkkitehtuurilla on TST-ja TS-portaiden välillä sama löyhä riippuvuus kuin normaalilla Benes-arkkitehtuurilla, mutta algoritmi on kuitenkin mutkikkaampi, koska TS-portaiden välillä on jäykempi riippuvuus.

Redusoitu yleisjakelu poikkeaa normaalin täydellisen Benes-verkon reitityksestä 20 tilaportaan kautta tehdyn reitityksen osalta. Koska Benes-verkko on redusoitu, kaikki yleisjakelusignaalit on kytkettävä saman reduktioväylän RB kautta. Väylän RB osalta ei ole kapasiteettiongelmaa, koska väylän N johdon kautta on johdettava enintään N signaalia. Reititys ei kuitenkaan ole yhtä vapaa kuin normaalissa Benes-t tapauksessa, jossa jokaisessa TS-portaassa voidaan tehdä yksilöllinen reititys. Re- 25 duktioväylää käytettäessä kaikki yleisjakeluportaat on reititettävä eli käsiteltävä samassa työvaiheessa. Voidaan käyttää normaalia Benes-reititysperiaatetta, mutta ongelma on laajempi.

Kuvassa 7 esitetään esimerkki redusoidun arkkitehtuurin TS-portaiden reitityksestä yleisjakelun osalta, kun N = 8 ja n = 3. Täydellisesti redusoidussa tapauksessa sekä 30 TST- että TS-portaat on käsiteltävä yhdessä. Tässä kaikki sig iaalit käyttävät reduk-tioväylää RB. Tämä tarkoittaa sitä, että TST-osassa on jätettävä tyhjiä välejä sellaisiin paikkoihin, että TS-portaasta on pääsy tälle väylälle. TST-portaan Benes-verkon reititys on kuitenkin periaatteessa sama kuin edellä olevassa redusoidussa yleisjakeluarkkitehtuurissa. Itse asiassa kuvan 7 reititysesimerkki edustaa täydelli-; 35 sesti redusoitua arkkitehtuuria, kun n=2. Ylempi porras esittää TST-porrasta.

8 96373

Kuvasta 7 voidaan poistaa lähtöväylä OB ja korvata se viimeisellä T-kytkinportaal-la 14 täydellisesti redusoidun arkkitehtuurin toteuttamiseksi. Kuvassa 7 havainnollistetaan myös sitä, miten S 1-kytkinportaassa signaalit on reititettävä oikein, jotta vältettäisiin törmäykset reduktioväylällä; tässä esimerkissä on esitetty lähtöön 2 5 osoitettu signaali ja sen väärä ja oikea reititysmahdollisuus S1-kytkimessä.

Eräs tapa täydellisesti redusoidun tapauksen "ensi yrittämällä" (Direct try) -algoritmin toteuttamiseksi on tyhjien välien merkitseminen määrättyä yleisjakelusignaa-lia varten ennen reititystä; tämä on esitetty S3-portaan ulostulossa olevilla vahvennetuilla ruuduilla. Nämä tyhjät signaalit reititetään sitten normaalisti TST-portaan 10 läpi, jolloin niistä muodostuvat yleisjakelusignaalien kohdepaikat reduktioväylällä RB. TS-portaat ohjaavat yleisjakelusignaalit näihin kohtiin. Tyhjien välien kirjauksessa on luonnollisesti otettava huomioon TS-reitityksen ristiriidat ja yleisjakelu-portaiden redusoidun Benes-verkon yleinen reititys.

Seuraavassa tarkastellaan "ylisuurta" jakeluastetta. "Ylisuuren" jakeluasteen algo-15 ritmi kohtaa vaikeuksia jo normaalissa Benes-laajennuksessa. Benes-muodon S-kytkin ei mahdollista vapaata kopiointia lähtöihin. Tämä johtuu siitä, että monistettavat signaalit menevät päällekkäin yritettäessä käyttää samaa verkkoyhteyttä tila-kytkimien verkossa. Mutta myös tässä, kuten edelläkin, kyse on siitä, kuinka hyväksi toiminta saadaan. Optimoinnissa käytettävät muuttujat ovat N, n, liikenne-20 kuorma, Benes-sovellutus ja yleisjakelun laajuus (1 -> x).

Seuraavaksi tarkastellaan resurssien estimointia keksinnön mukaisessa arkkitehtuurissa. Arkkitehtuurin esimerkkirakenteen komponentteja ovat T-kytkin, jonka pituus on 63 eli aikavälejä on 63. Tilakytkimen koko on 16*16. Jokainen kytkin voidaan toteuttaa yhden sirun arkkitehtuurilla, jolloin sirujen lukumäärä on:

25 a) Yksittäissiru (Single chip): (n+1) *N*T + n*S

Laajennetussa arkkitehtuurissa sirujen lukumäärät ovat:

b) Normaali Benes-verkko (Full Benes): (n+l)*N*T + n*3*(N/16)*S

c) Yleisjakeluaste redusoitu (Broadcast): (n+l)*N*T + n*2 + 2)*(N/16)*S

d) Täysin redusoitu (All reduced): (n+l)*N*T + n*2 + 1)*(N/16)*S

30 Edellä olevia lukuja voidaan verrata T2S-arkkitehtuuriin (Sqr(T)S), jossa:

T2S : N2 * T + N * S

9 96373

Kuvassa 8 on vertailutaulukkoina esitetty sirujen lukumäärät parametrien eri arvoilla. Nähdään, että sirujen lukumäärä keksinnön mukaisella arkkitehtuurilla on kohtuullisen pieni yleisjakelun pienellä jakeluasteella (pienempi n), T^S-arkkitehtuuriin verrattuna. Suuremmissa järjestelmissä, eli N on suuri, ero keksinnön mukaisen 5 arkkitehtuurin hyväksi korostuu.

TS-moduulien eli -sirujen sekä väylien sovellutustavalla on suuri vaikutus toteutettavuuteen. Väylät ovat rakenteina sinänsä yksinkertaisia, vaikka suuri koko saattaa aiheuttaa ongelmia. Kuitenkin moniin muihin arkkitehtuureihin esim. T^S-raken-teeseen, verrattuna keksinnön mukaisessa järjestelmässä väylä on paljon helpommin 10 toteutettavissa n:n ollessa pieni.

TS-reititysosan signaalien lukumäärä on suhteellisen pieni: enimmillään voidaan puolet kuormasta reitittää TS-portaan kautta, kun n=2 ja kaikki signaalit ovat yleis-jakelusignaaleja (x=2). Tällöin suoritusaika jää selvästi pienemmäksi kuin normaali täysin kuormitettu TST-algoritmin suoritusaika.

15 Keksinnön mukaisen n(TS)T-arkkitehtuuri on erittäin modulaarinen halutun yleisjakelun asteen osalta. Tämän modulaarisuuden ansiosta DXC:n käyttäjä voi laajentaa ja/tai muuntaa DXC-laitteistoansa tarpeen mukaan. Arkkitehtuuri aikaansaa halutut yleisjakelut ilman estoa. Konfigurointialgoritmi on suhteellisen selväpiirteinen ja siten nopea. Arkkitehtuurilla voidaan, kuten edellä mainittiin, edullisesti laajen-20 taa DXC-kokoon 128*128 saakka. Tämän koon yli mentäessä esimerkin tilakytki-men koon takia yksinkertainen Benes-verkko ei riitä, vaan sitä on vielä laajennettava.

: Edellä olevasta selityksestä huomataan toisaalta, että yleisjakeluportaita ei käytetä kovinkaan tehokkaasti, paitsi "ylisuurella" jakeluasteella. Ylisuurella jakeluasteella 25 algoritmi mutkistuu, ja tästä aiheutuu pidempi suoritusaika ja/tai estotapauksia.

Keksinnön mukaisessa n(TS)T-arkkitehtuurissa käytetään rinnakkaisia yleisjakeluportaita, minkä avulla mahdollisimman pienin kustannuksin voidaan toteuttaa yleis-; jakelun algoritmin prosessointi. Esitetyn arkkitehtuurin suurimmat edut saadaan yleisjakelun pienillä asteilla (x on pieni), koska tällöin rinnakkaisten portaiden lu-30 kumäärän (n) aiheuttamat kustannukset paremmin voidaan hyödyntää liikenteen käsittelyyn.

Esillä on ollut tapa varmentaa SDH-signaaleja. Tietysti muut signaalit, joilla on vastaavanlainen rakenne, kuten PDH-signaalit, voivat käyttää samaa varmennusta-paa.

Claims (9)

10 96373

1. Digitaalisessa ristikytkennässä yleisjakelun ja/tai reittivarmennuksen toteuttamista varten TST-arkkitehtuuri, joka käsittää signaalijohtojen tuloliitännät ja lähtö-liitännät sekä näiden välissä tulopuolen aikakytkimiä (T), tilakytkimiä (S) ja lähtö- 5 puolen aikakytkimiä (T), tunnettu siitä, että tulopuolen aikaportaan (12) ja tilapor-taan (13) muodostaman perus-TS-sarjakytkennän (TS) rinnalle on kytketty yksi tai useampia samanlaisia aikaportaiden ja tilaportaiden muodostamia rinnakkais-TS-sarjakytkentöjä (TS), jolloin tuloliitännästä (13) signaalit on kytketty tuloväylän (IB) kautta rinnan tulopuolen kaikkien aikakytkimien (121... 12n) tuloihin ja jolloin 10 tilakytkimien (13) lähdöistä signaalit on kytketty lähtöväylän (OB) kautta rinnan lähtöpuolen aikakytkimien (14) tuloihin (kuva 1).

2. Patenttivaatimuksen 1 mukainen TST-arkkitehtuuri, tunnettu siitä, että kulloinenkin tilaporras (131... 13n) on laajennettu täyden Benes-verkon muodossa, jolloin laajennus on muotoa tila-tila-tila (S1-S2-S3) ja jolloin jokaisen rinnakkaisen TS- 15 sarjakytkennän lähdöstä on pääsy lähtöpuolen aikakytkimien (T) jokaiseen aikaväliin (kuva 4).

3. Patenttivaatimuksen 1 mukainen TST-arkkitehtuuri, tunne.iu siitä, että tilaporras (13) on laajennettu redusoidun Benes-verkon muodossa, niin että perus-TS-sarja-kytkennässä (121, 131) ja ensimmäisessä rinnakkais-TS-sarjakytkennässä (122, 20 132) laajennus on muotoa tila-tila-tila (S 1-S2-S3) ja muissa rinnakkais-TS-sarjakyt- kennöissä laajennus on muotoa tila-tila (S1-S2), jolloin näiden viimeksimainittujen rinnakkais-TS-sarjakytkentöjen tilaportaiden (S2) lähdöt on rinnakkain kytketty re-dusointiväylän (RB) kautta ensimmäisen rinnakkais-TS-sarjakytkennän lähtöpuolen tilaportaan (132/S3) tuloihin (kuva 5).

4. Patenttivaatimuksen 1 mukainen TST-arkkitehtuuri, tunnettu siitä, että tilaporras (13) on laajennettu täysin redusoidun Benes-verkon muodossa, niin että perus-TS-sarjakytkennässä (121, 131) laajennus on muotoa tila-tila-tila (S1-S2-S3) ja rinnak-, kais-TS-sarjakytkennöissä (122...n, 132...n) laajennus on muotoa tila-tila (S1-S2), 11 jolloin rinnakkais-TS-sarjakytkentöjen tilaportaiden (S2) lähdöt on rinnakkain kyt-30 ketty redusointiväylän kautta perus-TS-sarjakytkennän lähtöpuolen tilaportaan (131/S3) tuloihin (kuva 6).

5. Algoritmi yleisjakelusignaalin reitittämiseksi x lähtöaikaväliin digitaalisen risti-kytkennän patenttivaatimuksen 1 tai 2 mukaisessa TST-arkkitehtuurissa, jossa on • rinnan n perus- ja rinnakkais-TS-sarjakytkentää, jolloin x < n, tunnettu siitä, että n 96373 yleisjakelusignaali kopioidaan perus-ja rinnakkais-TS-sarjakytkentöjen aikakytki-mien (12) tuloihin, jolloin algoritmilla etsitään lähtöväylässä (OB) olevat vapaat välit yleisjakelusignaaleja varten (kuva 2).

6. Patenttivaatimuksen 5 mukainen algoritmi, tunnettu siitä, että TST-reitityksen 5 kokonaisalgoritmi sisältää erillisen osa-algoritmin TS-reititykselle, jolloin TS-reiti-tyksen ratkaisusta johdetaan takaisinkytkentätieto TST-kokonaisalgoritmille ja jolloin TS-reititys toistetaan uusin parametrein, jos TST-osa-algoritmi tuottaa estoti-lanteen.

7. Patenttivaatimuksen 5 mukainen algoritmi patenttivaatimuksen 3 mukaisessa

10 TST-arkkitehtuurissa, tunnettu siitä, että algoritmi ratkaisee kaikki TS-sarjakytken-töjen (12, 13) reititykset yhteisenä ongelma-avaruutena (kuva 7).

8. Patenttivaatimuksen 5 mukainen algoritmi patenttivaatimuksen 4 mukaisessa TST-arkkitehtuurissa, tunnettu siitä, että algoritmi ratkaisee kaikki TS-sarjakytken-töjen (12, 13) reititykset sekä TST-kokonaisuuden (12, 13, 14) reititykset yhteisenä 15 ongelma-avaruutena.

9. Patenttivaatimuksen 8 mukainen algoritmi, tunnettu siitä, että algoritmissa ensin varataan tilaportaan (13/S3) lähdöstä vapaat tilat yleisjakelusignaaleja varten, minkä jälkeen algoritmi ratkaisee kaikki TS-sarjakytkentöjen (12, 13) reititykset sekä TST-kokonaisuuden (12, 13, 14) reititykset yhteisenä ongelma-avaruutena. 12 96373