FI90804B - Styrenhet för en dataprocessor omfattande en avbrottsservice som utnyttjar omdirigering av förhandssökning av instruktioner - Google Patents

Styrenhet för en dataprocessor omfattande en avbrottsservice som utnyttjar omdirigering av förhandssökning av instruktioner Download PDF

Info

Publication number
FI90804B
FI90804B FI873030A FI873030A FI90804B FI 90804 B FI90804 B FI 90804B FI 873030 A FI873030 A FI 873030A FI 873030 A FI873030 A FI 873030A FI 90804 B FI90804 B FI 90804B
Authority
FI
Finland
Prior art keywords
instruction
interrupt
instructions
program
normal
Prior art date
Application number
FI873030A
Other languages
English (en)
Finnish (fi)
Other versions
FI873030A (sv
FI90804C (sv
FI873030A0 (sv
Inventor
Kevin L Kloker
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of FI873030A publication Critical patent/FI873030A/sv
Publication of FI873030A0 publication Critical patent/FI873030A0/sv
Publication of FI90804B publication Critical patent/FI90804B/sv
Application granted granted Critical
Publication of FI90804C publication Critical patent/FI90804C/sv

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Claims (4)

1. I ett databehandlingssystem med en dataprocessor för utförande av instruktioner och en styrenhet (10) för 5 produktion av nämnda instruktioner tili dataprocessorn, varvid nämnda styrenhet (10) selektivt producerar förhandssökta normala instruktioner vid fränvaro av en avbrottsbegäran frän en perifer apparat och producerar förhandssökta avbrottsinstruktioner säsom svar pä en 10 avbrottsbegäran, ett förfarande för eliminering av utförandeperioder, under vilka inga instruktioner utförs av dataprocessorn i samband med ett avbrottsinstruk-tionsflöde för att utföra en avbrottsservicerutin som svar pä en avbrottsbegäran, varvid en begäran frän en 15 perifer apparat för avbrytning av ett normalt instruk-tionsflöde frän styrenheten tili dataprosessorn detekteras, kännetecknat därav, att förfarandet omfattar stegen: en styrsignal (Häll) alstras för ätminstone en 20 instruktionsperiod som ett svar pä en begäran om avbrytning av det normala instruktionsflödet, nyinriktning av normala förhandssök av instruktioner för ätminstone en instruktionsperiod som ett svar pä styrsignalen (Häll) för att ästadkomma 25 ätminstone ett förhandssök av avbrytningsinstruktioner, varvid nämnda ätminstone ena förhandssök av avbrottsinstruktioner blir päbörjat före fullständigt utförande av nämnda förhandssökta normala instruktioner, och nyinriktning av ätminstone ett förhandssök av 30 avbrottsinstruktion omedelbart efter ätminstone en instruktionsperiod för styrsignalen (Häll) för att fortsätta ästadkommandet av förhandssök av normal-instruktion, varvid nämnda förhandssök av normal-instruktion blir päbörjade innan nämnda ätminstone ena 35 förhandsök av avbrottsinstruktion har slutligt utförts.
2. Förfarande enligt patentkravet 1, k ä n n e - li 90804 21 t e c k n a t därav, att det omfattar följande steg: päbörjandet av nämnda ätminstone ena förhandssök av avbrottsinstruktion, före dekodning av om en senast förhandssökt normalinstruktion är en flerordsinstruk-5 tion, som ej är fullständigt förhandssökt.
3. Förfarande enligt patentkravet 1, kanne-t e c k n a t därav, att det ytterligare omfattar följande steg: 10 päbörjandet av nämnda förhandssök av normalinstruk tion före dekodning av om en senast förhandssökt avbrottsinstruktion är en flerordsinstruktion, som ej är fullständigt förhandssökt.
4. Styrenhet (10) för dataprocessor för produktion av förhandssökta normalinstruktioner, vilka skall utföras av en dataprocessor, som kan avbrytas av en signal för avbrottsbegäran, för att producera ätminstone en förhandssökt avbrottsinstruktion utan att nägon allmänför-20 lust av perioder för utförande av instruktioner uppstär, omfattande: en programadressbuss (16) för överföring av normala instruktionsadresser och avbrottsinstruktionsadresser, programadressminnesorgan (14) kopplat tili program-25 adressbussen (16) för selektiv mottagning, lagring och produktion av normala instruktionsadresser, förhandssökadressminnesorgan (30) kopplat tili programadressbussen (16) för selektiv mottagning och produktion av normala instruktionsadresser, 30 inkrementorgan (28) med en ingdng kopplad tili programadressbussen (16), och en utgäng kopplad tili förhandssökadressminnes-organet (30) för selektiv inkrementering av instruktionsadresser lagrade av förhandssökadressminnesorganet 35 (30) pä följande instruktionsadress, vilken styrenhet (10) för dataprocessor är kännetecknad därav, att den omfattar 22 avbrottsstyrorgan (34) för produktion av en avbrottssökstyrsignal före fullständigt utförande av nämnda normalinstruktioner och före dekodning av huruvida en senast förhandssökt normalinstruktion är en 5 flerordsinstruktion, som ej blivit fullständigt förhandssökt, varvid nämnda avbrottssökstyrsignal kontrollerar när en förutbestämd avbrottsadress eller adresser av ett flertal avbrottsadresser producerats at programadressbussen (16) , 10 avbrottsadressorgan (36) kopplat till bäde program adressbussen (16) och avbrottsstyrorganet (34) för selektiv produktion av en förutbestämd avbrottsadress eller adresser för ett flertal avbrottsadresser at programadressbussen (16) som svar pä bäde signalen för 15 avbrottsbegäran och avbrottssöksignalen, programminnesorgan (15) med en ingäng kopplad tili programadressbussen (16) och en utgäng för produktion av förhandssökta normalinstruktioner och förhandssökta avbrottsinstruktioner som svar pä respektive normala 20 instruktionsadresser och avbrottsinstruktionsadresser, ett första instruktionsminnesorgan (18) med en ingäng kopplad tili programminnesorganet (15) och avbrottsstyrorganet (34) för selektiv mottagning, lagring och produktion av instruktioner och produktion av en 25 kvitteringssignal för avbrott, utvisande att en avbrottsinstruktion är lagrad, instruktionsdekodningsorgan (22) med en första ingäng kopplad tili det första instruktionsminnesorganet (18) för mottagning av kvitteringssignalen för avbrott, 30 en andra ingäng kopplad tili det första instruktionsminnesorganet (18) för selektiv mottagning av en instruktion, och en utgäng för selektiv produktion av dekodade instruktioner, och, ett andra instruktionsminnesorgan (24) med en första 35 ingäng kopplad tili instruktionsdekodningsorganets (22) utgäng, en andra ingäng för mottagning av kvitteringssignalen för avbrott, och en utgäng för selektiv produk- l 90804 23 tion av dekodade instruktioner för dataprocessorn, och en utgäng för alstrande av en styrsignal (Hall) för ätminstone en instruktionsperiod som ett svar pä en begäran om ett avbrott av det normala instruktionsflödet 5 för att hälla innehället i nämnda programadressminnes-organ (14) konstant.
FI873030A 1985-11-27 1987-07-08 Styrenhet för en dataprocessor omfattande en avbrottsservice som utnyttjar omdirigering av förhandssökning av instruktioner FI90804C (sv)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US06/802,491 US4709324A (en) 1985-11-27 1985-11-27 Data processor control unit having an interrupt service using instruction prefetch redirection
US80249185 1985-11-27
US8602466 1986-11-10
PCT/US1986/002466 WO1987003394A1 (en) 1985-11-27 1986-11-10 A data processor control unit having an interrupt service using instruction prefetch redirection

Publications (4)

Publication Number Publication Date
FI873030A FI873030A (sv) 1987-07-08
FI873030A0 FI873030A0 (sv) 1987-07-08
FI90804B true FI90804B (sv) 1993-12-15
FI90804C FI90804C (sv) 1994-03-25

Family

ID=25183841

Family Applications (1)

Application Number Title Priority Date Filing Date
FI873030A FI90804C (sv) 1985-11-27 1987-07-08 Styrenhet för en dataprocessor omfattande en avbrottsservice som utnyttjar omdirigering av förhandssökning av instruktioner

Country Status (13)

Country Link
US (1) US4709324A (sv)
EP (1) EP0247175B1 (sv)
JP (1) JPH083791B2 (sv)
KR (1) KR940009100B1 (sv)
CN (1) CN1009396B (sv)
AU (1) AU6779687A (sv)
CA (1) CA1265873A (sv)
DE (1) DE3681733D1 (sv)
FI (1) FI90804C (sv)
HK (1) HK5294A (sv)
IL (1) IL80499A (sv)
SG (1) SG130093G (sv)
WO (1) WO1987003394A1 (sv)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6282402A (ja) * 1985-10-07 1987-04-15 Toshiba Corp シ−ケンス制御装置
JPH0740225B2 (ja) * 1985-12-25 1995-05-01 日本電気株式会社 プログラムスキツプ動作制御方式
JPS6398737A (ja) * 1986-10-15 1988-04-30 Mitsubishi Electric Corp デ−タ処理装置
DE3856067T2 (de) * 1987-07-06 1998-06-10 Hitachi Ltd Datenprozessor mit einer Unterbrechungsfunktion
US5247628A (en) * 1987-11-30 1993-09-21 International Business Machines Corporation Parallel processor instruction dispatch apparatus with interrupt handler
US5822578A (en) * 1987-12-22 1998-10-13 Sun Microsystems, Inc. System for inserting instructions into processor instruction stream in order to perform interrupt processing
EP0349124B1 (en) * 1988-06-27 1996-10-09 Digital Equipment Corporation Operand specifier processing
JPH07120278B2 (ja) * 1988-07-04 1995-12-20 三菱電機株式会社 データ処理装置
US5590293A (en) * 1988-07-20 1996-12-31 Digital Equipment Corporation Dynamic microbranching with programmable hold on condition, to programmable dynamic microbranching delay minimization
US5006980A (en) * 1988-07-20 1991-04-09 Digital Equipment Corporation Pipelined digital CPU with deadlock resolution
US5019967A (en) * 1988-07-20 1991-05-28 Digital Equipment Corporation Pipeline bubble compression in a computer system
US5117498A (en) * 1988-08-19 1992-05-26 Motorola, Inc. Processer with flexible return from subroutine
JP2504149B2 (ja) * 1988-12-02 1996-06-05 三菱電機株式会社 命令キュ―管理装置
JPH0640316B2 (ja) * 1989-04-20 1994-05-25 工業技術院長 演算レジスタ上でのデータ待ち合せ実現方法
CA2019299C (en) * 1989-06-22 2002-01-15 Steven Frank Multiprocessor system with multiple instruction sources
JPH0437927A (ja) * 1990-06-01 1992-02-07 Sony Corp プロセッサの処理方法
US5287522A (en) * 1990-06-29 1994-02-15 Bull Hn Information Systems, Inc. External procedure invocation apparatus utilizing internal branch vector interrupts and vector address generation, in a RISC chip
JP2556182B2 (ja) * 1990-08-29 1996-11-20 三菱電機株式会社 デ−タ処理装置
JPH04318654A (ja) * 1991-02-13 1992-11-10 Hewlett Packard Co <Hp> マイクロプロセッサへの割り込みのリダイレクションシステム
JP2677719B2 (ja) * 1991-05-08 1997-11-17 富士通株式会社 情報処理装置
JP2682264B2 (ja) * 1991-05-21 1997-11-26 日本電気株式会社 プログラムカウンタ装置
JPH04346127A (ja) 1991-05-23 1992-12-02 Sony Corp 電子装置
US5297282A (en) * 1991-05-29 1994-03-22 Toshiba America Information Systems, Inc. Resume processing function for the OS/2 operating system
US5355490A (en) * 1991-06-14 1994-10-11 Toshiba America Information Systems, Inc. System and method for saving the state for advanced microprocessor operating modes
US5542076A (en) * 1991-06-14 1996-07-30 Digital Equipment Corporation Method and apparatus for adaptive interrupt servicing in data processing system
US5455909A (en) * 1991-07-05 1995-10-03 Chips And Technologies Inc. Microprocessor with operation capture facility
WO1993006549A1 (en) * 1991-09-19 1993-04-01 Chips And Technologies, Inc. A system for performing input and output operations to and from a processor
US5623665A (en) * 1992-01-13 1997-04-22 Sony Corporation Electronic apparatus for patching a read-only memory
JP3230262B2 (ja) * 1992-01-24 2001-11-19 ソニー株式会社 電子装置及びその固定情報修正方法
US5805902A (en) * 1993-07-02 1998-09-08 Elonex I.P. Holdings, Ltd. Structure and method for issuing interrupt requests as addresses and for decoding the addresses issued as interrupt requests
GB2281986B (en) * 1993-09-15 1997-08-06 Advanced Risc Mach Ltd Data processing reset
US5475822A (en) * 1993-11-15 1995-12-12 Motorola, Inc. Data processing system for resuming instruction execution after an interrupt and method therefor
JPH07244649A (ja) * 1994-03-08 1995-09-19 Fujitsu Ltd 割込処理分散方式
US5889973A (en) * 1995-03-31 1999-03-30 Motorola, Inc. Method and apparatus for selectively controlling interrupt latency in a data processing system
US6052801A (en) * 1995-05-10 2000-04-18 Intel Corporation Method and apparatus for providing breakpoints on a selectable address range
US5659679A (en) * 1995-05-30 1997-08-19 Intel Corporation Method and apparatus for providing breakpoints on taken jumps and for providing software profiling in a computer system
US5621886A (en) * 1995-06-19 1997-04-15 Intel Corporation Method and apparatus for providing efficient software debugging
US5740413A (en) * 1995-06-19 1998-04-14 Intel Corporation Method and apparatus for providing address breakpoints, branch breakpoints, and single stepping
US5687339A (en) * 1995-09-14 1997-11-11 Elan Microelectronics Corp. Pre-reading and pre-decoding of instructions of a microprocessor within single cycle
US5954819A (en) * 1996-05-17 1999-09-21 National Semiconductor Corporation Power conservation method and apparatus activated by detecting programmable signals indicative of system inactivity and excluding prefetched signals
US6785803B1 (en) * 1996-11-13 2004-08-31 Intel Corporation Processor including replay queue to break livelocks
US5907712A (en) * 1997-05-30 1999-05-25 International Business Machines Corporation Method for reducing processor interrupt processing time by transferring predetermined interrupt status to a system memory for eliminating PIO reads from the interrupt handler
US5905880A (en) * 1997-09-29 1999-05-18 Microchip Technology Incorporated Robust multiple word instruction and method therefor
US5901309A (en) * 1997-10-07 1999-05-04 Telefonaktiebolaget Lm Ericsson (Publ) Method for improved interrupt handling within a microprocessor
US6044430A (en) * 1997-12-17 2000-03-28 Advanced Micro Devices Inc. Real time interrupt handling for superscalar processors
US6275924B1 (en) * 1998-09-15 2001-08-14 Texas Instruments Incorporated System for buffering instructions in a processor by reissuing instruction fetches during decoder stall time
US7401205B1 (en) * 1999-08-13 2008-07-15 Mips Technologies, Inc. High performance RISC instruction set digital signal processor having circular buffer and looping controls
US6889279B2 (en) * 2000-12-11 2005-05-03 Cadence Design Systems, Inc. Pre-stored vector interrupt handling system and method
US6937084B2 (en) 2001-06-01 2005-08-30 Microchip Technology Incorporated Processor with dual-deadtime pulse width modulation generator
US20020184566A1 (en) 2001-06-01 2002-12-05 Michael Catherwood Register pointer trap
US7003543B2 (en) 2001-06-01 2006-02-21 Microchip Technology Incorporated Sticky z bit
US6952711B2 (en) 2001-06-01 2005-10-04 Microchip Technology Incorporated Maximally negative signed fractional number multiplication
US7467178B2 (en) 2001-06-01 2008-12-16 Microchip Technology Incorporated Dual mode arithmetic saturation processing
US6985986B2 (en) 2001-06-01 2006-01-10 Microchip Technology Incorporated Variable cycle interrupt disabling
US6976158B2 (en) 2001-06-01 2005-12-13 Microchip Technology Incorporated Repeat instruction with interrupt
US6934728B2 (en) 2001-06-01 2005-08-23 Microchip Technology Incorporated Euclidean distance instructions
US7007172B2 (en) 2001-06-01 2006-02-28 Microchip Technology Incorporated Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection
US6975679B2 (en) 2001-06-01 2005-12-13 Microchip Technology Incorporated Configuration fuses for setting PWM options
US7020788B2 (en) 2001-06-01 2006-03-28 Microchip Technology Incorporated Reduced power option
GB2400198B (en) * 2003-04-04 2006-04-05 Advanced Risc Mach Ltd Controlling execution of a block of program instructions within a computer processing system
US7200719B2 (en) * 2003-07-31 2007-04-03 Freescale Semiconductor, Inc. Prefetch control in a data processing system
JP4247132B2 (ja) 2004-01-29 2009-04-02 株式会社ルネサステクノロジ 情報処理装置
CN102141904B (zh) * 2011-03-31 2014-02-12 杭州中天微系统有限公司 支持中断屏蔽指令的数据处理器
WO2013095532A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Interrupt return instruction with embedded interrupt service functionality
CN111190658B (zh) * 2020-01-08 2023-02-28 乐鑫信息科技（上海）股份有限公司 一种基于片内执行且在不具有MMU的SoC片上支持应用程序动态加载的系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1059639A (en) * 1975-03-26 1979-07-31 Garvin W. Patterson Instruction look ahead having prefetch concurrency and pipe line features
US4181934A (en) * 1976-12-27 1980-01-01 International Business Machines Corporation Microprocessor architecture with integrated interrupts and cycle steals prioritized channel
US4339793A (en) * 1976-12-27 1982-07-13 International Business Machines Corporation Function integrated, shared ALU processor apparatus and method
US4210960A (en) * 1977-09-02 1980-07-01 Sperry Corporation Digital computer with overlapped operation utilizing conditional control to minimize time losses
DE3069401D1 (en) * 1979-06-21 1984-11-15 Ibm Programme interrupt processor for computer with instruction pre-fetch
US4527237A (en) * 1979-10-11 1985-07-02 Nanodata Computer Corporation Data processing system
US4402042A (en) * 1980-11-24 1983-08-30 Texas Instruments Incorporated Microprocessor system with instruction pre-fetch
JPS57130998A (en) * 1981-02-04 1982-08-13 Japan Found Cancer Human interferon-beta-gene
US4399507A (en) * 1981-06-30 1983-08-16 Ibm Corporation Instruction address stack in the data memory of an instruction-pipelined processor
IE54592B1 (en) * 1982-03-08 1989-12-06 Genentech Inc Anumal interferons, processes involved in their production, compositions containing them, dna sequences coding therefor and espression vehicles containing such sequences and cells transformed thereby
DE3220116A1 (de) * 1982-05-28 1983-12-01 Dr. Karl Thomae Gmbh, 7950 Biberach Mikrobiologisch hergestellte (alpha)- und ss-interferone, dna-sequenzen, die fuer diese interferone codieren, mikroorganismen, die diese genetische information enthalten, und verfahren zu ihrer herstellung
DE3369015D1 (en) * 1983-09-16 1987-02-12 Ibm Deutschland Arrangement in the command circuit of a pipe-line processor for instruction interrupt and report
US4586130A (en) * 1983-10-03 1986-04-29 Digital Equipment Corporation Central processing unit for a digital computer

Also Published As

Publication number Publication date
EP0247175A1 (en) 1987-12-02
WO1987003394A1 (en) 1987-06-04
CN86107934A (zh) 1987-08-12
JPH083791B2 (ja) 1996-01-17
JPS63501454A (ja) 1988-06-02
IL80499A0 (en) 1987-02-27
US4709324A (en) 1987-11-24
FI873030A (sv) 1987-07-08
EP0247175A4 (en) 1988-03-22
EP0247175B1 (en) 1991-09-25
SG130093G (en) 1994-02-25
CN1009396B (zh) 1990-08-29
KR880700969A (ko) 1988-04-13
FI90804C (sv) 1994-03-25
FI873030A0 (sv) 1987-07-08
KR940009100B1 (ko) 1994-09-29
CA1265873A (en) 1990-02-13
DE3681733D1 (de) 1991-10-31
IL80499A (en) 1990-06-10
AU6779687A (en) 1987-07-01
HK5294A (en) 1994-01-28

Similar Documents

Publication Publication Date Title
FI90804B (sv) Styrenhet för en dataprocessor omfattande en avbrottsservice som utnyttjar omdirigering av förhandssökning av instruktioner
US5127091A (en) System for reducing delay in instruction execution by executing branch instructions in separate processor while dispatching subsequent instructions to primary processor
US5222223A (en) Method and apparatus for ordering and queueing multiple memory requests
US5276882A (en) Subroutine return through branch history table
US5404552A (en) Pipeline risc processing unit with improved efficiency when handling data dependency
US4775927A (en) Processor including fetch operation for branch instruction with control tag
KR920006275B1 (ko) 데이타 처리 장치
JPH06110683A (ja) マイクロプロセッサの拡張ブランチターゲット方法及びその装置
US6209086B1 (en) Method and apparatus for fast response time interrupt control in a pipelined data processor
KR100259306B1 (ko) 분기 명령 버퍼를 갖는 데이타 프로세서
US6108768A (en) Reissue logic for individually reissuing instructions trapped in a multiissue stack based computing system
US5416911A (en) Performance enhancement for load multiple register instruction
US5978905A (en) Program translating apparatus and a processor which achieve high-speed execution of subroutine branch instructions
US5146570A (en) System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution
US5901309A (en) Method for improved interrupt handling within a microprocessor
EP1039375A1 (en) Method and apparatus for implementing zero overhead loops
US6237086B1 (en) 1 Method to prevent pipeline stalls in superscalar stack based computing systems
US6609191B1 (en) Method and apparatus for speculative microinstruction pairing
US5590293A (en) Dynamic microbranching with programmable hold on condition, to programmable dynamic microbranching delay minimization
US6170050B1 (en) Length decoder for variable length data
US7020769B2 (en) Method and system for processing a loop of instructions
US5237664A (en) Pipeline circuit
EP0116600B1 (en) Pre-execution next address calculating mechanism
US5838961A (en) Method of operation and apparatus for optimizing execution of short instruction branches
JPS60241136A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
BB Publication of examined application
FG Patent granted

Owner name: MOTOROLA, INC.

PC Transfer of assignment of patent

Owner name: FREESCALE SEMICONDUCTOR, INC.

Free format text: FREESCALE SEMICONDUCTOR, INC.

MA Patent expired