FI81703B - Datain- och utmatningsapparat foer en med tillhjaelp av en digitalraeknare anvaendbar operationsregleranordning. - Google Patents

Description

1 81703

Datojen syöttö- ja tulostuslaite digitaalilaskijan avulla käytettävää käytönsäätölaitetta varten. - Datain- och utmatningsapparat för en med tillhjälp av en digital-räknare användbar operationsregleranordning.

Keksintö koskee patenttivaatimuksen 1 johdanto-osan mukaista datojen syöttö- ja tulostuslaitetta.

Eräässä tunnetussa digitaalilaskijalla käytetyssä DE-patentti-julkaisun 1 302 194 mukaisessa käyttösäätölaitteessa tapahtuu datojen anto nopeuspiiriä ja matkansäätöpiiriä varten kunkin säätäjän ulostuloon liitetyn DA-muuntimen avulla, niin että asetusosalle asetussuure ohjataan analogisessa muodossa. Stabilisoitaessa kyseisenlaista säätölaitteistoa nopeudensäätöpii-riin tallennetun virransäätöpiirin avulla ja otettaessa säätö-toiminnot digitaalilaskijan kautta, täytyisi käytetyn tavanomaisen tekniikan mukaisesti virranpitoarvojen sisäänantoa varten olla virtamuunnin ja AD-muunnin. Jos käyttöä varten on käytössä tyristoreilla ohjattu vaihtovirtamoottori, niin täytyy digitaalilaskijalla lisäksi suorittaa sytytysaikapisteiden laskenta kullekin vaiheelle, joihin tyristorit on järjestetty.

Keksinnössä on pohjimmaisena tarkoituksena välttämällä DA-muun-timet suoraan säätää ohjauslaitteiston säätöosia digitaalisesti ja tälllöin välttää digitaalilaskijalta sytytysaikapisteiden välitys vaihtovirtamoottorin yksittäisten vaiheiden tyristoreille. Edelleen on keksinnön tarkoituksena virranpitoarvon välittäminen ja ohjaaminen digitaalilaskijalle välttämällä virta- ja AD-muuntimet kuten myös digitaalisten matkan- ja nopeudenpitoarvojen antaminen digitaalilaskijalle ilman tavallisesti laskenta-aseman kiinnittämiseen tarvittavia jäljenti-miä.

Tämän tehtävän ratkaisemiseksi keksinnön mukaiselle laitteelle on tunnusomaista patenttivaatimuksen 1 tunnusmerkkiosassa 2 81703 esitetyt asiat. Laitteessa asetussuuruudet siirretään ohjelmoitavaan monikertalaskijaan, jonka vuoksi monivaihevirtaverkon yksittäisille vaiheille järjestetyt laskijat ovat niin ohjattavissa, että tyristorit kulloinkin tulevat sytytetyiksi samalla kulloistakin asetussuuretta vastaavalla vaihekulmalla. Virran pitoarvojen välittämistä varten on digitaalilaskijan kiintoar-vomuistiin tallennettu käytön herätekäämityksen vakiot, jolloin virran pitoarvo on laskettavissa riippuvaisena ohjelmoitavan monikertalaskijan herätekäämitykseen järjestetyn laskijan viimeisestä laskentatilasta. Matka- ja nopeuslaskijat ovat väylä-ohjaimien kautta suoraan liitettyjä digitaalilaskijan dataväy-lään, jolloin väylä- ja nopeusarvojen antamista varten on digitaalilaskijan dataväylään, jolloin väylä- ja nopeusarvojen antamista varten on digitaalilaskijan kirjoitus-lukumuistiin järjestetty muistipaikkoja, joihin kullakin sisäänsyötöllä ovat tulokset tietystä lukumäärästä matkan- ja nopeuslaskijan lukukertoja tallennettavissa muistiin.

Keksinnöllä saavutettavat edut ovat erityisesti siinä, että laitteistokäyttö verrattuna tavanomaiseen datojen sisäänanto-ja ulosantotekniikkaan on huomattavasti pienempää ja digitaali-laskija edellä esitetyllä datojen ulossyötön kautta tulee kevennetyksi. Edelleen etuna on se, että useaan kertaan tapahtuvan matkan- ja nopeudenlaskijan lukemisen kautta kullakin syöttökerralla vältetään virheet, joita yhteen kertaan tapahtuvalla lukemisella ajan oloon saattaisi syntyä.

Seuraavassa selostetaan keksintöä kuviossa esitetyn suoritusmuodon pohjalta lähemmin.

Kuvio 1, kaaviollinen esitys keksinnön mukaisesta datojen sisäänanto- ja ulosantojärjestelystä digitaalilaskijalla käytetyn käytönohjauslaitteen avulla.

3 81703

Kuvio 2, kytkentäkaavio kuvion 1 mukaisesta datojen sisäänottoja ulosantojärjestelyn tahdistusjärjestelystä.

Kuvio 3, diagrammi syöttöjännitteen tty, tasasuunnatun jännitteen Uq, liipaisusignaalin ulostulossa olevan jännitteen T ja kuvion 2 mukaisen tahdistusjärjestelyn ohjaussignaaliulostu-lossa olevan jännitteen L kulusta.

Kuvio 4, datojen sisäänotto- ja ulosantojärjestelyyn kuvion 1 mukaan järjestetty intervalliajän antaja keskeytysvaatimusten tuottamiseksi.

Kuviossa 1 on Itsellä merkitty erään käyttöesimerkkinä valitun hissin nostomoottoria, joka koneiston 2 ja käyttöpyörän 3 kautta on ripustettu kuljetusköyteen 4 ja ajaa vastapainolla 5 tasapainotettua nostokoria 6. Nostomoottori 1, esimerkiksi epä-tahtimoottori, on kytketty pyörrevirtajarruun 7, ensimmäiseen digitaalitakometriin 8 ja elektromagneettisen pitojarrun jarru-rumpuun 9 ja ajosuunnan suojan kytkentöjen 10, 11 kautta ja pääsuojan kytkennän 12 kautta liitetty monivaihevirtaverkkoon. Ajosuunnan suojan kytkentöjen 10, 11 ja pääsuojan kytkentöjen 12 välille on laitettu kuhunkin vaiheeseen eri suuntiin kytketyt tyristorit 13. Tyristorien 13 ohjauselektrodit ovat liitettyjä ohjausasteiden 14, 15, 16 ulostuloihin. Tyristorit 13 ja ohjausasteet 14, 15, 16 muodostavat nostomoottorin 1 asetus-osan. 17:sta on merkitty toista digitaalitakometria, jota käyttää nostokori 6 lähinnä nopeudenrajoittajan 18 kautta. Digi-taalitakometrit 8, 17 on järjestetty nopeudensäätöpiiriin tai matkansäätöpiiriin, sekä nostomoottorille 1 kuin myös pyörre-virtajarrulle 7.

Pyörrevirtajarrun 7 asetusosa koostuu kahdesta tyristorista 19 ja eräästä toisesta ohjausasteesta 20, jonka ulostulo on kytketty tyristorien 19 ohjauselektrodeihin. Tyristorit 19, pyör-revirtajarrun 7 herätekäämitys 21 ja syöttömuuntajan 22 toisio- 4 81703 käämitys ovat keskipistekytkennällä liitettyjä keskenään, niin että saatettaessa vaihtojännite syöttömuuntajan 22 primäärikää-mitykseen esiintyy herätekäämityksessä 21 sykkivä tasajännite. 23:11a on merkitty herätekäämityksen 21 rinnalle kytkettyä diodia, joka mahdollistaa virran kulun herätekäämityksen läpi tyristorien ollessa sulkutilassa. Pyörrevirtajarrun 7 kierros-luvun säätöpiiriin on tallennettu virransäätöpiiri, jolloin, kuten myöhemmin toimintaselostuksessa esitetään, välitetään herätevirran pitoarvo.

Säätäjänä toimiva digitaalilaskuri, ensi sijassa mikrotietokoneen muodossa, koostuu mikroprosessorista CPU, kiintoarvomuis-tista EPROM, kirjoitus-lukumuistista RAM, tahdistusgeneraatto-rista TG ja liitännästä IF. Mikroprosessori CPU on osoiteväylän AB, dataväylän DB ja ohjausväylän StB kautta liitetty muisteihin EPROM, RAM ja sarjassa olevien sisään-ulostuloväylän CRU kautta, osoite- ja dataväylien AB, DB kautta kuten myös keskey-tysliitännän INT kautta kytketty liitäntään IF. Kiintoarvomuis-ti EPROM on varustettu muistipaikoilla, jotka käsittävät toiminnallisen yhteyden matka-, nopeus- ja virransäätöpoikkeamien ja asetusosien syöttösuureiden välillä ottaen huomioon että säätökäyrästöt luetaan taulukkomuodossa. Digitaalilaskija lisäksi täydentää asetusarvon antajan toimintaa, jolloin numeerisen integroinnin kautta kiintoarvomuistiin EPROM:iin taltioidut sallitut kytkentäarvot ja kiihtyvyyden raja-arvot muodostetaan matkan asetusarvoiksi.

Liitäntä IF sisältää keskeytysten prioriteetteihin tarvittavat rakenteet, jotka samanaikaisesti ovat tarkoitettu rinnakkaises-ti tapahtuvalle datojen sisään- ja ulossyötölle. Siinä on lii-täntäkohdassa ulospäin keskeytysväylät ja yksittäin osoitteella varustettavat datojen sisään- ja ulostuloportit. Keskeytyslii-täntä INT mikroprosessoriin CPU koostuu yhdestä johtimesta keskeytysvaatimusta varten ja neljästä johtimesta keskeytyskoo-dia varten. Kun vaaditaan keskeytystä määrittää sisäinen 5 31703 prioriteettilogiikka ulkoisilta rakenneosilta lähetettyjen keskeytyssignaalien prioriteetit ja muodostaa ne korkeimpaan prioriteettiin kuuluvaksi osoitteeksi kuten keskeytykseksi mikroprosessoria CPU varten. Liitännässä IF on lisäksi osoitteelli-set monikerta-D-Flip-Flopit (addressable latches) datojen ulos-syöttöä varten ja väyläohjaimet datojen sisäänsyöttöä varten.

24:11a on merkitty dekooderia, joka sisääntulon puolelta on liitetty osoiteväylään AB ja ulostulon puolelta kulloinkin liitännän IF tunnistettaviin rakenneosiin ja oheislaitteeseen.

Datojen sisäänotto- ja ulossyöttöjärjestely 25 koostuu nopeu-denlaskijasta 26, matkanlaskijasta 27, ohjelmoitavasta moniker-talaskijasta 28 ja kuvioon 4 perustuen jäljempänä tarkemmin selostetusta intervalliajanantajasta 29, joka tuottaa mikroprosessorille CPU keskeytysvaatimukset. Nopeuslaskija 26 ja mat-kanlaskija 27 ovat tulopuolelta liitettyjä digitaalitakometriin 8, 17 ja ulostulon puolelta liitännän IF väyläohjaimen kautta dataväylään DB, jolloin laskijoille 26, 27 johdetaan digitaali-takometreiltä 8, 17 nopeuteen tai matkaan verranollinen impuls-simäärä. Ohjelmoitava monikertalaskuri 28 on kirjoituslukulii-tännän WR kautta ja datojen irroitusliitännän C/D kautta yhdistetty liitäntään IF, kuten myös rakenneosanvalintaliitännän CS kautta dekooderiin 24 ja datan sisäänsyöttöporttien kautta dataväylään DB. Lähtöliitäntöjen G kautta ovat ohjelmoitavan monikertalaskijan 28 laskijat Z1-Z4 liitettyjä liipaisusignaa-liulostuloihin T synkronointijärjestelyn 30 kautta, joka on tuonnempana lähemmin kuvattu kuvioon 2 liittyen. Laskijoiden Z1-Z4 ylivuotoliitännät O ovat liitetyt ohjausasteisiin 14, 15, 16, 20, joiden ulostulot ovat yhteydessä tyristorien 13, 19 ohjauselektrodeihin. Synkronointijärjestely 30 on liitetty monivaihevirtaverkkoon RST ja ohjaussignaaliulostulojen L kautta nostomoottorin asetusosan ohjausasteisiin 14, 15, 16.

Synkronointijärjestelyssä 30 kuvion 2 mukaan sisältää vaihe-virtaverkon RST kukin vaihe muuntimen 31, vastuksista ja kon- 6 81703 densaattoreista muodostuvan suodattimen 32, kaksi diodia 33, 34 ja signaalintuottajan 35. Diodien anodit on liitetyt toisiinsa, kun taas niiden katodit ovat suodattimen 32 kautta liitetyt muuntimen 31 toisiokäämityksen liitäntöihin. Signaalintuotta-jassa 35 on kaksi transistoria 36, 37, joiden kannat vastusten 38, 39 kautta ovat liitetyt positiiviseen napaan ja diodien 40, 41 kautta jännitelähteen nollapotentiaaliin. Ensimmäisen transistorin 36 kanta on lisäksi toisen vastuksen 42 kautta liitetty diodien 33, 34 anodeihin, toisen transistorin 37 kanta on liitetty toisen vastuksen 43 kautta diodin 34 katodiin. Ensimmäisen transistorin 36 kollektori on liitetty liipasusiqnaali-ulostuloon T, toisen transistorin 37 kollektori on liitetty signaalintuottajan 35 ohjaussignaaliulostuloon L. Liipasu-signaali T=0 tuotetaan aina silloin, kun diodien 33, 34 anodeissa esiintyvä negatiivinen tasajännite Uq on noussut nollaksi (ajankohdat I, II, III, kuvio 3). Näinä ajankohtina on diodi 40 estotilassa, ja ensimmäinen transistori 36 tulee johtavaksi. Toisiopuolen syöttöjännetteen negatiivisen puoliaallon aika na on ohjaussignaali L=l, tällöin diodi 41 johtaa, ja toinen transistori 37 on estotilassa (aikaväli I-II, kuvio 3). Positiivisen puoliaallon aikana on diodi 41 estotilassa ja toinen transistori 37 johtaa, niin että ohjaussignaali L=0 (aikaväli II-III, kuvio 3).

Intervalliajanantaja 29 kuvion 4 mukaan koostuu 16 bitti-laskijasta 44, taajuusjakajasta 45 ja JK-Flip-Flopista 46. Esimerkiksi neljästä bitti-laskijasta muodostetun 16 bittilaskijän 44 datasisääntulot ovat liitettyjä välimuistin 47, 48 dataulos-tuloihin Qq - Οη liitännän IF kahden osoitteellisen monikerta-D-Flip-Flopin (addressable latches) muodossa. Välimuisti 47, 48 on sisääntulon puolelta liitetty osoiteväylään AB, sisään-ulostuloväylän CRU datojen ulostulojohtimeen CRUOUT ja irroi-tusliitäntöjen E^ , E2 kautta dekooderiin 24 (kuvio 1). Taa-juusjakajan 45 ulostulo on liitetty 16-bittilaskijän 44 tahdis-tusliitäntään CP, jolloin 16-bittilaskijaan 44 johdettu tahdis- 7 81703 tustaajuus ^'peittää esimerkiksi puolet taajuusjakajan 45 sisääntuloon johdetusta tahdistusgeneraattorin TG tahdistustaa-juudesta (f. Ylivuotoliitäntä TC ja 16-bitti-laskijän 44 svöttö-liitäntä PE ovat liitettyjä toisiinsa ja JK-Flip-Flopin 46 tah-distusliitäntään Clk, jonka sisääntuloilla Jr K on loogiset tilat "1" ja jonka ulostulo Q on yhdistettynä liitännän IF kes-keytyssisääntuloon TINT. JK-Flip-Flopin 46 vapaaliitäntä Clron liitetty liitännän IF irroitusulostuloon TIEN.

Edellä esitetty datojen sisään- ja ulossyöttöjärjestely toimii seuraavasti:

Kun sattuu käyttövirhe ja valmisteltaessa nostokoria 6 matkaan tuottaa mikroprosessori CPU irroitussignaalin TIEN=1 ja inter-valliajanantajan 29 16 bitti-laskija 44 alkaa laskea (kuvio 4) tahdistussignaalin ^'esiintymisen mukaisesti. Kun tapahtuu ylivuoto tuottaa 16 bitti-laskija 44 signaalin, niin että sen ylivuotoli itäntä TC ja sen syöttöliitäntä PE kuten myös jK-Flip-Flopin 46 tahdistusliitäntä Clk asetetaan alas, jolloin toisaalta yksi välimuistin 47, 48 dataulostuloissa Q0 - Q? oleva binääriluku tulee ladatuksi 16 bitti-laskijaan 44, ja toisaalta koska irroitussignaali TIEN on vapaaliitännässä "1" esiintyy JI<-Flip-Flopin 46 ulostulossa^ keskeytysvaatimus TINT=0. Seu-raavalla nousevalla 16 bitti-laskijan 44 tahdistussignaalilla 0'alkaa tämä laskea uudestaan, jolloin sen ylivuotoliitäntä TC ia sen syöttöliitäntä PE kuten myös JK-Flip-Flopin 46 tahdis-tusliitäntä Clk asetetaan korkeaan potentiaaliin, ilman että keskeytysvaatimusta TINT=0 lakkautetaan.

Keskeytysvaatimus TINT johdetaan liitännän IF keskeytyspriori-teetin rakenteeksi, jossa prioriteettiä vastaava osoite ja keskeytysvaatimus muodostetaan mikroprosessoria CPU varten. Saataessa keskeytysliitännän INT (kuvio 1) kautta johdettu keskeytysvaatimus TINT keskeyttää mikroprosessori CPU etenevän ohjelman ohjatakseen ulos osoitteensa kautta tunnetun keskeytys- 8 81 703 ohjelman. Tämän ohjelman puitteissa luetaan matkalaskijän 27 sisältämä matkan oloarvo, välitetään nopeuden asetusarvo, joka luetaan nopeuslaskijan 26 sisältämänä mitta-arvona ja muodostetaan nopeuden säätömuutokset. Tästä riippuen otetaan avuksi kulloisenkin asetusosan tulosuureet kiintoarvomuistista EPROM jolloin nopeudensäätömuutoksen etumerkki ratkaisee sen mikä säätöväylä aktivoidaan. Virheiden välttämiseksi, jotka virheet voisivat syntyä lukuvaiheessa ohimenevien tapahtumien aikana, luetaan nopeus- ja matkalaskijät 26, 27 useaan kertaan kussakin datojen sisäänottovaiheessa. Luettujen datojen muistiin taltioinnin jälkeen välitetään voimassa olevat oloarvot käyttöoh-jelman kautta. Virransäätömuutosten muodostamiseksi välitetyt herätevirran arvot lasketaan ottaen huomioon herätekäämityksen 21 kiintoarvomuistiin EPROM:iin tallennetut vakiot riippuen pyörrevirtajarrun 7 tulosuureen viimeisestä arvosta. Keskeytys-ohjelman aikana kirjoitetaan intervalliajanantajan 29 välimuistiin 47, 48 binääriluku (kuvio 4), jonka komplementti määrää kulloinkin kahden keskeytysvaateen TINT aikavälin.

Kulloinkin kyseisellä lailla välitetyt asianomaisen asetusosan sisääntulosuureet siirretään nyt kirjoitusoperaatiossa ohjelmoitavaan monikertalaskijaan 28. Tällöin mikroprosessori CPU asettaa liitännät C/D, CS, WR alempaan potentiaaliin ja lukee sisälle tietoväylässä olevat sisääntulosuureet (kuvio 1). Edelliseen toimintaan ohjelmoitu sisäinen osoitelogiikka määrää tällöin, että säädettäessä nostomoottoria 1 kirjoitetaan laskijoihin Z1-Z3 ja säädettäessä pyörrevirtajarrua 7 kirjoitetaan laskijaan Z4. Tahdistusjärjestelyn 30 liipaisusignaalin T esiintyessä kyseessä olevan laskijan Z1-Z4 aloitusliitännässä Θ aloitetaan laskenta, joka ylivuodon sattuessa impulssin esiintyessä ylivuotoliitännässä O lopetetaan. Tämä impulssi vahvistetaan kyseisessä ohjausasteessa 14, 15, 16, 20 ia johdetaan siihen kuuluvaan tyristoriin 13, 19, jolloin laskennan kesto ylivuotoon asti määrää sytytysaikapisteen ja synkronointijärjestelyn 30 ohjaussignaali L antaa tarjolla olevan jännitteen 9 81703 positiivisen tai negatiivisen puoliaallon sytytysimpulssin.

Lopetettaessa kirjoitusoperaatiota päätetään keskeytysohjelma, jolloin irroitussignaali TIEN lyhytaikaisesti menee alempaan potentiaaliin ja lopettaa keskeytysvaatimuksen TINT. Mikrotietokone voi nyt jatkaa edelleen keskeytetyn ohjelman suorittamista, kunnes intervalliajanantajalta 29 tietyn aikavälin jälkeen, samoin kuten alussa esitettiin, tuotetaan seuraava kes-keytysvaatimus TINT ja ajetaan sama keskeytysohjelma uudelleen.

Claims (4)

10 81703

1. Datojen syöttö-ja tulostuslaite digitaalilaskijän avulla käytettävää käytönsäätölaitetta varten, jossa on matkan, nopeuden ja virransäätöpiiri ja asetuselin tyristorien (13, 19) muodossa, jolloin datojen syöttö- ja tulostuslaite (25) käsittää digitaalitakometriin (17) liitetyn matkanlaskijän (27), toiseen digitaalitakometriin (8) liitetyn nopeudenlaskijän (26) , tulostuselementti, johon digitaalilaskijän laskemat sytytystiedot siirretään, ja synkronointilaite (30), ja jossa kehitetään keskeytysvaatimukset, joiden avulla kutsutaan kes-keytysohjelmat datojen syöttöä ja tulostusta varten ja säätö-toimintoa varten, tunnettu siitä, että matkanlaskija (27) ja nopeudenlaskija (26) ovat kytketyt väyläohjaimien kautta digitaalilaskijän dataväylään (DB), jossa matkalaskijän (27) ja nopeudenlaskijän (26) tietyn lukumääräisten lukemisien tulokset talletetaan kutakin lukuoperaatiota varten ja pätevät arvot määritetään arviointiohjelman avulla, että on järjestetty sinänsä tunnettu intervalliajanantaja (29), joka on kytketty liitännän (IF) keskeytyssisäänmenoon (TINT) ja vapautusulos-tuloon (TIEN) ja joka alkaa toimia digitaalilaskijän kehittämän irrotussignaalin saapuessa ja kehittää keskeytysvaatimuksen, että tulostuselementti on ohjelmoitava monikertalaskin (28), joka on liitetty ohjausliitäntöjen (C/5, WR, CS) kautta liitäntään (IF) ja datasisäänmenojen kautta digitaalilaskijän data-väylään (DB), jossa ohjelmoitavan monikertalaskimen (28) laskimien (Zl - Z4) aloitusliitännät (G) ovat liitännässä synkro-nointilaitteen (30) liipaisusignaaliulostulojen (T) kanssa sekä laskimien (Zl - Z4) ylivuotoliitännät (O) ja synkronointi-laitteen (30) ohjaussignaalien ulostulot (L) ovat liitetyt tyristoreihin (13, 19) liitettyihin ohjausasteisiin (14, 15, 16, 20), ja jossa kyseessä oleva laskin (Zl - Z4) aloittaa laskemisen vaihejännitteen kussakin nollakohdassa ja pulssi, joka muodostaa perustan tyristorien (13, 19) sytytykselle, muodostetaan saavutettaessa ylivuoto. Π 81703

2. Patenttivaatimuksen 1 mukainen datojen syöttö- ja tulostuslaite, tunnettu siitä, että synkronointilaitteen (30) monivaihevirtaverkon (RST) kullakin vaiheella on muuntaja (31), suodatin (32), ensimmäinen ja toinen diodi (33, 34) kuten myös signaalinkehitin (35), että diodien (33, 34) anodit on liitetty yhteen ja niiden katodit ovat suodattimen (32) kautta yhteydessä muuntajan (31) toisiokäämiin, että signaalinkehittimessä (35) on kaksi transistoria (36, 37), joiden kannat on liitetty vastusten (38, 39) kautta positiiviseen napaan, ja toisten diodien (40, 41) kautta jännitelähteen nollapotentiaaliin, että ensimmäisen transistorin (36) kanta on liitetty toisen vastuksen (42) kautta diodien (33, 34) anodeihin, ja toisen transistorin (37) kanta on liitetty toisen vastuksen (43) kautta toisen diodin (34) katodiin, ja että ensimmäisen transistorin (36) kollektori on yhdistetty synkonointilaitteen (30) liipaisusignaaliulostuloon (T) ja toisen transistorin (37) kollektori on liitetty synkrointi-laitteen (39) ohjaussignaaliulostuloon (L).

3. Patenttivaatimusten 1 mukainen datojen syöttö- ja tulostuslaite, tunnettu siitä, että nopeudensäätöpiirissä olevan virransäätöpiirin virran tosiarvon määrittämiseksi on digitaalilaskijän kiintoarvomuisti (EPROM) varustettu muistipaikoilla, joihin on tallennettu käytön magnetointikäämityksen (21) vakiot, jolloin magnetointikäämityksen (21) virran tosi-arvo on laskettavissa riippuen ohjelmoitavan monikertalaski-jan (28) magnetointikäämitykseen (21) järjestetyn laskijan (Z4) viimeisestä laskentatilasta.

4. Patenttivaatimuksen 1 mukainen datojen syöttö- ja tulostuslaite, tunnettu siitä, että intervalliajanantajassa (29) on laskin (44), taajuusjakaja (45) ja JK-Flip-Flop (46), jolloin laskijan (44) datasisääntulot on liitetty välimuistin 12 81 703 47, 48) dataulostuloihin (Q0 - Q7) kahden osoitteellisen moni-kerta-D-Flip-Flopin muodossa, jotka sisääntulon puolelta ovat liitetyt osoiteväylään (AB) ja digitaalilaskijän syöttö-tulos-tusväylän (CRU) datojen ulostulojohtimeen (CRUOUT) ja jolloin ylivuotoliitäntä (TC) ja laskijan (44) syöttöliitäntä (PE) ovat liitetyt keskenään ja JK-Flip-Flopin (46) tahdistusliitäntään (Clk), jonka ulostulo (Q) on liitetty liitännän (IF) keskeytys-sisäänmenoon (TINT) ja jonka vapaaliitäntä (Clr) on yhteydessä liitännän (IF) irroitustuloon (TIEN) ja että laskijan (44) tahdistusliitäntä (CP) on kytketty taajuusjakajan (45) ulostuloon . 13 31 7 ΰ 3