FI74356B - Anordning foer styrning av koppling av processorer till dataledning. - Google Patents

Description

1 74356

Laite prosessorien kytkennän ohjaamiseksi tietojohtimelle. -Anordning för utyrniop av koppling av processorer tili en dataledning

Esillä olevan keksinnön kohteena on laite prosessorien kytkennän ohjaamiseksi tietojohtimelle, jolloin prosessorit on liitetty sisääntulo-lähtö-liitoselimen välityksellä tietojoh-timeen ja kukin sisääntulo-lähtö-liitoselin käsittää kyseisen prosessorin kytkentäpyynnön tulostavan liittimen, jolloin esiintyy ensimmäinen, vähintään yhden esillä olevan kytkentäpyynnön merkitsevä johdin samoin kuin toinen, tietojohtimelle tapahtuvan kytkennän merkitsevä johdin.

DOS-julkaisusta 28 24 557 on tunnettu laitteisto mikroprosessorien kytkennän ohjaamiseksi yhteiseen systeemiväylään. Tällöin HOLD-tulon ja HOLDA-lähdön omaavilla mikroprosessoreilla on logiikka, jolla voidaan ohjata kytkentää systeemiväylään. Ennen kytkennän vapautumista täytyy suorittaa väylävaatimus-kierto signaali jakson muodossa, joka muodostuu oleellisesti vaatimussignaalista BUSREQ masterina toimivaan prosessoriin ja tämän masterin kuittaussignaalista HOLDA vaatijalle. Vasta, kun kuittaus on tapahtunut, voi vaatija suorittaa yhden tai useamman kytkeytymisen väylään. Jotta väylä-vaatimus-kierto voitaisiin suorittaa, ovat mikroprosessorit kytketyt masterorjaperiaatteen mukaan siten yhteen, että orjaprosesso-rin vaatimuslähtö BUSREQ liittyy tai-portilla masterprosesso-rin HOLD-tuloon ja sen kuittauslähtö HOLDA liittyy seuraavan orjaprosessorin kuittaustuloon BPRI. Orjaprosessorit on kytketty alekkain siten, että kulloinkin edellisen kuittauslähtö BPRO on kytketty seuraavan orjaprosessorin kuittaustuloon BPRI.

Tällä laitteella päätetään yksittäisten mikroprosessoreiden prioriteetti niin, että kytkettäessä samanaikaisesti useampia prosessoreita kulloinkin lähinnä masterprosessoria oleva voi kytkeytyä väylälle. Edellä mainitun laitteen varjopuolina on 2 74356 kuitenkin pidettävä sitä, että systeemin tieto- ja ohjausjoh-timien lisäksi vaaditaan lisää johtimia väylä-vaatimuskierron suorittamiseksi, jolloin mikroprosessoreiden määrän kasvaessa kasvaa myös vaatimusjohdinten BUSREQ lukumäärä. Niinikään voidaan varjopuolena pitää sitä, että prosessoreiden määrän kasvaessa laite tulee liian aikaa vieväksi, koska yksittäisiä prosessoreita täytyy kuittausmenettelyssä tunnustella ajallisesti peräkkäin sen selvittämiseksi, mikä prosessori on vaatijana.

Esillä olevan keksinnön tehtävänä on aikaansaada edellä kuvattuun nähden parannettu laite mikroprosessoreiden kytkennän ohjaamiseksi tietojohtimelle, jossa laitteessa on vähemmän johtimia ja joka on yksinkertaisesti rakennettavissa. Tämä tehtävä ratkaistaan patenttivaatimusten tunnetuksi tekemällä keksinnöllä. Tällöin ensimmäisen vaiheen aikana ensimmäinen johdin annetaan sille prosessorille, joka ensimmäisenä lähettää kytkentävaatimuksen ja toisen vaiheen aikana proses-sorikohtainen laskimeen tallennettu binääriluku muutetaan korkeimpaan laskintilaan asti laskemalla prioriteettisignaa-lin viiveeksi, ja tämä signaali saatetaan toiselle johtimelle, minkä johdosta kytkentävaatimuksen esiintyessä samanaikaisesti useammissa prosessoreissa toinen johdin annetaan sille prosessorille, jonka prioritettisignaalin viive on pienin ja jolla siten on prioriteetti tietojohtimelle kytkemiseksi, jolloin kolmannessa vaiheessa tapahtuu varsinainen tiedonsiirto.

Keksinnön edut ovat oleellisesti siinä, että käytettäessä tavanomaista siirtotekniikkaa ja mielivaltaista määrää osanottajia, tarvitan kaikkiaan vain kolme johdinta, siis kaksi johdinta väyläkytkennän oikeaan ohjaamiseen ja johdin tavanomaiseen tiedonsiirtoon. Lisäetuna on se, että kytkennän ohjaamiseksi käytetään standardisoituja sarjaliitäntäosia, jotka voidaan muuttaa ja täydentää suhteellisen helposti.

3 74356

Oheisessa piirustuksessa on esitetty keksinnön eräs suoritu-sesimerkki, jota selitetään seuraavassa lähemmin viittaamalla piirustukseen, jossa:

Kuvio 1 esittää keksinnön mukaisen laitteen kaaviota.

Kuvio 2 esittää kuvion 1 mukaisen laitteen logiikkakytkentä-piiriä

Kuvio 3 on diagramma logiikkakytkentäpiirin sisään- ja ulostulojen signaalien ajallisesta kulusta ja siten yhdistetyistä johdoista vaatimuskierron aikana.

Kuvio 4 on diagramma prioriteettitulojen ja -lähtöjen sekä prioriteettijohtimien signaalien kulusta kahden samanaikaisesti esiintyvän kytkentävaatimuksen vallitessa.

Kuviossa 1 on viitekirjaimilla X, Y ja Z kuvattu kolmea toisistaan riippumatonta mikrotietokonejärjestelmää. Järjestelmien X, Y ja Z mikroprosessorit CPU on yhdistetty tunnettuun tapaan osoite-, tieto- ja ohjausjohdoista muodostuvalla väylällä B kullekin järjestelmälle tarkoitettuihin tässä esittämättömiin kirjoituslukumuisteihin, kiinteäarvomuistiin ja sisääntulo-lähtö-osaan. Kukin järjestelmä X, Y, Z on liitetty tavanomaisesta osasta IF, logiikkakytkentäpiiristä LS ja väyläohjaimesta BT muodostuvalla kytkimellä tietojohtimeen SB-DATA sekä ensimmäiseen ja toiseen kytkentäprioriteettia hoitavaan johtimeen SB-BREQ ja SB-BAV.

Kuvion 2 mukaan on logiikkakytkentäpiirissä LS ensimmäisellä väyläohjaimella BT1 ensimmäiseen johtimeen SB-BREQ yhdistetty vaatimuslähtö Ai, toisella väyläohjaimella BT2 toiseen johtimeen SB-BAV liitetty prioriteettilähtö A2 ja kolmannella väyläohjaimella BT3 tietojohtimeen SB-DATA liitetty tietolähtö A3. Viitteillä El, E2 ja E3 kuvataan kolmea väylä- 4 74356 ohjaimiin BTl, BT2 ja BT3 yhdistettyä ja näiden kautta kunkin johtimen SB-BREQ, SB-BAV ja SB-DATA signaalitilannetta lukevaa sisääntuloa. Laskimessa C on neljä rinnakkaista sisääntuloa PRO, PRl, PR2 ja PR3, jotka on yhdistetty tässä esittämättömään kullekin mikrojärjestelmälle X, Y, Z järjestettyyn rinnakkaisliitäntäosaan ja joiden kautta kyseisen mikroprosessorin CPU prioriteetin ilmaiseva binääriluku kulkee. Ensimmäinen porttilaite Gl muodostuu NAND-elimestä 1 ja JK-flipflopista 2, jolloin niiden sisääntulot K, J on yhdistetty lukusisääntuloihin El, E2 ja niiden lähtö on yhteydessä NAND-elimen 1 sisääntuloon sekä lähtö Q laskimen C inkremen-tointiliitäntään LOAD. JK-flipflopin 2 sisääntulo S on yhteydessä NOT-elimen 3 välityksellä kytkentäkyselyn BREQ antavaan tavallisen sarjaliitäntäosan IF liitäntään RTS. NAND-elimen 1 lähtö on liitetty kytkentävaatimusta BREQ edelleen johtavaan vaatimuslähtöön Ai. Toinen porttilaite G2 muodostuu toisesta JK-flipflopista 4, jonka sisääntulo J on yhdistetty laskimen C siirtoliitäntään RC ja sisääntulo Ύ ja lähtö Q on yhdistetty keskenään sekä liitetty prioriteettilähtöön A2. Toisen JK-flipflopin 4 lähtö U on liitetty tietojohtimen SB-DATA käytettävyyttä tiedottavaan sarjaliitäntäosan IF sisääntuloon CTS ja NAND-elimen 1 toiseen sisääntuloon. Toisen JK-flipflopin 4 sisääntulo R on yhteydessä ensimmäisen portti-laitteen Gl JK-flipflopin 2 sisääntuloon S. Tietolähtö A3 ja tietosisääntulo E3 on kukin liitetty NOT-elimellä 5, 6 tieto-lähtöön OUT ja tietosisääntuloon IN sarjaliitäntäosassa.

Logiikkakytkentäpiiriin LS johdettavalle tahtisignaalille vaadittavia liitäntöjä ja yhteyksiä ei ole esitetty. Väyläohjai-met BTl - BT3 sekä sarjaliitäntäosa ovat kaupan olevia komponentteja, esimerkiksi Texas Instrumentsin tyyppiä SN 75138 tai TMS 9903.

Edellä kuvattu laite toimii seuraavasti:

Esimerkiksi mikrolaskinjärjestelmän W prosessorin kytkemisek- 5 74356 si tietojohtimelle SB-DATA sen liitäntärakenneosaa IF ohjataan ja lähetetään kytkentävaatimus BREQ liitännällä RTS ja ensimmäisellä porttilaitteella Gl vaatimuslähtöön Ai. Jos tietojohdin SB-DATA on vapaa, mikä voidaan tunnistaa esimerkiksi ensimmäisen tai toisen johtimen SB-BREQ, SB-BAV matalasta potentiaalista ja ensimmäisen ja toisen lukusisääntulon El, E2 korkeasta potentiaalista, asettaa ensimmäinen väyläohjain BTl ensimmäisen johtimen SB-BREQ korkealle ja ensimmäisen lukusisääntulon El kaikissa järjestelmissä X, Y, Z matalalle potentiaalille (ajankohta I kuviossa 3), mistä seuraa, että ensimmäinen porttilaite Gl laukaisee järjestelmän X laskimen C inkrementointimenettelyyn, joka päättyy ajan tx kuluttua, jolloin tapahtuu siirto ja toinen porttilaite G2 alentaa prioritettilähdön A2 potentiaalia (ajankohta II kuviossa 3). Siten samanaikaisesti toisella väyläohjaimella BT2 saatetaan toinen johto SB-BAV korkealle ja kaikki lukusisään-tulot E2 matalalle potentiaalille. Tuotettaessa systeemin X laskimessa C siirto kutsutaan lisäksi toisella porttilaitteella sarjaliitäntäosan IF sisääntuloon CTS-tietojohtimen SB-DATA käytettävyyttä ilmaiseva signaalinvaihto. Muissa järjestelmissä Y, Z tätä signaalinvaihtoa ei voi syntyä, koska matalalle säädetyissä lukusisääntuloissa E2 ei voi tapahtua laskimen C inkrementoitumista, eikä siirron aikaansaaminen siten ole mahdollista. Nyt tietolähdöistä OUT ja A3 peräkkäin siirrettävät järjestelmän X tiedot ovat esimerkiksi yksi- tai useampibittisiä viestejä, jotka on koottu osoite- ja tietobiteistä. Kulloinkin osoitettu järjestelmä identifioidaan tunnetulla, nyt lähemmin selvittämättömällä tavalla tietosi-sääntulojen E3 ja IN kautta vastaanotetulla informaatiolla ja siirretään sarjaliitäntäosasta kirjoitus-lukumuistiin.

Samanaikaiskytkennässä, esimerkiksi järjestelmiä X ja Y tie-tojohtimelle SB-DATA kytkettäessä kyseisen laskimen C inkre-mentointitapahtuma alkaa samanaikaisesti ensimmäisen portti-laitteen Gl toimesta (ajankohta I kuviossa 4). Nyt otaksutaan, että järjestelmällä X on prioriteetti järjestelmiin Y, 6 74356 Z nähden, siis vastaava laskin C sisältää suurimman binääriluvun. Tämä laskin C lopettaa siksi ajan tx jälkeen inkrementointimenettelyn aikaansaamalla siirron, jolloin toinen porttilaite G2 saattaa prioriteettiulostulon A2 potentiaalin alhaiseksi (ajankohta II kuviossa 4). Siten samanaikaisesti toinen väyläohjain BT2 saattaa toisen johtimen SB-BAV korkealle ja kaikki lukusisääntulot E2 alhaiselle potentiaalille niin, että järjestelmän Y laskimen C inkrementointime-nettely lakkaa vielä ennen sirtoa ensimmäisen porttilaitteen Gl kautta, jolloin siirto olisi mahdollista vasta pienempää binäärilukua vastaavan ajan ty jälkeen (ajankohta III kuviossa 4). Jos siirtoa ei tapahdu, ei siten voi olla myöskään mitään tietojohtimen SB-DATA käyttöä osoittavaa signaalivaihtoa kyseisen sarjaliitäntäosan IF sisääntulossa CTS.

Claims (3)

7 74356

1. Laite prosessorien kytkennän ohjaamiseksi tietojohtimelle, jolloin prosessorit (CPU) on liitetty sisääntulo-lähtö-liitoselimen (IF) välityksellä tietojohtimeen (SB-DATA) ja kukin sisääntulo-lähtö-liitoselin (IF) käsittää kyseisen prosessorin (CPU) kytkentäpyynnön (PREQ) tulostavan liittimen (KTS), jolloin esiintyy ensimmäinen, vähintään yhden esillä olevan kytkentäpyynnön (BREQ) merkitsevä johdin (SB-BREQ) samoin kuin toinen, tietojohtimelle (SB-DATA) tapahtuvan kytkennän merkitsevä johdin (SB-BAV), tunnettu siitä, että sisääntulo ja lähtö-liitoselin (IF) on yhdistetty logiikkakyt-kentäpiiriin (LS), jossa on kytkentäpyynnön (BREQ) antava ensimmäinen lähtö (Ai) ja kulloisenkin prosessorin (CPU) kytkennästä riippuvaisen prioriteetin tiedottava toinen lähtö (A2), että looginen kytkentäpiiri (LS) prioriteetin määrittelemiseksi käsittää sinänsä tunnetusti laskimen (C), jolloin prosessorille (CPU) on liitetty kiinteä prioriteetti laskimen (C) talletetun binääriluvun avulla, että logiikka-kytkentäpiirin (LS) vaatimuslähdöt (Ai) on yhdistetty kukin ensimmäisellä väyläohjaimella (BTl) ensimmäiseen johtimeen (SB-BREQ) ja logiikkakytkentäpiirin (LS) prioriteettilähdöt (A2) on kukin yhdistetty toisella väyläohjaimella (BT2) toiseen johtimeen (SB-BAV), että logiikkakytkentäpiiriin (LS) kuuluu ensimmäiseen väyläohjaimeen (BTl) yhdistetty ja sen välityksellä signaalitilan ensimmäisessä johtimessa (SB-BREQ) lukeva ensimmäinen sisääntulo (El) ja toiseen väyläohjaimeen (BT2) yhdistetty ja sen kautta toisen johtimen (SB-BAV) lukeva toinen sisääntulo (E2), ja että ensimmäisen vaiheen aikana ensinmmäinen johdin (SB-BREQ) osoitetaan sille prosessorille (CPU), mikä lähettää ensimmäisenä kytkentävaatimuksen, ja toisen vaiheen aikana prosessorille ominainen, laskimen (C) talletettu binääriluku, sinänsä tunnetusti, laskemalla korkeampaan lukuarvoon muutetaan prioriteettisignaalin viiveeksi ja tämä signaali saatetaan toiselle johtimelle (SB-BAV), jolloin kytkentävaatimuksen (BREQ) esiintyessä samanaikaisesti useammissa prosessoreissa toinen johdin (SB-BAV) annetaan β 74356 sille prosesorille, jonka prioriteettisignaalin viive on pienin ja jolla siten on prioriteettitietojohtimelle kytkemiseksi, ja jolloin kolmannessa vaiheessa tapahtuu varsinainen tiedon siirto.

2. Patenttivaatimuksen 1 mukainen laite, tunnettu siitä, että tietojohdin muodostuu yhdestä johtimesta (SB-DATA), joka on liitetty kolmannella väyläohjaimella (BT3) tietosisääntuloon (E3) ja tietolähtöön (A3) logiikkakytkentä-piirissä (LS), jolloin tietosisääntulo (E3) on yhdistetty sisääntuloon (IN) ja tietolähtö (A3) sisääntulo-lähtö-liitoselimen (IF) lähtöön (OUT) sarjaliitäntäosan muodossa.

3. Jonkin patenttivaatimuksen 1 tai 2 mukainen laite, tunnettu siitä, että - logiikkakytkentäpiirissä (LS) on ensimmäinen porttilaite (Gl), jolla vaatimuslähtö (Ai) on yhdistetty kytkentävaatimuk-sen (BREQ) antavaan liitäntään (Rffe) sarjaliitäntäosassa (IF) ja ensimmäinen lukusisääntulo (El) laskimen (C) inkrementoin-tiliitäntään (LOAD), jolloin yhden tai useamman samanaikaisen kytkentäkyselyn (BREQ) esiintyessä tapahtuu ensimmäisen johtimen (SB-BREQ) ja ensimmäisten lukusisääntulojen (El) signaa-linvaihto ja kyseinen laskin (C) inkrementoidaan yksinään tai samanaikaisesti muissa logiikkakytkentäpiireissä olevien laskimien kanssa, - logiikkakytkentäpiirissä (LS) on toinen porttilaite (G2), jolla laskimen siirtoliitäntä (RC) on liitetty prioriteetti-lähtöön (A2), jolloin suurimman binääriluvun omaavan laskimen (C) siirtyessä tapahtuu signaalinvaihto kyseiseen laskimeen (C) yhdistetyssä prioriteettilähdössä (A2), toisessa johtimes-sa (SB-BAV) ja toisessa lukusisääntulossa (E2), - toinen lukusisääntulo (E2) on yhdistetty ensimmäisellä port-tilaitteella (Gl) laskimen (C) inkrementointiliitäntään (LOAD), jolloin toisen lukusisääntulon (E2) signaalinvaihdon vallitessa keskeytyy muihin laskimiin verrattuna pienemmän binääriluvun omaavan laskimen (C) inkrementointi ennen 9 74356 siirtoa, ja - laskimen (C) siirtoliitäntä (RC) on toisella porttilait-teella (G2) liitetty tietojohtimen (SB-DATA) käyttövalmiutta tiedottavaan sarjaliitäntäosan (IF) sisääntuloon (CT3), jolloin kytkentäpyynnön (BREQ) aikaansaamalla ensimmäisen ja toisen johtimen (SB-BREQ, SB-BAV) signaalinvaihdolla vapautuu kytkentä tietojohtimeen (SB-DATA) tietolähdön (A3) kautta. ίο 7 4 3 5 6