HU181833B - Apparatus for controlling acces of the processors to the data line - Google Patents

Description

A találmány tárgya berendezés processzorok hozzáférésének vezérlésére adatvezetékhez, ahol a processzorok input-output interface egységeken át csatlakoznak az adatvezetékre, és mindegyik input-output interface egység egy processzor hozzáférési felszólítását leolvasó bemenettel rendelkezik.

Az ilyen típusú berendezéseknél szabványos, a kereskedelemben kapható input-output interface egységek segítségével adatátvitel valósítható meg egy adatvezetéken át egy digitális számítógép és egy külső egység — például egy telexgép - között soros átviteli technika alkalmazásával, ahol az adatátvitel előtt vezérlőjelek sorozatával valósítják meg az adási és vételi készenlétet az egyes terminálok között. Ha azonban egy közös adatvezetékre csatlakozó több számítógéprendszer, illetve processzor között, vagy ezek és a közös adatvezetékkel összekötött külső egységek között kell adatátviteli végrehajtani, akkor különösen az adatvezetékhez való egyidejű hozzáférésnél vannak problémák, amelyek a szabványos input-output egységekkel nem oldhatók meg egyszerű módon.

A 28 24 557 számú Német Szövetségi Köztársaság-beli közrebocsátási iratban szereplő berendezésnél több mikroprocesszornak egy közös rendszerbuszra való csatlakoztatásához javasolnak megoldásokat az említett problémákra. Egy HOLD-bemenettel és egy HOLDA-kimenettel ellátott mikroproceszszorok egy olyan logikával rendelkeznek, amelynek segítségével vezérelhető a rendszerbusz elérése.

A hozzáférés engedélyezése előtt egy busz-felszólítási ciklust kell egy jelsorozat alakjában végrehajtani, amely lényegében egy Master processzorra adott BUSREQ felszólításból és ennek a processzornak a 5 felszólító felé adott HOLDA-nyugtázó jeléből áll.

Csak a nyugtázójel megérkezése után férhet hozzá így felszólító — egyszer vagy többször — a buszhoz. A busz felszólítási ciklus végrehajtásához a mikroprocesszorokat Master-Slave elv szerint úgy kell 10 összekapcsolni, hogy a Slave processzorok BUSREQ felszólító kimenetei egy VAGY kapun át a Master processzor HOLD bemenetével legyenek összekötve, és ennek HOLDA nyugtázó kimenete a következő Slave processzor BPRI nyugtázó bemenetével legyen 15 összekötve. A Slave processzorok egymással úgy vannak csatolva, hogy egy előző processzor BPRO nyugtázó kimenete mindig a következő processzor BPRI nyugtázó bemenetével van összekötve.

Ezzel a berendezéssel rögzítjük az egyes mikro20 processzorok prioritását, úgyhogy több processzor egyidejű hozzáférésénél mindig csak a Master processzorhoz legközelebb eső processzor érheti el a buszt. Ennek a berendezésnek az a hátránya, hogy a rendszerbusz adat- és vezérlő vezetékein kívül to25 vábbi vezetékek szükségesek a busz felszólítási ciklus végrehajtásához, miközben ha nő a mikroprocesszorok száma, nő a BUSREQ felszólító vezetékek száma is. Szintén hátrányos az, hogy a processzorok növekvő száma esetén időigényesebbé válik a busz 30 kiosztás, mivel az egyes processzorokat a nyugtázás

-1181833 továbbléptetésekor időben egymás után tapogatják le, hogy megállapítsák, hogy melyik processzor küldte a felszólítást.

Célunk a találmánnyal az említett ismert megoldások hátrányainak kiküszöbölése, és olyan bérén- 5 dezés létrehozása, mikroprocesszorok hozzáférésének vezérlésére egy adatvezetékhez, amely kevesebb vezetékkel rendelkezik, és amelynek segítségével az elérési prioritás gyorsabban meghatározható.

A kitűzött feladatot a találmány szerint úgy oldjuk meg, hogy a busz felszólítási ciklus végrehajtásához két vezetéket alkalmazunk, és egy első fázis folyamán az első vezetéket ahhoz a processzorhoz rendeljük hozzá, amely elsőként küldött egy hozzá- ₁₅ férési felszólítást, és egy második fázis folyamán egy processzorra jellemző információt egy prioritási jel késleltetésévé alakítunk át, ezt a jelet a második vezetékre adjuk, úgyhogy több processzorról egyidejűleg beérkező hozzáférési felszólításoknál a második 20 vezetéket ahhoz a processzorhoz rendeljük hozzá, amelynek prioritási jele a legkisebb értékben van késleltetve, és amely ezáltal a prioritással rendelkezik az adatvezeték eléréséhez, továbbá egy harma dik fázisban végrehajtjuk a tulajdonképpeni adatát vitelt.

A találmány szerinti megoldás előnye, hogy soros átviteli technika alkalmazásánál és tetszőlegesen sok résztvevő esetén összesen mindössze három vezetékre van szükség, mégpedig két vezetékre a buszhozzáférés konfliktusmentes vezérlésére, és egy vezetékre a soros adatátvitelhez. További előnyt jelent az, hogy a hozzáférés vezérléséhez szükséges további logikaként szabványos soros interface egységet lehet alkalmazni, amelyet viszonylag kis ráfordítással meg felelően módosítunk és kiegészítünk.

A találmány tárgyát kiviteli példa és rajz alapján ismertetjük részletesebben. A rajzon az

1. ábra a találmány szerinti berendezés tömbvázlata, a

2. ábra az 1. ábra szerinti berendezés logikai áramköre, a

3. ábra a logikai áramkör be- és kimenő jeleinek, 45 illetve a csatlakozó vezetékeken fellépő jeleknek az idő-diagramja egy felszólítási ciklus folyamán és a

4. ábra a prioritási be- és kimenetek jeleinek, valamint a prioritási vezetékek jeleinek idő-diagramja két egyidejűleg fellépő hozzáférési felszólításnál. 50

Az 1. ábrán három egymástól független, X, Y és Z mikroszámítógéprendszert tüntettünk fel. Az X, Y. és Z mikroszámítógép-rendszerek CPU mikroprocesszorai ismert módon cím-, adat- és vezérlő vezetékekből álló B buszon át további fel nem tüntetett, a mindenkori rendszerhez hozzárendelt írás-olvasás tárolókkal, fixérték-tárolókkal és input-output egysé gekkel vannak összekötve. Mindegyik X, Y, Z mikroszámítógép-rendszer egy soros IF interface egységből, egy LS logikai áramkörből és egy BT buszmeg. hajtó egységből álló csatoláson át egy SB—DATA adatvezetékre, valamint egy első és egy második, a hozzáférési prioritás meghatározására szolgáló SB—BREQ és SB-BAV vezetékre csatlakozik.

A 2. ábra szerint az LS logikai áramkör egy első BT1 buszmeghajtó egységen át az első SB—BREQ vezetékkel összekötött A1 felszólítási kimenettel, egy második BT2 buszmeghajtó egységen át a második SB-BAV vezetékkel összekötött A2 prioritási kimenettel és egy harmadik BT3 buszmeghajtó egységen át az SB—DATA adatvezetékkel összekötött A3 adatkimenettel rendelkezik. Az El, E2 olvasó- és az E3 adatbemenetek a BR1, BT2 és BT3 buszmeghajtó egységekkel vannak összekötve, és ezeken keresztül az SB-BREQ, SB-BAV vezetékek, illetve az SB—DATA adatvezeték jelállapotát leolvasó bemeneteket képeznek. A C számláló négy párhuzamos PRO, PR1, PR2 és PR3 bemenettel rendelkezik, amelyek egy fel nem tüntetett, az X, Y. és Z mikroszámítógép-rendszerhez hozzárendelt párhuzamos interface egységgel vannak összekötve, és amelyeken át a megfelelő CPU processzor prioritását kifejező bináris szám betáplálható. Egy első G1 kapuelrendezés egy 1 NAND kapuból és egy 2 JK flip-flopból áll, amelynek K, J.bemenetel az El, E2 olvasó bemenetekkel vannak összekötve, és amelynek Q kimenete az 1 NAND_kapu egyik bemenetével van összekötve, valamint Q kimenete a C számláló inkremen²⁵ táló LOAD bemenetére csatlakozik. A 2 JK flip-flop S bemenete a 3 NŐT kapun át a soros IF interface egységnek egy BREQ hozzáférési utasítást kiadó RTS csatlakozójával van összekötve. Az 1 NAND kapu kimenete a BREQ hozzáférési utasítást to³⁰ vábbító A1 felszólítási kimenettel van összekötve.

Egy második G2 kapuelrendezés egy további 4 JK flip-flopból áll, amelynek J bemenete a C számláló RC átviteli csatlakozójával van összekötve, és amelynek K bemenete és Q kimenete egymással össze van³⁵ nak kötve és az A2 prioritási kimenetre csatlakoznak. A 4 JK flip-flop Q kimenete az SB-DATA adatvezeték hozzáférhetőségét jelző CTS bemenettel van összekötve a soros,IF interface egységen, valamint az 1 NAND kapu egy további bemenetével van összekötve. A 4 JK flip-flop R bemenete az első G1 kapuelrendezés 2 JK flip-flopjának S bemenetével van összekötve. Az A3 adatkimenet és az E3 adatbemenet egy-egy, 5, 6. NŐT kapun át az OUT adatkimenettel és egy IN adatbemenettel van van összekötve a soros IF interface egységen.

Az LS logikai áramkörbe bevezetendő ütemjel számára szükséges csatlakozókat és összeköttetéseket nem tüntettük fel. A BR1—BT3 buszmeghajtó egységek, valamint a soros IF interface egység a kereskedelemben kapható alkatrész, például a Texas Instruments SN 75 138, illetve TMS 99 02 típusjelű gyártmányai.

A találmány szerinti berendezés a következőképpen működik:

Például az X mikroszámítógép-rendszer processzorénak hozzáférésekor az SB—DATA adatvezetékhez vezéreljük a hozzá tartozó soros IF interface egységet és egy BREQ. hozzáférési felszólítást küldünk az RTS csatlakozón és az első G1 kapuelrendezésen át az A1 felszólítási kimenetre. Ha az SB-DATA adatvezeték szabad, amit például az első és a második SB—BREQ és SB-BAV vezeték alacsony potenciálja és az első és második El, E2 olva-2181833 sóbemenet magas potenciálja jelezhet, akkor az első BT1 buszmeghajtó egységen át az első SB-BREQ vezetéket magas potenciálra, és valamennyi X, Y és Z mikroszámítógép-rendszer első El olvasóbemenetét alacsony potenciálra helyezzük, (I időpont a

3. ábrán) aminek következtében az első G1 kapuelrendezésen át megindul az X mikroszámítógép-rendszer C számlálójának inkrementálása. Egy t_x idő után a C számláló befejezi az inkrementálást, továbbá egy átvitelt idéz elő és az A2 prioritási kimenet potenciálja a második G2 kapuelrendezésen át alacsony szintre kerül (II időpont a 3. ábrán). Ezzel egyidejűleg a második BT2 buszmeghajtó egységen át a második SB—BAV vezeték magas, és az összes E2 olvasóbemenet alacsony potenciálra kerül. Az X mikroszámítógép-rendszer C számlálóján az átvitel előállításával ezenkívül a második G2 kapuelrendezésen át a soros IF interface egység ÜTS bemenetén az SB—DATA adatvezeték hozzáférhetőségét jelző jelváltozás lép fel. A többi, Y és Z mikroszámítógép-rendszernél ez a jelváltozás nem következhet be, mivel az alacsony szintre helyezett E2 olvasó bemenetek mellett a C számláló tartalmának növelése és az átvitel előállítása nem lehetséges. Az X mikroszámítógép-rendszernek az OUT és az A3 adatkimeneteken át sorosan átvitelre kerülő információi például egy vagy több byte-os táviratok, amelyek cím- és adatbitekből vannak összeállítva. Az éppen címzett rendszer ismert módon azonosítja az E3 és IN adatbemeneteken át vett információkat és ezeket a soros IF interface egység egy írás-olvasás tárolóba továbbítja.

Például az X és Y mikroszámítógép-rendszerek egyidejű hozzáférésekor az SB-DATA adatvezetékhez, az első G1 kapuelrendezésen át egyidejűleg indítjuk a megfelelő C számláló tartalmának inkrementálását. (I időpont a 4. ábrán) Tételezzük fel, hogy az X mikroszámítógép-rendszernek az Y és Z mikro· számítógép-rendszereldcel szemben prioritása van, tehát a megfelelő C számláló a legnagyobb bináris számot tartalmazza. Ez a C számláló fejezi be tehát a t_x idő után az inkrementálást egy átvitel előállításával, ahol az A2 prioritási kimenet potenciálja a második G2 kapuelrendezésen át alacsony szintre kerül (II időpont a 4. ábrán). Ezzel egyidejűleg a második BT2 buszmeghajtó egységen át a második SB—BAV vezeték magas és az összes E2 olvasóbemenet alacsony potenciálra kerül, úgyhogy az Y mikroszámítógép rendszer C számlálójának inkrementálási folyamatát még az átvitel elérése előtt az első G1 kapuelrendezésen át leállítjuk, és az átvitelt csak a kisebb bináris számnak megfelelő t_y idő után lehetne előállítani (III időpont a 4. ábrán). Mivel nem történt átvitel, nem léphet fel az SB-DATA adatvezeték hozzáférhetőségét jelző jelváltozás a megfelelő soros IF interface egység CTS bemenetén.

Claims (4)

1. Szabadalmi igénypontok:

   1. Berendezés processzorok hozzáférésének vezérlésére egy adatvezetékhez, ahol a processzorok input-output interface egységeken át csatlakoznak az adatvezetékre, és mindegyik input-output interface egység egy processzor hozzáférési felszólítását olvasó bemenettel rendelkezik, azzal jellemezve, hogy az input-output interface egység (IF) egy logikai áramkörrel (LS) van összekötve, amely a hozzáférési felszólítást (BREQ) kiadó felszólítási kimenettel (Al) és a processzor (CPU) hozzáférésére vonatkozó prioritást jelző prioritási kimenettel (A2) rendelkezik, továbbá a logikai áramkörök (LS) felszólítási kimenetei (Al) egy-egy első buszmeghajtó egységen (BT1) át egy első vezetékkel (SB-BREQ), a.logikai áramkörök (LS) prioritási kimenetei (A2) egy-egy második buszmeghajtó egységen (BT2) át egy második vezetékkel (SB—BAV) vannak összekötve, továbbá a logikai áramkör (LS) az első buszmeghajtó egységgel (BT1) összekötött és ezen át az első vezeték (SB—BREQ) jelállapotát olvasó első olvasóbemenettel (El), és a második buszmeghajtó egységgel (BT2) összekötött és ezen át a második vezeték (SB—BAV) jelállapotát olvasó második olvasóbemenettel (E2) rendelkezik.
2. 2. Az 1. igénypont szerinti berendezés kiviteli alakja, azzal jellemezve, hogy az adatvezeték (SB—DATA) egy harmadik buszmeghajtó egységen (BT3) át a logikai áramkör (LS) egy adatbemenetére (E3) és egy adatkimenetére (A3) csatlakozik, továbbá az adatbemenet (E3) az soros interface egység alakjában megvalósított input-output interface egység (IF) adatbemenetével (IN), és az adatkimenet (A3) az interface egység (IF) adatkimenetével (OUT) van összekötve.
3. 3. Az 1. igénypont szerinti berendezés kiviteli alakja, azzal jellemezve, hogy a logikai áramkör (LS) a processzor (CPU) prioritását megadó számlálóval (C) rendelkezik.
4. 4. Az 1—3. igénypontok bármelyike szerinti berendezés kiviteli alakja, azzal jellemezve, hogy a logikai áramkör (LS) egy első kapuelrendezéssel (Gl) rendelkezik, amelyen át a felszólítási kimenet (Al) soros interface egység (IF) hozzáférési felszólítást (BREQ) kiadó csatlakozójával (RTS) és az első olvasó bemenet (El) a számláló (C) inkiementáló bemenetével (LOAD) van összekötve, továbbá egy, vagy egyidejűleg több hozzáférési felszólítás (BREQ), valamint az első vezeték (SB-BREQ) és az első olvasó bemenet (El) ezáltal előidézett jelváltozásának beérkezésekor a megfelelő számlálók (C) tartalma egyidejűleg növekszik, továbbá a logikai áramkör (LS) egy második kapuelrendezéssel (G2) rendelkezik, amelyen át a számláló (C) átviteli csatlakozója (RC) a prioritási kimenettel (A2) van összekötve, és a legnagyobb bináris számot tartalmazó számláló (C) átvitelekor a megfelelő számlálóval (C) összekötött prioritási kimenet (A2), a második vezeték (SB-BAV) és a második olvasó bemenet (E2) jelváltozása megy végbe, továbbá a második olvasóbemenet (E2) az első kapuelrendezésen (Gl) át a számláló (C) inkrementáló bemenetével (LOAD) van összekötve, és a második olvasó bemenet (E2) jelváltozásakor a kisebb bináris számokat tartalmazó számlálók (C) tartalmának inkrementálása az átvitel elérése előtt megszakad, továbbá a számláló (C) átviteli csatlakozója (RC) a második kapuelrendezésen

   -3181833 (G2) át a soros interface egységnek (IF) az adatve- idéző hozzáférési felszólítás (BREQ) szabaddá teszi zeték (SB-DATA) hozzáférhetőségét jelző bemene- az adatvezetékhez (SB-DATA) való hozzáférést az tével (CTS) van összekötve, és az első és a második adatkimeneten (A3) át.

   vezeték (SB—BREQ és SB—BAV) jelváltozását elő-

   2 rajz, 4 ábra

   A kiadásért felel: a Közgazdasági és Jogi Könyvkiadó igazgatója

   84.4449 - Zrínyi Nyomda, Budapest