FI65152B - Foerfarande och anordning foer synkronisering av en binaer datasignal - Google Patents
Foerfarande och anordning foer synkronisering av en binaer datasignal Download PDFInfo
- Publication number
- FI65152B FI65152B FI821193A FI821193A FI65152B FI 65152 B FI65152 B FI 65152B FI 821193 A FI821193 A FI 821193A FI 821193 A FI821193 A FI 821193A FI 65152 B FI65152 B FI 65152B
- Authority
- FI
- Finland
- Prior art keywords
- signal
- input
- data
- clock signal
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Claims (4)
1. Förfarande i en mottagare för binärkodade data-signaler för synkronisering av inkommande datasignal (A) 5 med en i mottagaren tillgänglig asynkron lokal klocksignal (B), kännetecknat därav, att det omfattar följande steg a) datasignalen (A) klockas med en faskorrigerad klocksignal (F) bildad pä sä sätt att den lokala klock- 10 signalen (B) fasvrides 180° da en flank i den faskorrigera-de klocksignalen (F) och en flank av samma typ i den in-kommande datasignalen (A) pä grund av inbördes drift tende-rar att sammandalla, b) den sälunda resulterande signalen äter klockas 15 med den okorrigerade klocksignalen (B).
2. Anordning i en mottagare för binärkodade data-signaler för synkronisering av inkommande datasignal (A) med en i mottagaren tillgänglig lokal klocksignal (B), kännetecknad därav, att den omfattar 20 a) en första och en andra samplingskrets (1, 2) var- dera försedd med en dataingäng, en datautgäng och en klockingäng, b) en fasvändande krets (3) försedd med en första och en andra ingäng och en utgäng varvid 25 nämnda första samplingskrets1(1) dataingäng utgör anord-ningens ingäng (4) och är anordnad att mottaga den till mottagaren inkommande datasignalen och dess datautgäng är ansluten till den andra saraplingskretsens (2) dataingäng, nämnda andra samplingskrets' (2) datautgäng utgör anord-30 ningens utgäng (6) och dess klockingäng är anordnad att mottaga den lokala klocksignalen (B) och nämnda fasvändande krets' (3) första ingäng är anordnad att mottaga klocksignalen (B), dess andra ingäng är anordnad att mottaga datasignalen (A) och dess utgäng är ansluten tili den första 35 samplingskretsens (1) klockingäng för att tili denna mata en korrigerad klocksignal (F) i beroende av det relativa läget mellan flankerna hos pulser i datasignalen (A) och klocksignalen (B).
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8001910 | 1980-03-11 | ||
| SE8001910A SE422263B (sv) | 1980-03-11 | 1980-03-11 | Forfarande och anordning for synkronisering av en biner datasignal |
| SE8100075 | 1981-03-10 | ||
| PCT/SE1981/000075 WO1981002654A1 (en) | 1980-03-11 | 1981-03-10 | A method and apparatus for synchronizing a binary data signal |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI821193L FI821193L (fi) | 1982-04-05 |
| FI821193A0 FI821193A0 (fi) | 1982-04-05 |
| FI65152B true FI65152B (fi) | 1983-11-30 |
| FI65152C FI65152C (fi) | 1984-03-12 |
Family
ID=20340485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI821193A FI65152C (fi) | 1980-03-11 | 1982-04-05 | Foerfarande och anordning foer synkronisering av en binaer datasignal |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US4464769A (sv) |
| JP (1) | JPS57500269A (sv) |
| CA (1) | CA1169945A (sv) |
| CH (1) | CH656037A5 (sv) |
| DK (1) | DK152474C (sv) |
| ES (1) | ES500229A0 (sv) |
| FI (1) | FI65152C (sv) |
| FR (1) | FR2478410B1 (sv) |
| GB (1) | GB2091975B (sv) |
| IT (1) | IT1197402B (sv) |
| NL (1) | NL189022C (sv) |
| NO (1) | NO152435C (sv) |
| NZ (1) | NZ196414A (sv) |
| SE (1) | SE422263B (sv) |
| WO (1) | WO1981002654A1 (sv) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544850A (en) * | 1983-12-05 | 1985-10-01 | Gte Automatic Electric Incorporated | Race condition mediator circuit |
| US4534026A (en) * | 1983-12-06 | 1985-08-06 | Paradyne Corporation | Normalized error compensator for modems using radial amplitude modulation for multiplexing |
| FR2604043B1 (fr) * | 1986-09-17 | 1993-04-09 | Cit Alcatel | Dispositif de recalage d'un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d'horloge synchrone |
| WO2002062004A1 (en) * | 2001-02-01 | 2002-08-08 | Vitesse Semiconductor Corporation | Rz recovery |
| JP2006332945A (ja) * | 2005-05-25 | 2006-12-07 | Nec Electronics Corp | 半導体集積回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6513602A (sv) * | 1965-10-21 | 1967-04-24 | ||
| US3631463A (en) * | 1969-03-10 | 1971-12-28 | Sperry Rand Corp | Self-clocked encoding scheme |
| US3697881A (en) * | 1969-07-10 | 1972-10-10 | Kokusai Denshin Denwa Co Ltd | Phase detection system for at least one digital phase-modulated wave |
| GB1265530A (sv) * | 1969-08-30 | 1972-03-01 | Marconi Co Ltd | |
| US3920918A (en) * | 1974-06-06 | 1975-11-18 | L M Ericsson Pty Lid | Pulse edge coincidence detection circuit for digital data transmission using diphase data sync |
| US3936602A (en) * | 1974-10-23 | 1976-02-03 | Northern Electric Company Limited | Full duplex data transmission system using two speeds of diphase signal for simplified sync |
| US4010323A (en) * | 1975-10-29 | 1977-03-01 | Bell Telephone Laboratories, Incorporated | Digital timing recovery |
| CA1081364A (en) * | 1976-09-28 | 1980-07-08 | Shuichi Samejima | Differential detection systems with non-redundant error correction |
| JPS5451710A (en) * | 1977-10-03 | 1979-04-23 | Fujitsu Ltd | Bit phase synchronizing circuit |
| JPS5451709A (en) * | 1977-10-03 | 1979-04-23 | Fujitsu Ltd | Bit phase synchronizing circuit |
| US4208724A (en) * | 1977-10-17 | 1980-06-17 | Sperry Corporation | System and method for clocking data between a remote unit and a local unit |
| DE2836422C2 (de) * | 1978-08-19 | 1986-01-02 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Synchronisierverfahren und -anordnung |
-
1980
- 1980-03-11 SE SE8001910A patent/SE422263B/sv not_active IP Right Cessation
-
1981
- 1981-03-04 NZ NZ196414A patent/NZ196414A/en unknown
- 1981-03-09 CA CA000372577A patent/CA1169945A/en not_active Expired
- 1981-03-10 US US06/315,528 patent/US4464769A/en not_active Expired - Lifetime
- 1981-03-10 CH CH7329/81A patent/CH656037A5/de not_active IP Right Cessation
- 1981-03-10 WO PCT/SE1981/000075 patent/WO1981002654A1/en active IP Right Grant
- 1981-03-10 GB GB8210098A patent/GB2091975B/en not_active Expired
- 1981-03-10 FR FR8104743A patent/FR2478410B1/fr not_active Expired
- 1981-03-10 JP JP56500992A patent/JPS57500269A/ja active Pending
- 1981-03-10 NL NLAANVRAGE8120071,A patent/NL189022C/xx not_active IP Right Cessation
- 1981-03-10 ES ES500229A patent/ES500229A0/es active Granted
- 1981-03-11 IT IT20278/81A patent/IT1197402B/it active
- 1981-10-29 NO NO813669A patent/NO152435C/no unknown
- 1981-11-10 DK DK497381A patent/DK152474C/da not_active IP Right Cessation
-
1982
- 1982-04-05 FI FI821193A patent/FI65152C/fi not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2478410B1 (fr) | 1985-01-25 |
| DK497381A (da) | 1981-11-10 |
| NO813669L (no) | 1981-10-29 |
| FR2478410A1 (fr) | 1981-09-18 |
| GB2091975B (en) | 1984-10-10 |
| NO152435C (no) | 1985-09-25 |
| NL189022C (nl) | 1992-12-01 |
| SE422263B (sv) | 1982-02-22 |
| FI65152C (fi) | 1984-03-12 |
| ES8205485A1 (es) | 1982-06-01 |
| CH656037A5 (de) | 1986-05-30 |
| CA1169945A (en) | 1984-06-26 |
| DK152474C (da) | 1988-08-01 |
| GB2091975A (en) | 1982-08-04 |
| NZ196414A (en) | 1984-03-16 |
| SE8001910L (sv) | 1981-09-12 |
| IT1197402B (it) | 1988-11-30 |
| ES500229A0 (es) | 1982-06-01 |
| FI821193L (fi) | 1982-04-05 |
| NL189022B (nl) | 1992-07-01 |
| JPS57500269A (sv) | 1982-02-12 |
| NL8120071A (nl) | 1982-07-01 |
| WO1981002654A1 (en) | 1981-09-17 |
| US4464769A (en) | 1984-08-07 |
| NO152435B (no) | 1985-06-17 |
| FI821193A0 (fi) | 1982-04-05 |
| IT8120278A0 (it) | 1981-03-11 |
| DK152474B (da) | 1988-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320109A (ja) | データエツジ遷移位相判別回路 | |
| US4635277A (en) | Digital clock recovery circuit apparatus | |
| US3681759A (en) | Data loop synchronizing apparatus | |
| FI65152B (fi) | Foerfarande och anordning foer synkronisering av en binaer datasignal | |
| US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
| AU613109B2 (en) | Synchronization failure detection | |
| CN103199981A (zh) | 一种数字同步脉冲信号皮秒级抖动传输系统及方法 | |
| EP0094956B1 (en) | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method | |
| US3996523A (en) | Data word start detector | |
| US3909528A (en) | Device for finding a fixed synchronization bit in a frame of unknown length | |
| AU539338B2 (en) | A method and apparatus for synchronizing a binary data signal | |
| US4975594A (en) | Frequency detector circuit | |
| US5566212A (en) | Phase-locked loop circuit for Manchester-data decoding | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| US20050074081A1 (en) | Method and apparatus for synchronizing clock and data between two domains having unknown but coherent phase | |
| SU1332540A1 (ru) | Приемник биимпульсного сигнала с обнаружением ошибок | |
| SU1555892A1 (ru) | Устройство тактовой синхронизации | |
| JPH0316054B2 (sv) | ||
| US20070257877A1 (en) | Method and circuit for transferring data stream across multiple clock domains | |
| JPH08204692A (ja) | 伝送信号のクロックタイミング抽出方法 | |
| FI104767B (sv) | Synkronisering av klocksignaler | |
| SU1598197A1 (ru) | Устройство дл формировани биимпульсных сигналов | |
| JPS63312754A (ja) | エラ−発生回路 | |
| SU1635270A1 (ru) | Устройство дискретной фазовой синхронизации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed |
Owner name: OY L M ERICSSON AB |