NO152435B - Fremgangsmaate og apparat for synkronisering av et binaert datasignal - Google Patents

Description

Den foreliggende oppfinnelse vedrører en fremgangsmåte og

et apparat i en mottager for binært kodede' datasignaler for synkronisering av et innkommende datasignal med et lokalt klokkesignal tilgjengelig i mottageren.

Det binære datasignalet kan være av den såkalte RZ typen (return to zero) eller av den såkalte NRZ typen (non-return to zero).

Det synkroniserende problem er alltid til stede i all data-transmisjon, og løses med hensyn til anvendelse, krav til nøyaktighet etc. på forskjellige måter. F.eks. hvis sender og mottagersideklokkene synkroniseres, eventuelt mot en fel-les referanse, bevirker deteksjonen av data på mottager-siden ikke noen problemer selvfølgelig. Synkronisering av en mottagerklokke kan være i en modus slik at tidsbestemmelseinformasjonen ekstraheres fra det sendte datasignalet, f.eks. ved tidsbestemmelse av dets null passeringer, påfølgende hvilke et signal svarende til tidsbestemmelseinformasjonen tillates å aktivere en styrbar lokal klokkesignalgenerator. Kravene med hensyn til transienttid og tillatte feil data-transmisjonen påvirker naturligvis valget av den synkroniserende metoden også.

Det tekniske problem i nærværende tilfelle ligger i korrekt

å detektere, ved hjelp av et signal som er asynkront til datasignalet, en melding sendt til mottageren, med den betingelse at tillegget eller bortfallet av et binært tegn

i meldingen ikke har noen virkning. Denne betingelse oppfylles med et redundant system, f.eks. i hvilket den samme meldingen for et fast antall bits sendes gjentatte ganger i rekkefølge og mottageren godtar meldingen på betingelse av at den kan detektere den samme meldingen et gitt antall ganger under en gitt tid. Hvis tillegget eller bortfallet av et binært tegn i datasignalet opptrer relativt sjeldent, vil en slik tilfeldig hendelse således ikke påvirke mot-

tagerens riktige deteksjon av meldingen.

Klokkesignalet som er asynkront må naturligvis ikke angi

at det er et for stort frekvensavvik fra den riktige ver-dien. Et frekvensavvik i størrelsesorden av en pr. tusen gir opphav til, ifølge oppfinnelsen, tillegg eller bortfall av informasjon i ca. hver tusende bitposisjon, hvilket kan godtas i mange anvendelser.

Løsningen på dette problem foreslått ved den foreliggende oppfinnelse kjennetegnes av de vedlagte patentkrav. Den første fordelen med apparatet ifølge oppfinnelsen er dens ekstreme enkelhet og lave effektkrav.

Oppfinnelsen vil nå bli beskrevet ved hjelp av visse ut-førelsesformer med henvisning til den vedlagte tegning hvor fig. 1 er et blokkdiagram av et apparat ifølge oppfinnelsen. Fig. 2 er en fase-vendende krets innbefattet i apparatet ifølge fig. 1. Fig. 3 er en første sampling krets innbefattet i apparatet ifølge fig. 1. Fig. 4 illustrerer tidssekvensen for et flertall signaler i apparatet ifølge fig. 1, og Fig. 5 illustrerer de samme signaler som fig. 4, for en annen utføreIsesform. Fig. 1 er et blokkdiagram for et apparat ifølge oppfinnelsen. Mellom en datainngang 4 og en datautgang 6 er der en første

sampling krets 1 og en andre sampling krets 2 koblet i serie. En fase-vendende krets 3 er koblet mellom en klokkeinngang 5 og klokkesignalinngangen på den første sampling kretsen 1. Den andre sampling kretsen 2 klokkes direkte fra klokkeinngangen 5.

Datasignalet som sendes fra sendersiden påtrykkes datainngangen 4, og dette signal antas å være et binært kodet signal av RZ eller RNZ typen, ifølge hva som er blitt nevnt ovenfor. Datasignalet samples ved hjelp av klokkesignalet på klokkeinngangen 5, idet klokkesignalet er asynkront relativt datasignalet, ifølge antagelsene, for å gi på datautgangen et signal synkront med klokkesignalet og svarende til inngangs-datasignalet.

Den fase-vendende kretsen 3, som vil bli beskrevet nærmere nedenfor, vender fasen for klokkesignalet til den første sampling kretsen når, som et resultat av frekvensforskjellen mellom datasignalet og klokkesignalet, positive eller negative flanker i det respektive signal har tendens til å sammenfalle.

I den foretrukne utførelsesform realiseres sampling kretsen

1 og 2 ved hjelp av ordinære positiv flanke-trigget D flip-flop'er. Klokkesignalet antas å ha 50 % pulsfrekvens og inngangsdataene til å være et signal av NRZ typen. Til disse antagelser, illustrerer fig. 4 tidssekvensen for et flertall signaler i apparatet i fig. 1. Fig. 2 illustrerer en utførelsesform av den fase-vendende kretsen 3. Kretsen har en datainngang 12, en klokkesignalinngang 11 og klokkesignalutgang 13. EKSKLUSIV-ELLER kretsen 10 kan anses som en styrt inverterende krets. Hvis inngangen 20 nemlig nulles, passerer klokkesignalet fra inngangen 11 upåvirket med unntagelse av en forsinkelse uten interesse i denne forbindelse. To puls-formende kretser 7 er forbundet med sine innganger til EKSKLUSIV-ELLER kretsutgangen og datainngangen 12. Disse er således formet at på deres respektive utgang leverer de en firkantpuls med gitt varighet når inngangssignalet har en positiv flanke. Pulslengden er kort i forhold til siffertidspalten i det angjeldende datasignal. En koinsidensdetektor i form av en OG krets 8 med sine innganger forbundet til utgangene av de pulsformende kretser sender en puls på sin utgang når utgangssignalene fra kretsene 7 overlapper hverandre. En slik koinsidens-lagende puls tillates å klokke en positiv flanke trigget D-flip-flop 9, koblet som en binær teller. Q utgangen fra flip-flop'eri er forbundet med inngangen 20 på EKSKLUSIV-ELLER kretsen. Denne anordning angir således at en liten avstand mellom en positiv dataflanke og en positiv klokke-signalflanke vender fasen i signalet på utganen 13 med 180°.

I fig. 4 viser signalet A en inngangsdatastrøm av NRZ typen. Dette signal vil således bli detektert i mottageren med hjelp av det lokale asynkrone klokkesignalet B. Bitfrekvensen for data er illustrert til å være konstant, såvel som frekvensen for klokkesignalet. Generelt kan disse mengder imidlertid tillates :å drive i forholdet til hverandre.

Man vil umiddelbart se at det ikke ville være mulig direkte

å synkronisere inngangsdata med klokkesignalet B. Ifølge den oppfinneriske idé som beskrevet ovenfor i forbindelse med fig. 2, skapes det nå positive pulser C når positive flanker i inngangsdataene A detekteres. Positive pulser D formes på den samme måte når positive flanker detekteres i det even-tuelle fase-skiftede klokkesignalet på utgangen fra EKSKLUSIV-ELLER kretsen 10 ifølge fig. 2. For den positive flanken som opptrer først i inngangsdataene, oppnås en overlapping, koinsidens, mellom de positive pulsene som således dannes. Dette er angitt ved hjelp av pulsen i signalet E. Ifølge ovenstående, styrer denne puls fasevendingen for det innkommende klokkesignalet påtrykket inngangen 11 ifølge fig. 2. To ytterligere koinsidenser er angitt i signalet E. Klokkesignalet korrigert ved fasevendingen er illustrert ved signalet F. Ifølge hva som er blitt sagt tidligere, danner dette signal klokkesignalet til den første sampling kretsen 1. Utgangssignalet fra denne sampling kretsen er blitt angitt med bokstaven G.

Ifølge den oppfinneriske idé, vil dette signal G nå bli klokket i en andre sampling krets 2 ved hjelp av det upå-virkede klokkesignalet i mottageren. Det resulterende utgangssignalet fra den andre sampling kretsen, hvilket således danner det synkroniserte datasignalet, er blitt gitt benevnelsen H. Man vil se at den andre fasevendingen av klokkesignalet resulterte i en forvrengning av datasignalet i form av et tillegg på en bit, markert med streker i figuren. I realiteten oppnås slik forvrengning i hvert andre faseskift av klokkesignalet. Det asynkrone forhold er blitt overdrevet for å illustrere modus operandi for oppfinnelsen, hvilket har resultert i de tett opptredende fasevendinger. En reell anvendelse av oppfinnelsen, vil disse fasevendinger opptre med en tidsavstand som er større enn flere potenser av 10, som nevnt ovenfor.

I en andre utførelsesform av oppfinnelsen tilpasset for inngangsda.ta i form av et RZ-type signal, er den første sampling kretsen 1, i form av en enkel D-flip-flop blitt er-stattet med kretsen ifølge fig. 3. Denne krets er forsynt med en datainngang 17, en klokkesignalinngang 18 og en utgang 19 til den påfølgende sampling krets 2. Kretsfunk-sjonen vil bli beskrevet nedenfor under henvisning til fig. 5, som viser samtidige verdier for et flertall signaler i apparatet.

Signalet A i fig. 5, som viser inngangssignalet til den første sampling kreten 1, er således inngangsdata av RZ-type. Dette signal vil bli detektert i mottageren med hjelp av det lokale asynkrone klokkesignalet B og omformet til et NRZ signal synkront med B.

Den øvre pulsformende kretsen 7 i fig. 2 har, som tidligere, oppgaven i å generere en kort positiv puls ved den positive flanken for signalet A. Når inngangssignalet er av RZ-typen, kunne man eventuelt forestille seg at denne puls-formende kretsen er unødvendig ettersom RZ signalet består av korte pulser. I tilfellene hvor pulsfrekvensen for det innkommende RZ signalet er uhyre liten eller meget stor, er denne puls-formende krets imidlertid nødvendig. I det tilfellet som er beskrevet i fig. 5, antar vi for enkelhets skyld at utgangssignalet fra nevnte pulsformende krets er det samme som signalet A, dvs. i dette spesielle tilfellet er kretsen over-flødig.

En forsinkende krets 14 er forbundet med datainngangen .17 på kretsen ifølge fig. 3. Forsinkelsen i denne er stor sammenlignet med forsinkelsen i D flip-flop'en 15, men liten sammenlignet med varigheten av pulsene fra kretsen 7 i fig. 2.

Det forsinkede signalet angis med A<1.> I sekvensen illustrert i fig. 5, har forsinkelsen ingen betydning, og derfor vil dens funksjon bli forklart.senere.

Funksjonsblokken i fig. 2 er allerede blitt beskrevet. Signalene D, E og F i fig. 5 svarer til signalene med den samme betegnelse i fig. 4.

Når RZ pulser A' ankommer på klokkeinngangen på D flip-flop'en 15 i fig. 3, stilles flip-flop'en i den ene tilstanden, og utgangssignalet fra Q utgangen svarer til signalet I i fig. 5. En fast spenning som svarer til en logisk en påtrykkes datainngangen av flip-flop'en hele tiden. Etter, en viss tid, tilbakestilles flip-flop'en ved hjelp av et signal på sin R inngang som kommer fra utgangen 13 i fig. 2. Dette signal er angitt med F i fig. 5. Deteksjon og fasevehding ved koinsidens mellom A og D hindrer flip-flop'en 15 i å bli til-bakestillet umiddelbart etter eller samtidig med at den klokkes. Koinsidens opptrer i god tid før frontflanken av signalene D og A sammenfaller, og koinsidens genererer signalet E som i sin tur genererer faseskift i signalet D.

Signalet D har også den oppgave å klokke flip-flop'en 16 i fig. 3. Ettersom tidsforsinkelsen mellom signalene R og Q

på flip-flop'en 15 er meget større enn den tid som data må forbli stabile på D inngangen av flip-flop'en 16, er der ingen problem i å klokke inn data i flip-flop'en 16 før de forsvinner. Dette er forutsatt at flip-flop<1>ene 15 og 16 er i den samme kretsfamilie.

Hvis ingen puls opptrer i signalet A, dvs. en logisk null er blitt sendt, vil Q inngangen på flip-flop'en 16 forbli nullet, hvilket resulterer i at en null klokkes inn på denne flip-flop'en. Signalet G er på utgangen 19 av flip-flop'en 16 og på utgangen fra flip-flop'en 2 i fig. 1 finnes signalet H.

Indikasjonene P i signalet H i fig. 5 angir datafeil. Data skulle ha vært 1 for begge indikasjoner. Uansett hvilke verdier signalet A har for korresponderende tider, oppnås en null i signalet H for vekselvise pulser i signalet E.

Benevnelsen R i signalet H angir en ekstra bit analogt med den strekede ekstra bit ifølge fig. 4.

Nødvendigheten av å anvende en forsinkelseskrets 14 er ikke direkte innlysende fra fig. 5. Den forsinkende funksjon kreves kun når frekvensen for klokkesignalet B er lavere

enn bitfrekvensen for datasignalet, dvs. for den motsatte situasjon sammenlignet med fig. 5.

Anta at klokkefrekvensen B er lavere enn bitfrekvensen.

Anta videre at den forsinkendé kretsen 14 forbigås i begyn-nelsen. Den bakre flanken på pulsene i signalet D vil da suksessivt nærme seg frontflanken for pulsene i signalet A. For signalet D til å skifte fase, må signalene A og D såvidt overlappe hverandre slik at pulsene E vil være tilstrekkelige lange. Denne situasjon umidelbart før fasevending bevirker problemer, ettersom D-flip-flop'en 15 klokkes samtidig som signalet på R inngangen er høyt.

Ved å innføre den forsinkende kretsen 14, opptrer ikke dette problem, ettersom vi oppnår fasevending før den positive flanken i signalet A' og den negative flanken i signalet D sammenfaller. En forutsetning for dette er naturligvis at forsinkelsen er tilstrekkelig lang for signalet E til å ha tid til å bevirke faseskiftet før flankene sammenfaller.

Claims (3)

1. Fremgangsmåte i en mottager for binært kodede datasignaler for synkronisering av et innkommende datasignal (A) med et lokalt klokkesignal (B) tilgjengelig i mottageren, karakterisert ved at den omfatter de føl-gende trinn: a) datasignalet (A) klokkes med et fasekorrigert klokkesignal (F) formet ved faseskifting av det lokale klokkesignalet (B) 180° når en flanke i det fasekorrigerte klokkesignalet (F) og en flanke av den samme type i det innkommende datasignalet (A) har tendens til å sammenfalle på grunn av innbyrdes drift, b) signalet som således resulterer på ny klokkes med det ukorrigerte klokkesignalet (B).

2. Apparat i en mottager for binært kodede datasignaler for synkronisering av et innkommende datasignal (A) med et lokalt klokkesignal (B) tilgjengelig i mottageren, karakterisert ved at det omfatter: a) en første og en andre samplingskrets (1, 2) hver forsynt med en datainngang, en datautgang og en klokkeinngang, b) en fase-vendende krets (3) forsynt med en første og en andre inngang og en utgang, hvorved datainngangen for nevnte samplingskrets (1) danner inngangen (4) for apparatet og er innrettet til å motta datasignalet som ankommer til mottageren og hvorved dens datautgang er forbundet med datainngangen hos den andre samplingskretsen (2) som danner utgangen (6) hos apparatet, og hvorved dets klokkeinngang er innrettet til å motta det lokale klokkesignalet (B) og den første inngangen av nevnte fase-vendende krets (3) er innrettet til å motta klokkesignalet (B), idet dens andre inngang er innrettet til å motta datasignalet (A) og hvorved dets utgang er forbundet med klokkeinngangen hos den første samplingskretsen (1) for å påtrykke denne et korrigert klokkesignal (F) som svar på den relative posisjon mellom flankene av pulser i"datasignalet (A) og klokkesignalet (B) .

3. Apparat som angitt i krav 2, karakterisert ved at nevnte første og nevnte andre samplingskretser danner positivt flanke-triggede D flip-flop"er.