FR2478410A1 - Procede et dispositif de synchronisation d'un signal de donnees binaires - Google Patents
Procede et dispositif de synchronisation d'un signal de donnees binaires Download PDFInfo
- Publication number
- FR2478410A1 FR2478410A1 FR8104743A FR8104743A FR2478410A1 FR 2478410 A1 FR2478410 A1 FR 2478410A1 FR 8104743 A FR8104743 A FR 8104743A FR 8104743 A FR8104743 A FR 8104743A FR 2478410 A1 FR2478410 A1 FR 2478410A1
- Authority
- FR
- France
- Prior art keywords
- input
- signal
- data
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE ET UN APPAREIL DESTINES, DANS UN RECEPTEUR DE SIGNAUX DE DONNEES, A DETECTER CONVENABLEMENT UN MESSAGE TRANSMIS A L'AIDE D'UN SIGNAL D'HORLOGE LOCAL QUI N'EST PAS SYNCHRONISE AVEC LE SIGNAL DE DONNEES RECU. A CET EFFET, IL FAUT QUE L'ADDITION OU LA DISPARITION, PAR INTERMITTENCE, D'UN CARACTERE BINAIRE DU MESSAGE N'AIT PAS D'EFFET. CETTE CONDITION EST REMPLIE DANS UN SYSTEME A REDONDANCE, PAR EXEMPLE UN SYSTEME DANS LEQUEL LE MESSAGE, CONSTITUE D'UN NOMBRE FIXE DE BITS, EST TRANSMIS DE MANIERE REPETEE ET EN SEQUENCE ET ACCEPTE PAR LE RECEPTEUR POURVU QUE CE DERNIER DETECTE LE MEME MESSAGE UN CERTAIN NOMBRE DE FOIS DANS UN INTERVALLE DE TEMPS DONNE. A CET EFFET, ON UTILISE DEUX CIRCUITS D'ECHANTILLONNAGE 1, 2 ET UN CIRCUIT 3 D'INVERSION DE PHASE. DOMAINE D'APPLICATION: TRANSMISSION DE SIGNAUX DE DONNEES BINAIRES.
Description
1. L'invention concerne un procédé et un dispositif de synchronisation
d'un signal de données binaires arrivant à un récepteur avec un signal d'horloge disponible localement dans le récepteur. Le signal de données binaires peut être du type à
retour à zéro ou du type à non retour à zéro.
Le problème de la synchronisation est toujours présent dans toutes les transmissions de données et il est résolu de différentes manières en fonction de l'application, de la précision demandée, etc. Par exemple, si les horloges situées sur les côtés de l'émetteur et du récepteur sont synchronisées, si possible sur une référence commune, il est évident que la détection de données sur le côté du récepteur ne pose aucun problème. La synchronisation d'une horloge de
récepteur peut être effectuée suivant un mode tel que l'infor-
mation de temps est extraite du signal de données transmis, par exemple par détermination de l'instant de son passage-par zéro, ensuite de quoi on permet à un signal correspondant à l'information de temps d'actionner un générateur local et réglable de signaux d'horloge. Les exigences concernant le temps de transition et l'erreur permise dans la transmission des données influencent évidemment aussi le choix du procédé de synchronisation. Le problème technique à résoudre dans le cas présent consiste à détecter correctement, à l'aide d'un signal qui est asynchrone par rapport au signal de données, un message transmis au récepteur, à la condition que l'addition d'un caractère binaire au message ou la suppression d'un caractère binaire de ce message n'ait aucun effet. Cette condition est remplie dans un système redondant, par exemple un système dans lequel le même message d'un nombre fixe de bits fait l'objet de transmissions répétées et successives et est accepté par le récepteur à la condition que ce dernier puisse détecter le même message un certain nombre de fois dans un intervalle de temps donné. Si l'addition d'un caractère binaire au signal de données ou la suppression d'un caractère binaire de ce signal se produit relativement rarement, un tel événement occasionnel n'affecte donc pas la détection correcte
du message par le récepteur.
2. Le fait que le signal d'horloge soit asynchrone ne doit évidemment pas signifier que l'écart de fréquence est trop grand par rapport à la valeur correcte. Un écart de fréquence de l'ordre ou d'une amplitude de un pour mille fait apparaître, conformément à l'invention, l'addition ou la suppression d'un caractère d'information à peu près toutes les mille positions de bits, ce qui peut être accepté dans de
nombreuses applications.
La solution apportée à ce problème par la présente invention sera décrite plus en détail ci-après. L'avantage principal de l'appareil selon l'invention réside dans son
extrême simplicité et dans la faible puissance demandée.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels: - la figure 1 est un schéma simplifié de l'appareil selon l'invention; - la figure 2 est un schéma d'un circuit d'inversion de phase faisant partie de l'appareil représenté sur la figure 1;
- la figure 3 est un schéma d'un premier circuit d'échantil-
lonnage faisant partie de l'appareil représenté sur la figure 1; - la figure 4 est un diagramme des temps portant sur plusieurs signaux de l'appareil représenté sur la figure 1; et - la figure 5 est un diagramme des temps montrant les mêmes signaux que ceux illustrés sur la figure 4, mais présents
dans une autre forme de réalisation de l'invention.
La figure 1 est un schéma simplifié de l'appareil selon l'invention. Cet appareil comporte un premier circuit 1 d'échantillonnage et un second circuit 2 d'échantillonnage montés en série entre une entrée 4 de données et une sortie 6 de données. Un circuit 3 d'inversion de phase est monté entre une entrée 5 d'horloge et l'entrée du signal d'horloge du premier circuit 1 d'échantillonnage. Le second circuit 2 d'échantillonnage reçoit les signaux d'horloge directement de
l'entrée 5.
Le signal de données transmis à partir du côté de l'émetteur est appliqué à l'entrée 4 de données, et ce signal est supposé être un signal codé binaire du type à retour à
2 478410
3e zéro ou à non retour à zéro, comme indiqué précédemmento Le signal de données est échantillonné à l'aide du signal d'horloge present à l'entrée 5, le signal d'horloge étant asynchrone par rapport au signal de données, conformément aux suppositions, de manière que l'on obtienne, à la sortie de doinées0 un signal synchronis avec le signal d'horloge et correspondant au signal de données d'entrée0 Le circuit 3 d'inversion de phase, qui sera dctri; plus en détail ci-après, inverse la phase du signal d'horloge app3liquée ae premier i-cUit d'échantillonnage lorsque, par suite d'ule dis r'ence de friquence entre le signal de données et le signal d'horlcge, des flancs positifs ou négatifs du signal respectif tendent à coïncidero Dans la forme préférée de réalisation décrite, les circuits d'échantillonnage 1 et 2 sont réalisés à l'aide de bascules normales du type D, déeclenchées par les flancs pcsitifs. Le signal d'horloge est supposé avoir un taux d'ii,7puision.s de 50 % et le signal de données d'entrée est supposé être un signal du type à non retour à zéro. Compte tenu de ces suppositions, la figure 4 montre.1^ diagramme des temps de plusieurs signaux de l'appareil de la figure 10 La figure 2 représente une forme de réalisation du circuit 3 d' in7ersion de phase. Ce circuit comporte une entréee 12 de données, une entree 1il de signal d'horloge et une sortie 13 de signal d'horloge. Un circuit OU-EXCLUSIF 10 peut etre considéré comme un circuit inverseur commandé. Si l'entrée 20 est nominalement à zéro, le signal d'horloge provenant de l'entrée 11 passe sans être aodifié, à l'exception d'un retard négligeable à cet égard. Deux circuits 7 conformateurs d'impulsions sont connectés par leurs entrées à la sortie du circuit OU-EXCLUSIF et à l'entrée 12 de données. Ces circuits 7 sont réalisés de manière qu'ils délivrent, à leurs sorties respectives, une impulsion carrée de durée donnée lorsque le signal d'entrée prisente un flanc positif. La longueur de !'impulsion est faible par rapport à l'intervalle de temps numrarique du signal de données en question Un détecteur de coïncidence, se présentant sous la forme d'un circuit ET 8 dont les entrées sont connectées aux sorties des circuits conformateurs d'impulsions, émet une impulsion à sa sortie 4.
lorsque les signaux de sortie des circuits 7 se chevauchent.
Cette impulsion de coïncidence peut déclencher une bascule 9 du type D, déclenchée par les flancs positifs et montée en compteur binaire. La sortie Q de la bascule est connectée à l'entrée 20 du circuit OU-EXCLUSIF. Ce montage signifie donc qu'un faible écartement entre un flanc positif du signal de données et un flanc positif du signal d'horloge provoque une inversion de 1800 de la phase du signal apparaissant à la
sortie 13.
Le signal A de la figure 4 représente un flot de données d'entrée du type à non retour à zéro. Ce signal est donc détecté dans le récepteur à l'aide du signal d'horloge asynchrone local B. La fréquence des bits de données est représentée comme étant constante, de même que la fréquence du signal d'hDorloge. En général, ces quantités peuvent cependant
dériver l'une par rapport à l'autre.
On voit immédiatement qu'il n'est pas possible de synchroniser directement les données d'entrée avec le signal
d'horloge B. Conformément à l'invention telle que décrite ci-
dessus en regard de la figure 2, on obtient à présent des impulsions positives C lorsque des flancs positifs sont détectés dans les données d'entrée A. Des impulsions positives D sont formées de la même manière lorsque des flancs positifs sont détectés dans le signal d'horloge, dont la phase peut être décalée, apparaissant à la sortie du circuit OUEXCLUSIF conformément à la figure 2. A l'apparition du premier flanc
positif dans les données d'entrée, il se produit un chevau-
chement, c'est-à-dire une coïncidence, entre les impulsions positives ainsi formées. Ceci est indiqué par l'impulsion présente dans le signal E. Conformément à ce qui précède, cette impulsion commande l'inversion de la phase du signal d'horloge arrivant à l'entrée 11, comme montré sur la figure 2. Deux autres coïncidences sont indiquées dans le signal E. Le signal d'horloge corrigé par l'inversion de phase est illustré par le signal F. Conformément à ce qui a été décrit précédemment, ce signal constitue le signal d'horloge transmis au premier circuit 1 d'échantillonnage. Le signal de sortie de ce circuit d'échantillonnage est indiqué par la lettre G. 5. Selon l'invention, ce signal G est à présent introduit dans le second circuit 2 d'échantillonnage avec le signal d'horloge non modifié dans le récepteur. Le signal qui en résulte à la sortie du second circuit d'échantillonnage et qui constitue donc le signal de données synchronisé est indiqué en H. On peut observer que la seconde inversion de phase du signal d'horloge provoque une déformation du signal de données sous la forme de l'addition d'un bit, indiqué par des hachures sur le dessin. En fait, cette déformation est obtenue pour un déphasage sur deux du signal d'horloge. La relation asynchrone est montrée avec exagération afin d'illustrer le mode opératoire de l'invention qui a pour résultat des inversions de phase rapprochées. Dans une application réelle de l'invention, ces inversions de phase se produisent à des intervalles de temps supérieurs à plusieurs
puissances de 10, comme mentionné précédemment.
Dans une seconde forme de réalisation de l'invention conçue pour des données d'entrée ayant la forme d'un signal du type à retour à zéro, le premier circuit 1 d'échantillonnage, constitué d'une simple bascule D, est remplacé par le circuit représenté sur la figure 3. Ce circuit comporte une entrée 17 de données, une entrée 18 de signal d'horloge et une sortie 19 reliée au circuit suivant 2
d'échantillonnage. La fonction de ce circuit sera décrite ci-
après en regard de la figure 5 qui montre les valeurs
simultanées de plusieurs signaux présents dans l'appareil.
Le signal A de la figure 5, qui est le signal d'entrée du premier circuit 1 d'échantillonnage, contient donc les données d'entrée du type à retour à zéro. Ce signal est détecté dans le récepteur à l'aide du signal d'horloge asynchrone local B, et il est converti en un signal à non retour à zéro, synchronisé avec le signal B. Le circuit supérieur 7 conformateur d'impulsions de la figure 2 a, comme indiqué précédemment, la tâche de produire une courte impulsion positive au passage du flanc positif du signal A. Lorsque le signal d'entrée est du type à retour à zéro, on peut imaginer que ce circuit conformateur d'impulsions est inutile, car le signal à retour par zéro est constitué de courtes impulsions. Dans les cas o le taux 6.
d'impulsions du signal d'arrivée à retour à zéro est extrê-
mement faible ou très grand, ce circuit conformateur d'impulsions est cependant nécessaire. Dans le cas représenté sur la figure 5, on suppose, pour plus de clarté, que le signal de sortie du circuit conformateur d'impulsions est le
même que le signal A, c'est-à-dire que dans ce cas particu-
lier, le circuit est superflu.
Un circuit 14 de temporisation est connecté à
l'entrée 17 de données du circuit représenté sur la figure 3.
La temporisation dans ce circuit est grande par rapport au retard se produisant dans la bascule 15 du type D, mais elle est faible par rapport à la durée des impulsions provenant des circuits 7 de la figure 2. Le signal retardé est indiqué en A'. Dans la séquence illustrée sur la figure 5, le retard est sans importance et, par conséquent, sa fonction sera indiquée ci-après. Le schéma fonctionnel de la figure 2 a déjà été décrit. Les signaux D, E et F de la figure 5 correspondent aux
signaux portant les mêmes lettres sur la figure 4.
Lorsque des impulsions A' à retour à zéro arrivent à l'entrée d'horloge de la bascule 15 représentée sur la figure 3, cette bascule est positionnée dans un premier état et le signal de sa sortie Q correspond au signal I montré sur la figure 5. Une tension fixe, correspondant à un état logique un est appliquée constamment à l'entrée de données de la
bascule. Au bout d'un certain temps, la bascule est reposi-
tionnée par un signal appliqué à son entrée R et arrivant de la sortie 13 montrée sur la figure 2. Ce signal est indiqué en F sur la figure 5. La détection et l'inversion de la phase lors d'une coïncidence entre les signaux A et D empêchent la bascule 15 d'être repositionnée immédiatement après ou en même temps qu'elle reçoit un signal d'horloge. La coïncidence se produit nettement avant que les flancs avant des signaux D et A coïncident et la coïncidence a pour effet de générer le signal E qui, luimême, provoque un déphasage du signal D. Le signal D a également pour tâche de déclencher la bascule 16 de la figure 3. Etant donné que le retard entre les signaux R et Q, au niveau de la bascule 15, est très supérieur à la durée- pendant laquelle les données doivent 7. rester stables à 1ientrée D de la bascule 16, Iintroduction des données, avant qu'elles disparaissent, dans la bascule 16 à l'aide des signaux d'horloge ne pose aucun problème. Ceci
est du au fait que les bascules 15 et 16 sont du m&me type.
Si aucune impulsion n'apparaît dans le signal A, c:est-à-dire si un état iogique zéro a été transmis, l'entrée
Q de.a bascule IG reste a zero, ce qui a pour effet ltintro-
duct.in d'un éta:t zréo dans cetqte basculero Le signal G apparat à l!a sortie 19 de la bascule 16 et le signal 0 apparat CA la sortie de la bascule 2 montrée sur la figure 1, Les indicaiîions P portant sur le signal HI de la figure 5 indiquent des erreurs de données. Les données auraient dû av- !r la valeur l pour ces deux indications Quele;s ue soicient].es va.eurs prises pa- le signal A pendant les dur.es correspndanes, un zéro aparat dans le sgnal!- en mïie temps que des impulsiorns alternées du signal E. L'indication R dlu signal 1 dénote un bit supplémentaire, a-aogue au bit suppmenCtaire inCiqué -en
hachures sur la figure 4.
La nécessitée d'utiliser un circuit 14 de tempori= sation n'appara t pas de manière évidente sur la figure 5o La fonction de temiporisation est seulement necessaire lorsque la fréquence du signal d'horloge M est inférieure à la fréquence des bits du signal de données, c'est-à-dire dans un cas opposeé à celui montré s ar la figure 5o On suppose que la fréquence d'horloge B est inférieure à la fréquence des bitso On suppose en outre que le circuit 14 de temporisat-sin est d'abord court-circuité. Les flancs arrière des impulsions du signal D arrivent alors successivement à proximité des flancs avant des impulsions du signal A. Pour déphaser le signal D, les signaux A et D doivent se chevraucher légèrement afin que les impulsions L soient suffisamment longues. Cette situation, immédiatement avant l'inversion de phase, pose des problèmes, car la bascule 15 du type D est dêclen-hce par des signaux d'horloge en même
temps que le signal present à son entrée R est haut.
En introduisant ie circuit 14 de temporisation, ce problème ne se pose pas, car on obtient une inversion de phase avant que le flanc positif du signal A' et le flanc négatif du 8. signal D ne coïncident. Une condition préalable à ceci est évidemment que le retard soit suffisant pour que le signal E ait le temps de provoquer un déphasage avant la coincidence
des flancs.
Il va de soi que de nombreuses modifications peuvent être apportées à l'appareil décrit et représenté sans
sortir du cadre de l'invention.
Claims (4)
- REVENDIC&TIONS1l Procédé pour synchroniser, dans un récepteur de signaux cle données codés binaires, un signal (A) de données d'entrée avec un signal d'horloge local asynchrone (B) disponible dans le récepteur, caractérise en ce qu'il consiste à faire progresser le signal (A) de données au moyen d'un signal d'horloge (F) corrigé en phase et formé de manière que le signal d'horloge local (B) soit déphasé de lorsqu'un flanc du signal d'horloge (F) corrigé en phase et un flanc de même type du signal <A) de données d'entrée tendent à coïncider par suite de dérives mutuelles, et à faire de nouveau progresser le signal ainsi obtenu avec lesignal d'horloge (B) non corrigé.
- 2. Appareil de synchronisation, dans un récepteur de signaux de données codés binaires, d'un signal (A) de données d'entrée avec un signal d'horloge local asynchrone (B) disponible dans le récepteur, caractérisé en cequ'il comporte des premier et second circuits d'échantil-lonnage (1, 2) présentant chacun une entrée de données, une sortie de données et une entrée d'horloge, un circuit (3) d'inversion de phase présentant des première et seconde entrées et une sortie, de manière que l'entrée de données du circuit (1) d'échantillonnage constitue l'entrée (4) de l'appareil et soit conçue pour recevoir le signal de données arrivant au récepteur, et que sa sortie de données soit connectée à l'entrée de données du circuit d'échantillonnage (2) dont la sortie de données constitue la sortie (6) de l'appareil, l'entrée d'horloge de ce premier circuit (1) d'échantillonnage étant conçue pour recevoir le signal d'horloge local (B) et la première entrée du circuit (3) d'inversion de phase étant conçue pour recevoir le signal d'horloge (B), la seconde entrée de ce circuit étant destinée à recevoir le signal de données (A) et sa sortie étantconnectée à l'entrée d'horloge du circuit (1) d'échantil-lonnage afin d'appliquer à ce dernier un signal d'horloge corrigé (F) en réponse à la position relative des flancs d'impulsions du signal de données (A) et du signald'horloge (B).
- 3. Appareil selon la revendication 2,caractérisé en ce que les premier et second circuits d'échan-tillonnage comprennent des bascules du type D déclenchéespar des flancs positifs.
- 4. Appareil selon la revendication 2, caracté- risé en ce que le circuit (3> d'inversion de phase comprend un circuit inverseur commandé (10) qui présente des première et seconde entrées et une sortie et dont la première entrée est reliée à l'entrée (11) de signaux d'horloge du circuit (3) et dont la sortie est reliée à la sortie (13) de signaux d'horloge du circuit (3), des premier et second circuits (7) conformateurs d'impulsions comprenant chacun une entrée et une sortie, l'entrée de ce premier circuit étant connectée à la sortie du circuit (10) et l'entrée du second circuit conformateur étant connectée à l'entrée de données du circuit (3), un détecteur de coïncidence à deux entrées et une sortie et dont les entrées sont connectées chacune à une sortie d'un circuit conformateur (7) d'impulsions, une bascule du type D déclenchée par un flanc positif et comprenant une entrée d'horloge, une entrée de données (D), une sortie de données <Q) et une entrée inversée de données (Q), l'entrée d'horloge étant connectée à la sortie du détecteur de coïncidence, l'entrée de données (D)étant connectée à l'entrée inversée de données (Q) et la sortie de données (Q) étant connectée à laseconde entrée du circuit inverseur (10).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8001910A SE422263B (sv) | 1980-03-11 | 1980-03-11 | Forfarande och anordning for synkronisering av en biner datasignal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2478410A1 true FR2478410A1 (fr) | 1981-09-18 |
| FR2478410B1 FR2478410B1 (fr) | 1985-01-25 |
Family
ID=20340485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8104743A Expired FR2478410B1 (fr) | 1980-03-11 | 1981-03-10 | Procede et dispositif de synchronisation d'un signal de donnees binaires |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US4464769A (fr) |
| JP (1) | JPS57500269A (fr) |
| CA (1) | CA1169945A (fr) |
| CH (1) | CH656037A5 (fr) |
| DK (1) | DK152474C (fr) |
| ES (1) | ES500229A0 (fr) |
| FI (1) | FI65152C (fr) |
| FR (1) | FR2478410B1 (fr) |
| GB (1) | GB2091975B (fr) |
| IT (1) | IT1197402B (fr) |
| NL (1) | NL189022C (fr) |
| NO (1) | NO152435C (fr) |
| NZ (1) | NZ196414A (fr) |
| SE (1) | SE422263B (fr) |
| WO (1) | WO1981002654A1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544850A (en) * | 1983-12-05 | 1985-10-01 | Gte Automatic Electric Incorporated | Race condition mediator circuit |
| US4534026A (en) * | 1983-12-06 | 1985-08-06 | Paradyne Corporation | Normalized error compensator for modems using radial amplitude modulation for multiplexing |
| FR2604043B1 (fr) * | 1986-09-17 | 1993-04-09 | Cit Alcatel | Dispositif de recalage d'un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d'horloge synchrone |
| WO2002062004A1 (fr) * | 2001-02-01 | 2002-08-08 | Vitesse Semiconductor Corporation | Recuperation de donnees rz |
| JP2006332945A (ja) * | 2005-05-25 | 2006-12-07 | Nec Electronics Corp | 半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3920918A (en) * | 1974-06-06 | 1975-11-18 | L M Ericsson Pty Lid | Pulse edge coincidence detection circuit for digital data transmission using diphase data sync |
| JPS5451709A (en) * | 1977-10-03 | 1979-04-23 | Fujitsu Ltd | Bit phase synchronizing circuit |
| DE2836422A1 (de) * | 1978-08-19 | 1980-02-28 | Licentia Gmbh | Synchronisierverfahren und -anordnung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6513602A (fr) * | 1965-10-21 | 1967-04-24 | ||
| US3631463A (en) * | 1969-03-10 | 1971-12-28 | Sperry Rand Corp | Self-clocked encoding scheme |
| US3697881A (en) * | 1969-07-10 | 1972-10-10 | Kokusai Denshin Denwa Co Ltd | Phase detection system for at least one digital phase-modulated wave |
| GB1265530A (fr) * | 1969-08-30 | 1972-03-01 | Marconi Co Ltd | |
| US3936602A (en) * | 1974-10-23 | 1976-02-03 | Northern Electric Company Limited | Full duplex data transmission system using two speeds of diphase signal for simplified sync |
| US4010323A (en) * | 1975-10-29 | 1977-03-01 | Bell Telephone Laboratories, Incorporated | Digital timing recovery |
| CA1081364A (fr) * | 1976-09-28 | 1980-07-08 | Shuichi Samejima | Systeme de detection differentielle a correction d'erreur non redondante |
| JPS5451710A (en) * | 1977-10-03 | 1979-04-23 | Fujitsu Ltd | Bit phase synchronizing circuit |
| US4208724A (en) * | 1977-10-17 | 1980-06-17 | Sperry Corporation | System and method for clocking data between a remote unit and a local unit |
-
1980
- 1980-03-11 SE SE8001910A patent/SE422263B/sv not_active IP Right Cessation
-
1981
- 1981-03-04 NZ NZ196414A patent/NZ196414A/en unknown
- 1981-03-09 CA CA000372577A patent/CA1169945A/fr not_active Expired
- 1981-03-10 FR FR8104743A patent/FR2478410B1/fr not_active Expired
- 1981-03-10 US US06/315,528 patent/US4464769A/en not_active Expired - Lifetime
- 1981-03-10 NL NLAANVRAGE8120071,A patent/NL189022C/xx not_active IP Right Cessation
- 1981-03-10 WO PCT/SE1981/000075 patent/WO1981002654A1/fr active IP Right Grant
- 1981-03-10 CH CH7329/81A patent/CH656037A5/de not_active IP Right Cessation
- 1981-03-10 JP JP56500992A patent/JPS57500269A/ja active Pending
- 1981-03-10 ES ES500229A patent/ES500229A0/es active Granted
- 1981-03-10 GB GB8210098A patent/GB2091975B/en not_active Expired
- 1981-03-11 IT IT20278/81A patent/IT1197402B/it active
- 1981-10-29 NO NO813669A patent/NO152435C/no unknown
- 1981-11-10 DK DK497381A patent/DK152474C/da not_active IP Right Cessation
-
1982
- 1982-04-05 FI FI821193A patent/FI65152C/fi not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3920918A (en) * | 1974-06-06 | 1975-11-18 | L M Ericsson Pty Lid | Pulse edge coincidence detection circuit for digital data transmission using diphase data sync |
| JPS5451709A (en) * | 1977-10-03 | 1979-04-23 | Fujitsu Ltd | Bit phase synchronizing circuit |
| DE2836422A1 (de) * | 1978-08-19 | 1980-02-28 | Licentia Gmbh | Synchronisierverfahren und -anordnung |
Non-Patent Citations (1)
| Title |
|---|
| PATENTS ABSTRACTS OF JAPAN, vol. 3, no. 74(E-119), 26 juin 1979, page 10 E 119; & JP - A - 54 51 709 (FUJITSU K.K.) (23-04-1979) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DK497381A (da) | 1981-11-10 |
| WO1981002654A1 (fr) | 1981-09-17 |
| FI821193L (fi) | 1982-04-05 |
| DK152474B (da) | 1988-02-29 |
| ES8205485A1 (es) | 1982-06-01 |
| US4464769A (en) | 1984-08-07 |
| SE422263B (sv) | 1982-02-22 |
| CA1169945A (fr) | 1984-06-26 |
| FI65152B (fi) | 1983-11-30 |
| FI65152C (fi) | 1984-03-12 |
| ES500229A0 (es) | 1982-06-01 |
| NZ196414A (en) | 1984-03-16 |
| IT8120278A0 (it) | 1981-03-11 |
| CH656037A5 (de) | 1986-05-30 |
| FI821193A0 (fi) | 1982-04-05 |
| NO152435C (no) | 1985-09-25 |
| SE8001910L (sv) | 1981-09-12 |
| JPS57500269A (fr) | 1982-02-12 |
| NL8120071A (nl) | 1982-07-01 |
| NO813669L (no) | 1981-10-29 |
| NO152435B (no) | 1985-06-17 |
| NL189022B (nl) | 1992-07-01 |
| GB2091975A (en) | 1982-08-04 |
| DK152474C (da) | 1988-08-01 |
| GB2091975B (en) | 1984-10-10 |
| NL189022C (nl) | 1992-12-01 |
| FR2478410B1 (fr) | 1985-01-25 |
| IT1197402B (it) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419337B1 (fr) | Procédé de codage d'un signal numérique, codeur et décodeur pour la mise en oeuvre de ce procédé, procédé de régénération et régénérateur correspondant | |
| EP0013990B1 (fr) | Procédé de transmission série d'informations binaires et dispositifs pour sa mise en oeuvre | |
| FR2462073A1 (fr) | Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions | |
| EP0037299B1 (fr) | Dispositif de synchronisation d'informations numériques transmises par paquets | |
| CA1269137A (fr) | Procede et dispositif de calage en phase de trains numeriques synchrones | |
| EP0298810B1 (fr) | Procédé et dispositif pour l'acquisition de bits de synchronisation dans des systèmes de transmission de données | |
| CA1170772A (fr) | Procede et dispositif de codage de donnees binaires | |
| EP0205150B1 (fr) | Procédé et dispositif de reduction de gigue d'un train numérique synchrone en vue de la récupération de son rythme | |
| CA1129105A (fr) | Procede et circuit de decodage d'un signal binaire code en cmi | |
| FR2478410A1 (fr) | Procede et dispositif de synchronisation d'un signal de donnees binaires | |
| EP0249930B1 (fr) | Procédé de synchronisation de deux trains binaires | |
| EP0056748B1 (fr) | Procédé de synchronisation à la réception de signaux numériques transmis par paquets | |
| EP0064923B1 (fr) | Système de mise en phase de trains numériques et son application à la commutation desdits trains | |
| FR2647989A1 (fr) | Dispositif de detection de perte de signal de reception pour recepteur de signaux numeriques | |
| EP0711049A1 (fr) | Procédé de détection de symboles de référence pour récepteur de données numériques | |
| EP0109658B1 (fr) | Equipement de transmission synchrone de données | |
| FR2601140A1 (fr) | Procede et dispositif pour detecter des defauts sur des tubes et barres cylindriques | |
| EP0020205B1 (fr) | Dispositif de synchronisation d'un signal d'horloge et système de transmission de données synchrones comportant un tel dispositif | |
| EP0094040A2 (fr) | Système de transmission synchrone de données à l'aide d'une porteuse modulée d'amplitude d'enveloppe constante | |
| EP0168330B1 (fr) | Dispositif de cadrage automatique d'horloge locale par rapport à un signal de données et circuit d'échantillonnage en comportant application | |
| FR2855687A1 (fr) | Dispositif pour recuperer un signal de synchronisation | |
| EP0244316B1 (fr) | Dispositif de décodage pour code CMI | |
| FR2680579A1 (fr) | Procede et dispositif de mesure de la distance d'un objet en vol. | |
| EP0363231B1 (fr) | Procédé de transmission d'information sur une liaison bidirectionelle et dispositif de mise en oeuvre de ce procédé | |
| FR2721780A1 (fr) | Dispositif comparateur de phase. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |