FI101431B - Bitinetsintäpiiri - Google Patents

Bitinetsintäpiiri Download PDF

Info

Publication number
FI101431B
FI101431B FI914361A FI914361A FI101431B FI 101431 B FI101431 B FI 101431B FI 914361 A FI914361 A FI 914361A FI 914361 A FI914361 A FI 914361A FI 101431 B FI101431 B FI 101431B
Authority
FI
Finland
Prior art keywords
bit
contact device
abc
word
contact
Prior art date
Application number
FI914361A
Other languages
English (en)
Swedish (sv)
Other versions
FI914361A0 (fi
FI101431B1 (fi
FI914361A (fi
Inventor
Leon Cloetens
Didier Gonze
Karel Adriaensen
Original Assignee
Alcatel Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Nv filed Critical Alcatel Nv
Publication of FI914361A0 publication Critical patent/FI914361A0/fi
Publication of FI914361A publication Critical patent/FI914361A/fi
Application granted granted Critical
Publication of FI101431B publication Critical patent/FI101431B/fi
Publication of FI101431B1 publication Critical patent/FI101431B1/fi

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/74Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Computer And Data Communications (AREA)
  • Selective Calling Equipment (AREA)
  • Electronic Switches (AREA)

Description

101431
Bitinetsintäpiiri
Esillä oleva keksintö koskee bitinetsintäpiiriä, jolla löydetään ensimmäinen 0/1-bitti m-bittisessä syöt-5 tösanassa aloitusbitistä eteenpäin ja ennalta määrätyssä suunnassa, mainittujen bittien positioiden mainitussa m-bittisessä sanassa ollessa määritelty n-bittisellä koodilla.
Sellainen bitinetsintäpiiri tunnetaan yleisesti 10 alalla ja se tuottaa ensimmäisen 0- tai 1-bitin paikan m-bittisessä sanassa, jota tarkastellaan vasemmanpuoleisesta bitistä eteenpäin. Tämä positio määritellään yleensä desimaalisella m-bittisellä koodilla siten, että tarvitaan koodin kääntäjä tämän koodin kääntämiseksi n-bittiseksi 15 koodiksi, esim. m = 2", jos n-bittinen koodi on binaarinen koodi. Toisaalta määrätyissä tapauksissa voi olla hyödyllistä löytää ensimmäinen 0/1-bitti m-bittisessä sanassa sellaisesta bittipositiosta lukien, joka on juuri prosessoitu, eteenpäin eikä vasemmanpuoleisesta bitistä eteen-20 päin.
Esillä olevan keksinnön tavoitteena on esittää yllä olevaa tyyppiä oleva bitinetsintäpiiri, mutta joka antaa suoraan m-bittisen sanan ensimmäisen 0/1-bitin n-bittisen positiokoodin tarkasteltuna valitusta bittipositiosta 25 eteenpäin.
Keksinnön mukaisesti tämä tavoite saavutetaan siitä seikasta johtuen, että se sisältää m-rivin ja n-sarak-keen ristikkäismatriisin kunkin risteyskohdan sisältäessä vaihtokontaktilaitteen, jossa on sulkukosketin ja katko-30 kosketin ja toinen sulkukosketin, kaikkien kontaktilait- teiden sisältäessä yhteisen navan, vaihtokontaktirivien ohjauksen tapahtuessa mainitun m-bittisen sanan vastaavilla biteillä ja kunkin sarakkeen vaihtokontaktien katkokos-kettimien ollessa kytketty n-bittisen koodin, joka määrää 35 m-bittisen sanan bitin joka ohjaa näitä katkokoskettimia, 2 101431 vastaaviin bitteihin, ja että saman sarakkeen vaihtokon-taktien sulkukoskettimet on yhdistetty sarjaan, samalla kun saman sarakkeen mainitut muut sulkukoskettimet on kytketty rinnakkain samaan lähtönapaan, mainittujen toisten 5 sulkukoskettimien rivien ollessa yhden rivin valintapiirin ohjaamia.
Esimerkiksi m-bittisen sanan 1-bittien ohjaamana vain niihin liittyvien rivien vaihtokontakteja ohjataan irroittamaan näiden rivien n-bittiset tunnistuskoodit ja 10 sulkemalla niiden sulkukoskettimet samalla kun yhden rivin valintapiirin ohjauksessa valitun rivin mainitut muut sulkukoskettimet ohjataan yhdistämään niiden risteyskohdan navat lähtönapoihin. Tämän tuloksena muodostuu kontakti-laitteiden ketjuja ensimmäisen rivin, joka seuraa valittua 15 yhtä riviä ja jota ohjataan m-bittisen sanan bitillä 0, katkokoskettimelta lähtönapoihin suljetun sulkukoskettimen kautta siten, että ensimmäisen 1-bitin rivin, joka seuraa valittua yksittäistä riviä, n-bittinen tunnistuskoodi esiintyy näissä lähtönavoissa.
20 Yllä mainitut ja muut keksinnön kohteet ja ominai suudet selviävät paremmin ja itse keksintö ymmärretään parhaiten tarkastelemalla seuraavan erään toteutuksen kuvausta yhdessä oheisten piirrosten kanssa, joissa:
Kuvio 1 edustaa keksinnön mukaista bitinetsintä-25 piiriä FC; ja
Kuviossa 2 esitetään kuvion 1 ristikytkimen Ι00Α/ SOOA toteutus lepotilassa, kuin myös sen muunnelma katkoviivoin.
Kuviossa 1 esitetty bitinetsintäpiiri FC sisältää 30 4-bittisen syöttösanan muistirekisterin IR, jossa on 4 lähtöä S00 - Sll, kääntäjän TR jossa on 4 lähtöä P00 - PII, identiteettilähtörekisterin OR varustettuna kahdella tulolla IA ja IB, ja kahdeksan ristikytkimen matriisin M.
Tulorekisteri IR kykenee tallentamaan 4-bittisen 35 tulosanan, tämän sanan bittipositioiden ollessa määritelty 3 101431 2-bittisillä vastaavilla tunnistekoodeilla 00, 01, 10 ja 11.
Kääntäjä TR on sovitettu kääntämään mikä tahansa valittu 2-bittinen tunnistebittipositiokoodi 00, 01, 10 5 tai 11, joka tuodaan sen tuloon IN, vastaavaksi 4-bitti-seksi desimaaliseksi bittipositiokoodiksi 0001, 0100 tai 1000, vastaavasti.
Tunnistelähtörekisteri OR kykenee tallentamaan 2-bittisen tunnistebittipositiokoodin, joka tuodaan tuloihin 10 IA ja IB.
Matriisin M kahdeksan ristikytkintä on järjestetty 4 riviin ja 2 sarakkeeseen, kunkin ristikytkimen sisältäessä vaihtokontaktin ABC, joka on varustettu sulkukosket-timella AB ja katkokoskettimella AC, ja toisen sulkukos-15 kettimen AD. Kaikilla saman ristikytkimen kontakteilla on siten yhteinen napa A. Nämä kahdeksan vaihtokosketinta ABC on nimetty Ι00Α, Ι00Β - IlIA, IlIB samalla kun kahdeksan sulkukosketinta AD on merkitty S00A, S00B - S11A, SUB. Näitä kaikkia kontakteja ei ole esitetty niiden lepotilas-20 sa.
Vaihtokontaktien ABC rivejä, so. Ι00Α, Ι00Β - I11A, I11B, ohjataan tulorekisteriin IR tallennetun 4-bittisen tulosanan vastaavilla biteillä sen lähtöjen S00 - Sll kautta. Kunkin rivin vaihtokontaktien ABC katkokontaktit 25 on kytketty vastaaviin bitteihin 2-bittisessä positiokoo- dissa, joka osoittaa 4-bittisen sanan, joka ohjaa näitä katkokontakteja, bitin position. Esimerkiksi katkokosket-timet 100A ja Ι00Β on kytketty 2-bittisen bittipositiokoo-din 00, joka osoittaa 4-bitttisen sanan joka ohjaa näitä 30 katkokoskettimia IR:n lähdön S00 kautta, vastaaviin bitteihin 0 ja 0.
Jokaisen sarakkeen sulkukoskettimet on kytketty sarjaan suljetuksi silmukaksi, kun taas jokaisen sarakkeen muut sulkukoskettimet on kytketty lähtörekisterin OR sa-35 maan tuloliitäntään IA tai IB. Sellaisten muiden sulkukos- 4 101431 kettimien AD rivejä ohjataan vastaavilla kääntäjän TR lähdöillä P00 - PII, so. 4-bittisellä desimaalisella bittipo-sitiokoodilla 0001 - 1000, joka voi olla järjestetty näihin lähtöihin.
5 Yllä kuvattu bitinetsintäpiiri on sovitettu löytä mään ensimmäinen 0-bitti 4-bittisestä tulosanasta, joka on tallennettu IR:ään, alkaen bittipositiosta jonka kääntäjä TR valitsee, ja tallentamaan näin löydetyn 0-bitin 2-bit-tisen positiokoodin lähtörekisteriin OR.
10 Bitinetsintäpiiri toimii seuraavalla tavalla, kun esimerkiksi oletetaan, että rekisteriin IR tallennettu 4-bittinen tulosana on 0110 ja että kääntäjän tuloon IN tuotu 2-bittinen koodi on 01.
Koska tulosana on 0110, lähdöt S00 ja Sll passi-15 voidaan (0), kun taas lähdöt SOI ja S10 aktivoidaan (1). Tämän seurauksena vain vaihtokontaktit I01A, I01B, I10A ja I10B tuodaan niiden esitettyyn työasentoon, so. sulkukos-ketin AB suljettuna. Toisaalta kääntäjään TR viety 2-bittinen tulokoodi 01 käännetään 4-bittiseksi positiokoodiksi 20 0100, jonka seurauksena vain sulkukoskettimet S01A ja S01B
viedään niiden esitettyyn työasentoon. Tämän vuoksi 4-bit-tisen tulosanan 0110, joka seuraa salittua riviä, ensimmäisen 0-bitin 2-bittisen positiokoodin 11 identiteetti-bitit 1,1 viedään tuloihin IA ja IB. Tarkemmin ottaen en-25 simmäinen 1-bitti viedään IA:an IllA:n katkokoskettimen AC, I10A:n sulkukoskettimien AB ja S01A:n sulkukoskettimen AD kautta. Toinen 1-bitti viedään IB:lie samalla tavalla. Näin ollen lähtörekisteri OR tallentaa lopulta löydetyn ensimmäisen 0-bitin 2-bittisen positiokoodin 11.
30 Tarkastellaan nyt kuviota 2, jossa esitetään ku- : vion 1 ristikytkimen käytännön toteutus sisältäen vaihto- kontaktin Ι00Α ja sulkukoskettimen S00A. Vaihtokontakti Ι00Α sisältää sulkukoskettimen AB, joka on muodostettu läpäisyportista, joka on rakennettu NMOS-transistorista 35 NMl ja PMOS-transistorista PM1, joita ohjataan lähdöillä 5 101431 SOO ja SOO (joka on SOO:n komplementti ja muodostettu siitä), vastaavasti. Kontaktin Ι00Α katkokontakti AC on muodostettu NMOS-transistorista NM3, jota lähtö SOO ohjaa, navan C ollessa yhdistetty VSS:ään, joka on yhtä kuin 0 5 volttia ja joka edustaa binaarista arvoa 0. Sulkukontakti SOOA on muodostettu toisella päästöportilla, joka on rakennettu transistoreilla NM2 ja PM2, joita lähdöt P00 ja P00 ohjaavat (joka on P00:n komplementti ja joka muodostetaan siitä), vastaavasti.
10 Siinä tapauksessa että ristikytkimen katkokosketin AC on yhdistetty bittiin 1, NMOS-transistori NM3 korvataan PMOS-transistorilla PM3, jota SOO ohjaa, ja napa C on yhdistetty VDDreen, joka on yhtä kuin 5 volttia ja joka edustaa binaarista arvoa 1.
15 Kuvion 2 transistorikytkimien sijasta kuvion 1 ris tikytkimen toteuttamiseksi tähän tarkoitukseen on myös mahdollista käyttää portteja. Voitaisiin esimerkiksi käyttää kahta AND-porttia (ei esitetty), joiden tulot muodostavat vastaavasti B, SOO ja C, SOO, ja joiden lähdöt on 20 kytketty OR-portin läpi toisen AND-portin yhteen tuloon. Tämän toisen AND-portin toisen tulon muodostaa P00, ja sen lähtö muodostaa lähdön D.
Yllä oleva bitinetsintäpiiri on hyödyllinen esimerkiksi puhelinliikenteen kytkentäjärjestelmässä, jossa • 25 seuraava vapaa kanava tulee useiden varattujen/vapaiden kanavien joukosta löytää ennalta määrätyltä kanavalta, jota todellisuudessa prosessoidaan edelleen. Yllä olevasta esimerkistä seuraa, että kun esimerkiksi toista kanavaa neljästä sellaisesta kanavasta käytännösssä prosessoidaan 30 (ja se on sen vuoksi varattu), seuraava vapaa kanava jota käytetään, on neljäs kanava, jonka identiteetti on 11.
Vaikkakin keksinnön periaatteet on yllä kuvattu määrätyn laitteen yhteydessä, tulee selkeästi ymmärtää, että tämä kuvaus on suoritettu vain esimerkkinä eikä kek-35 sinnön sovellusaluetta rajoittavana.

Claims (4)

6 101431
1. Bitinetsintäpiiri ensimmäisen O/l-bitin löytämiseksi m-bittisestä tulosanasta aloitusbitistä eteenpäin 5 ja ennlta määrätyssä suunnassa, mainitun m-bittisen sanan mainittujen bittien positioiden ollessa määritelty n-bit-tisellä koodilla, tunnettu siitä, että se sisältää m (4) rivin ja n (2) sarakkeen ristikytkentämatriisin, kunkin ristikytkimen sisältäessä vaihtokontaktilaitteen 10 (ABC), joka on varustettu sulkukontaktilaitteella (AB) ja katkokontaktilaitteella (AC), ja toisen sulkukontaktilait-teen (AD), kaikkien kontaktilaitteiden käsittäessä yhteisen navan (A), vaihtokontaktilaitteen (ABC) rivien ollessa ohjattu mainitun m-bittisen sanan vastaavilla biteillä ja 15 kunkin rivin vaihtokontaktilaitteen (ABC) katkokontakti-laitteen (AC) ollessa kytketty n-bittisen koodin, joka osoittaa m-bittisen sanan joka ohjaa näitä katkokontakti-laitteita, vastaaviin hitteihin, ja että saman sarakkeen vaihtokontaktilaitteen (ABC) sulkukontaktilaitteet (AB) on 20 kytketty sarjaan, kun taas saman sarakkeen mainitut toiset sulkukontaktilaitteet (AD) on kytketty rinnakkain samaan lähtönapaan (IA, IB), mainitun toisen sulkukontaktilait-teen rivien ollessa ohjattu yhden rivin valintapiirillä (TR).
2. Patenttivaatimuksen 1 mukainen bitinetsintäpii ri (FC), tunnettu siitä, että saman sarakkeen vaihtokontaktilaitteen (ABC) sarjaan kytketyt sulkukontaktilaitteet (AB) on kytketty suljetuksi silmukaksi.
3. Patenttivaatimuksen 1 mukainen bitinetsintäpii-30 ri(FC), tunnettu siitä, että mainitun m-bittisen sanan m bitin arvot osoittavat vastaavien puhelinkanavien vapaa/varattu-statuksen puhelinliikenteen kytkentäpiiris-sä.
4. Patenttivaatimuksen 1 mukainen bitinetsintäpii-35 ri (FC), t u n n e t t u siitä, että mainittu yhden rivin 7 101431 valintapiiri (TR) sisältää kääntäjän, joka kääntää n-bit-tisen positiokoodin desimaaliseksi m-bittiseksi positio-koodiksi, jonka bitit ohjaavat mainitun toisen sulkukon-taktilaitteen (AD) mainittujen rivien vastaavia rivejä. δ 101431
FI914361A 1990-09-18 1991-09-17 Bitinetsintäpiiri FI101431B1 (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90870152A EP0476213B1 (en) 1990-09-18 1990-09-18 Bit finder circuit
EP90870152 1990-09-18

Publications (4)

Publication Number Publication Date
FI914361A0 FI914361A0 (fi) 1991-09-17
FI914361A FI914361A (fi) 1992-03-19
FI101431B true FI101431B (fi) 1998-06-15
FI101431B1 FI101431B1 (fi) 1998-06-15

Family

ID=8206079

Family Applications (1)

Application Number Title Priority Date Filing Date
FI914361A FI101431B1 (fi) 1990-09-18 1991-09-17 Bitinetsintäpiiri

Country Status (8)

Country Link
US (1) US5210529A (fi)
EP (1) EP0476213B1 (fi)
JP (1) JPH04299692A (fi)
AU (1) AU643826B2 (fi)
CA (1) CA2051026C (fi)
DE (1) DE69031341T2 (fi)
ES (1) ES2106730T3 (fi)
FI (1) FI101431B1 (fi)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06189332A (ja) * 1992-12-21 1994-07-08 Hitachi Ltd ホワイトバランス補正装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3522587A (en) * 1966-10-25 1970-08-04 Itt Line switching apparatus
US3557317A (en) * 1968-06-10 1971-01-19 Amtron Telephone switchboard with universal line/trunk circuits
AT318018B (de) * 1970-07-21 1974-09-25 Siemens Ag Koppelanordnung mit einer Mehrzahl von untereinander verbundenen, jeweils nur zwei erste und zwei zweite Leitungen aufweisenden Koppelvielfachen (Binärkopplern)
GB2173617B (en) * 1985-03-18 1988-08-24 Texas Instruments Ltd Apparatus for locating and indicating the position of an end }1} bit of a number in a multi-bit number format
FR2649264B1 (fr) * 1989-06-28 1991-09-13 Cit Alcatel Dispositif de detection dans un signal binaire d'une signalisation formee nominalement d'une serie continue d'elements binaires de meme valeur

Also Published As

Publication number Publication date
AU8374891A (en) 1992-03-26
EP0476213B1 (en) 1997-08-27
JPH04299692A (ja) 1992-10-22
FI914361A0 (fi) 1991-09-17
DE69031341T2 (de) 1998-01-08
AU643826B2 (en) 1993-11-25
ES2106730T3 (es) 1997-11-16
CA2051026C (en) 1997-04-01
FI101431B1 (fi) 1998-06-15
EP0476213A1 (en) 1992-03-25
US5210529A (en) 1993-05-11
FI914361A (fi) 1992-03-19
CA2051026A1 (en) 1992-03-19
DE69031341D1 (de) 1997-10-02

Similar Documents

Publication Publication Date Title
KR930004172B1 (ko) 연상메모리
US6108227A (en) Content addressable memory having binary and ternary modes of operation
US5530665A (en) Method of using associative memories and an associative memory
US6934795B2 (en) Content addressable memory with programmable word width and programmable priority
US5940852A (en) Memory cells configurable as CAM or RAM in programmable logic devices
US6757779B1 (en) Content addressable memory with selectable mask write mode
US5491703A (en) Cam with additional row cells connected to match line
US3675239A (en) Unlimited roll keyboard circuit
EP0329082A3 (en) Self-routing switch and its routing method
MY119831A (en) Viterbi decoding apparatus and viterbi decoding method
JPS58212698A (ja) 記憶装置
US7355890B1 (en) Content addressable memory (CAM) devices having NAND-type compare circuits
GB1446610A (en) Digital control processor
EP0198429B1 (en) Word length selectable memory
FI101431B (fi) Bitinetsintäpiiri
US4512029A (en) Non-volatile decade counter using Johnson code or equivalent
JPH02158215A (ja) 再プログラム可能論理アレイ
RU2105428C1 (ru) Способ коммутации широкополосных сигналов и устройство для его реализации
JPH0722963A (ja) 適応型可変長符号器
US7350019B2 (en) Content addressable memory device capable of being used in cascaded fashion
KR0153518B1 (ko) 집적 메모리 회로
SE7908640L (sv) Tidsmultiplexstromstellarkrets
KR930006726A (ko) 고속 동작으로 출력체의 변경을 가능케 하는 반도체 기억장치
RU98111642A (ru) Шифрующий блок
SU602949A1 (ru) Процессор