ES2986554T3 - Dispositivo conmutador de carburo de silicio y método de fabricación del mismo - Google Patents

Dispositivo conmutador de carburo de silicio y método de fabricación del mismo Download PDF

Info

Publication number
ES2986554T3
ES2986554T3 ES17918868T ES17918868T ES2986554T3 ES 2986554 T3 ES2986554 T3 ES 2986554T3 ES 17918868 T ES17918868 T ES 17918868T ES 17918868 T ES17918868 T ES 17918868T ES 2986554 T3 ES2986554 T3 ES 2986554T3
Authority
ES
Spain
Prior art keywords
region
implantation
well
conduction
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES17918868T
Other languages
English (en)
Inventor
Runhua Huang
Song Bai
Yonghong Tao
Ling Wang
Ao Liu
Shiyan Li
Hao Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Application granted granted Critical
Publication of ES2986554T3 publication Critical patent/ES2986554T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Se describe un dispositivo de conmutación de carburo de silicio y un método de fabricación para el mismo, para su uso con el fin de reducir la relación entre la resistencia de un canal y la resistencia de encendido del dispositivo. De acuerdo con la presente invención, una estructura superior del dispositivo se procesa mediante dos tiempos de crecimiento epitaxial, donde una concentración de dopaje de una región de canal epitaxial secundaria es menor que una concentración de dopaje de una región Pwell de inyección lateral, una concentración de dopaje de una región N+ epitaxial secundaria es mucho mayor que la concentración de la región Pwell de inyección lateral, y una concentración de dopaje de una región N+ es mucho mayor que la de la región Pwell de inyección lateral. Dicha estructura hace que la longitud de un canal en la pared lateral de la región de canal epitaxial secundaria dependa de un espesor de crecimiento epitaxial. La presente invención logra el encendido/apagado del dispositivo utilizando dos mecanismos. El canal de pared lateral de la región del canal epitaxial secundario es muy corto, y se puede apagar una trayectoria de corriente de capa de deriva epitaxial siempre que se genere una caída de voltaje lo suficientemente alta en el proceso de apagado, sin considerar la perforación del canal bajo el alto voltaje, y por lo tanto, en comparación con un MOSFET de carburo de silicio tradicional, la presente invención tiene grandes ventajas; además, se utiliza una trayectoria de corriente de capa de deriva epitaxial amplia, y se mantiene un voltaje preconfigurado para que sea positivo, y por lo tanto, en comparación con un JFET de carburo de silicio tradicional, la presente invención tiene grandes ventajas. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Dispositivo conmutador de carburo de silicio y método de fabricación del mismo
Campo técnico
La presente invención pertenece al campo de las tecnologías de dispositivos semiconductores y, más particularmente, se refiere a un dispositivo conmutador de carburo de silicio, SiC, y a un método de fabricación del mismo.
Antecedentes
Los materiales de SiC tienen excelentes prestaciones como una gran banda prohibida (en inglésbandgap),un elevado campo eléctrico de ruptura, una alta velocidad de deriva saturada y una gran conductividad térmica, las cuales permiten que estos materiales resulten materiales ideales para fabricar un dispositivo con una alta potencia, una alta frecuencia, una resistencia a temperatura alta y una resistencia a la radiación. Un diodo Schottky de SiC tiene una serie de ventajas tales como una alta tensión de ruptura, una alta densidad de corriente, una elevada frecuencia de trabajo, etc., teniendo así unas posibilidades de desarrollo muy amplias.
En la actualidad, un dispositivo MOSFET de SiC tiene una baja movilidad de canal debido a la limitación de un nivel de oxidación, provocando así una relación excesivamente grande de resistencia de canal a resistencia de activación global. Para lograr una mejor capacidad de conducción, normalmente se usa un canal corto en el dispositivo MOSFET de SiC, mientras que el canal corto normalmente reducirá una tensión preestablecida del dispositivo; y mientras tanto, se reducen las prestaciones de bloqueo del dispositivo, y se disminuye la redundancia del dispositivo a la fluctuación de la longitud del canal, lo que afecta a la productividad del dispositivo. Además, las tecnologías para oxidar el SiC se desarrollan lentamente debido a diferentes propiedades materiales del SiC, y la resistencia de canal es un factor importante que afecta negativamente a las prestaciones del dispositivo durante mucho tiempo. Por lo tanto, es necesario desarrollar una nueva estructura de MOSFET de SiC para reducir una relación de la resistencia de canal.
Se hace referencia a los documentos US2016/225905, US5907169, US2014/284656 y CN 106847879 que describen dispositivos MOSFET de SiC con estructuras de meseta elevadas en cuya pared lateral está conformada al menos una parte de la región de canal.
Compendio
Se apreciará que el alcance de la invención está de acuerdo con las reivindicaciones. Por consiguiente, se proporciona una disposición de acuerdo con las reivindicaciones independientes. Se proporcionan rasgos adicionales de acuerdo con las reivindicaciones dependientes.
Objeto de la invención: con el objetivo de solucionar los problemas anteriores, la presente invención proporciona un dispositivo conmutador de SiC y un método de fabricación del mismo, para su uso para reducir una relación de resistencia de canal a resistencia de activación del dispositivo.
La presente memoria descriptiva proporciona disposiciones que incluyen lo siguiente: un dispositivo conmutador de SiC incluye un sustrato, donde una capa de deriva de un primer tipo de conducción, una región P<pozo>dopada de un segundo tipo de conducción conformada mediante implantación de iones, una región N+ de un primer tipo de conducción conformada mediante implantación de iones y una región P+ dopada de un segundo tipo de conducción conformada mediante implantación de iones están dispuestas por encima del sustrato. Una primera región epitaxial de un primer tipo de conducción y una segunda región epitaxial N+ están dispuestas secuencialmente por encima de la capa de deriva del primer tipo de conducción; una región P<pozo>de implantación lateral de un segundo tipo de conducción se conforma mediante implantación lateral de iones sobre una superficie del dispositivo; una capa dieléctrica de puerta de óxido está dispuesta por encima de la región P<pozo>de implantación lateral; un electrodo de puerta está dispuesto por encima de la capa dieléctrica de puerta; un dieléctrico de aislamiento está dispuesto por encima del electrodo de puerta; y un electrodo de drenaje de contacto óhmico está dispuesto por debajo del sustrato, y una región de contacto óhmico está dispuesta en un lado de la región P<pozo>de implantación lateral por encima del dispositivo.
Un método para fabricar un dispositivo conmutador de SiC incluye los siguientes pasos de:
(1) hacer crecer epitaxialmente una capa de deriva de un primer tipo de conducción sobre un sustrato de un primer tipo de conducción;
(2) conformar mediante implantación de iones una región P<pozo>dopada de un segundo tipo de conducción sobre la capa de deriva;
(3) conformar mediante implantación de iones una región N+ de un primer tipo de conducción sobre la región P<pozo>dopada;
(4) conformar mediante implantación de iones una región P+ dopada de un segundo tipo de conducción sobre la región P<pozo>dopada, donde la región P+ está conectada tanto con la región N+ como con la región P<pozo>dopada; (5) conformar una primera región epitaxial de un primer tipo de conducción y una segunda región N+ epitaxial en una secuencia de crecimiento epitaxial sobre una superficie del dispositivo;
(6) conformar mediante un proceso de grabado un escalón de SiC en la primera región epitaxial y la segunda región epitaxial N+;
(7) conformar mediante implantación lateral de iones una región P<pozo>de implantación lateral de un segundo tipo de conducción sobre la superficie del dispositivo;
(8) conformar mediante oxidación a alta temperatura una capa dieléctrica de puerta de óxido sobre la región P<pozo>de implantación lateral;
(9) fabricar por crecimiento un electrodo de puerta en un lado de la superficie del dispositivo;
(10) hacer crecer un dieléctrico de aislamiento sobre la superficie del dispositivo;
(11) abrir un orificio dieléctrico en el dieléctrico de aislamiento y en la capa dieléctrica de puerta mediante grabado; y
(12) fabricar un electrodo de drenaje de contacto óhmico en una superficie posterior del sustrato mediante un proceso de metalización, y conformar por recocido a alta temperatura una región de contacto óhmico en un lado de la región P<pozo>de implantación lateral sobre una superficie superior del dispositivo.
Efectos beneficiosos: las disposiciones de la presente memoria descriptiva y las reivindicaciones pueden reducir eficazmente la relación de la resistencia de canal a la resistencia de encendido del dispositivo, y logran el encendido y apagado del dispositivo usando dos mecanismos. El canal situado en la pared lateral de la primera región epitaxial es muy corto, y un camino de corriente de la capa de deriva epitaxial puede apagarse siempre que se genere una caída de tensión suficientemente alta en un proceso de apagado, sin considerar perforación del canal bajo una tensión alta. Por lo tanto, la presente invención tiene grandes ventajas en comparación con la técnica anterior. Mientras tanto, a condición de que se utilice en el dispositivo un amplio camino de corriente de la capa de deriva epitaxial, una tensión preestablecida se mantiene positiva, de modo que la presente invención tiene grandes ventajas en comparación con un JFET de SiC tradicional.
Breve descripción de los dibujos
La Figura 1 es un diagrama esquemático que ilustra crecimiento epitaxial;
La Figura 2 es un diagrama esquemático que ilustra implantación de una región P<pozo>;
La Figura 3 es un diagrama esquemático que ilustra implantación de una región N+;
La Figura 4 es un diagrama esquemático que ilustra implantación de una región P+;
La Figura 5 es un diagrama esquemático que ilustra crecimiento epitaxial;
La Figura 6 es un diagrama esquemático que ilustra grabado de una capa epitaxial;
La Figura 7 es un diagrama esquemático que ilustra implantación lateral de iones de una región de canal del MOS; La Figura 8 es un diagrama esquemático que ilustra crecimiento de un dieléctrico de puerta;
La Figura 9 es un diagrama esquemático que ilustra fabricación de un electrodo de puerta;
La Figura 10 es un diagrama esquemático que ilustra crecimiento de un dieléctrico de aislamiento; La Figura 11 es un diagrama esquemático que ilustra grabado de un orificio dieléctrico; y La Figura 12 es un diagrama esquemático que ilustra metalización de un contacto óhmico.
Descripción detallada
Las soluciones técnicas de la invención se describen con mayor detalle a continuación con referencia a los dibujos y a las realizaciones.
La invención describe un dispositivo conmutador de SiC y un método de fabricación del mismo, donde el método incluye los siguientes pasos.
(1) Como se muestra en la Figura 1, una capa de deriva 2 de un primer tipo de conducción crece epitaxialmente sobre un sustrato 1 de un primer tipo de conducción.
El sustrato 1 del primer tipo de conducción es un cristal de SiC o silicio, por ejemplo estructuras cristalinas 4H, 6H y 3C, con una concentración de dopaje mayor de 1E19 cm<-3>.
(2) Como se muestra en la Figura 2, sobre la capa de deriva 2 se conforma mediante implantación de iones una región P<pozo>3 dopada de un segundo tipo de conducción.
La capa de deriva 2 es una película delgada de SiC, por ejemplo estructuras cristalinas 4H, 6H y 3C, con una concentración de dopaje que varía de 1E14 cm<-3>hasta 1,5E16 cm<-3>. Cuando el primer tipo de conducción es dopaje de tipo N, una impureza dopada es un átomo de nitrógeno, y cuando el primer tipo de conducción es dopaje de tipo P, la impureza dopada es aluminio.
(3) Como se muestra en la Figura 3, sobre la región P<pozo>3 dopada se conforma mediante implantación de iones una región N+ 4 de un primer tipo de conducción.
(4) Como se muestra en la Figura 4, sobre la región P<pozo>3 dopada se conforma mediante implantación de iones una región P+ 10 dopada de un segundo tipo de conducción, donde la región P+ 10 está conectada tanto con la región N+ 4 como con la región P<pozo>3 dopada.
(5) Como se muestra en la Figura 5, sobre una superficie del dispositivo se conforman una primera región epitaxial 5 de un primer tipo de conducción y una segunda región epitaxial N+ 6 en una secuencia de crecimiento epitaxial.
Un espesor de la primera región epitaxial 5 es menor de 2 pm. Una estructura superior del dispositivo se procesa mediante dos tiempos de crecimiento epitaxial de la primera región epitaxial 5 y la segunda región epitaxial N+ 6, donde una concentración de dopaje de la primera región epitaxial 5 es menor que la de una región P<pozo>7 de implantación lateral, una concentración de dopaje de la segunda región epitaxial N+ 6 es mucho mayor que la de la región P<pozo>7 de implantación lateral, una concentración de dopaje de la región N+ 4 es mucho mayor que la de la región P<pozo>7 de implantación lateral y la concentración de dopaje de la primera región epitaxial 5 es mayor que la de la capa de deriva 2. Una estructura como esta hace que la longitud de un canal situado en una pared lateral de la primera región epitaxial 5 dependa de un espesor de crecimiento epitaxial.
(6) Como se muestra en la Figura 6, se conforma un escalón de SiC mediante un proceso de grabado.
(7) Como se muestra en la Figura 7, sobre la superficie del dispositivo se conforma mediante implantación lateral de iones una región P<pozo>7 de implantación lateral de un segundo tipo de conducción.
La implantación lateral de iones se utiliza en la región P<pozo>7 de implantación lateral, y un ángulo formado entre una dirección de implantación y una superficie de la oblea varía de 85 grados a 0 grados. El método puede conformar el canal en la pared lateral y garantiza que la región dopada del segundo tipo en la pared lateral tenga una anchura suficiente.
(8) Como se muestra en la Figura 8, sobre la región P<pozo>7 de implantación lateral se conforma por oxidación a alta temperatura una capa dieléctrica de puerta de óxido 8. Un espesor de crecimiento de la capa dieléctrica de puerta varía de 0,005 pm a 1 pm.
(9) Como se muestra en la Figura 9, sobre la capa dieléctrica de puerta 8 se fabrica por crecimiento un electrodo de puerta 9.
(10) Como se muestra en la Figura 10, un dieléctrico de aislamiento 11 crece sobre la superficie del dispositivo.
(11) Como se muestra en la Figura 11, se abre un orificio dieléctrico mediante grabado.
(12) Como se muestra en la Figura 12, sobre una superficie posterior del sustrato 1 se fabrica mediante un proceso de metalización un electrodo de drenaje de contacto óhmico 13, y en un lado de la región P<pozo>7 de implantación lateral sobre una superficie superior del dispositivo se conforma por recocido a alta temperatura una región de contacto óhmico 12.
Cuando se aplica una tensión directa al electrodo de puerta 9, se conforma inversamente un canal conductor en una superficie de una pared lateral de un semiconductor en una parte de la primera región epitaxial 5 que se cruza con la región P<pozo>7 de implantación lateral, y el dispositivo conmutador se enciende. Cuando se disminuye gradualmente la tensión aplicada al electrodo de puerta 9, se incrementa rápidamente la resistencia de canal, lo que provoca además una mayor caída de tensión en un canal por el que pasa la corriente. Dado que la región N+ 4, la región P+ 10 y la región P<pozo>3 dopada están conectadas, y los potenciales de las tres regiones son los mismos, la caída de tensión generada provocará que un potencial de la capa de deriva epitaxial 2 sea mayor que el de la región P<pozo>3 dopada, incrementando de esta forma una anchura de una región de agotamiento de la región P<pozo>3 dopada en la capa de deriva epitaxial 2. Con una disminución gradual de la tensión, la región de agotamiento de la región P<pozo>3 dopada en la capa de deriva epitaxial 2 se hace cada vez más grande y finalmente se apaga completamente un camino de corriente en la capa de deriva epitaxial 2.
El encendido-apagado del dispositivo se logra usando los dos mecanismos anteriores. El canal situado en la pared lateral de la primera región epitaxial 5 puede ser muy corto, y el camino de corriente de la capa de deriva epitaxial 2 puede apagarse siempre que se genere una caída de tensión suficientemente alta en un proceso de apagado, sin considerar perforación del canal bajo una tensión elevada. Por lo tanto, la presente invención tiene grandes ventajas en comparación con la técnica anterior. Mientras tanto, se puede utilizar un amplio camino de corriente de la capa de deriva epitaxial 2, y una tensión preestablecida se mantiene positiva, de modo que la presente invención tiene grandes ventajas en comparación con un JFET de SiC tradicional. El dispositivo es un dispositivo normalmente apagado.

Claims (9)

REIVINDICACIONES
1. Un método para fabricar un dispositivo conmutador de carburo de silicio, SiC, que comprende los siguientes pasos de:
(1) hacer crecer epitaxialmente una capa de deriva (2) de un primer tipo de conducción sobre el lado frontal de un sustrato (1) de un primer tipo de conducción;
(2) conformar mediante implantación de iones una región P<pozo>(3) dopada de un segundo tipo de conducción sobre la capa de deriva (2);
(3) conformar mediante implantación de iones una región N+ (4) de un primer tipo de conducción sobre la región P<pozo>dopada;
(4) conformar mediante implantación de iones una región P+ (10) dopada de un segundo tipo de conducción sobre la región P<pozo>dopada, donde la región P+ está conectada tanto con la región N+ como con la región P<pozo>dopada; (5) conformar una primera región epitaxial (5) de un primer tipo de conducción y una segunda región epitaxial N+ (6) sobre una superficie del dispositivo en una secuencia de crecimiento epitaxial;
(6) grabar la primera región epitaxial (5) y la segunda región epitaxial N+ (6) para conformar un escalón de SiC, dejando la región N+ (4) parcialmente expuesta y la región P+ (10) dopada completamente expuesta;
(7) conformar mediante implantación lateral de iones una región P<pozo>(7) de implantación lateral de un segundo tipo de conducción sobre la superficie del dispositivo;
(8) conformar por oxidación a alta temperatura una capa dieléctrica de puerta de óxido (8) sobre la región P<pozo>(7) de implantación lateral;
(9) fabricar por crecimiento un electrodo de puerta (9) en un lado de la superficie del dispositivo;
(10) hacer crecer un dieléctrico de aislamiento (11) sobre la superficie del dispositivo;
(11) abrir un orificio dieléctrico en el dieléctrico de aislamiento (11) y en la capa dieléctrica de puerta (8) mediante grabado; y
(12) fabricar un electrodo de drenaje de contacto óhmico (13) en una superficie posterior del sustrato mediante un proceso de metalización, y conformar por recocido a alta temperatura una región de contacto óhmico (12) en un lado de la región P<pozo>(7) de implantación lateral sobre una superficie superior del dispositivo;
donde una concentración de dopaje de la segunda región epitaxial N+ (6) es mayor que la de la región P<pozo>(7) de implantación y una concentración de dopaje de la región N+ (4) de implantación es mayor que la de la región P<pozo>(7) de implantación.
2. El método para fabricar el dispositivo conmutador de SiC de acuerdo con la reivindicación 1, en el cual, en el paso (7), un ángulo entre una dirección de implantación y la superficie definida por la parte expuesta de la región N+ (4) y la región P+ (10) dopada expuesta varía de 85 grados a 0 grados.
3. El método para fabricar el dispositivo conmutador de SiC de acuerdo con las reivindicaciones 1 ó 2, en el cual el paso (6) expone la región P+ y la región N+ situadas sobre la superficie del sustrato para conformar un canal de pared lateral sobre la pared lateral de la primera región epitaxial (5).
4. Un dispositivo conmutador de carburo de silicio, SiC, que comprende:
un sustrato (1),
una capa de deriva (2) de un primer tipo de conducción por encima del sustrato (1),
una región P<pozo>(3) de implantación dopada de un segundo tipo de conducción dentro de la capa de deriva (2), una región N+ (4) de implantación de un primer tipo de conducción y una región P+ (10) de implantación dopada de un segundo tipo de conducción dentro de la región P<pozo>(3) de implantación dopada;
una primera región epitaxial (5) de un primer tipo de conducción y una segunda región epitaxial N+ (6) que están dispuestas secuencialmente por encima de la capa de deriva (2) del primer tipo de conducción y que forman un escalón de SiC que deja la región N+ (4) parcialmente expuesta y la región P+ (10) dopada completamente expuesta; y
una región P<pozo>(7) de implantación de un segundo tipo de conducción que forma un canal lateral de un segundo tipo de conducción en la primera región (5) y que está en contacto con la región N+ (4) de implantación y con la región P<pozo>(3) de implantación dopada;
una capa dieléctrica de puerta de óxido (8) dispuesta por encima de la región P<pozo>(7) de implantación; un electrodo de puerta (9) dispuesto por encima de la capa dieléctrica de puerta (8);
un dieléctrico de aislamiento (11) dispuesto por encima del electrodo de puerta (9);
un electrodo de drenaje de contacto óhmico (13) dispuesto por debajo del sustrato (1) y una región de contacto óhmico (12) dispuesta en un lado de la región P<pozo>(7) de implantación por encima de la región N+ (4) de implantación y de la región P+ (10) de implantación dopada del dispositivo;
donde una concentración de dopaje de la segunda región epitaxial N+ (6) es mayor que la de la región P<pozo>(7) de implantación, y una concentración de dopaje de la región N+ (4) de implantación es mayor que la de la región P<pozo>(7) de implantación.
5. El dispositivo conmutador de SiC de acuerdo con la reivindicación 4, en el que una profundidad de implantación de la región P<pozo>(3) dopada del segundo tipo de conducción es menor que la de la capa de deriva (2) del primer tipo de conducción, y una profundidad de implantación de la región N+ (4) del primer tipo de conducción es menor que una profundidad de implantación de la región P+ (10) dopada del segundo tipo de conducción.
6. El dispositivo conmutador de SiC de acuerdo con la reivindicación 4, en el cual una concentración de dopaje de la región P<pozo>(7) de implantación lateral es mayor que la de la primera región epitaxial (5).
7. El dispositivo conmutador de SiC de acuerdo con la reivindicación 4, en el cual una concentración de dopaje de la primera región epitaxial (5) es mayor que la de la capa de deriva (2).
8. El dispositivo conmutador de SiC de acuerdo con la reivindicación 4, en el cual un espesor de la primera región epitaxial (5) es menor de 2 gm.
9. El dispositivo conmutador de SiC de acuerdo con la reivindicación 4, en el cual un espesor de crecimiento de la capa dieléctrica de puerta (8) varía de 0,005 gm a 1 gm.
ES17918868T 2017-07-24 2017-09-30 Dispositivo conmutador de carburo de silicio y método de fabricación del mismo Active ES2986554T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710605642.8A CN107681001B (zh) 2017-07-24 2017-07-24 一种碳化硅开关器件及制作方法
PCT/CN2017/104856 WO2019019395A1 (zh) 2017-07-24 2017-09-30 一种碳化硅开关器件及制作方法

Publications (1)

Publication Number Publication Date
ES2986554T3 true ES2986554T3 (es) 2024-11-11

Family

ID=61133592

Family Applications (1)

Application Number Title Priority Date Filing Date
ES17918868T Active ES2986554T3 (es) 2017-07-24 2017-09-30 Dispositivo conmutador de carburo de silicio y método de fabricación del mismo

Country Status (6)

Country Link
EP (1) EP3637474B1 (es)
KR (1) KR102285500B1 (es)
CN (1) CN107681001B (es)
ES (1) ES2986554T3 (es)
RU (1) RU2740124C1 (es)
WO (1) WO2019019395A1 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518065B (zh) * 2019-09-07 2021-07-02 电子科技大学 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN115148821B (zh) * 2022-07-15 2025-09-12 中国电子科技集团公司第五十五研究所 抗单粒子辐照的SiC MOSFET器件及其制造方法
CN118116810B (zh) * 2024-04-30 2024-07-05 南京第三代半导体技术创新中心有限公司 一种SiC沟槽MOSFET器件及其制作方法
CN118658886B (zh) * 2024-08-20 2024-11-01 南京第三代半导体技术创新中心有限公司 混合沟道SiC MOSFET及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2046455C1 (ru) * 1992-04-13 1995-10-20 Минский научно-исследовательский приборостроительный институт Способ включения полевого транзистора с управляющим p-n-переходом
RU2054752C1 (ru) * 1993-02-25 1996-02-20 Александр Алексеевич Красин Комплементарный ключ
US5907169A (en) * 1997-04-18 1999-05-25 Megamos Corporation Self-aligned and process-adjusted high density power transistor with gate sidewalls provided with punch through prevention and reduced JFET resistance
DE10214150B4 (de) * 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP5017768B2 (ja) * 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
US7314799B2 (en) * 2005-12-05 2008-01-01 Semisouth Laboratories, Inc. Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making
JP5306193B2 (ja) * 2006-06-29 2013-10-02 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
WO2009050871A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 半導体装置およびその製造方法
US8610130B2 (en) * 2009-10-30 2013-12-17 Cree, Inc. Monolithic high voltage switching devices
JP6182921B2 (ja) * 2013-03-21 2017-08-23 富士電機株式会社 Ｍｏｓ型半導体装置
KR101800566B1 (ko) * 2013-10-17 2017-11-22 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치
TWI626746B (zh) * 2014-04-03 2018-06-11 財團法人工業技術研究院 半導體結構
CN104319292A (zh) * 2014-11-06 2015-01-28 株洲南车时代电气股份有限公司 一种新型碳化硅mosfet及其制造方法
CN106409915A (zh) * 2016-11-25 2017-02-15 东莞市联洲知识产权运营管理有限公司 一种垂直双扩散金属氧化物半导体场效应晶体管
CN106847879B (zh) * 2017-01-19 2021-12-03 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法

Also Published As

Publication number Publication date
KR102285500B1 (ko) 2021-08-03
CN107681001B (zh) 2020-04-07
RU2740124C1 (ru) 2021-01-11
WO2019019395A1 (zh) 2019-01-31
EP3637474A1 (en) 2020-04-15
EP3637474A4 (en) 2020-06-24
KR20200038454A (ko) 2020-04-13
EP3637474B1 (en) 2024-06-05
CN107681001A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
US10727330B2 (en) Semiconductor device with diode region
US10396194B2 (en) Semiconductor device and method of manufacturing thereof
KR101168782B1 (ko) 탄화규소 소자들 및 그 제조방법들
JP6477912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5428116B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
CN105051868B (zh) 半导体装置
US6331467B1 (en) Method of manufacturing a trench gate field effect semiconductor device
ES2986554T3 (es) Dispositivo conmutador de carburo de silicio y método de fabricación del mismo
WO2019101009A1 (zh) 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
JP2025515379A (ja) 炭化ケイ素プレーナーｍｏｓｆｅｔ素子及びその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2018016208A1 (ja) 半導体装置及びその製造方法
CN116895699A (zh) 一种具有异质结的共源共栅沟槽mosfet及制备方法
CN108010964B (zh) 一种igbt器件及制造方法
WO2013146329A1 (ja) 高耐圧半導体装置
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
CN119730331A (zh) 提升高频性能的碳化硅mosfet版图结构及制作方法
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
CN116072698B (zh) 一种锥形栅mosfet器件结构及其制作方法
KR102907616B1 (ko) 트렌치 mosfet 및 그 제조 방법
KR102907618B1 (ko) 트렌치 mosfet 및 그 제조 방법
JP7440861B2 (ja) 炭化珪素半導体装置及びその製造方法
KR100933383B1 (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법