ES2885775T3

ES2885775T3 - Matriz para un cabezal de impresión

Info

Publication number: ES2885775T3
Application number: ES19708197T
Authority: ES
Inventors: Eric Martin; Scott A Linn; James Michael Gardner
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2019-02-06
Filing date: 2019-02-06
Publication date: 2021-12-15
Anticipated expiration: 2039-02-06
Also published as: CA3126051A1; EP3710260A1; WO2020162909A1; CA3126051C; HUE055167T2; CN113365841A; US20210354453A1; US11613118B2; BR112021014534A2; PT3710260T; AU2019428712B2; DK3710260T3; MX2021009040A; US11345145B2; PL3710260T3; CN113365841B; US20220266591A1; EP3710260B1; AU2019428712A1

Abstract

Una matriz (302, 304) para un cabezal de impresión (400), que comprende: una pluralidad de series de actuadores fluídicos (622, 626), próximos a una pluralidad de orificios de alimentación de fluido (604); una pluralidad de líneas de dirección, próximas a una pluralidad de circuitos lógicos en un lado de baja tensión (602) de la pluralidad de orificios de alimentación de fluido (604); y un circuito decodificador de dirección (608) que se acopla a al menos una porción de las líneas de dirección para seleccionar un actuador fluídico en una serie de actuadores fluídicos (622, 626) para disparar, en donde: el circuito decodificador de dirección (608) se personaliza para seleccionar una dirección diferente para cada actuador fluídico en la serie de actuadores fluídicos (622, 626); y un circuito lógico que activa un circuito accionador que se ubica en un lado de alta tensión (606) de la pluralidad de orificios de alimentación de fluido (604) opuesto al lado de baja tensión (606), basado, al menos en parte, en un valor de bit para la serie de actuadores fluídicos (622, 626), el actuador fluídico que se selecciona por el circuito decodificador de dirección (608) y una señal de disparo.

Description

DESCRIPCIÓN

Matriz para un cabezal de impresión

Antecedentes

Un sistema de impresión, como un ejemplo de un sistema de expulsión de fluidos, puede incluir un cabezal de impresión, un suministro de tinta que suministra tinta líquida al cabezal de impresión y un controlador electrónico que controla el cabezal de impresión. El cabezal de impresión expulsa gotas de fluido de impresión a través de una pluralidad de actuadores fluídicos u orificios en un medio de impresión. Los cabezales de impresión pueden incluir cabezales de impresión térmicos o piezoeléctricos que se fabrican en placas o matrices de circuitos integrados. Primero se fabrica la electrónica de accionamiento y los elementos de control, luego se agregan las columnas de resistencias calefactoras y finalmente se agregan las capas estructurales, por ejemplo, que se forman a partir de epoxi fotoimagenable, y se procesan para formar los expulsores de microfluidos, o generadores de gotas. En algunos ejemplos, los expulsores de microfluidos se disponen en al menos una columna o serie de manera que la expulsión de tinta debidamente secuenciada de los orificios provoca que se impriman caracteres u otras imágenes en el medio de impresión a medida que el cabezal de impresión y el medio de impresión se mueven uno en relación con el otro. Otros sistemas de expulsión de fluidos incluyen los sistemas de impresión tridimensional u otros sistemas de dispensación de fluidos de alta precisión, por ejemplo, para aplicaciones de ciencias biológicas, de laboratorio, forenses o farmacéuticas. Los fluidos adecuados pueden incluir tintas, agentes de impresión o cualquier otro fluido usado por estos sistemas de expulsión de fluido. El documento WO2018/190872 describe una matriz fluídica que incluye un sustrato que soporta una línea de dirección del actuador de fluido y un primer y segundo grupos de actuadores de fluido que se conectan a la línea de dirección del actuador de fluido.

Breve descripción de los dibujos

Ciertos ejemplos se describen en la siguiente descripción detallada y en referencia a los dibujos, en los que:

La Figura 1A es una vista de una parte de una matriz usada para un cabezal de impresión de chorro de tinta de la técnica anterior;

La Figura 1B es una vista ampliada de una porción de la matriz;

La Figura 2A es una vista de un ejemplo de una matriz usada para un cabezal de impresión;

La Figura 2B es una vista ampliada de una porción de la matriz;

La Figura 3A es un dibujo de un ejemplo de un cabezal de impresión que incluye una matriz negra que se monta en un compuesto de encapsulado;

La Figura 3B es un dibujo de un ejemplo de un cabezal de impresión que incluye tres matrices, que pueden usarse para tres colores de tinta;

La Figura 3C muestra vistas en sección transversal de los cabezales de impresión que incluyen las matrices que se montan a través de secciones sólidas y a través de secciones que tienen orificios de alimentación de fluido; La Figura 4 es un ejemplo de un cartucho de impresora que incorpora el cabezal de impresión descrito con respecto a la Figura 3B;

La Figura 5 es un diagrama esquemático de un ejemplo de un conjunto de cuatro primitivas, denominado primitiva cuádruple;

La Figura 6 es un dibujo de un ejemplo de un diseño de los circuitos de la matriz, que muestra la simplificación que puede lograrse mediante un único conjunto de circuitos de actuadores fluídicos;

La Figura 7 es un dibujo de un ejemplo de un plano de circuito que ilustra un número de zonas de matrices para una matriz de color;

La Figura 8 es un diagrama esquemático de un ejemplo de decodificación de direcciones en una matriz;

La Figura 9 es un diagrama esquemático de un ejemplo de otra implementación de decodificación de direcciones en una matriz;

La Figura 10 es un diagrama esquemático de un ejemplo de otra implementación de decodificación de direcciones en una matriz;

La Figura 11 es un dibujo de un ejemplo de una matriz negra que muestra la formación de vías desde las líneas de dirección hasta los circuitos lógicos;

La Figura 12 es un dibujo de un ejemplo de una matriz negra que muestra un desplazamiento en el orden de la dirección de las primitivas entre las columnas del actuador fluídico en cada lado de la serie de orificios de alimentación de fluido, de acuerdo con el ejemplo;

La Figura 13 es un ejemplo de un diagrama de circuito de una matriz;

La Figura 14 es un dibujo de un ejemplo de una matriz que muestra los paneles de interfaz y las ubicaciones lógicas usadas para cargar datos y señales de control en la matriz;

La Figura 15 es un diagrama esquemático de un ejemplo de la carga en serie de datos en el almacén de datos; La Figura 16 es un diagrama de circuito de un ejemplo de una función lógica para disparar un único actuador fluídico en una primitiva;

La Figura 17 es un ejemplo de un diagrama esquemático de los bits de memoria que sombrean los bloques primitivos en el almacén de datos;

La Figura 18 es un ejemplo de un diagrama de bloques del registro de configuración, el registro de configuración de memoria y el registro de estado;

La Figura 19 es un dibujo esquemático de un ejemplo de una matriz que muestra un bus de detección para leer y programar los bits de memoria y acceder a los sensores térmicos;

La Figura 20 es un diagrama de circuito de un ejemplo de un interruptor de protección de alta tensión usado para proteger los circuitos MOS de baja tensión de los daños de la alta tensión;

La Figura 21 es un diagrama de circuito de un ejemplo de un regulador de tensión de memoria;

La Figura 22A es un diagrama de flujo del proceso de un ejemplo de un método para formar un componente del cabezal de impresión;

La Figura 22B es un diagrama de flujo del proceso de los componentes que se forman por las capas del bloque 2204 en el método;

La Figura 22C es un diagrama de flujo del proceso del método combinado que muestra las capas y estructuras que se forman;

La Figura 23 es un diagrama de flujo del proceso de un ejemplo de un método para cargar datos en un componente del cabezal de impresión; y

La Figura 24 es un diagrama de flujo del proceso de un ejemplo de un método para escribir un bit de memoria en un componente del cabezal de impresión.

Descripción detallada de ejemplos específicos

Los cabezales de impresión se forman mediante el uso de los actuadores fluídicos, tales como los expulsores de microfluidos y las bombas de microfluidos. Los actuadores fluídicos pueden basarse en resistencias térmicas o tecnologías piezoeléctricas, que pueden forzar la expulsión de una gota de una boquilla o forzar el movimiento de una pequeña cantidad de fluido fuera de una cámara de bombeo. Los actuadores fluídicos se forman mediante el uso de piezas largas y estrechas de silicio, denominadas matrices o componentes de impresión en la presente. En los ejemplos descritos en la presente, se usa un expulsor de microfluidos como expulsor para una boquilla en una matriz, usada para la impresión y otras aplicaciones. Por ejemplo, los cabezales de impresión pueden usarse como dispositivos de expulsión de fluidos en aplicaciones de impresión bidimensionales y tridimensionales y otros sistemas de dispensación de fluidos de alta precisión que incluyen aplicaciones farmacéuticas, de laboratorio, médicas, de ciencias biológicas y forenses. Mientras que esta descripción puede referirse a las aplicaciones de chorro de tinta y de tinta, los principios descritos en la presente deben asociarse con cualquier aplicación de propulsión o expulsión de fluidos, sin limitarse a la tinta.

El costo de los cabezales de impresión a menudo se determina por la cantidad de silicio usado en las matrices, ya que el costo de la matriz y el proceso de fabricación aumentan con la cantidad total de silicio usado en una matriz. En consecuencia, pueden formarse cabezales de impresión de menor costo al mover la funcionalidad fuera de la matriz a otros circuitos integrados, lo que permite matrices más pequeñas.

Muchas matrices de corriente tienen una ranura de alimentación de tinta en el medio de la matriz para llevar la tinta a los actuadores fluídicos. La ranura de alimentación de tinta generalmente proporciona una barrera para transportar señales de un lado de una matriz a otro lado de la matriz, lo que a menudo requiere duplicar los circuitos en cada lado de la matriz, lo que aumenta aún más el tamaño de la matriz. En esta disposición, los actuadores fluídicos en un lado de la ranura, que puede denominarse izquierda u oeste, tienen circuitos de direccionamiento y bus de energía independientes de los actuadores fluídicos en el lado opuesto de la ranura de alimentación de tinta, que puede denominarse derecha o este.

Los ejemplos descritos en la presente proporcionan un nuevo enfoque para proporcionar fluido a los actuadores fluídicos de los expulsores de gotas. En este enfoque, la ranura de alimentación de tinta se reemplaza con una serie de orificios de alimentación de fluido que se disponen a lo largo de la matriz, próximos a los actuadores fluídicos. La serie de orificios de alimentación de fluido que se disponen a lo largo de la matriz puede denominarse zona de alimentación, en la presente. Como un resultado, las señales pueden enrutarse a través de la zona de alimentación, entre los orificios de alimentación de fluido, por ejemplo, desde el circuito lógico que se ubica en un lado de los orificios de alimentación de fluido a los circuitos de energía de impresión, tales como los transistores de efecto de campo (FET), que se ubican en el lado opuesto de los orificios de alimentación de fluido. Esto se denomina enrutamiento de ranuras transversales, en la presente. El circuito para enrutar las señales incluye trazas proporcionadas en capas entre los orificios de alimentación de fluidos o de tinta adyacentes.

Como se usa en la presente, un primer lado de la matriz y un segundo lado de la matriz denotan los bordes largos de la matriz que se alinean con los orificios de alimentación de fluido, que se colocan cerca o en el centro de la matriz. Además, como se usa en la presente, los actuadores fluídicos se ubican en una cara frontal de la matriz, y la tinta o el fluido se alimenta a los orificios de alimentación de fluido desde una ranura en la cara posterior de la matriz. En consecuencia, el ancho de la matriz se mide desde el borde del primer lado de la matriz hasta el borde del segundo lado de la matriz. De manera similar, el grosor de la matriz se mide desde la cara frontal de la matriz hasta la cara posterior de la matriz.

El enrutamiento de las ranuras transversales permite la eliminación de circuitos duplicados en la matriz, lo que puede disminuir el ancho de la matriz, por ejemplo, en 150 micrómetros (pm) o más. En algunos ejemplos, esto puede proporcionar una matriz con un ancho de aproximadamente 450 pm o aproximadamente 360 pm o menos. En algunos ejemplos, la eliminación de circuitos duplicados mediante el enrutamiento de ranuras transversales puede usarse para aumentar el tamaño de los circuitos en la matriz, por ejemplo, para mejorar el rendimiento en aplicaciones de mayor valor. En estos ejemplos, los FET de energía, las trazas de circuito, las trazas de energía y similares pueden aumentarse de tamaño. Esto puede proporcionar matrices que son capaces de un mayor peso de las gotas. En consecuencia, en algunos ejemplos, las matrices pueden tener menos de aproximadamente 500 pm, o menos de aproximadamente 750 pm, o menos de aproximadamente 1000 pm de ancho.

El grosor de la matriz desde la cara frontal hasta la cara posterior también disminuye por las eficiencias obtenidas con el uso de los orificios de alimentación de fluido. Las matrices anteriores que usan ranuras de alimentación de tinta pueden ser mayores de aproximadamente 675 pm, mientras que las matrices que usan los orificios de alimentación de fluido pueden ser menores de aproximadamente 400 pm de grosor. La longitud de las matrices puede ser de aproximadamente 10 milímetros (mm), de aproximadamente 20 mm o de aproximadamente 20 mm, en dependencia del número de actuadores fluídicos usados para el diseño. La longitud de las matrices incluye el espacio en cada extremo de la matriz para el circuito, en consecuencia, los actuadores fluídicos ocupan una porción de la longitud de la matriz. Por ejemplo, para una matriz negra de aproximadamente 20 mm de longitud, los actuadores fluídicos pueden ocupar aproximadamente 13 mm, que es la longitud de la franja. Una longitud de franja es el ancho de la banda de impresión, o de expulsión de fluido, que se forma cuando un cabezal de impresión se mueve a través de un medio de impresión.

Además, el enrutamiento de ranuras transversales permite la ubicación conjunta de dispositivos similares para aumentar la eficiencia y el diseño. El enrutamiento de ranuras transversales optimiza el suministro de energía al permitir que las columnas izquierda y derecha de los actuadores fluídicos compartan los circuitos de enrutamiento de energía y tierra. Sin embargo, una matriz más estrecha puede ser más frágil que una matriz más ancha. En consecuencia, la matriz puede montarse en un compuesto de encapsulado polimérico que tiene una ranura desde un lado inverso para permitir que la tinta fluya a los orificios de alimentación de fluido. En algunos ejemplos, el compuesto de encapsulado es un epoxi, aunque puede ser un acrílico, un policarbonato, un sulfuro de polifenileno y similares.

El enrutamiento de las ranuras transversales también permite la optimización del diseño del circuito. Por ejemplo, los dominios de alta tensión y baja tensión pueden aislarse en lados opuestos de los orificios de alimentación de fluido, lo que permite mejoras en la fiabilidad y el factor de forma de las matrices. La separación de los dominios de alta tensión y baja tensión puede disminuir o eliminar las tensiones parásitas, la diafonía y otros problemas que afectan la fiabilidad de la matriz. Además, una única instancia de datos de dirección se transmite a los bloques lógicos que decodifican el valor de la dirección de forma única para cada lado de una serie de orificios de alimentación de fluido.

Para cumplir con las limitaciones fluídicas y minimizar los efectos del flujo de fluido a múltiples actuadores fluídicos, tales como la diafonía fluídica que puede afectar la calidad de la imagen, el decodificador de dirección se compensa para los actuadores fluídicos en cada lado respectivo de la serie de orificios de alimentación de fluido. La decodificación de direcciones puede personalizarse para cada grupo de actuadores fluídicos, o primitivas, durante la fabricación de la matriz, por ejemplo, como una etapa final durante el proceso de fabricación. Pueden usarse otras personalizaciones para determinar qué actuadores fluídicos deben dispararse a partir de los valores en las líneas de dirección.

La matriz usada por un cabezal de impresión, como se describe en la presente, usa resistencias para calentar los fluidos en un expulsor de microfluidos lo que provoca la expulsión de las gotas por expansión térmica. Sin embargo, las matrices no se limitan a actuadores fluídicos accionados térmicamente y pueden usar actuadores fluídicos piezoeléctricos que se alimentan desde los orificios de alimentación de fluido.

Además, la matriz puede usarse para formar actuadores fluídicos para otras aplicaciones además de un cabezal de impresión, tales como las bombas de microfluidos, usadas en instrumentación analítica. En este ejemplo, los actuadores fluídicos pueden alimentarse con soluciones de prueba u otros fluidos, en lugar de tinta, desde los orificios de alimentación de fluidos. En consecuencia, en varios ejemplos, los orificios de alimentación de fluido y las tintas pueden usarse para proporcionar materiales fluídicos que pueden expulsarse o bombearse por la expulsión de gotas por expansión térmica o activación piezoeléctrica.

Además de las eficiencias obtenidas por el enrutamiento transversal de las señales de un lado al otro, las matrices descritas en la presente mueven los circuitos lógicos desde la matriz a un chip externo u otro circuito de soporte. En varios ejemplos, el chip externo es un circuito integrado de aplicación específica (ASIC) que se integra en la impresora. Además, los colores individuales se separan en matrices únicas frente a la incorporación de múltiples colores en una única matriz, lo que permite un menor costo de los colectores de fluido para el suministro de tinta y otros fluidos a las matrices. Mover el ciclo de control térmico fuera del chip también permite un funcionamiento del sistema térmico mucho más complejo, mientras que no aumenta los costos, tal como la capacidad de tomar y promediar múltiples mediciones, usar puntos de ajuste relativos, permitir una detección de mayor resolución térmica y aumentar el número de sensores o zonas de detección en las matrices y colores individuales, entre otros. La asociación de los bits de memoria con la lógica de decodificación para direccionar los actuadores fluídicos permite la creación de grandes series de memoria a un bajo costo general.

En algunos ejemplos, los bits de memoria se leen mediante el uso de un bus de sensor que también se usa para las mediciones analógicas externas, tal como las mediciones térmicas, para disminuir aún más el costo. Como el bus de sensor se comparte entre diversos sensores, tales como los sensores térmicos, los sensores de detección de grietas y los bits de memoria, en la matriz, los circuitos de protección de alta tensión evitan daños a los dispositivos de baja tensión que se conectan al bus de detección durante una escritura en la memoria. En algunos ejemplos, se usa un generador de tensión en la matriz, o un regulador de tensión de memoria, para escribir los bits de memoria sin la necesidad de una interfaz eléctrica adicional de un circuito externo.

La Figura 1A es una vista de una parte de una matriz 100 usada para un cabezal de impresión de chorro de tinta de la técnica anterior. La matriz 100 incluye todos los circuitos para operar los actuadores fluídicos 102 en ambos lados de una ranura de alimentación de tinta 104. En consecuencia, todas las conexiones eléctricas se llevan a cabo en los paneles 106 que se ubican en cada extremo de la matriz 100. La Figura 1B es una vista ampliada de una porción de la matriz 100. Como puede verse en esta vista ampliada, la ranura de alimentación de tinta 104 ocupa una cantidad sustancial de espacio en el centro de la matriz 100, lo que aumenta el ancho 108 de la matriz 100.

La Figura 2A es una vista de un ejemplo de una matriz 200 usada para un cabezal de impresión. En comparación con la matriz 100 de la Figura 1A, tiene un diseño de circuito nuevo y eficiente en donde los bloques de circuito individuales pueden tener más funciones, lo que permite que la matriz 200 sea relativamente estrecha y/o eficiente, como se describe en la presente. En este diseño, algunas funciones se proporcionan a la matriz, por un circuito externo, tal como un circuito integrado de aplicación específica (ASIC) 200.

En este ejemplo, la matriz 200 usa orificios de alimentación de fluido 204 para proporcionar fluido, tal como tintas, a los actuadores fluídicos 206 para su expulsión por las resistencias térmicas 208. Como se describe en la presente, el enrutamiento de ranuras transversales permite que los circuitos se enruten a lo largo de los puentes de silicio 210 entre los orificios de alimentación de fluido 204 y a través del eje longitudinal 212 de la matriz 200. En un ejemplo, esto también permite que el ancho 214 de la matriz 200 sea relativamente pequeño, por ejemplo, que sea menor de aproximadamente 420 pm, menor de aproximadamente 500 pm, o menor de aproximadamente 750 pm, o menor de aproximadamente 1000 pm, por ejemplo, entre aproximadamente 330 pm y aproximadamente 460 pm. El estrecho ancho de la matriz 200 puede disminuir los costos, por ejemplo, al reducir la cantidad de silicio usado en la matriz 200.

Como se describe en la presente, la matriz 200 también incluye circuitos de sensores para operaciones y diagnósticos. En algunos ejemplos, la matriz 200 incluye sensores térmicos 216, por ejemplo, que se colocan a lo largo del eje longitudinal de la matriz cerca de un extremo de la matriz, en el medio de la matriz y cerca del extremo opuesto de la matriz. En algunos ejemplos, se usan más sensores térmicos 216 para mejorar el control térmico. Las Figuras 3A a 3C son dibujos de cabezales de impresión que se forman al montar las matrices 302 y 304 en un soporte polimérico 310 que se forma a partir de un compuesto de encapsulado. En algunos ejemplos, las matrices 302 y 304 son demasiado estrechas para unirlas directamente a los cuerpos de las plumas o dirigir fluidamente la tinta u otros fluidos desde los depósitos de fluidos. En consecuencia, las matrices 302 y 304 pueden montarse en un soporte polimérico 310 que se forma a partir de un compuesto de encapsulado, tal como un material epoxi, entre otros. El soporte polimérico 310 tiene ranuras 314 que proporcionan una región abierta para permitir que el fluido fluya desde el depósito de fluido a los orificios de alimentación de fluido 204 en la cara posterior de las matrices 302 y 304.

La Figura 3A es un dibujo de un ejemplo de un cabezal de impresión que incluye una matriz negra 302 que se monta en un compuesto de encapsulado. En la matriz negra 302 de la Figura 3A, dos líneas de actuadores fluídicos 320, son visibles, en donde cada grupo de dos actuadores fluídicos alternos 320 se alimentan desde uno de los orificios de alimentación de fluido 204 a lo largo la matriz negra 302. Cada uno de los actuadores fluídicos 320 es una abertura a una cámara de fluido por encima de una resistencia térmica. El accionamiento de la resistencia térmica fuerza al fluido a salir a través de los actuadores fluídicos 320, por lo tanto, cada combinación de cámara de fluido de la resistencia térmica y boquilla representa un actuador fluídico, específicamente, un expulsor de microfluidos. Puede señalarse que los orificios de alimentación de fluido 204 no se aíslan entre sí, lo que permite que la tinta fluya desde los orificios de alimentación de fluido 204 a los orificios de alimentación de fluido 204 cercanos, lo que proporciona una tasa de flujo mayor para los actuadores fluídicos activos.

La Figura 3B es un dibujo de un ejemplo de un cabezal de impresión que incluye tres matrices 304, que pueden usarse para tres colores de tinta. Por ejemplo, una matriz de color 304 puede usarse para una tinta cian, otra matriz de color 304 puede usarse para una tinta magenta, y una última matriz de color 304 puede usarse para una tinta amarilla. Cada una de las tintas se alimenta a la ranura asociada 314 de las matrices de color 304 desde un depósito de tinta de color separado. Aunque este dibujo muestra sólo tres de las matrices de color 304 en el soporte, puede incluirse una cuarta matriz, tal como una matriz negra 302, para formar una matriz CMYK. De manera similar, pueden usarse otras configuraciones de matriz. Las líneas de comunicación 316 pueden incrustarse en el soporte polimérico 310 para interactuar con las matrices de color 304. Como se describe en la presente, algunas de las línea de comunicación 316, tales como las líneas de dirección, un bus de sensor y una línea de disparo, entre otras, pueden compartirse entre las matrices de color 304. Las líneas de comunicación 316 también incluyen líneas de datos individuales para proporcionar señales de control individuales para la activación de series de actuadores fluídicos, o primitivas.

La Figura 3C muestra vistas en sección transversal de los cabezales de impresión que incluyen las matrices montadas 302 y 304 a través de las secciones sólidas 322 y a través de las secciones 324 que tienen orificios de alimentación de fluido 204. Esto muestra que los orificios de alimentación de fluido 204 se acoplan a las ranuras 314 para permitir que la tinta fluya desde las ranuras 314 a través de las matrices montadas 302 y 304. Como se describe en la presente, las estructuras en las Figuras 3A a 3C no se limitan a las tintas, sino que pueden usarse para proporcionar un sistema de alimentación de fluido a los actuadores fluídicos en las matrices.

La Figura 4 es un ejemplo de un cartucho de impresora 400 que incorpora el cabezal de impresión descrito con respecto a la Figura 3B. Los matrices de color 304 montadas forman una panel 402. Como se describe en la presente, el panel 402 incluye las múltiples matrices de silicio y el compuesto de soporte polimérico, tal como un compuesto de encapsulado epoxi. La carcasa 404 contiene los depósitos de tinta usados para alimentar las matrices de color 304 montadas en el panel 402. Una conexión flexible 406, tal como un circuito flexible, contiene los contactos de la impresora, o paneles, 408 usados para interactuar con el cartucho de impresora 400. El diseño del circuito descrito en la presente permite que se usen menos paneles 408 en el cartucho de impresora 400 frente a los cartuchos de impresora anteriores. Por ejemplo, el uso del bus de sensor compartido que se multiplexa entre todas las matrices de color 304 presentes en el cartucho de impresora 400 permite que se use un único panel 408 para una o más funciones de detección, que incluyen la detección térmica, la detección de grietas y también las lecturas de memoria. Además, los paneles individuales se comparten entre las matrices para cada una de las señales de reloj, la señal de modo y la señal de disparo.

La Figura 5 es un diagrama esquemático 500 de un ejemplo de un conjunto de cuatro primitivas, denominado primitiva cuádruple. Como se describe en la presente, una primitiva es un grupo de actuadores fluídicos que comparten un conjunto de líneas de dirección. Para facilitar la explicación de las primitivas y el direccionamiento compartido, las primitivas a la derecha del diagrama esquemático 500 se etiquetan como este, por ejemplo, noreste (NE) y sureste (SE). Las primitivas a la izquierda del diagrama esquemático 500 se etiquetan como oeste, por ejemplo, noroeste (NO) y suroeste (SO). En este ejemplo, cada actuador fluídico 502 se permite por un FET que se etiqueta como Fx, donde x es de 1 a 32, y en donde el FET acopla una resistencia TIJ para el actuador fluídico 502 a una fuente de energía de alta tensión (Vpp) y a tierra. El diagrama esquemático 500 también muestra las resistencias TIJ, etiquetadas Rx, donde x también es de 1 a 32, que corresponden a cada actuador fluídico 502. Aunque los actuadores fluídicos se muestran a cada lado de la alimentación de tinta en el diagrama esquemático 500, esta es una disposición virtual. En algunos ejemplos, una matriz de color 304 que se forma mediante el uso de las técnicas corrientes tendría los actuadores fluídicos 502 en el mismo lado de la alimentación de tinta.

En este ejemplo, se usa cada primitiva, NE, NO, SE, y SO, las ocho direcciones, etiquetadas de 0 a 7, para seleccionar un actuador fluídico para disparar. En otros ejemplos, hay 16 direcciones por primitiva y 64 actuadores fluídicos por primitiva cuádruple. Las direcciones se comparten, en donde una dirección selecciona un actuador fluídico en cada grupo. En este ejemplo, si se proporciona la dirección cuatro, entonces los actuadores fluídicos 504, permitidos por los FET F9, F10, F25 y F26 se seleccionan para disparar. En algunos ejemplos, las órdenes de disparo pueden compensarse para minimizar la diafonía fluídica entre los actuadores fluídicos 504 permitidos, como se describe más adelante con respecto a la Figura 12. Cuál, si cualquiera, de estos actuadores fluídicos 504 dispara depende de selecciones primitivas separadas, que son valores de bit que se guardan en un bloque de datos que es único para cada primitiva. También se transmite una señal de disparo a cada primitiva. Un actuador fluídico dentro de una primitiva se dispara cuando los datos de dirección transmitidos a esa primitiva seleccionan un actuador fluídico para disparar, un valor de datos cargado en un bloque de datos para esa primitiva indica que el disparo debe ocurrir para esa primitiva, y se envía una señal de disparo.

En algunos ejemplos, un paquete de datos del actuador fluídico, denominado en la presente como grupo de pulsos de disparo (FPG), incluye bits de inicio usados para identificar el inicio de un FPG, bits de dirección usados para seleccionar un actuador fluídico 502 en cada dato primitivo, datos de disparo para cada primitiva, datos usados para configurar los ajustes operativos y bits de parada del FPG usados para identificar el final de un FPG. En otros ejemplos, un FPG no tiene bits de inicio y parada, lo que mejora la eficiencia de la transferencia de datos. Esto se describe más adelante con respecto a la Figura 15.

Una vez que se ha cargado un FPG, se envía una señal de disparo a todos los grupos primitivos que dispararán todos los actuadores fluídicos direccionados. Por ejemplo, para disparar todos los actuadores fluídicos en el cabezal de impresión, se envía un FPG para cada valor de dirección, junto con una activación de todas las primitivas en el cabezal de impresión. Por lo tanto, se emitirán ocho FPG, cada uno asociado con una dirección única 0-7. Como se describe en la presente, el direccionamiento que se muestra en el diagrama esquemático 500 puede modificarse para abordar las preocupaciones de la diafonía fluídica, la calidad de imagen y las limitaciones de suministro de energía. El FPG también puede usarse para escribir un elemento de memoria asociado con cada actuador fluídico, por ejemplo, en lugar de disparar el actuador fluídico.

Una región central de alimentación de fluido 506 puede ser una ranura de alimentación de tinta u orificios de alimentación de fluido. Sin embargo, si la región central de alimentación de fluido 506 es una ranura de alimentación de tinta, los circuitos lógicos y las líneas de direccionamiento, tales como las tres líneas de dirección que se usan en este ejemplo proporcionan las direcciones 0-7 para seleccionar un actuador fluídico para disparar en cada primitiva, se duplican, ya que las trazas no pueden cruzar la región de alimentación de fluido central 506. Sin embargo, si la región central de alimentación de fluido 506 se hace de orificios de alimentación de fluido, cada lado puede compartir los circuitos, lo que simplifica la lógica.

Aunque los actuadores fluídicos 502 en las primitivas descritas en la Figura 5 se muestran en dos columnas en lados opuestos de la matriz, por ejemplo, a cada lado de la región central de alimentación de fluido 506, estas son columnas virtuales. La ubicación de los actuadores fluídicos 502 en relación con la región central de alimentación de fluido 506 depende del diseño de la matriz, como se describe en las siguientes figuras. En un ejemplo, una matriz negra 302 tiene actuadores fluídicos escalonados en cada lado del orificio de alimentación de fluido, en donde los actuadores fluídicos escalonados son del mismo tamaño. En otro ejemplo, una matriz de color 304 tiene una línea de actuadores fluídicos abajo de la matriz, en donde el tamaño de los actuadores fluídicos en la línea de actuadores fluídicos alterna entre actuadores fluídicos más grandes y actuadores fluídicos más pequeños.

La Figura 6 es un dibujo de un ejemplo de un diseño 600 del circuito de la matriz, que muestra la simplificación que puede lograrse mediante un único conjunto de circuitos de actuadores fluídicos. En un ejemplo, el diseño 600 que se ilustra se asocia con una matriz negra 302 donde el actuador fluídico y las series de actuadores están a cualquier lado de los orificios de alimentación de fluido 204. Sin embargo, el diseño 600 puede usarse para cualquier matriz negra 302 o matriz de color 304.

En el diseño 600, los dispositivos de baja tensión y la lógica de se consolidan en un lado de baja tensión 602 de la serie de orificios de alimentación de fluido 604. Los dispositivos de alta tensión, tales como los dispositivos de suministro de energía para actuadores fluídicos, se consolidan en un lado de alta tensión 606 de la serie de orificios de alimentación de fluido 604. Como todos los decodificadores de dirección 608, que incluyen los decodificadores usados por los FET de energía 610 para los actuadores fluídicos derechos y los decodificadores usados por los FET de energía 612 para los actuadores fluídicos izquierdos, se ubican conjuntamente, una sola instancia de datos de dirección 614 puede enrutarse al lado de baja tensión 602 de la serie de orificios de alimentación de fluido 604. Los datos de dirección 614 incluyen un número de líneas de dirección, cada una lleva un bit de los datos de dirección 614. Las señales de control se enrutan entonces a través de la serie de orificios de alimentación de fluido 604, que incluyen rutas transversales para las señales de activación 616 para los FET de energía 610 para los actuadores fluídicos derechos y rutas transversales para las señales de activación 618 para los FET de energía 612 para los actuadores fluídicos izquierdos.

Las líneas de energía 620 conectan la serie de actuadores fluídicos izquierdo 622 a los FET de energía 612 para la activación de los actuadores fluídicos seleccionados. Las líneas de energía 624 enrutadas transversales se enrutan trasversales a través de la serie de orificios de alimentación de fluido 604 para conectar los FET 610 de energía para los actuadores fluídicos derechos y los decodificadores a la serie de actuadores fluídicos derechos 626 para la activación de los actuadores fluídicos seleccionados. Los enrutamientos transversales 616, 618, 624 pueden enrutarse entre los orificios de alimentación de fluido 202, 320 o entre subconjuntos de los orificios de alimentación de fluido 202, 320.

Además de los decodificadores de dirección 608, el lado de baja tensión 602 de la serie de orificios de alimentación de fluido 604 también tiene otra lógica de baja tensión 628, que incluye controles que no son de dirección, tales como señales de disparo, datos primitivos, elementos de memoria, detección térmica, y similares. A partir de esta lógica de baja tensión 628, se proporcionan señales 630 a los decodificadores de dirección 608 para que se combinen con señales de dirección para la selección de primitivas a dispararse. La lógica de baja tensión 628 también puede usar datos de dirección 632 para seleccionar elementos de memoria, sensores y similares.

La Figura 7 es un dibujo de un ejemplo de un plano de circuito que ilustra un número de zonas de matrices para una matriz de color 304. Los elementos numerados similares son como los descritos con respecto a las Figuras 2, 6 y 7. En la matriz de color 304, un bus 702 transporta líneas de control, líneas de datos, líneas de dirección y líneas de energía para el circuito lógico primitivo 704, que incluye una zona de energía lógica que incluye una línea de energía lógica común (Vdd) y una línea de tierra lógica común (Lgnd) para proporcionar un suministro de energía de aproximadamente 2,5 V a aproximadamente 15 V para el circuito lógico. El bus 702 también incluye una zona de líneas de dirección que incluye líneas de dirección usadas para proporcionar una dirección para un actuador fluídico en cada grupo primitivo de actuadores fluídicos. Como se describe en la presente, el grupo primitivo es un grupo o un subconjunto de actuadores fluídicos de los actuadores fluídicos en la matriz de color 304.

Una zona lógica de dirección incluye circuitos de línea de dirección, tales como los circuitos lógicos primitivos 704 y los circuitos de decodificación 706. El circuito lógico primitivo 704 acopla las líneas de dirección al circuito de decodificación 706 para seleccionar un actuador fluídico en un grupo primitivo. El circuito lógico primitivo 704 también almacena bits de datos cargados en el primitivo sobre las líneas de datos. Los bits de datos incluyen los valores de dirección para las líneas de dirección y un bit asociado con cada primitiva que selecciona si esa primitiva dispara un actuador fluídico direccionado o guarda datos.

El circuito de decodificación 706 selecciona un actuador fluídico para disparar o selecciona un elemento de memoria en una zona de memoria 708 que incluye bits de memoria, o elementos, para recibir los datos. Cuando se recibe una señal de disparo a través de las líneas de datos en el bus 702, los datos o se almacenan en un elemento de memoria en la zona de memoria 708 o se usan para activar un FET 710 o 712 en una zona de circuitos de energía en el lado de alta tensión 606 de la matriz de color 304. La activación de un FET 710 o 712 acopla una resistencia TIJ correspondiente 716 o 718 a un bus de energía compartido (Vpp) 714. El bus Vpp 714 es de aproximadamente 25 V a aproximadamente 35 V. En este ejemplo, las trazas incluyen circuitos de energía para energizar las resistencias TIJ 716 o 718. Otro bus de energía compartido 720 puede usarse para proporcionar una tierra para las resistencias TIJ 716 o 718. En algunos ejemplos, el bus Vpp 714 y el segundo bus de energía compartido 720 pueden invertirse.

Una zona de alimentación de fluido incluye los orificios de alimentación de fluido 204 y las trazas entre los orificios de alimentación de fluido 204. Para la matriz de color 304, pueden usarse dos tamaños de gotas, cada una de las cuales se expulsa por resistencias térmicas asociadas con cada actuador fluídico. Una gota de alto peso (HWD) puede expulsarse mediante el uso de una resistencia TIJ más grande 716. Una gota de bajo peso (LWD) puede expulsarse mediante el uso una resistencia TIJ más pequeña 718. En algunos ejemplos, los FET pueden ser del mismo tamaño para los diferentes tamaños de resistencias TIJ, con lo cual el f Et para las resistencias TIJ más pequeñas 718 transporta menos corriente. Eléctricamente, los actuadores fluídicos de LWD están en la primera columna, por ejemplo, a la izquierda, como se describe con respecto a la Figura 6. Los actuadores fluídicos de HWD se acoplan eléctricamente en una segunda columna, por ejemplo, a la derecha, como se describe con respecto a la Figura 6. En este ejemplo, los actuadores fluídicos físicos de las matrices de color 304 se interdigitan, alternando actuadores fluídicos de LWD con actuadores fluídicos de HWD.

La eficiencia del diseño puede mejorarse aún más al cambiar el tamaño de los FET correspondientes 710 y 712 para que coincida con la demanda de energía de las resistencias TIJ 716 y 718. En consecuencia, en este ejemplo, el tamaño de los FET correspondientes 710 y 712 se basa en la resistencia TIJ 716 o 718 que se energiza. Una resistencia TIJ 716 más grande se permite por un FET 712 más grande, mientras que una resistencia 718 TIJ más pequeña se permite por un FET 710 más pequeño. En otros ejemplos, los FET 710 y 712 son del mismo tamaño, aunque el consumo de energía a través de los FET 710 que se usan para energizar las resistencias TIJ más pequeñas 718 es menor.

Puede usarse un plano de circuito similar para una matriz negra 302. Sin embargo, como se describe para ejemplos en la presente, los FET para una matriz negra pueden ser del mismo tamaño, ya que las resistencias TIJ y los actuadores fluídicos son del mismo tamaño.

La Figura 8 es un diagrama esquemático de un ejemplo de decodificación de direcciones en una matriz. Los elementos numerados similares son como los descritos con respecto a la Figura 6. El propósito de la decodificación de direcciones es tomar los datos de dirección 614 y seleccionar un actuador fluídico en una primitiva para disparar. La decodificación de direcciones puede modificarse para modificar el orden de disparo de los actuadores en respuesta a una secuencia de datos de dirección que se envían a una primitiva. En consecuencia, el orden de disparo se optimiza por las restricciones fluídicas, eléctricas y otras del sistema para optimizar la calidad de la imagen. Como se describe en la presente, las primitivas de una matriz pueden agruparse en columnas o series. En algunos ejemplos, las primitivas en una columna o serie utilizan el mismo orden para decodificar las direcciones. La decodificación de direcciones puede modificarse mediante el uso de conexiones de mapeo de direcciones configurables 802 que seleccionan qué datos de dirección 614 son usados por la lógica de decodificación en los decodificadores de dirección 608. Esto puede realizarse en una operación de posfabricación o posprocesamiento, en la que las conexiones, o vías, se forman entre las líneas de dirección y la lógica de decodificación después de que se completa la fabricación inicial de la matriz. Esto se describe más adelante con respecto a la Figura 11. Además de los decodificadores de dirección 608, se usan otras señales de control de disparo 804 para activar la lógica del actuador fluídico 806 para seleccionar y disparar un actuador fluídico en una primitiva.

En el ejemplo de la Figura 8, se forman otras conexiones durante la fabricación inicial de la matriz, tales como las conexiones mapeadas entre los decodificadores de dirección 608 y la lógica del actuador fluídico 806, y el mapeo de las conexiones 808 entre la lógica del actuador fluídico 806 y los FET. En este ejemplo, estas conexiones, que se forman durante la fabricación inicial de la matriz, no son configurables.

La Figura 9 es un diagrama esquemático de un ejemplo de otra implementación de decodificación de direcciones en una matriz. Los elementos numerados similares son como los descritos con respecto a las Figuras 6 y 8. En este ejemplo, el mapeo de dirección 902 entre los datos de dirección 614 y los descodificadores de dirección 608 no es configurable. Además, el mapeo de dirección entre los decodificadores de dirección 608 y la lógica del actuador fluídico 806 tampoco es configurable. Sin embargo, el mapeo de dirección 904 entre la lógica del actuador fluídico 806 y los FET es configurable. En algunos ejemplos, esto se realiza durante la etapa de fabricación inicial de la matriz, por ejemplo, al enrutar trazas desde la lógica del actuador fluídico de baja tensión a los FET más distantes.

El mapeo de conexiones después de los decodificadores de dirección 608 puede realizarse mediante el uso de otras técnicas. En un ejemplo, las conexiones entre los decodificadores de dirección 608 y la lógica del actuador fluídico 806 son configurables, por ejemplo, al enviar señales desde los bloques individuales del decodificador de dirección a los bloques de lógica del actuador fluídico usados para activar los FET más distantes. Además, en algunos ejemplos, los decodificadores de dirección 608 y la lógica del actuador fluídico 806 para una primitiva se consolidan en un único bloque lógico, y las conexiones entre las salidas lógicas consolidadas y los FET del actuador se configuran para seleccionar el orden de disparo.

La Figura 10 es un diagrama esquemático de un ejemplo de otra implementación de decodificación de direcciones en una matriz. Los elementos numerados similares son como los descritos con respecto a las Figuras 6, 8 y 9. En este ejemplo, el mapeo de dirección 902 de los datos de dirección 614 a los descodificadores de dirección 608 no es configurable. Además, el mapeo de las conexiones 808 de la lógica del actuador fluídico 806 a los FET 1002 tampoco es configurable. Sin embargo, el mapeo 1004 de los FET 1002 a los actuadores fluídicos 1006, por ejemplo, las resistencias térmicas, es configurable. En los ejemplos, el mapeo 1004 se realiza durante la fabricación inicial para mapear los FET 1002 a los actuadores fluídicos 1006 que se ubican a una distancia mayor, por ejemplo, evitando los actuadores fluídicos 1006 más cercanos.

Aunque los ejemplos de las Figuras 8 a 10 muestran tres técnicas individuales de mapeo, en las que las otras técnicas de mapeo se indican como no configurables, las técnicas no se limitan a eso. Por ejemplo, pueden usarse múltiples técnicas de mapeo durante el procesamiento. En algunos ejemplos, el mapeo de dirección 904 entre la lógica del actuador fluídico 806 y los FET es configurable, como se describe con respecto a la Figura 9 y el mapeo de las conexiones 802 que seleccionan qué datos de dirección 614 son usados por la lógica de decodificación en los decodificadores de dirección 608, como se describe con respecto a la Figura 8, también son configurables.

La Figura 11 es un dibujo de un ejemplo de una matriz negra 302 que muestra la formación de vías desde las líneas de dirección hasta el circuito lógico. Los elementos numerados similares son como los descritos con respecto a las Figuras 3 y 6. En este dibujo, un cuadro 1102 ilustra el acoplamiento entre los datos de dirección 614 y el descodificador de dirección 608. Como se describe con respecto a la Figura 8, después de la fabricación inicial, los datos de dirección 614 no se acoplan al decodificador de dirección 608 ya que las configuraciones de máscara de las vías no se han completado, como se muestra en la vista ampliada del bloque 1104. Después de completar el procesamiento secundario, la vista ampliada del bloque 1106 muestra las vías completadas entre el decodificador de dirección 608 y los datos de dirección 614. Aunque la Figura 11 se dirige a una matriz negra 302, se harían conexiones similares entre los datos de dirección 614 y el decodificador de dirección 608 para la matriz de color 304.

La Figura 12 es un dibujo de un ejemplo de una matriz negra 302 que muestra un desplazamiento en el orden de dirección de las primitivas entre las series de actuadores fluídicos 622 y 626 en cada lado de la serie de orificios de alimentación de fluido 604, de acuerdo con el ejemplo. Los elementos numerados similares son como los descritos con respecto a las Figuras 3 y 6. La Figura 12 muestra primitivas, cada una con 16 actuadores fluídicos, con una primitiva a cada lado de la serie de orificios de alimentación de fluido 604. En este ejemplo, se ha implementado un desplazamiento de ocho en las órdenes de dirección entre la serie de actuadores fluídicos 622 de la izquierda y la serie de actuadores fluídicos 624 de la derecha mediante el uso de conexiones configurables de máscara entre el decodificador de dirección 608 y los datos de dirección 614. Esto permite que un sistema de impresión envíe un único conjunto de datos de dirección 614, que se decodifica por los actuadores fluídicos en ambos lados de la serie de orificios de alimentación de fluido 604.

Por lo tanto, en base a la configuración de las conexiones entre los datos de dirección 614 y el decodificador de dirección 608, la dirección se desplaza en una cantidad deseada. Como un resultado, las limitaciones fluídicas, por ejemplo, en un flujo de fluido a través de la serie de orificios de alimentación de fluido 604 a los actuadores en cualquier lado de la serie de orificios de alimentación de fluido 604 son menos problemáticos.

La Figura 13 es un ejemplo de un diagrama de circuito 1300 de una matriz. En un ejemplo, los elementos de memoria y sensores, tales como los sensores térmicos, se incluyen en la matriz. Los elementos de memoria pueden incluir bloques de datos y bits de memoria. En un ejemplo, puede proporcionarse un sistema de control y medición térmica fuera de la matriz, por ejemplo, en un ASIC del dispositivo de impresión principal. En consecuencia, el circuito de control externo, por ejemplo, el ASIC, puede soportar múltiples matrices en un bus de detección compartido. En un ejemplo, esto proporciona un diseño relativamente simple asociado con una cantidad relativamente pequeña de silicio en la matriz y costos relativamente bajos.

Las conexiones externas, o paneles, 1302 se usan para acceder a las funciones de la matriz. Los paneles 1302 incluyen una panel de reloj 1304 usado para proporcionar una señal de reloj para cargar datos. Como se describe más adelante en la presente, los datos en un panel de datos 1306 se cargan en una columna de actuador en un almacén de datos 1308, por ejemplo, la columna izquierda, en un borde de reloj ascendente, y se cargan en una segunda columna de actuador en el almacén de datos 1308, por ejemplo, la columna derecha, en un borde de reloj descendente. A medida que cada nuevo conjunto de bits de datos se carga en la primera y segunda columnas de actuador, el bit de datos anterior en esa ubicación se desplaza a una nueva ubicación, por ejemplo, que actúa como un gran registro de desplazamiento. Esto se describe más adelante con respecto a la Figura 15.

Se proporciona una señal de disparo a través de un panel de disparo 1310 y se usa o para activar un actuador fluídico en una serie de actuadores 1312 que se ha seleccionado a través de bits de dirección en el flujo de datos, o para activar un acceso de memoria a los bits de memoria 1314 que comparten una dirección con una resistencia TIJ correspondiente en la serie de actuadores 1312.

La matriz tiene registros que pueden usarse para los parámetros de configuración. Puede señalarse que el término registro, como se usa en la presente, incluye cualquier número de configuraciones de almacenamiento, que incluyen los registros de desplazamiento, flip-flops y similares. Estos incluyen, por ejemplo, un registro de configuración 1316, un registro de configuración de memoria 1318 y un registro de estado 1320.

En algunos ejemplos, los registros de configuración 1316 y 1318 son de solo escritura. Una confirmación de los bits que se escribieron se hace por el comportamiento de la matriz. La eliminación del acceso de lectura a los registros 1316 y 1318 disminuye el conteo del circuito y ahorra algo de área en la matriz. El registro de configuración de memoria 1318 es un registro de sombra, paralelo al registro de configuración 1316, pero solo se permite la escritura cuando se cumplen ciertas condiciones complejas, tales como que los bits de datos del actuador fluídico y los bits de datos del registro de configuración se establezcan en un cierto orden, junto con los estados específicos del panel de entrada. El registro de estado 1320 se usa para leer datos para identificar una falla en la matriz o un valor de revisión y también se usa para propósitos de prueba para las pruebas de circuitos integrados durante la fabricación.

Además de los registros 1316, 1318 y 1320, la matriz tiene bloques analógicos, que incluyen, por ejemplo, un circuito temporizador 1322, un controlador de empuje de retardo 1324 y un regulador de tensión de memoria 1326. Se usa un panel de modo 1328 para seleccionar diversos modos de funcionamiento, tales como cargar configuraciones desde el panel de datos 1306 en el registro de configuración 1316 o en el registro de configuración de memoria 1318. El panel de modo 1328 también puede usarse para seleccionar qué sensores se conectan al bus de detección 1330 que se lee a través del panel de detección 1332, que incluye, por ejemplo, los sensores térmicos o los bits de memoria 1314, entre otros. En algunos ejemplos, se usa una panel NReset 1334 para aceptar una señal de reinicio a todos los bloques funcionales de la matriz, lo que los obliga a volver a una configuración inicial. Esto puede realizarse, por ejemplo, si el circuito temporizador 1322 informa de un problema desde la matriz al ASIC externo, por ejemplo, desde una condición de tiempo de espera.

Además de los paneles de señalización 1304, 1306, 1310, 1328, 1332 y 1334, mencionados anteriormente, se usan cuatro paneles de energía 1336, 1338, 1340 y 1342 para proporcionar energía a la matriz. Estos incluyen una panel Vdd 1336 y una panel Lgnd 1338 para proporcionar energía de baja tensión a los circuitos lógicos. Una panel Vpp 1340 y una panel Pgnd 1342 proporcionan energía de alta tensión para activar las resistencias TIJ de la serie de actuadores 1312 y proporcionar energía al regulador de tensión de memoria 1326 usado para proporcionar una tensión mayor para escribir los bits de memoria 1314. El regulador de tensión de memoria 1326 puede diseñarse para programar múltiples bits de memoria 1314 simultáneamente.

La Figura 14 es un dibujo de un ejemplo de una matriz 200 que muestra los paneles de interfaz y las ubicaciones lógicas usadas para cargar datos y señales de control en la matriz. Para aclarar el diseño, se incluye una roseta direccional 1400 para indicar la dirección de referencia en la cara frontal de la matriz. Específicamente, la dimensión larga de la matriz puede indicarse por un eje norte-sur, mientras que la dimensión estrecha de la matriz puede indicarse por un eje oeste-este (o izquierda-derecha). Los 12 paneles de interfaz descritos con respecto a la Figura 13 se dividen y colocan en cada extremo de la matriz. Los paneles norte 1402 son seis paneles que se ubican en el extremo norte de la matriz. Moviendo desde el extremo superior o norte de la matriz, un control digital norte 1404 incluye un circuito lógico para decodificar los datos cargados en serie y cargarlos en los registros de configuración o dirección. Una sección denominada configuración de dirección norte 1406 se usa para mapear los datos de dirección con las líneas de dirección que recorren la longitud de la matriz. La mayor parte de la matriz se ocupa por una región 1408 que incluye primitivas de columna, actuadores fluídicos y FET de energía. Los bits de memoria pueden ubicarse en el control digital norte 1404 o en las secciones de lógica digital de la región 1408.

Otro conjunto de paneles se ubica al sur de la matriz. Los paneles sur 1410 proporcionan la porción restante de los 12 paneles descritos con respecto a la Figura 13. Estos son adyacentes a un control digital sur 1412 que, como para el control digital norte 1404, se usa para decodificar datos cargados en serie y cargar bits de dirección en los registros de dirección. La configuración de dirección sur 1414 mapea este conjunto de bits de dirección en otro conjunto de líneas de dirección que recorren la longitud de la matriz.

La Figura 15 es un diagrama esquemático de un ejemplo de la carga en serie de datos en el almacén de datos 1308. Los elementos numerados similares son como los descritos con respecto a la Figura 13. En el diagrama esquemático, un valor para un bit de datos (cero o uno) se coloca en la línea de datos 1502. Tras un borde de reloj ascendente, el bit de datos se carga en el primer bloque de datos 1504 de la columna izquierda 1506 del almacén de datos 1308. Como se usa en la presente, un bloque de datos puede ser un elemento de memoria, un flip-flop u otros decodificadores o almacenamientos usados para guardar y/o desplazar un valor de bit. Otro valor de datos se coloca entonces en la línea de datos 1502. Tras un borde de reloj descendente, el nuevo bit de datos se carga en el primer bloque de datos 1508 de la columna derecha 1510 del almacén de datos 1308. A medida que cada bit de datos sucesivo se carga en las columnas 1506 y 1510 del almacén de datos 1308, el bit de datos anterior almacenado en los bloques de datos 1504 y 1508 se desplaza a los siguientes bloques de datos 1512 y 1514 del almacén de datos 1308. Esto continúa hasta que se carga un conjunto completo de datos en el almacén de datos 1308.

Como se describe en la presente, los datos cargados se denominan grupo de pulso de disparo (FPG). Una vez que los datos se cargan completamente en el almacén de datos 1308, los datos iniciales, denominados en la presente datos de cabecera 1516, están en los bloques de datos extremos del almacén de datos 1308. En algunos ejemplos, los datos de cabecera 1516 incluyen bits de dirección y bits de control. En otros ejemplos, el orden de los bits se reorganiza y los datos de cabecera 1516 solo incluyen los bits de dirección. Los siguientes datos, denominados en la presente datos del actuador fluídico 1518, incluyen un valor de bit en cada bloque de datos para cada primitiva. El valor del bit indica si un actuador fluídico en esa primitiva se va a disparar. En este ejemplo, cada primitiva incluye 16 actuadores fluídicos, como se describe con respecto a la Figura 12. En algunos ejemplos, hay 256 primitivas, aunque el número de primitivas depende del diseño de la matriz. Por ejemplo, algunas matrices pueden incluir 128 primitivas, 512 primitivas, 1024 primitivas o más. Todo el número de primitivas se muestra como una potencia de dos en estos ejemplos, el número no se limita a las potencias de dos y puede incluir aproximadamente 100 primitivas, aproximadamente 200 primitivas, aproximadamente 500 primitivas y similares. El último conjunto de datos, denominado en la presente datos de cola 1520, puede incluir bits de dirección y otros bits de control, tales como los bits de control de memoria, los bits de control térmico y similares. En este ejemplo, solo se muestran 21 primitivas en cada lado. Sin embargo, como se describe en la presente, puede incluirse cualquier número de primitivas.

En el ejemplo de los datos del FPG de la Tabla 1, los datos de dirección se dividen entre los datos de cabecera 1516 y los datos de cola 1520. Esto permite que los circuitos de direccionamiento se dividan entre el control digital norte 1404 y el control digital sur 1412, descrito con respecto a la Figura 14. Al incluir la información de control tanto en la cabecera como en la cola del FPG, los circuitos de la matriz que leen la información de la cabecera y de la cola pueden segmentarse para permitir que los circuitos se extiendan, lo que, para ciertos ejemplos, puede ayudar a lograr una huella de matriz relativamente estrecha. Sin embargo, en algunos ejemplos, el direccionamiento, los bits de control térmico y otros bits de control pueden ubicarse completamente en la cabecera o en la cola del FPG, con el circuito de control completamente ubicado en un extremo de la matriz.

Tabla 1: Datos ilustrativos del FPG

Por lo tanto, en un modo de funcionamiento normal, en el que el panel de modo 1328 descrito con respecto a la Figura 13 tiene un valor de cero, los datos se desplazan a los bloques de datos del almacén de datos 1308 tanto en el borde positivo como en el borde negativo de los pulsos de reloj, como se describe en la presente. En algunos ejemplos, el panel de disparo 1310 se acciona de 0 a 1 a 0 a 1 a 0 como una señal de disparo para disparar un actuador fluídico. En este ejemplo, los dos pulsos positivos se usan para permitir otras secuencias de pulsos para controlar el calentamiento de la matriz y el acceso a la memoria.

La Figura 16 es un diagrama de circuito de un ejemplo de una función lógica 1600 para disparar un único actuador fluídico en una primitiva. Con referencia también a las Figuras 8 a 12, la función lógica 1600 se muestra allí como lógica de actuador fluídico 806. Como se describe en la presente, las primitivas pueden incluir 16 actuadores fluídicos. Cada primitiva compartirá los primeros circuitos lógicos 1602, mientras que cada actuador fluídico tendrá los segundos circuitos lógicos 1604 asociados a la función lógica 1600.

Para el primer circuito lógico 1602, compartido por todos los actuadores fluídicos en una primitiva, se recibe una señal de disparo 1606 desde un bus de disparo compartido que se acopla a todas las primitivas en una matriz. El bus de disparo compartido recibe la señal de disparo 1606 desde el panel de disparo 1310, descrito con respecto a la Figura 13. La señal de disparo 1606 se genera en el ASIC externo. En este ejemplo, la señal de disparo 1606 se proporciona a un bloque de retardo analógico 1608, por ejemplo, para sintonizar el disparo de la primitiva para la sincronización con otras primitivas. Cada primitiva tiene un bloque de datos asociado 1610 como se describe para los datos del actuador fluídico 1518 de la Figura 15. El bloque de datos 1610 se carga desde una línea de datos 1612, que proviene de un bloque de datos para una primitiva anterior o un valor de control. Como se describe en la presente, el bloque de datos 1610 se carga en un borde ascendente de un pulso de reloj 1614 para una primitiva que se ubica en la columna izquierda, o en el siguiente borde de un pulso de reloj 1614 para una primitiva que se ubica en la columna derecha. Los datos 1616 del bloque de datos 1610 se usan en una puerta O/Y 1618 para permitir que o un pulso caliente 1620 o la señal de disparo 1606 pasen a través como un pulso de activación 1622. Específicamente, si los datos 1616 son altos, entonces o la señal de disparo 1606 o el pulso caliente 1620 pasa como un pulso de activación 1622.

En los segundos circuitos lógicos 1604 asociados con cada actuador fluídico, una puerta Y 1624 recibe el pulso de activación 1622, que se comparte con las puertas Y para todos los actuadores fluídicos en la primitiva. Una línea de dirección 1626 proviene del decodificador de dirección 608, descrita con respecto a la Figura 6. Cuando tanto el pulso de activación 1622 como la línea de dirección son altos, la puerta Y 1624 pasa una señal de control 1628 a un FET 1630 de energía. El FET 1630 de energía 10 se enciende, lo que permite que la corriente fluya desde el Vpp 1632 al Pgnd 1634 a través de una resistencia TIJ 1636. Una señal de disparo 1606 puede proporcionar una señal durante un tiempo suficiente para provocar el calentamiento del fluido en el actuador fluídico, lo que conduce a la expulsión de una gota. Por el contrario, un pulso caliente 1620 puede tener una duración más corta, lo que permite el uso de la resistencia TIJ 1636 para calentar la matriz próxima al actuador fluídico en la primitiva.

La Figura 17 es un ejemplo de un diagrama esquemático de bits de memoria 1314 que sombrean los bloques primitivos en el almacén de datos 1308. Los elementos numerados similares son como los descritos con respecto a las Figuras 13 y 15. En este ejemplo, los bits de memoria se asocian solo con la columna izquierda 1506 de los datos del actuador fluídico, aunque otros ejemplos pueden tener bits de memoria que se asocian con ambas columnas 1506 y 1510 del almacén de datos 1308. Se accede a los bits de memoria 1314 con una combinación de datos del actuador fluídico, dirección de disparo y, en algunos ejemplos, bits de registro de configuración.

Los datos de cabecera 1516 y los datos de cola 1520 no se asocian con los bits de memoria 1314. Sin embargo, los bits de dirección pueden tener bits de memoria especiales 1702 asociados para la configuración de la matriz. Los bits de memoria se asocian tanto con los datos de entrada de borde ascendente como con los de borde descendente. Puede usarse un bit de bloqueo de memoria 1704 para evitar escribir en algunos, o en todos, los bits de memoria 1314. En algunos ejemplos, los bits de memoria especial 1702 se transfieren a enclavamientos no volátiles 1706 al salir de un estado de reinicio.

La Figura 18 es un ejemplo de un diagrama de bloques del registro de configuración 1316, el registro de configuración de memoria 1318 y el registro de estado 1320. Los elementos de números similares son como los descritos con respecto a la Figura 13. Como se describe en la presente, el registro de configuración 1316 es solo de escritura y usa una configuración especial para permitir la escritura. En un ejemplo, el registro de configuración 1316 permite la escritura cuando el panel de modo 1328 es alto, los datos son altos y en el primer borde positivo de la señal de reloj. Después de que el registro de configuración 1316 permite la escritura, más pulsos de reloj desplazarán los datos a través del registro de configuración 1316.

El registro de configuración de memoria 1318 se protege además de la escritura a través de una secuencia especial de bits en el registro de configuración 1316, señales de control y los datos del paquete del FPG. Por ejemplo, la configuración de un bit de configuración de memoria 1802 en el registro de configuración 1316 junto con un bit de los datos del actuador fluídico 1804 permite la escritura en el registro de configuración de memoria 1318. El registro de configuración de memoria 1318 puede proporcionar entonces los bits de control de memoria 1806 al almacén de datos 1308 y los bits de memoria 1314, por ejemplo, para permitir el acceso a los bits de memoria 1314. En algunos ejemplos, los bits de memoria 1314 a los que se accede para la escritura se proporcionan a partir de los bloques de datos correspondientes de los datos del actuador fluídico 1518, por ejemplo, de los bloques de datos que tienen las mismas direcciones que los bits de memoria 1314 seleccionados.

En algunos ejemplos, el panel de disparo 1310 se mantiene alto para permitir el acceso a la memoria. Cuando el panel de disparo 1310 desciende a bajo, los bits en el registro de configuración de memoria 1318, así como también el bit de configuración de memoria 1802 en el registro de configuración 1316 se borran. Además de este ejemplo, puede usarse cualquier número de otras técnicas para permitir el acceso al registro de configuración de memoria 1318 y a los bits de memoria 1314.

El registro de estado 1320 puede ser un registro de sólo lectura que registra información sobre la matriz. En un ejemplo, la lectura del registro de estado 1320 se permite cuando el panel de modo 1328 es alto, el valor de datos en el panel de datos 1306 es alto y ocurre un borde de reloj ascendente. En este ejemplo, el panel de disparo 1310 se eleva entonces a alto, lo que permite que los datos en el registro de estado se desplacen y se lean a través del panel de datos 1306, a medida que la señal en el panel de reloj 1304 sube y baja. En algunos ejemplos, el registro de estado 1320 incluye un bit de fallo de vigilancia 1808 que se establece en alto para indicar una condición de error, como un tiempo de espera. Otros bits en este ejemplo pueden incluir bits de revisión 1810, por ejemplo, que indican el número de revisión de la matriz. En otros ejemplos, se usan más bits en el registro de estado 1320, por ejemplo, para indicar otras condiciones, para añadir bits al número de revisión o para proporcionar otra información sobre la matriz.

La Figura 19 es un dibujo esquemático de un ejemplo de una matriz 1900 que muestra un bus de detección 1330 para leer y programar bits de memoria y acceder a sensores térmicos. Los elementos numerados similares son como los descritos con respecto a las Figuras 2 y 13. En el dibujo esquemático, se ilustra la división de funciones entre el ASIC 202 de la impresora 1902 y la matriz 1900 del cabezal de impresión 1904.

En algunos ejemplos, las matrices descritas en la presente usan una arquitectura de memoria en base a bits de memoria no volátil (NVM) que son programables una sola vez (OTP). Los bits de memoria NVM se escriben mediante el uso de una secuencia de acceso especial para permitir el regulador de tensión de memoria 1326. Este circuito regulador en la matriz genera el potencial de alta tensión necesario para programar los bits de memoria, por ejemplo, a aproximadamente 11 V. Sin embargo, los semiconductores de óxido de metal tienen una tensión de funcionamiento máximo de aproximadamente 2,5 V a aproximadamente 6 V. Si esta baja tensión se supera, los dispositivos pueden dañarse. En consecuencia, la arquitectura de la matriz incluye dispositivos con capacidad de alta tensión para proporcionar aislamiento de alta tensión de los dispositivos de baja tensión de la tensión de modo de escritura que se genera en la matriz.

Los diseños descritos en la presente pueden reducir las interconexiones del sistema al proporcionar la generación de tensión en la matriz en el regulador de tensión de memoria 1326 para escribir los bits de memoria sin paneles de interfaz eléctrica adicionales. Además, el circuito de protección de alta tensión en la matriz puede evitar daños a los dispositivos de baja tensión que se conectan al bus de detección 1330 durante la escritura de memoria, lo que permite que los bits de memoria se lean a través del panel de detección 1332. El diseño del regulador puede ser de complejidad relativamente baja, lo que puede asociarse con una huella de área de circuito relativamente pequeña.

En varios ejemplos, el bus de detección 1330 se conecta a los sensores de diodos térmicos 1906, 1908 y 1910, a través de un multiplexor 1912, bajo el control de las líneas de control 1914 establecidas por valores de bits cargados en la lógica de control de la matriz 1913, que puede incluir el registro de configuración 1316 y el registro de control de memoria 1318, entre otros circuitos. El número de sensores de diodos térmicos no se limita a tres; en otros ejemplos, puede haber cinco, siete o más, tales como un sensor térmico por primitiva. Los sensores de diodos térmicos 1906, 1908 y 1910 se usan para medir la temperatura de la matriz, por ejemplo, en el extremo norte, el extremo sur y en el medio. Las líneas de control 1914 de la lógica de control de la matriz 1913 seleccionan cuál de los sensores de diodos térmicos 1906, 1908 o 1910 se acopla al bus de detección 1330. Las líneas de control 1914 también pueden usarse para deseleccionar o desconectar los tres sensores de diodos térmicos 1906, 1908 y 1910 del bus de detección 1330, por ejemplo, cuando la memoria, los detectores de grietas u otros sensores son conectados. En este ejemplo, todas las líneas de control 1914 pueden establecerse en cero para deseleccionar los sensores de diodos térmicos 1906, 1908 y 1910.

Además de conectarse a los sensores de diodos térmicos 1906, 1908 y 1910, el bus de detección 1330 se usa para leer bits de memoria programables a través de un interruptor de protección de alta tensión 1916 que se acopla a un bus de memoria 1918. Durante un procedimiento de lectura, el interruptor de protección de alta tensión 1916 se activa para acoplar comunicativamente el bus de memoria 1918 al bus de detección 1330, por ejemplo, a través de una línea de control 1920 establecida por un valor de bit en la lógica de control de la matriz 1913, tal como en el registro de configuración de memoria 1318. Los bits individuales 1922 se seleccionan a través de las líneas de habilitación de bits 1924 y se accede a ellos a través de combinaciones de valores impuestos en otros paneles, por ejemplo, una habilitación de bit puede activarse por una combinación de un bit de modo de memoria en el registro de configuración, datos de dirección primitiva y un pulso de disparo.

Una secuencia de escritura puede usar la lógica de habilitación de bits, combinada con una secuencia específica para deshabilitar el interruptor de protección de alta tensión 1916, que desconecta el bus de memoria 1918 del bus de detección 1330. Una línea de control 1926 desde la lógica de control de la matriz 1913 puede usarse para activar el regulador de tensión de memoria 1326. Al regulador de tensión de memoria 1326 se le suministra una tensión desde el panel Vpp 1340 de aproximadamente 32 V. El regulador de tensión de memoria 1326 convierte entonces esto en una tensión de aproximadamente 11 V y coloca los 11 V en el bus de memoria 1918 durante un procedimiento de escritura.

Una vez que el procedimiento de escritura finaliza, el regulador de tensión de memoria 1326 se desactiva, dejando caer la tensión en el bus de memoria 1918, que puede entonces llevarse a un potencial de tierra. Una vez que la secuencia de escritura no se activa, puede realizarse una lectura de memoria al configurar un valor de bit en la lógica de control de la matriz 1913, tal como en el registro de control de memoria 1318, para habilitar el interruptor de protección de alta tensión 1916 y acoplar el bus de memoria 1918 al bus de detección 1330. Como el bus de detección 1330 es un bus multiplexado compartido, durante los procedimientos de lectura de memoria, el multiplexor 1912 se desactiva, al desconectar los sensores de diodos térmicos 1906, 1908 y 1910 del bus de detección 1330.

De manera similar, durante las operaciones de lectura térmica, el interruptor de protección de alta tensión 1916 se desactiva, al desconectar el bus de memoria 1918 del bus de detección 1330.

La Figura 20 es un diagrama de circuito de un ejemplo de un interruptor de protección de alta tensión 1916 usado para proteger los circuitos MOS de tensión más bajo de los daños por alta tensión. Los elementos numerados similares son como los descritos con respecto a las Figuras 13 y 19. En el ejemplo que se muestra en la Figura 20, el interruptor de protección de alta tensión 1916 incluye dos MOSFET de alta tensión adosados, cada uno con diodos de cuerpo posterior. Estos dos dispositivos con capacidad de alta tensión proporcionan protección entre los 11 V del modo de programación y la lógica de tensión más baja, por ejemplo, menos de aproximadamente 3,6 V, conectados al bus de detección 1330. En algunos ejemplos, cuando el regulador de tensión de memoria 1326 se desactiva, otro MOSFET 2002 puede usarse para llevar el bus de memoria 1918 a tierra. Este MOSFET 2002 puede desactivarse durante una secuencia de lectura de memoria. Un resistencia 2004 puede incluirse para protegerse de las condiciones de enclavamiento.

La Figura 21 es un diagrama de circuito de un ejemplo de un regulador de tensión de memoria 1326. Los elementos numerados similares son como los descritos con respecto a las Figuras 13, 16 y 19. En este ejemplo, el regulador de tensión de memoria 1326 incluye tres subcircuitos principales. Un cambiador de nivel de alta tensión 2102 usa una serie de MOSFET para traducir una señal de control de baja tensión en una señal de salida de alta tensión para su uso por el divisor de resistencia de alta tensión. Un divisor de resistencia de alta tensión 2104 divide entonces la tensión para proporcionar la señal de salida de 11 V. La señal de salida de 11 V fluye a través de una protección de diodo alta tensión 2106 antes de colocarse en el bus de memoria 1918, por ejemplo, durante un ciclo de escritura. La Figura 22A es un diagrama de flujo del proceso de un ejemplo de un método 2200 para formar un componente de cabezal de impresión. El método 2200 puede usarse para hacer la matriz de color 304 usada como componente de cabezal de impresión para impresoras a color, así como también la matriz negra 302 usada para tintas negras y otros tipos de matrices que incluyen actuadores fluídicos. El método 2200 comienza en el bloque 2202 con el grabado de los orificios de alimentación de fluido bajo el centro de un sustrato de silicio. En algunos ejemplos, las capas se depositan primero, entonces el grabado de los orificios de alimentación de fluido se realiza después de que se formen las capas.

En un ejemplo, se forma una capa de polímero fotorresistente, tal como SU-8, sobre una porción de la matriz para proteger las áreas que no van a grabarse. La fotorresistencia puede ser una fotorresistencia negativa, que se retícula por la luz, o una fotorresistencia positiva, que se hace más soluble por la exposición a la luz. En un ejemplo, una máscara se expone a una fuente de luz uV para fijar porciones de la capa protectora y las porciones no expuestas a luz UV se eliminan, por ejemplo, con un lavado con solvente. En este ejemplo, la máscara evita la reticulación de las porciones de la capa protectora que cubren el área de los orificios de alimentación de fluido. En el bloque 2204, se forma una pluralidad de capas en el sustrato para formar el componente del cabezal de impresión. Las capas pueden incluir un polisilicio, un dieléctrico sobre el polisilicio, una primera capa de metal, un dieléctrico sobre la primera capa de metal, una segunda capa de metal, un dieléctrico sobre la segunda capa de metal y una capa de tántalo sobre la parte superior. Un SU-8 puede entonces estratificarse sobre la parte superior de la matriz y estamparse para implementar los canales de flujo y los actuadores fluídicos. La formación de las capas puede formarse por deposición química de vapor para depositar las capas seguido por el grabado para eliminar las porciones que no se necesitan. Las técnicas de fabricación pueden ser la fabricación estándar usada en la formación de semiconductores de óxido de metal complementarios (CMOS). Las capas que pueden formarse en el bloque 2204 y la ubicación de los componentes se describe más adelante con respecto a la Figura 22B.

La figura 22B es un diagrama de flujo del proceso de los componentes que se forman por las capas del bloque 2204 en el método 2200. El método comienza en el bloque 2206 con la formación de un número de series de actuadores fluídicos próximos a los orificios de alimentación de fluido. En el bloque 2208, se forman un número de líneas de dirección próximas a un número de circuitos lógicos en una región de baja tensión que se dispone en un lado de la pluralidad de orificios de alimentación de fluido. En el bloque 2210, se forma un circuito decodificador de dirección en la matriz que se acopla a al menos una porción de las líneas de dirección para seleccionar un actuador fluídico en una serie de actuadores fluídicos para disparar. En el bloque 2212, se forma un circuito lógico en la matriz que activan un circuito accionador que se ubica en una región de alta tensión en un lado opuesto de los orificios de alimentación de fluido, basado, al menos en parte, en un valor de bit asociado con el actuador fluídico.

Los bloques que se muestran en la Figura 22B no deben considerarse secuenciales. Como sería evidente para un experto en la técnica, las diversas líneas y circuitos se forman a través de la matriz al mismo tiempo que se forman las diversas capas. Además, los procesos descritos con respecto a la Figura 22B pueden usarse para formar componentes o en una matriz de color o en una matriz de blanco y negro.

La Figura 22C es un diagrama de flujo del proceso del método combinado 2200 que muestra las capas y estructuras que se forman. Los elementos numerados similares son como los descritos con respecto a las Figuras 22A y 22B.

La Figura 23 es un diagrama de flujo del proceso de un ejemplo de un método 2300 para cargar datos en un componente del cabezal de impresión. El método 2300 comienza en el bloque 2302, cuando se coloca un valor de bit en un panel de datos en el componente del cabezal de impresión. En el bloque 2304, un valor de bit en una panel de reloj en el componente del cabezal de impresión se eleva desde un nivel bajo a un nivel alto para cargar el valor de bit en un primer bloque de datos. En el bloque 2306, se coloca un segundo valor de bit en el panel de datos en el componente del cabezal de impresión. En el bloque 2308, el valor de bit del panel de reloj se reduce desde el nivel alto al nivel bajo para cargar el segundo valor de bit en un segundo bloque de datos.

La Figura 24 es un diagrama de flujo del proceso de un ejemplo de un método 2400 para escribir un bit de memoria en un componente del cabezal de impresión. En el bloque 2402, un bus de detección se aísla de un bus de memoria al desactivar un interruptor de protección de alta tensión. En el bloque 2404, se activa un regulador de tensión de memoria para generar una alta tensión en el bus de memoria para programar un bit de memoria. En el bloque 2406, se selecciona un bit de memoria de una pluralidad de bits de memoria, que se acoplan comunicativamente al bus de memoria. En el bloque 2408, se programa el bit de memoria. La programación puede tomar lugar por un período de tiempo preestablecido, tal como aproximadamente 0,1 milisegundos (mS), aproximadamente 0,5 (mS), aproximadamente 1 mS o más, por ejemplo, hasta aproximadamente 100 mS. Cuanto mayor sea el tiempo de programación, más fuertemente responderá el bit de memoria. Después de este período de tiempo preestablecido, el regulador de tensión de memoria puede desactivarse para finalizar la secuencia de programación.

Claims

REIVINDICACIONES

1. Una matriz (302, 304) para un cabezal de impresión (400), que comprende:

una pluralidad de series de actuadores fluídicos (622, 626), próximos a una pluralidad de orificios de alimentación de fluido (604);

una pluralidad de líneas de dirección, próximas a una pluralidad de circuitos lógicos en un lado de baja tensión (602) de la pluralidad de orificios de alimentación de fluido (604); y

un circuito decodificador de dirección (608) que se acopla a al menos una porción de las líneas de dirección para seleccionar un actuador fluídico en una serie de actuadores fluídicos (622, 626) para disparar, en donde: el circuito decodificador de dirección (608) se personaliza para seleccionar una dirección diferente para cada actuador fluídico en la serie de actuadores fluídicos (622, 626); y

un circuito lógico que activa un circuito accionador que se ubica en un lado de alta tensión (606) de la pluralidad de orificios de alimentación de fluido (604) opuesto al lado de baja tensión (606), basado, al menos en parte, en un valor de bit para la serie de actuadores fluídicos (622, 626), el actuador fluídico que se selecciona por el circuito decodificador de dirección (608) y una señal de disparo.

2. La matriz (302, 304) de la reivindicación 1, que comprende un bus de detección (1330) que se acopla comunicativamente a un multiplexor que acopla comunicativamente un sensor térmico seleccionado de un grupo de sensores térmicos al bus de detección (1330).

3. La matriz (302, 304) de cualquiera de las reivindicaciones 1 o 2, que comprende un interruptor de protección de alta tensión (1916) que se configura para aislar un bus de detección (1330) de un bus de memoria (1918).

4. La matriz (302, 304) de cualquiera de las reivindicaciones 1 a 3, que comprende un regulador de tensión de memoria (1326) para generar un potencial de alta tensión para programar bits de memoria en un bus de memoria (1918).

5. La matriz (302, 304) de cualquiera de las reivindicaciones 1 a 3, que comprende una línea de disparo común para activar un actuador fluídico seleccionado en la serie de actuadores fluídicos para disparar.

6. La matriz (302, 304) de cualquiera de las reivindicaciones 1 a 5, que comprende un elemento de memoria para cada serie de actuadores fluídicos (622, 626) en la pluralidad de series de actuadores fluídicos.

7. La matriz (302, 304) de cualquiera de las reivindicaciones 1 a 6, en donde la matriz es de menos de aproximadamente 750 micrómetros de ancho y en donde la pluralidad de orificios de alimentación de fluido (604) se abren a una cara posterior de la matriz para recibir fluido y proporcionar el fluido a la pluralidad de series de actuadores fluídicos (622, 626) en una cara frontal de la matriz.

8. La matriz (302, 304) de cualquiera de las reivindicaciones 1 a 7, en donde el circuito decodificador de dirección (608) comprende una pluralidad de vías que acoplan la porción de las líneas de dirección al circuito lógico.

9. La matriz (302, 304) de cualquiera de las reivindicaciones 1 a 8, en donde el circuito decodificador de dirección (608) comprende un único bloque lógico para una serie de actuadores fluídicos (622, 626).

10. La matriz (302, 304) de cualquiera de las reivindicaciones 1 a 9, en donde el circuito decodificador de dirección (608) comprende conexiones desde el circuito lógico a transistores de efecto de campo (FET) que permiten los actuadores fluídicos de la serie de actuadores fluídicos (622, 626), y en donde las conexiones se mapean durante la fabricación inicial de la matriz.

11. Un método para formar una matriz (302, 304) para un cabezal de impresión (400), que comprende:

grabar una pluralidad de orificios de alimentación de fluido (604) en una línea bajo un sustrato; depositar una pluralidad de capas en el sustrato para formar:

una pluralidad de series de actuadores fluídicos (622, 626), próximos a la pluralidad de orificios de alimentación de fluido (604);

una pluralidad de líneas de dirección, próximas a una pluralidad de circuitos lógicos en una región de baja tensión (602) que se dispone en un lado de la pluralidad de orificios de alimentación de fluido (604); un circuito decodificador de dirección (608) que se acopla a al menos una porción de la pluralidad de líneas de dirección para seleccionar un actuador fluídico en una serie de actuadores fluídicos (622, 626) para disparar, en donde:

el circuito decodificador de dirección (608) se personaliza para seleccionar una dirección diferente para cada actuador fluídico en la serie de actuadores fluídicos (622, 626); y

un circuito lógico en la pluralidad de circuitos lógicos que activa un circuito accionador que se ubica en una región de alta tensión (606) en un lado opuesto de la pluralidad de orificios de alimentación de fluido (604) basado, al menos en parte, en un valor de bit para una serie de actuadores fluídicos (622, 626), el accionador fluídico seleccionado por el circuito decodificador de dirección y una señal de disparo.

12. El método de la reivindicación 11, que comprende formar una pluralidad de vías en una operación de posprocesamiento después de formar la pluralidad de capas en el sustrato, en donde la pluralidad de vías acopla eléctricamente la porción de la pluralidad de líneas de dirección al circuito decodificador de dirección (608).

13. El método de cualquiera de las reivindicaciones 11 a 12, que comprende depositar capas para formar conexiones de energía mapeadas desde el circuito lógico a un transistor de efecto de campo (FET) que energiza un actuador fluídico en la serie de actuadores fluídicos (622, 626).

14. Un cabezal de impresión (400) que comprende la matriz (302, 304) de cualquiera de las reivindicaciones 1-10.

15. El cabezal de impresión (400) de la reivindicación 14, que comprende un soporte polimérico (310) que contiene la matriz (302, 304), en donde el soporte polimérico (310) comprende una ranura (314) dispuesta a lo largo de una cara posterior de la matriz (302, 304) para proporcionar fluido desde un depósito de fluido a la pluralidad de orificios de alimentación de fluido (604).