ES2500492T3 - Método y dispositivo para la puesta en práctica de una intercalación intratrama - Google Patents

Método y dispositivo para la puesta en práctica de una intercalación intratrama Download PDF

Info

Publication number
ES2500492T3
ES2500492T3 ES08159169.5T ES08159169T ES2500492T3 ES 2500492 T3 ES2500492 T3 ES 2500492T3 ES 08159169 T ES08159169 T ES 08159169T ES 2500492 T3 ES2500492 T3 ES 2500492T3
Authority
ES
Spain
Prior art keywords
bits
columns
continuous
order
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES08159169.5T
Other languages
English (en)
Inventor
Antti Toskala
Mirko Aksentijevic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conversant Wireless Licensing SARL
Original Assignee
Core Wiresless Licensing SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8555666&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2500492(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Core Wiresless Licensing SARL filed Critical Core Wiresless Licensing SARL
Application granted granted Critical
Publication of ES2500492T3 publication Critical patent/ES2500492T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Holo Graphy (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Abstract

Método, que comprende: - intercalar mediante una permutación entre columnas para una matriz de permutación cuyas columnas y filas contienen bits de un flujo continuo de datos digitales antes de su transmisión a través de una interfaz de radiocomunicaciones, para producir una matriz permutada entre columnas, - producir por lo menos dos flujos continuos componentes para su introducción en una fase de establecimiento de correspondencias de canales físicos, a partir de bits en las columnas de la matriz permutada entre columnas, - invertir el orden con el que se establecen correspondencias de bits de flujos continuos componentes alternos en los códigos de ensanchamiento respectivos, y - llevar a cabo la fase de establecimiento de correspondencias de canales físicos estableciendo correspondencias de flujos continuos componentes con el orden no invertido de bits y con el orden invertido de bits a los canales físicos respectivos.

Description

5
15
25
35
45
55
65 E08159169
09-09-2014
DESCRIPCIÓN
Método y dispositivo para la puesta en práctica de una intercalación intratrama
La presente invención se refiere en general a la tecnología de la intercalación de símbolos de transmisión en un transceptor de radiocomunicaciones en el dominio del tiempo. La invención se refiere particularmente a la tecnología de la puesta en práctica de la intercalación intratrama en transceptores multicódigo del sistema UTRA (Acceso Terrestre Universal por Radiocomunicaciones) propuesto.
Las características de multiplexado y codificación de canales de la Capa 1 del modo FDD (Dúplex por División de Frecuencia) del UTRA, a fecha de prioridad de la presente solicitud de patente, están definidas en el documento "TS
25.212 V3.0.0 (1999-10), Proyecto de Asociación de 3a Generación (3GPP); Grupo de Especificación Técnica (TSG) Red de Acceso por Radiocomunicaciones (RAN); Grupo de Trabajo 1 (WG1); Multiplexado y codificación de canales (FDD)", disponible a través del 3GPP. La figura 1 ilustra la estructura de multiplexado de canales de transporte para el enlace ascendente, según se define en dicho documento. Los bloques funcionales, cuya conexión en serie se muestra en la parte superior de la figura 1, son incorporación de CRC 101, concatenación de bloques de transporte y segmentación de bloques de código 102, codificación de canales 103, ecualización de tramas de radiocomunicaciones 104, primera intercalación 105, segmentación de tramas de radiocomunicaciones 106 y adaptación de velocidad 107. Varias entidades del tipo descrito anteriormente se pueden acoplar a las entradas de una fase de multiplexado de canales de transporte 108, cuya salida se acopla adicionalmente a la conexión en serie de la segmentación de canales físicos 109, la segunda intercalación 110 y el establecimiento de correspondencias de canales físicos 111.
En la dirección del enlace descendente pueden existir ciertas modificaciones sobre la disposición de bloques funcionales mostrada en la figura 1, pero al menos el extremo inferior de la disposición que está compuesto por las entidades de segmentación de canales físicos, segunda intercalación y establecimiento de correspondencias de canales físicos, sigue siendo la misma. En el contexto de la presente invención, es suficiente con analizar el funcionamiento de los bloques de la segunda intercalación y del establecimiento de correspondencias de canales físicos.
El objetivo de la segunda intercalación 110 es permutar los bits en el dominio del tiempo de manera que bits que originalmente estaban próximos entre sí en el flujo continuo de bits a transmitir permanezcan separados entre sí en el dominio del tiempo mientras dure su desplazamiento a través de la interfaz de radiocomunicaciones. De este modo, un breve intervalo de condiciones de interferencias muy deficientes en la interfaz de radiocomunicaciones no debería provocar ninguna ráfaga de varios bits erróneos consecutivos en el flujo continuo de bits recibido y decodificado. La segunda intercalación 110 tiene lugar al estilo intratrama, lo cual significa que la entidad de datos sujeta a intercalación es una trama de radiocomunicaciones.
La figura 2 ilustra el funcionamiento de la segunda fase de intercalación. Los bits que llegan en forma de un flujo continuo de entrada 201 al intercalador se registran en una matriz de bits 202 que tiene un cierto número de filas y un cierto número de columnas. Los números mostrados en el flujo continuo de entrada y la matriz de bits son simplemente los números de serie de los bits en la trama de radiocomunicaciones. En este caso, se muestra que el número de columnas es 32, variando los números de columna de 0 a 31. Las columnas se alimentan a un permutador entre columnas 203 que las reorganiza en un orden diferente. Como ejemplo, la columna 0 sigue siendo la 0, la 17ª columna se convierte en la 1a, la 14ª columna se convierte en la 30ª y la 31ª columna sigue siendo la 31ª después del permutador entre columnas 203. Los bits se leen desde las columnas permutadas hacia la salida de la segunda fase de intercalación, columna a columna. El flujo continuo de bits 204 con el número de serie de ciertos bits se muestra como la salida de la segunda fase de intercalación.
El modo TDD o Dúplex por División del Tiempo, con su posibilidad de usar simultáneamente varios códigos de ensanchamiento, comporta algunas complicaciones para la disposición presentada. Si se usa un único código de ensanchamiento para transmitir el flujo continuo de bits, el flujo continuo de bits 204 se transmite usando ese código de ensanchamiento. No obstante, en una situación multicódigo, el dispositivo de transmisión tiene a su disposición por lo menos dos códigos de ensanchamiento, y realiza las transmisiones usando simultáneamente estos códigos de ensanchamiento paralelos durante un único intervalo de tiempo. La disposición de establecimiento de correspondencias de canales físicos definida en la presente memoria es tal que los códigos de ensanchamiento paralelos se rellenan, uno cada vez, con bits tomados del flujo continuo de bits 204. Esto puede conducir a la situación mostrada en la parte inferior de la figura 2 donde, durante un cierto intervalo de tiempo, por ejemplo, los bits 0 y 14, los bits 32 y 46, y así sucesivamente, de una cierta trama se transmiten simultáneamente. Actualmente, el número de códigos de ensanchamiento paralelos puede variar entre 2 y 9.
La disposición según la figura 2 tiene el inconveniente de que, en la situación multicódigo, se anulan muchas de las ventajas que se obtienen habitualmente a través de la segunda intercalación, ya que ciertos bits que están próximos entre sí en la trama no se separan prácticamente en absoluto en el dominio del tiempo en la interfaz de radiocomunicaciones. La naturaleza de la interferencia que se produce en sistemas UTRA es tal que puede darse el caso, por ejemplo, de que una parte de un intervalo de tiempo, o bien del mismo comienzo o bien del mismo final del
2 E08159169
09-09-2014
intervalo de tiempo, se borre debido a la interferencia, especialmente la interferencia entre operadores. El resultado de dicho borrado, tomando la disposición de la figura 2, es una ráfaga de errores muy próximos entre sí en una trama recibida.
5 Un objetivo de la presente invención es proporcionar un método y una disposición para garantizar que la separación en el tiempo entre bits adyacentes en una trama no se vea afectada en una disposición de transmisión multicódigo. Otro objetivo de la invención es que puedan evitarse cambios importantes en las disposiciones propuestas existentes.
10 Los objetivos de la invención se alcanzan modificando el orden con el cual se establecen correspondencias de los bits en los códigos de ensanchamiento después de la segunda fase de intercalación.
El documento NTT DOCOMO: “Modified Multistage InterLeaver (MIL) for Channel Interleaving”, Documento técnico R1-99-662 del Grupo de Trabajo 1 3GPP TSG RAN, Meeting 5, junio de 1999 (6 de 1999), XP002318011, Cheju,
15 Corea, da a conocer un intercalador de filas/columnas.
El método según la invención está destinado a intercalar un flujo continuo de datos que está compuesto por símbolos de información digital antes de su transmisión a través de una interfaz de radiocomunicaciones. Comprende las etapas que se definen en la reivindicación 1.
20 La invención también se aplica a una disposición de transmisor que comprende unos medios según se define en la reivindicación 2.
La presente invención se basa en el hallazgo de que el establecimiento de correspondencias de bits en los códigos
25 de ensanchamiento paralelos tiene un papel clave en el mantenimiento de la separación de bits en el dominio del tiempo. Una forma ventajosa de eliminar los inconvenientes de las disposiciones existentes es modificar el orden con el cual se establecen correspondencias de los bits al menos en una parte de los códigos de ensanchamiento.
Con el fin de no provocar cambios importantes en la disposición propuesta existente, se observó que si, en cada
30 flujo alterno de los flujos continuos de bits, componentes, que constituyen partes de la salida del segundo intercalador, se invierte el orden de bits, se mantiene una separación suficiente en el dominio del tiempo entre bits. Una modificación de este tipo no conlleva esencialmente ninguna complejidad añadida, ya que el orden en el cual se lee un cierto flujo continuo y finito de bits (del primer bit al último bit o del último bit al primer bit) es meramente una cuestión de seleccionar apropiadamente una cierta orden de acceso a memoria.
35 La invención requiere solamente un cambio menor en las disposiciones propuestas existentes, y sin embargo proporciona un alivio significativo para el problema del mantenimiento de una separación suficiente en el dominio del tiempo entre bits que están próximos entre sí en la trama.
40 Los rasgos nuevos que se consideran como característicos de la invención se exponen en particular en las reivindicaciones adjuntas. No obstante, la propia invención, con respecto tanto a su construcción como a su método de funcionamiento, junto con sus objetivos y ventajas adicionales, se pondrán más claramente de manifiesto a partir de la siguiente descripción de formas de realización específicas, haciendo referencia a los dibujos adjuntos.
45 La figura 1 ilustra una estructura conocida de multiplexado de canales de transporte para el enlace ascendente,
La figura 2 ilustra los resultados de la segunda intercalación y el establecimiento de correspondencias de códigos en la disposición de la figura 1,
50 La figura 3 ilustra los resultados de la segunda intercalación y el establecimiento de correspondencias de códigos según una forma de realización ventajosa de la invención,
La figura 4 es un diagrama de flujo del método según la invención y
55 La figura 5 ilustra un dispositivo de radiocomunicaciones según una forma de realización de la invención.
Las figuras 1 y 2 ya se consideraron en la descripción de la técnica anterior. Las partes equivalente de los dibujos se muestran con los mismos indicadores de referencia.
60 La parte superior de la figura 3 es similar a la de la figura 2: los bits que llegan en forma de un flujo continuo de entrada 201 a un segundo intercalador se registran en una matriz de bits 202 que tiene un cierto número de filas y un cierto número de columnas. En este caso, el número de columnas es nuevamente 32, variando los números de columna de 0 a 31. Las columnas se alimentan a un permutador entre columnas 203 que las reorganiza en un orden diferente. La presente invención no cambia el funcionamiento del permutador entre columnas, de modo que la
65 columna 0 sigue siendo la 0, la columna 17ª se convierte en la 1a, la columna 14ª se convierte en la 30a y la columna
3 5
10
15
20
25
30
35
40
45
50
E08159169
09-09-2014
31ª sigue siendo la 31ª después del permutador entre columnas 203, justo como en la disposición de la técnica anterior de la Fig. 2.
La invención se refiere al orden en el cual se leen los bits desde las columnas permutadas hacia la salida de la segunda fase de intercalación, que es también la entrada de la fase de establecimiento de correspondencias de canales físicos. El flujo continuo de bits 204, con el número de serie de ciertos bits, se muestra como la forma de salida conocida de la segunda fase de intercalación. No obstante, cuando, a partir de la misma, se establecen correspondencias de los bits con los códigos de ensanchamiento paralelos, de los cuales existen dos en la figura 3, el orden de los bits en el flujo continuo de bits componente que va al segundo código de ensanchamiento se invierte.
El principio mostrado en la figura 3 se generaliza fácilmente al caso de N códigos de ensanchamiento paralelos, donde N es un entero positivo mayor que 2, al establecer que el orden de bits en cada flujo continuo de bits componente alterno se invierte antes del establecimiento de correspondencias de ese flujo continuo de bits componente en el código de ensanchamiento correspondiente.
La invención no limita la elección de la etapa física concreta en la cual se realiza la inversión del orden de los bits para cada flujo continuo de bits componente alterno. Las especificaciones de sistema correspondientes a sistemas de comunicaciones como el UTRA no especifican habitualmente ninguna implementación de hardware particular para llevar a cabo las operaciones normalizadas, sino que quedan a criterio de los diseñadores de los transceptores. Una forma ventajosa de llevar a cabo la inversión es integrarla en la etapa en la cual los bits se leen desde la matriz de bits 202 después de la permutación de columnas: la etapa de permutación de columnas no significa nada más que seleccionar correctamente el orden en el cual se leen bits desde las posiciones de memoria en las que están almacenados cuando se dice que los mismos están en la matriz de bits. El transceptor puede reorganizar este orden de lectura de manera que, además del orden permutado de las columnas, tenga en cuenta el hecho de que aquellas columnas que van a los flujos continuos de bits destinados a ser invertidos, se leen en un orden invertido y desde la parte inferior a la superior en la representación de la matriz.
La figura 4 ilustra un método según una forma de realización ventajosa de la invención, en forma de un diagrama de flujo. Las etapas mostradas en la figura 4 pertenecen funcionalmente a la segunda fase de intercalación 110 mostrada en la figura 1. La etapa 401 se corresponde con el registro de los bits de entrada en una matriz de bits, y la etapa 402 se corresponde con la permutación de las columnas. En la etapa 403, el transceptor comprueba el número de códigos de ensanchamiento que tiene a su disposición para transmitir esta trama particular. Si el número de códigos es solamente uno, se da salida a las columnas permutadas en el orden conocido de modo que se puedan establecer correctamente correspondencias de las mismas en el código de ensanchamiento en la etapa 406. No obstante, si se produce un hallazgo positivo en la etapa 403, en la etapa 404 se constituyen (al menos conceptualmente) unos flujos continuos componentes, y en la etapa 405, en cada flujo alterno de los mismos se invierte el orden de los bits.
La figura 5 ilustra la estructura de un terminal móvil o estación base en la que las partes, desde el incorporador de CRC 101 hasta el segmentador de canales físicos 109, pueden ser similares a las de los dispositivos conocidos que se ajustan al documento TS 25.212 mencionado en la descripción de la técnica anterior. El segundo intercalador 510 y el asignador de correspondencias de canales físicos 511, juntos, se disponen para implementar el método ilustrado en la figura 4; la implementación física del método es directa y se sitúa dentro de las capacidades de los expertos en la materia, sobre la base de las instrucciones antes ofrecidas.
Las formas de realización ejemplificativas proporcionadas anteriormente no deberían considerarse como limitativas de la aplicabilidad de la invención; ésta última se refleja meramente en el alcance de las reivindicaciones adjuntas. Por ejemplo, la invención no requiere que una operación de intercalación en la que va a establecerse una correspondencia de cada flujo continuo componente alterno en un código de ensanchamiento, se limite a la intercalación dentro de un único intervalo de tiempo. De manera similar, las operaciones de permutación y de inversión del orden pueden llevarse a cabo sobre grupos de bits (por ejemplo, de manera que tres bits consecutivos constituyan un grupo) en lugar de simplemente bits.
4

Claims (3)

  1. E08159169
    09-09-2014
    REIVINDICACIONES
    1. Método, que comprende:
    5 -intercalar mediante una permutación entre columnas para una matriz de permutación cuyas columnas y filas contienen bits de un flujo continuo de datos digitales antes de su transmisión a través de una interfaz de radiocomunicaciones, para producir una matriz permutada entre columnas,
    -producir por lo menos dos flujos continuos componentes para su introducción en una fase de establecimiento 10 de correspondencias de canales físicos, a partir de bits en las columnas de la matriz permutada entre columnas,
    -invertir el orden con el que se establecen correspondencias de bits de flujos continuos componentes alternos en los códigos de ensanchamiento respectivos, y 15
    -llevar a cabo la fase de establecimiento de correspondencias de canales físicos estableciendo correspondencias de flujos continuos componentes con el orden no invertido de bits y con el orden invertido de bits a los canales físicos respectivos.
    20 2. Dispositivo de radiocomunicaciones, que comprende:
    -unos medios de intercalación mediante una permutación entre columnas para una matriz de permutación cuyas columnas y filas contienen bits de un flujo continuo de datos digitales antes de su transmisión a través de una interfaz de radiocomunicaciones, para producir una matriz permutada entre columnas,
    25 -unos medios para producir por lo menos dos flujos continuos componentes para su introducción en unos medios para establecer correspondencias de bits en canales físicos, a partir de bits en las columnas de la matriz permutada entre columnas,
    30 -unos medios para invertir el orden con el que se establecen correspondencias de bits de flujos continuos componentes alternos en códigos de ensanchamiento respectivos, y
    -unos medios para establecer correspondencias de flujos continuos componentes con el orden no invertido de bits y con el orden invertido de bits a los canales físicos respectivos. 35
  2. 3. Dispositivo de radiocomunicaciones según la reivindicación 2, caracterizado por que es un terminal móvil de un sistema de radiocomunicaciones 3GPP.
  3. 4. Dispositivo de radiocomunicaciones según la reivindicación 2, caracterizado por que es una estación base de 40 un sistema de radiocomunicaciones 3GPP.
    5
ES08159169.5T 1999-11-30 2000-11-29 Método y dispositivo para la puesta en práctica de una intercalación intratrama Expired - Lifetime ES2500492T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI992561A FI114766B (fi) 1999-11-30 1999-11-30 Menetelmä ja järjestelmä kehyksen sisäisen lomituksen toteuttamiseksi
FI992561 1999-11-30

Publications (1)

Publication Number Publication Date
ES2500492T3 true ES2500492T3 (es) 2014-09-30

Family

ID=8555666

Family Applications (2)

Application Number Title Priority Date Filing Date
ES08159169.5T Expired - Lifetime ES2500492T3 (es) 1999-11-30 2000-11-29 Método y dispositivo para la puesta en práctica de una intercalación intratrama
ES00983366T Expired - Lifetime ES2325876T3 (es) 1999-11-30 2000-11-29 Procedimiento y disposicion para implementar el entrelazado entre tramas.

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES00983366T Expired - Lifetime ES2325876T3 (es) 1999-11-30 2000-11-29 Procedimiento y disposicion para implementar el entrelazado entre tramas.

Country Status (16)

Country Link
US (1) US6904077B2 (es)
EP (3) EP1968199B1 (es)
JP (1) JP3331209B2 (es)
KR (1) KR100680120B1 (es)
CN (1) CN1402910B (es)
AT (1) ATE435528T1 (es)
AU (1) AU773939B2 (es)
BR (1) BR0014627A (es)
CA (1) CA2392707C (es)
DE (1) DE60042495D1 (es)
ES (2) ES2500492T3 (es)
FI (1) FI114766B (es)
HK (1) HK1118646A1 (es)
MX (1) MXPA02005332A (es)
PT (1) PT1247344E (es)
WO (1) WO2001041314A1 (es)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285077A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 通信装置および通信方法
JP2004507929A (ja) * 2000-08-25 2004-03-11 サスケン　コミュニケイション　テクノロジーズ　リミテッド ３ｇシステムにおける処理電力を減少させる技術
GB0120535D0 (en) * 2001-08-23 2001-10-17 Roke Manor Research Space-time interleaving transmit diversity
US7292552B2 (en) 2002-03-14 2007-11-06 Qualcomm Incorporated Method and apparatus for reducing interference in a wireless communication system
US7035284B2 (en) * 2002-03-14 2006-04-25 Qualcomm Incorporated Method and apparatus for reducing inter-channel interference in a wireless communication system employing a non-periodic interleaver
GB2387515A (en) 2002-04-08 2003-10-15 Ipwireless Inc Mapping bits to at least two channels using two interleavers, one for systematic bits, and the other for parity bits
US6919829B2 (en) † 2003-06-20 2005-07-19 Nokia Corporation Bit swapping for different interleaving depths
CN1655488B (zh) * 2004-02-11 2010-12-15 诺基亚西门子通信系统技术（北京）有限公司 一种无线通信系统中增长交织时间的方法
JP2005318291A (ja) * 2004-04-28 2005-11-10 Yamaha Corp データ伝送方法、サーバ装置、データ受信装置、および、データ伝送システム。
US7570698B2 (en) * 2004-11-16 2009-08-04 Intel Corporation Multiple output multicarrier transmitter and methods for spatial interleaving a plurality of spatial streams
US7542410B2 (en) * 2004-12-06 2009-06-02 Intel Corporation Interleaver and associated methods
US20070044126A1 (en) * 2005-08-18 2007-02-22 Rockwell Collins, Inc. Wireless video entertainment system
US8769365B2 (en) 2010-10-08 2014-07-01 Blackberry Limited Message rearrangement for improved wireless code performance
CA2814069C (en) * 2010-10-08 2016-07-19 Research In Motion Limited Message rearrangement for improved code performance
US8850276B2 (en) * 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US9043667B2 (en) 2011-11-04 2015-05-26 Blackberry Limited Method and system for up-link HARQ-ACK and CSI transmission
US10178651B2 (en) 2012-05-11 2019-01-08 Blackberry Limited Method and system for uplink HARQ and CSI multiplexing for carrier aggregation
KR102383060B1 (ko) * 2021-02-09 2022-04-08 어메이징썬 주식회사 충격흡수장치가 구비되어 선 채로 체중이 지지되는 전동킥보드

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547887A (en) * 1983-11-30 1985-10-15 The United States Of America As Represented By The Secretary Of The Army Pseudo-random convolutional interleaving
US5056112A (en) * 1989-07-28 1991-10-08 At&T Bell Laboratories Interleaving in coded modulation for mobile radio
CN1138379C (zh) * 1993-12-29 2004-02-11 齐尼思电子公司 格式化数据帧的方法和装置
US5602875A (en) * 1995-01-13 1997-02-11 Motorola, Inc. Method and apparatus for encoding and decoding information in a digtial communication system
US5796755A (en) * 1995-10-10 1998-08-18 Eastman Kodak Company Error minimization in interleaved error correcting codes
US5996104A (en) 1996-09-13 1999-11-30 Herzberg; Hanan System for coding system
US6373831B1 (en) 1997-03-26 2002-04-16 Nortel Networks Ltd. Systems and methods of channel coding and inverse-multiplexing for multi-carrier CDMA systems
US6421333B1 (en) * 1997-06-21 2002-07-16 Nortel Networks Limited Channel coding and interleaving for transmission on a multicarrier system
WO1999025069A1 (fr) 1997-11-10 1999-05-20 Ntt Mobile Communications Network, Inc. Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement
US6304581B1 (en) * 1999-02-16 2001-10-16 Motorola, Inc. Interleaving method and apparatus for orthogonal transmit diversity and multi-carriers CDMA communication systems
FR2792128B1 (fr) 1999-04-07 2001-09-07 Mitsubishi Electric France Procede et dispositif pour entrelacement de canal et multiplexage
CA2742096C (en) 1999-04-13 2015-01-06 Ericsson Ab Rate matching and channel interleaving for a communications system
US6311306B1 (en) * 1999-04-26 2001-10-30 Motorola, Inc. System for error control by subdividing coded information units into subsets reordering and interlacing the subsets, to produce a set of interleaved coded information units
US6259744B1 (en) * 1999-06-01 2001-07-10 Motorola, Inc. Method and apparatus for mapping bits to an information burst

Also Published As

Publication number Publication date
FI19992561A (fi) 2001-05-31
MXPA02005332A (es) 2002-12-06
US20010053173A1 (en) 2001-12-20
AU2013201A (en) 2001-06-12
FI114766B (fi) 2004-12-15
KR100680120B1 (ko) 2007-02-07
CA2392707C (en) 2008-09-09
ATE435528T1 (de) 2009-07-15
US6904077B2 (en) 2005-06-07
PT1247344E (pt) 2009-07-20
EP1968199B1 (en) 2014-07-30
CN1402910B (zh) 2010-05-05
AU773939B2 (en) 2004-06-10
EP2824842A2 (en) 2015-01-14
WO2001041314A8 (en) 2001-09-07
CA2392707A1 (en) 2001-06-07
ES2325876T3 (es) 2009-09-23
EP2824842A3 (en) 2015-04-08
KR20020048998A (ko) 2002-06-24
WO2001041314A1 (en) 2001-06-07
JP2001197035A (ja) 2001-07-19
EP1968199A3 (en) 2009-06-10
JP3331209B2 (ja) 2002-10-07
EP1247344B1 (en) 2009-07-01
HK1118646A1 (en) 2009-02-13
EP1968199A2 (en) 2008-09-10
EP1247344A2 (en) 2002-10-09
CN1402910A (zh) 2003-03-12
DE60042495D1 (de) 2009-08-13
BR0014627A (pt) 2002-06-11

Similar Documents

Publication Publication Date Title
ES2500492T3 (es) Método y dispositivo para la puesta en práctica de una intercalación intratrama
ES2615540T3 (es) Codificación convolucional computacionalmente eficiente con adaptación de tasa
US6956842B1 (en) Multiplexing method and multiplexing device, and data signal transmission method and data signal transmission device
US7050410B1 (en) Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system
US7200792B2 (en) Interleaving apparatus and method for symbol mapping in an HSDPA mobile communication system
ES2346516T3 (es) Procedimiento de capa fisica para un sistema de comunicacion inalambrico que utiliza un acceso multiple por division de codigo.
US7814388B2 (en) System and method for interleaving data in a wireless transmitter
KR100341560B1 (ko) 확산 스펙트럼 통신 시스템에서 콘볼루션 코드화된 신호를 인터리빙하는 방법
US7385949B1 (en) System and method for de-interleaving data in a wireless receiver
ES2362492T3 (es) Sistemas y procedimientos de comunicación de datos de control usando formatos múltiples de ranura.