PT1247344E - Método e disposição para implementar intercalação intraquadro - Google Patents

Description

1

DESCRIÇÃO "MÉTODO E DISPOSIÇÃO PARA IMPLEMENTAR INTERCALAÇÃO INTRA- QUADRO" A invenção refere-se, em termos gerais, à tecnologia de intercalar símbolos de transmissão num emissor-receptor de rádio no domínio temporal. A invenção refere-se especialmente à tecnologia da implementação de intercalação intra-quadro em emissores-receptores de vários códigos do sistema proposto UTRA (Rede de Acesso de Rádio Terrestre). A camada 1 de multiplexação e características de codificação de canais do modo FDD (Frequency Division Duplex) de UTRA são, na data de prioridade desta aplicação de patente, definidas no documento "TS 25.212 V3.0.0 (1999— 10), 3rd Generation Partnership Project (3GPP); Technical Specification Group (TSG) Radio Access Network (RAN); Working Group 1 (WGl); Multiplexing and channel coding (FDD)" disponível através do 3GPP. A fig. 1 ilustra a estrutura de multiplexação do canal de transporte para ligação ascendente, como definido no referido documento. Os blocos funcionais, cuja ligação serial é apresentada na parte inferior da fig. 1, são o anexo CRC 101, a concatenação de bloco de transporte e a segmentação de blocos de código 102, a codificação de canais 103, a equalização do quadro de rádio 104, a primeira intercalação 105, a segmentação do quadro de rádio 106 e a adaptação da velocidade 107. Várias entidades do tipo acima descrito podem ser ligadas às entradas de uma fase de multiplexação de canal de transporte 108, cuja saída é depois ligada à ligação serial da segmentação do canal físico 109, à 2 segunda intercalação 110 e ao mapeamento do canal físico 111.

Na direcção da ligação descendente podem ocorrer algumas modificações à disposição de blocos funcionais ilustrados na fig. 1, mas pelo menos a extremidade inferior da disposição, que consiste da segmentação do canal físico, da segunda intercalação e de entidades de mapeamento do canal físico permanecem na mesma. Para os fins da presente invenção basta analisar a operação da segunda intercalação e dos blocos de mapeamento do canal físico. O objectivo da segunda intercalação 110 é permutar os bits no domínio temporal, de modo que os bits que originalmente estavam perto uns dos outros no fluxo de bits por transmitir estão separados uns dos outros no domínio temporal pelo período de tempo que dura o seu percurso pela interface de rádio. Deste modo, um curto período de condições de interferência extremamente más na interface do rádio não devem causar explosões de vários bits consecutivos errados no fluxo de bits recebido e descodificado. A segunda intercalação 110 é realizada num modo inter-quadro, o que quer dizer que a entidade de dados sujeita à intercalação é um quadro de rádio. A fig. 2 ilustra a operação da segunda fase de intercalação. Os bits que chegam como um fluxo de entrada 201 ao dispositivo de intercalação são escritos num mapa de bits 202, que possui um certo número de filas e um certo número de colunas. Os números apresentados no fluxo de entrada e o mapa de bits são simplesmente os números seriais dos bits no quadro de rádio. Aqui, o número de colunas é 32, com números de colunas que variam entre 0 e 31. As colunas são introduzidas num permutador de 3 intercolunas 203, que as redispõe numa ordem diferente. A título de exemplo: a coluna 0 permanece 0, a 17a coluna torna-se a Ia, a 14a coluna passa a 30° e a 31a coluna permanece a 31a depois do permutador de intercolunas 203. Os bits são lidos a partir das colunas permutadas para a saída da segunda fase de intercalação, coluna a coluna. O fluxo de bits 204 com o número serial de certos bits é apresentado como a saída da segunda fase de intercalação. O modo TDD ou Time Division Duplex, com a sua possibilidade de simultaneamente utilizar vários códigos de expansão, traz algumas complicações à disposição apresentada. Se for utilizado um único código de expansão para transmitir o fluxo de bits 204, este é transmitido pela utilização desse código de expansão. No entanto, numa situação de múltiplos códigos o dispositivo transmissor tem, pelo menos, dois códigos de expansão à sua disposição, e transmite utilizando estes códigos de expansão paralelos simultaneamente durante um único intervalo de tempo. A disposição de mapeamento de canal físico presentemente definida é tal que os códigos de expansão paralelos são preenchidos, um de cada vez, com bits tirados do fluxo de bits 204. Isto pode provocar a situação apresentada no fundo da fig. 2, em que durante um certo intervalo de tempo, por ex. os bits 0 e 14, bits 32 e 46 e assim sucessivamente de um certo quadro, são simultaneamente transmitidos. Actualmente, o número de códigos de expansão paralelos pode variar entre 2 e 9. A disposição de acordo com a fig. 2 apresenta a desvantagem de, na situação de múltiplos códigos, eliminar muitas das vantagens normalmente obtidas com a segunda intercalação, porque certos bits perto uns dos outros no 4 quadro são praticamente inseparáveis no dominio temporal da interface de rádio. A natureza da interferência que ocorre em sistemas UTRA é tal que pode acontecer por ex. que uma parte de um intervalo de tempo (quer seja logo do principio ou do fim do intervalo de tempo) seja apagada devido a interferência, especialmente a interferência inter-operadora. 0 resultado desta eliminação (tendo em conta a disposição da fig. 2) é uma explosão de erros muito perto uns dos outros num quadro recebido. A presente invenção pretende fornecer um método e uma disposição para garantir que a separação no tempo entre bits adjacentes num quadro não seja tolerada numa disposição de transmissão de múltiplos códigos. Outro objectivo da invenção é evitar fortes mudanças nas existentes disposições propostas.

Os objectivos da invenção são alcançados ao alterar a ordem pela qual os bits são mapeados nos códigos de expansão depois da segunda fase de intercalação. 0 método de acordo com a invenção pretende intercalar um fluxo de dados, que consiste de símbolos de informação digital antes da transmissão por uma interface de rádio. Compreende as fases de - realizar uma permutação ao fluxo de dados digitais, produzindo assim um fluxo permutado de dados digitais, - produzir, a partir do fluxo permutado de dados digitais, pelo menos dois fluxos de componentes mapear cada fluxo de componente num código de expansão. 5 É caracterizado pelo facto de englobar a fase de inverter a ordem dos símbolos de informação em, pelo menos, um fluxo de componentes antes de o mapear num código de expansão. A invenção aplica-se também a uma disposição transmissora, que inclui - meios para realizar uma permutação ao fluxo de dados digitais, produzindo assim um fluxo permutado de dados digitais, - meios para produzir, a partir do fluxo permutado de dados digitais, pelo menos dois fluxos de componentes - meios para mapear cada fluxo de componente num código de expansão.

Uma característica do dispositivo de rádio é o facto de englobar meios para inverter a ordem dos símbolos de informação em, pelo menos, um fluxo de componentes antes o de mapear num código de expansão. A presente invenção baseia-se numa descoberta de que o mapeamento de bits nos códigos de expansão paralelos desempenha um papel fulcral na preservação da separação de bits no domínio temporal. Um modo eficaz para eliminar as desvantagens das disposições existentes é alterar a ordem, pela qual os bits são mapeados, pelo menos, para uma parte dos códigos de expansão.

De modo a não provocar fortes alterações na existente disposição proposta, chegou-se à conclusão que se a cada segundo fluxo de bits de componentes, que fazem parte da saída do segundo dispositivo de intercalação, se inverter a ordem dos bits, consegue-se manter uma suficiente separação 6 no domínio temporal entre bits. Uma alteração destas não apresenta essencialmente qualquer complexidade acrescida porque a ordem, pela qual um certo fluxo de bits finitos é lida (desde o primeiro bit até ao último ou desde o último até ao primeiro), é meramente uma questão de escolher adequadamente um certo comando de acesso à memória. A invenção requer apenas uma ligeira alteração nas existentes disposições propostas que, no entanto, significa um grande alívio do problema em manter uma suficiente separação no domínio temporal entre bits perto uns dos outros no quadro.

Note-se que os documentos W098/5947 e W098/43373 apresentam um método de transmissão de portadora múltipla CDMA com as fases de intercalar um fluxo de dados, dividir o fluxo intercalado em fluxos de componentes e mapear cada fluxo de componente num código de expansão antes de realizar as operações de expansão e de modulação.

Além disso, o documento WO00/49780, que constitui a técnica anterior sob o Artigo 54(3) EPC, apresenta um método de transmissão de portadora múltipla TDMY com as fases de permutar fluxos de dados, dividir o fluxo permutado em fluxos de componentes, reverter uma parte dos fluxos de componentes e expandir e modular os fluxos de componentes. Este documento não apresenta qualquer mapeamento entre fluxos de componentes e códigos de expansão.

As novas características consideradas como características da invenção são expostas em pormenor nas reivindicações anexas. Para melhor compreender a invenção, tanto no que diz respeito à sua construção como ao seu método de operação, juntamente com objectivos adicionais e 7 vantagens, passamos a descrever versões específicas auxiliadas pelos desenhos anexos. A fig. 1 ilustra uma conhecida estrutura de multiplexação do canal de transporte para ligação ascendente, a fig. 2 ilustra os resultados da segunda intercalação e mapeamento do código na disposição da fig. 1, a fig. 3 ilustra os resultados da segunda intercalação e mapeamento do código de acordo com uma versão privilegiada da invenção, a fig. 4 é um fluxograma do método de acordo a invenção e a fig. 5 ilustra um dispositivo de rádio de acordo com uma versão da invenção.

As figuras 1 e 2 já foram explicadas na descrição da técnica anterior. As mesmas peças nos desenhos apresentam as mesmas referências. A parte superior da fig. 3 é idêntica à da fig. 2: os bits que chegam como um fluxo de entrada 201 a um segundo dispositivo de intercalação são escritos num mapa de bits 202, que possui um certo número de filas e um certo número de colunas. Aqui, o número de colunas é mais uma vez 32, com números de colunas que variam entre 0 e 31. As colunas são introduzidas num permutador de intercolunas 203, que as redispõe numa ordem diferente. A presente invenção não muda 8 a operação do permutador de intercolunas, de modo que a coluna 0 permanece a coluna 0, a 17a coluna passa a ser a Ia, a 14a coluna torna-se na 30a e a 31a coluna permanece a 31a depois do permutador de intercolunas 203, tal como na disposição da técnica anterior da fig. 2. A invenção pertence à ordem, na qual os bits são lidos a partir das colunas permutadas para a saida da segunda fase de intercalação, que é também a entrada da fase de mapeamento do canal fisico. O fluxo de bits 204 com o número serial de certos bits é apresentado como a conhecida forma de saida da segunda fase de intercalação. No entanto, quando os bits são mapeados dai para os códigos de expansão paralelos, dos quais há dois na fig. 3, a ordem de bits no fluxo de bits do componente que vai para o segundo código de expansão está invertida. O principio apresentado na fig. 3 é facilmente generalizado ao caso de códigos de expansão paralelos N, em que N é um número inteiro positivo superior a 2, ao declarar que a ordem de bits em cada segundo fluxo de bits de componente está invertida antes de mapear aquele fluxo de bits de componente no correspondente código de expansão. A invenção não limita a opção da actual fase física, na qual o processo de inversão da ordem de bits é realizado para cada segundo fluxo de bits de componente. As especificações do sistema de sistemas de comunicações como UTRA não costumam especificar qualquer implementação de hardware para executar as operações padronizadas, mas fica à discrição dos projectistas do emissor-receptor. Um modo eficaz para fazer a inversão é integrá-la na fase, na qual os bits são lidos do mapa de bits 202 depois da permutação da coluna: a fase de permutar colunas não significa mais do 9 que seleccionar correctamente a ordem, pela qual os bits são lidos a partir das localizações na memória onde se encontram quando se diz que estão no mapa de bits. 0 emissor-receptor pode reorganizar esta ordem de leitura, que para além da ordem permutada de colunas considera também o facto dessas colunas, que vão para os fluxos de bits para serem invertidas, serem lidas por ordem invertida e de baixo para cima na representação do mapa. A fig. 4 ilustra um método de acordo com uma versão privilegiada da invenção na forma de um fluxograma. As fases apresentadas na fig. 4 pertencem funcionalmente à segunda fase de intercalação 110 ilustrada na fig. 1. A fase 401 corresponde a escrever os bits de entrada num mapa de bits, e a fase 402 corresponde a permutar as colunas. Na fase 403 o emissor-receptor verifica o número de códigos de expansão que tem à sua disposição para transmitir este quadro em particular. Se o número de códigos for apenas um, as colunas permutadas são extraídas pela ordem conhecida, de modo a poderem ser correctamente mapeadas no código de expansão na fase 406. Se, porém, houver uma descoberta positiva na fase 403, os fluxos de componentes são (pelo menos de forma conceptual) compostos na fase 404 e em cada segundo fluxo destes a ordem de bits é invertida na fase 405. A fig. 5 ilustra a estrutura de um terminal móvel ou estação base, em que as partes do anexador CRC 101 ao segmentador de canal físico 109 podem ser idênticas aos dos conhecidos dispositivos em conformidade com o documento TS 25.212 mencionado na descrição da técnica anterior. O segundo dispositivo de intercalação 510 e o mapeador de canal físico 511 são, juntos, dispostos para implementar o 10 método ilustrado na fig. 4; a implementação fisica do método é objectiva e está dentro das capacidades de um profissional do ramo com base nas instruções acima descritas.

As versões exemplificativas acima mencionadas não devem ser entendidas como limitativas da aplicabilidade da invenção; esta última está meramente reflectida no âmbito das reivindicações anexas. Por exemplo, a invenção não exige uma operação de intercalação, em que cada segundo fluxo de componentes por mapear num código de expansão tenha de ser limitado à intercalação dentro de um único intervalo de tempo. De igual modo, as operações de permutação e de inversão da ordem podem ser executadas em grupos de bits (por ex. de modo que três bits consecutivos constituem um grupo) em vez de apenas bits. 11

DOCUMENTOS APRESENTADOS NA DESCRIÇÃO

Esta lista dos documentos apresentados pelo requerente foi exclusivamente recolhida para informação do leitor e não faz parte do documento europeu da patente. Apesar de ter sido elaborado com o máximo cuidado, o IEP não assume, porém, qualquer responsabilidade por eventuais erros ou omissões.

Documentos de patente apresentados na descrição

• WO 985947 A · WO 0049780 A

• WO 9843373 A

Lisboa, 13/07/2009

Claims (6)

1 REIVINDICAÇÕES 1. Um método para intercalar um fluxo de dados (201), que consiste em símbolos de informação digital antes da transmissão pela interface de rádio, que compreende as fases de - realizar uma permutação (202, 203, 401, 402) ao fluxo de dados digitais, produzindo assim um fluxo permutado de dados digitais (204), - produzir, a partir do fluxo permutado de dados digitais, pelo menos dois fluxos de componentes (404) - mapear cada fluxo de componentes num código de expansão (406) caracterizado pelo facto de englobar a fase de inverter (405) a ordem dos símbolos de informação em, pelo menos, um fluxo de componentes antes de o mapear num código de expansão.

2. Um método de acordo com a reivindicação 1, caracterizado pelo facto de compreender a fase de inverter (405) a ordem dos símbolos de informação em cada segundo fluxo de componente antes de mapear estes fluxos de componentes nos seus correspondentes códigos de expansão.

3. Um método de acordo com a reivindicação 1, caracterizado pelo facto da fase de executar uma permutação do fluxo dos dados digitais compreender as fases de 2 - escrever os símbolos de informação de uma certa passagem do fluxo de dados numa matriz de permutação (202) e ler os símbolos de informação das colunas da referida matriz de permutação numa ordem de colunas, que é diferente (203) da ordem de colunas contíguas na referida matriz de permutação; de modo que as fases de produzir pelo menos dois fluxos e inverter a ordem dos símbolos de informação em, pelo menos, um fluxo de componentes são executadas numa sequência discreta de símbolos de informação (204) obtidos como resultado da referida leitura dos símbolos de informação das colunas da referida matriz de permutação.

4. Um dispositivo de rádio com meios para intercalar (510) um fluxo de dados (201) , que consiste em símbolos de informação digital antes da transmissão por uma interface de rádio, compreendendo - meios para realizar uma permutação (202, 203, 401, 402) ao fluxo de dados digitais, produzindo assim um fluxo permutado de dados digitais (204), - meios para produzir, a partir do fluxo permutado de dados digitais, pelo menos dois fluxos de componentes - meios para mapear cada fluxo de componente num código de expansão caracterizado pelo facto de englobar meios para inverter (405) a ordem dos símbolos de informação em, pelo 3 menos, um fluxo de componentes antes de o mapear num código de expansão.

5. Um dispositivo de rádio de acordo com a reivindicação 4, caracterizado pelo facto de ser um terminal móvel de um sistema de comunicação de rádio 3GPP.

6. Um dispositivo de rádio de acordo com a reivindicação 4, caracterizado pelo facto de ser uma estação base de um sistema de comunicação de rádio 3GPP. Lisboa, 13/07/2009 1/5

TÉCMGA ANTERSOR 2/5 sor

;O0ÍGO2: "Ò'· 32J64 '.Ί” m 81 Cl . ΐφΒ (78 «d* 63 Sg ^ ............ sMTtR^Ur DE TEMPO Fig, 2 TÉCNICA ANTERIOR 3/5 2Ô1

i tRVALÔ DEjmpo: H 4/5 403^ MAfSBQ QUE UM CODiGQ βΕ ESPAUiMíEMTO? Í4A0 ilSCN£VEBI7i>...... W OE 81TS ..........^ PERMUTAR COLUNAS JsfK | COMPÕE *-U%>jS j DÊ ClWONEW íES 405-, N f [ INVERTE ORE EM DE CACA j 2o FLUXO DE COMPONENTE anis. Ni f \ 4G6^ mp&PMA cõDtsoíSj: 1Q..4, 5/5 DÁ: FONTE DE DADOS _i_ 1.01 ν.··~

1:03 104 105 ":Nw" \^*Ί· 107 V ANEXADOR GRC I CGNCATENADQR TRBK / SEGMENTAÇÃO CÓDIGO 3K Jl. GGDJFiCÂDOR DE CANAL JÉ_ EQUAEÇADSR QUADRO DE RÃSID Í£_ P DISPOSITIVO DE INTERCALAÇÃO SEGMENTADQR QUADRO' DE RADIO X ADAPTADOR DA VELOCIDADE=i= V 1 j 1 i <· 3 'i i i s: í: í l j I 5 3 I 1 •Ê i i 1 « l i 1 ....... L

JL yUETlPtEXADOR 'TRCH segmentados CANAL FÍSICO JL 2° DISPOSITIVO DE INTERCALAÇÃO·· MAPEADQR tanal FÍSICO t PARA EMISSOR