ES2457232T3 - Conductor de célula fotovoltaica de dos partes serigrafiadas de alta y baja temperatura - Google Patents

Conductor de célula fotovoltaica de dos partes serigrafiadas de alta y baja temperatura Download PDF

Info

Publication number
ES2457232T3
ES2457232T3 ES10773103.6T ES10773103T ES2457232T3 ES 2457232 T3 ES2457232 T3 ES 2457232T3 ES 10773103 T ES10773103 T ES 10773103T ES 2457232 T3 ES2457232 T3 ES 2457232T3
Authority
ES
Spain
Prior art keywords
paste
semiconductor material
temperature
screen
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10773103.6T
Other languages
English (en)
Inventor
Armand Bettinelli
Yannick Veschetti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of ES2457232T3 publication Critical patent/ES2457232T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Procedimiento de realización de al menos un conductor eléctrico sobre un material (1) semiconductor, caracterizado porque comprende las siguientes etapas: (E1) - depositar mediante serigrafía una primera pasta de alta temperatura y calentar la primera pasta de alta temperatura serigrafiada a una temperatura superior a 500ºC; (E2) - depositar mediante serigrafía una segunda pasta de baja temperatura al menos parcialmente superpuesta a la primera pasta de alta temperatura depositada durante la etapa anterior y calentar la segunda pasta de baja temperatura serigrafiada a una temperatura inferior a 500ºC.

Description

Conductor de célula fotovoltaica de dos partes serigrafiadas de alta y baja temperatura
5 La invención se refiere a un procedimiento de realización de una pista conductora sobre un material semiconductor así como al elemento semiconductor resultante. Se refiere concretamente a una célula fotovoltaica como tal, obtenida mediante este procedimiento.
Una célula fotovoltaica se fabrica a partir de una placa de material semiconductor, generalmente de silicio, conocida con la denominación inglesa “wafer” (oblea). Esta fabricación requiere en particular la formación de conductores eléctricos sobre la superficie de esta placa. Para ello, un método del estado de la técnica consiste en depositar una tinta conductora mediante serigrafía sobre la placa. Este método presenta la ventaja de su sencillez y de su bajo coste. El documento US 2009/0243111 describe pastas para realizar conductores.
15 Una primera técnica de metalización mediante serigrafía consiste en el uso de una tinta conductora que se presenta en forma de una pasta denominada “de alta temperatura” en referencia al procedimiento puesto en práctica que comprende una etapa final que consiste en llevar la pasta a alta temperatura después de su aplicación, por encima de 500ºC, generalmente entre 700 y 800ºC. Una pasta de alta temperatura de este tipo comprende en general plata y eventualmente aluminio, para tener su propiedad conductora, partículas de vidrio, cuya función es perforar una capa aislante para poner un contacto eléctrico sobre el semiconductor, y componentes orgánicos, como resina disuelta en uno o más disolventes aditivos, cuya función es dotar a la pasta de una propiedad reológica satisfactoria. La etapa de calentamiento a alta temperatura de una pasta de este tipo permite densificar la plata, perforar una capa aislante para obtener finalmente un contacto eléctrico y una buena adherencia. Los componentes orgánicos se queman o se evaporan durante este calentamiento. Las pastas “de alta temperatura” se utilizan hoy en día sobre
25 células fotovoltaicas de silicio cristalino (excluyendo las células de heterounión).
Una segunda técnica de metalización mediante serigrafía consiste en el uso de una tinta conductora en forma de una pasta denominada “de baja temperatura” en referencia al procedimiento puesto en práctica que comprende una etapa final que consiste en llevar la pasta a baja temperatura después de su aplicación, por debajo de 500ºC, generalmente por debajo de 300ºC. Una pasta de este tipo se utiliza para células que comprenden silicio amorfo, como las células denominadas de “capas finas” y las células cristalinas de heterounión, que no soportan las altas temperaturas. Una pasta de baja temperatura comprende partículas de plata, para tener su propiedad conductora, y componentes orgánicos para tener una buena reología. Una pasta de este tipo presenta una gran resistividad y por tanto una propiedad conductora mediocre.
35 El uso de las tintas conductoras existentes se restringe a aplicaciones limitadas debido a sus débiles propiedades conductoras.
Así, esta técnica no se explota por ejemplo hoy en día para las células de unión y contactos en la cara trasera sobre sustrato de silicio cristalino. Estas células presentan la ventaja de un rendimiento importante debido a la reducción de los sombreados al suprimir las metalizaciones generalmente presentes en la cara delantera de las células. El documento US2004/0200520 presenta una solución de este tipo. No obstante, la solución descrita en ese documento presenta el inconveniente de una gran complejidad porque los conductores se realizan mediante pulverización de tres metales y mediante una recarga de tipo electrolítico a base de cobre. Así, el ritmo de
45 producción de esta solución es limitada y su coste es elevado.
Así, un objetivo general de la invención es proponer una solución de realización de un conductor eléctrico mediante serigrafía que permite una mayor implementación.
De manera más precisa, la invención trata de alcanzar la totalidad o parte de los siguientes objetivos:
-
Un primer objetivo de la invención es proponer una solución de realización de un conductor eléctrico mediante serigrafía sobre una célula fotovoltaica que permita obtener una buena conducción eléctrica y un buen rendimiento de la célula fotovoltaica debido a una superficie de puesta de contacto reducida.
-
Un segundo objetivo de la invención es proponer una solución de realización de un conductor eléctrico mediante serigrafía sobre una célula fotovoltaica mediante un procedimiento de gran productividad, de alto rendimiento y económico.
Para ello, la invención se basa en un procedimiento de realización de al menos un conductor eléctrico sobre un material semiconductor, caracterizado porque comprende las siguientes etapas:
(E1) - depositar mediante serigrafía una primera pasta de alta temperatura;
65 (E2) - depositar mediante serigrafía una segunda pasta de baja temperatura al menos parcialmente superpuesta a la primera pasta de alta temperatura depositada durante la etapa anterior.
La primera etapa comprende calentar la primera pasta de alta temperatura serigrafiada a una temperatura superior a 500ºC y la segunda etapa (E2) comprende calentar la segunda pasta de baja temperatura serigrafiada a una temperatura inferior a 500ºC.
5 Según una variante ventajosa, la primera etapa puede comprender calentar la primera pasta de alta temperatura serigrafiada a una temperatura superior a 700ºC y la segunda etapa puede comprender calentar la segunda pasta de baja temperatura serigrafiada a una temperatura inferior a 300ºC.
La primera etapa puede comprender depositar una pasta de alta temperatura sobre una capa aislante situada en la superficie del material semiconductor de manera superpuesta a una zona dopada colocada bajo la capa aislante de modo que el calentamiento de la primera pasta de alta temperatura serigrafiada permite perforar esta capa aislante para obtener el contacto eléctrico con la zona dopada colocada bajo la capa aislante.
15 La segunda etapa puede comprender depositar la pasta de baja temperatura sobre la capa aislante situada en la superficie del material semiconductor, de modo que el calentamiento de la segunda pasta de baja temperatura serigrafiada no perfora la capa aislante.
La invención también se refiere a un material semiconductor que comprende al menos un conductor eléctrico caracterizado porque el conductor eléctrico comprende una primera parte que comprende una pasta serigrafiada de alta temperatura y una segunda parte que comprende una pasta serigrafiada de baja temperatura que recubre al menos parcialmente la primera parte.
La pasta serigrafiada de alta temperatura puede comprender una parte metálica que comprende plata y aluminio o
25 plata sola, y la pasta serigrafiada de baja temperatura puede comprender uno o más metales, como plata, aluminio y/o cobre.
La pasta serigrafiada de alta temperatura puede comprender partículas de vidrio.
La primera parte del conductor que comprende la pasta serigrafiada de alta temperatura puede estar en contacto eléctrico con un compartimento dopado presente en el interior del material semiconductor recubierto de una capa aislante excepto bajo la primera parte.
La segunda parte del conductor que comprende la pasta serigrafiada de baja temperatura puede presentar una 35 mayor anchura que la primera parte.
El conductor puede presentar una sección en forma de seta, cuya primera parte representa el pie y la segunda parte la cabeza. La anchura de la cabeza del conductor puede ser al menos dos veces mayor que la anchura del pie.
La primera parte del conductor que comprende una pasta serigrafiada de alta temperatura puede formar una o más banda(s) continua(s) o discontinua(s) por toda la anchura del material semiconductor.
El material semiconductor que comprende al menos un conductor eléctrico puede ser una célula fotovoltaica.
45 En este caso, puede comprender una cara trasera a nivel de la que están dispuestos dos compartimentos de dopado eléctrico opuesto, estando recubierta la cara trasera de una capa aislante, y puede comprender dos conductores que comprenden, cada uno, una primera parte con pasta serigrafiada de alta temperatura en contacto con un compartimento en el grosor de la capa aislante y que comprenden una segunda parte con pasta serigrafiada de baja temperatura en contacto con la primera parte del conductor y que descansa sobre la superficie de la capa aislante y que forma un cátodo y un ánodo.
El al menos un compartimento puede presentar una anchura igual a al menos dos veces la anchura de la primera parte del conductor.
55 Estos objetivos, características y ventajas de la presente invención se expondrán en detalle en la siguiente descripción de un modo de ejecución particular realizado a modo no limitativo en relación con las figuras adjuntas en las que:
-
La figura 1 ilustra esquemáticamente una vista en sección lateral de una célula fotovoltaica con contactos traseros en una fase de fabricación antes de la formación de los conductores según un modo de ejecución de la invención.
-
La figura 2 representa esquemáticamente una vista en sección lateral de la célula fotovoltaica con contactos traseros después de una primera etapa de formación de los conductores según el modo de ejecución de la invención.
-
La figura 3 representa esquemáticamente una vista de la cara trasera de la célula fotovoltaica con contactos
traseros después de la primera etapa de formación de los conductores según el modo de ejecución de la invención.
-
La figura 4 representa esquemáticamente una vista de la cara trasera de una célula fotovoltaica con contactos
traseros después de una primera etapa de formación de los conductores según una primera variante del modo de 5 ejecución de la invención.
-
La figura 5 representa esquemáticamente una vista de la cara trasera de una célula fotovoltaica con contactos traseros después de una primera etapa de formación de los conductores según una segunda variante del modo de ejecución de la invención.
-
La figura 6 representa esquemáticamente una vista en sección lateral de la célula fotovoltaica con contactos traseros después de una segunda etapa de formación de los conductores según el modo de ejecución de la invención.
15 - La figura 7 representa esquemáticamente una vista de la cara trasera de la célula fotovoltaica con contactos traseros después de la segunda etapa de formación de los conductores según el modo de ejecución de la invención.
-
La figura 8 representa esquemáticamente una vista en sección lateral de la célula fotovoltaica con contactos traseros según una variante del modo de ejecución de la invención.
La invención se basa en el uso combinado de las dos pastas de alta y baja temperatura sobre un mismo componente semiconductor para obtener simplemente uno o más conductor(es) mediante serigrafía sin perjudicar la estructura global del componente semiconductor a la vez que se obtiene un conductor de propiedad conductora satisfactoria.
25 La invención va a ilustrarse a modo de ejemplo en el marco de una célula fotovoltaica con contactos traseros. No obstante, sigue estando adaptada para una implementación sobre cualquier tipo de célula fotovoltaica, y más generalmente para la fabricación de cualquier componente electrónico que requiera la formación de conductores sobre una estructura semiconductora.
La figura 1 representa una célula fotovoltaica en una fase de fabricación. Comprende una cara 2 delantera texturizada y una cara 3 trasera pulida. La cara 2 delantera presenta un tratamiento específico para limitar las pérdidas de energía por recombinación. La plaquita 1 de silicio que forma el sustrato semiconductor de la célula fotovoltaica puede ser de tipo P o N, preferiblemente monocristalino. Están distribuidos compartimentos 4, 5 de
35 dopado de forma simétrica a nivel de la cara 3 trasera de la célula 1 fotovoltaica. El compartimento 4 tiene el mismo tipo de dopado que el sustrato 1 de la célula fotovoltaica mientras que el compartimento 5 presenta un dopado opuesto al del sustrato. Finalmente, se añade una o más capa(s) aislante(s) de dieléctricos que forman una capa 6 aislante que sirve de pasivación sobre la cara 3 trasera.
La finalización de la célula fotovoltaica representada en la figura 1 requiere la realización de conductores metálicos, concretamente para conectar eléctricamente los compartimentos 4 y 5 en el exterior.
Las figuras 2 y 3 representan una primera etapa E1 del procedimiento de realización de los conductores metálicos según el modo de ejecución de la invención. Esta etapa consiste en depositar mediante serigrafía una pasta de alta
45 temperatura para formar primeros contactos 7, 8 que permiten alcanzar respectivamente los compartimentos 4, 5 a través de la capa 6 de dieléctricos. En efecto, después del tratamiento a alta temperatura de la pasta utilizada, por ejemplo mediante un horno de infrarrojos, penetra a través de la capa 6 aislante hasta alcanzar los compartimentos 4, 5.
Ventajosamente, la pasta de alta temperatura utilizada para poner en contacto los compartimentos dopados con boro (p+) estará compuesta por plata y aluminio (1-2%), y la pasta utilizada para poner en contacto los compartimentos dopados con fósforo (n+) estará compuesta por plata.
Los conductores 7, 8 serigrafiados resultantes consisten en bandas que ocupan toda la anchura de la célula
55 fotovoltaica, tal como se representa en la figura 3, colocadas enfrentadas a la parte central de respectivamente los compartimentos 4, 5. Estas bandas también pueden no ocupar toda la anchura. Ventajosamente, las bandas 7, 8 de contactos presentan una anchura reducida con respecto a la anchura de los compartimentos 4, 5. Por ejemplo, para compartimentos de anchura comprendida entre 0,5 y 1,5 mm, las bandas 7, 8 de contactos pueden presentar una anchura comprendida entre 100 y 200 μm, y más generalmente inferior a 300 μm. Más generalmente, es ventajoso que la anchura de al menos un compartimento sea igual a al menos dos veces la anchura de una banda de contacto. En las figuras, las dimensiones de estas bandas de contacto se exageran voluntariamente por motivos de claridad de la representación.
Las figuras 4 y 5 representan variantes de realización de estos primeros contactos. Así, la figura 4 representa
65 contactos en dos por dos bandas 7’, 8’ de contactos discontinuos. La figura 5 representa una segunda variante en la que cada contacto consiste en dos bandas 7”, 8” continuas de menores dimensiones. Estas dos soluciones permiten la reducción de la superficie de contacto.
En todos los casos, es óptimo para la puesta de contacto colocar los diferentes contactos en la zona central de los compartimentos 4, 5 de dopado, para limitar las pérdidas resistivas.
5 Las figuras 6 y 7 representan la segunda y última etapa E2 del procedimiento de realización de los conductores según el modo de ejecución de la invención. Consiste en depositar mediante serigrafía una pasta de baja temperatura para formar el ánodo 17 y el cátodo 18 de la célula fotovoltaica. Estos contactos 17, 18 se superponen naturalmente a los primeros contactos 7, 8 para obtener una conexión eléctrica desde respectivamente los compartimentos 4, 5 hasta los contactos 17, 18.
La pasta de baja temperatura se lleva a una baja temperatura del orden de 200ºC. Como esta pasta de baja temperatura no penetra en la capa 6 dieléctrica, es posible formar contactos 17, 18 de anchura importante con esta pasta, lo que es ventajoso para aumentar la conductividad de los conductores así formados. Esta pasta de baja
15 temperatura puede comprender uno o más metales, como plata, aluminio y/o cobre. También puede presentarse en otra forma.
La pasta de baja temperatura utilizada en esta segunda etapa presenta por tanto el interés de no perforar la capa 6 dieléctrica, lo que permite prever que se aumente más su anchura y eventualmente incluso superar las dimensiones del compartimento que conecta. La figura 8 ilustra así una solución de este tipo, en la que los segundos contactos 18’ presentan una anchura importante, muy superior a la del compartimento 4.
Así, el modo de ejecución descrito se basa por tanto en la realización de conductores cuya sección presenta una forma de seta, que comprende una primera parte estrecha o pie formado a partir de una serigrafía a alta temperatura
25 y una segunda parte o cabeza formada a partir de una serigrafía a baja temperatura. La anchura de la cabeza del conductor puede ser ventajosamente al menos dos veces mayor que la anchura del pie. La combinación de estos dos tipos de serigrafía permite obtener un resultado óptimo: el procedimiento de fabricación es sencillo porque evita la etapa de apertura de la capa aislante y los conductores obtenidos presentan una propiedad conductora muy satisfactoria.
Además, la solución conservada permite obtener una superficie de contacto poco importante a nivel de los compartimentos, lo que es favorable para el rendimiento de la célula fotovoltaica al evitar los fenómenos de recombinación. Para ello, la anchura de los conductores de alta temperatura se elige de dimensión mínima de modo que se aseguren buenos contactos a la vez que se perfora lo mínimo la capa 6 aislante para conservar una gran
35 superficie pasiva. Además, esta pequeña anchura de las pistas realizadas a partir de una pasta de alta temperatura (por ejemplo de 100 a 200 μm) permite disminuir los efectos de curvaturas generadas durante el enfriamiento de estas pistas después de su densificación a alta temperatura. Además, esta pasta puede depositarse sobre un grosor reducido (de 1 a 5 μm) para reducir más el efecto de curvatura. No obstante, permite obtener una propiedad conductora satisfactoria debido al ensanchamiento del conductor a nivel de la cara exterior. Así, los contactos a base de serigrafía a baja temperatura presentan en cambio una anchura máxima que minimiza la resistencia para obtener una propiedad conductora óptima. Esta solución presenta por tanto la ventaja de seguir siendo compatible con las dimensiones habituales de los compartimentos de dopado de células fotovoltaicas de anchura del orden de 1 mm.
En una opción complementaria, esta solución también es compatible con una recarga galvánica mediante contacto
45 catódico de las zonas de contacto que están revestidas del mismo material, la pasta de baja temperatura polimerizada.
Naturalmente, el concepto de la invención puede ponerse en práctica en otras implementaciones que la descrita anteriormente.
La invención se refiere por tanto a cualquier procedimiento de realización de al menos un conductor eléctrico sobre un material semiconductor, que comprende las siguientes etapas esenciales:
E1 - depositar mediante serigrafía una primera pasta de alta temperatura;
55 E2 - depositar mediante serigrafía una segunda pasta de baja temperatura al menos parcialmente superpuesta a la primera pasta de alta temperatura depositada durante la etapa anterior.
Finalmente, la solución permite obtener las siguientes ventajas:
-
la serigrafía de una pasta de baja temperatura sobre una pasta de alta temperatura permite disminuir la resistividad de pistas poco conductoras, concretamente las pistas conductoras obtenidas mediante las pastas de alta temperatura utilizadas para poner en contacto elementos dopados de tipo N+;
65 - la serigrafía de una pasta de baja temperatura sobre una pasta de alta temperatura que contiene aluminio permite obtener una superficie de contacto sin aluminio que se vuelve compatible con un procedimiento de recarga en procedimientos galvánicos;
-
cuando varias pastas de alta temperatura forman diferentes conductores, la serigrafía de una pasta de baja temperatura sobre estas diferentes pastas de alta temperatura que pueden ser diferentes permite obtener al final contactos que presentan una capa homogénea sobre el conjunto de la superficie de la célula, lo que es favorable para tratamientos eventuales posteriores como una recarga en procedimientos galvánicos.

Claims (13)

  1. REIVINDICACIONES
    1. Procedimiento de realización de al menos un conductor eléctrico sobre un material (1) semiconductor, caracterizado porque comprende las siguientes etapas:
    5 (E1) - depositar mediante serigrafía una primera pasta de alta temperatura y calentar la primera pasta de alta temperatura serigrafiada a una temperatura superior a 500ºC;
    (E2) - depositar mediante serigrafía una segunda pasta de baja temperatura al menos parcialmente superpuesta a la primera pasta de alta temperatura depositada durante la etapa anterior y calentar la segunda pasta de baja temperatura serigrafiada a una temperatura inferior a 500ºC.
  2. 2. Procedimiento de realización de al menos un conductor eléctrico sobre un material semiconductor según la reivindicación anterior, caracterizado porque la primera etapa (E1) comprende calentar la primera pasta de alta
    15 temperatura serigrafiada a una temperatura superior a 700ºC y porque la segunda etapa (E2) comprende calentar la segunda pasta de baja temperatura serigrafiada a una temperatura inferior a 300ºC.
  3. 3. Procedimiento de realización de al menos un conductor eléctrico sobre un material semiconductor según una de las reivindicaciones anteriores, caracterizado porque la primera etapa (E1) comprende depositar una primera pasta de alta temperatura sobre una capa (6) aislante situada en la superficie del material semiconductor de manera superpuesta a una zona (4, 5) dopada colocada bajo la capa (6) aislante de modo que el calentamiento de la primera pasta de alta temperatura serigrafiada permite perforar esta capa (6) aislante para obtener el contacto eléctrico con la zona (4, 5) dopada colocada bajo la capa (6) aislante.
    25 4. Procedimiento de realización de al menos un conductor eléctrico sobre un material semiconductor según la reivindicación anterior, caracterizado porque la segunda etapa (E2) comprende depositar la segunda pasta de baja temperatura sobre la capa (6) aislante situada en la superficie del material semiconductor, de modo que el calentamiento de la segunda pasta de baja temperatura serigrafiada no perfora la capa (6) aislante.
  4. 5. Material semiconductor que comprende al menos un conductor eléctrico, caracterizado porque el conductor eléctrico comprende una primera parte que comprende una pasta (7, 8) serigrafiada de alta temperatura serigrafiada a una temperatura superior a 500ºC, y una segunda parte que comprende una pasta (17, 18) serigrafiada de baja temperatura, serigrafiada a una temperatura inferior a 500ºC y que recubre al menos parcialmente la primera parte.
    35 6. Material semiconductor según la reivindicación anterior, caracterizado porque la pasta (7, 8) serigrafiada de alta temperatura comprende una parte metálica que comprende plata y aluminio o plata sola, y porque la pasta (17, 18) serigrafiada de baja temperatura comprende uno o más metales, como plata, aluminio y/o cobre.
  5. 7.
    Material semiconductor según la reivindicación anterior, caracterizado porque la pasta (7, 8) serigrafiada de alta temperatura comprende partículas de vidrio.
  6. 8.
    Material semiconductor según una de las reivindicaciones 5 a 7, caracterizado porque la primera parte del conductor que comprende la pasta (7, 8) serigrafiada de alta temperatura está en contacto eléctrico con un compartimento (4, 5) dopado presente en el interior del material semiconductor recubierto de una capa (6) aislante
    45 excepto bajo la primera parte.
  7. 9.
    Material semiconductor según la reivindicación anterior, caracterizado porque la segunda parte del conductor que comprende la pasta (17, 18) serigrafiada de baja temperatura presenta una mayor anchura que la primera parte.
  8. 10.
    Material semiconductor según la reivindicación anterior, caracterizado porque el conductor presenta una sección en forma de seta, cuya primera parte representa el pie y la segunda parte la cabeza.
  9. 11.
    Material semiconductor según la reivindicación anterior, caracterizado porque la anchura de la cabeza del
    conductor es al menos dos veces mayor que la anchura del pie. 55
  10. 12.
    Material semiconductor según una de las reivindicaciones 6 a 11, caracterizado porque la primera parte del conductor que comprende una pasta (7, 8) serigrafiada de alta temperatura forma una o más banda(s) continua(s) o discontinua(s) por toda la anchura del material semiconductor.
  11. 13.
    Material semiconductor según una de las reivindicaciones 6 a 12, caracterizado porque el material semiconductor que comprende al menos un conductor eléctrico es una célula fotovoltaica.
  12. 14.
    Material semiconductor según la reivindicación anterior, caracterizado porque comprende una cara (3) trasera a nivel de la que están dispuestos dos compartimentos (4, 5) de dopado eléctrico opuesto, porque la cara trasera está
    65 recubierta de una capa (6) aislante, y porque comprende dos conductores que comprenden, cada uno, una primera parte con pasta (7, 8) serigrafiada de alta temperatura en contacto con un compartimento (4, 5) en el grosor de la capa (6) aislante y que comprenden una segunda parte con pasta (17, 18) serigrafiada de baja temperatura en contacto con la primera parte (7, 8) del conductor y que descansa sobre la superficie de la capa (6) aislante y que forma un cátodo y un ánodo.
  13. 15. Material semiconductor según la reivindicación anterior, caracterizado porque al menos un compartimento (4, 5) presenta una anchura igual a al menos dos veces la anchura de la primera parte (7, 8) del conductor.
ES10773103.6T 2009-11-06 2010-11-05 Conductor de célula fotovoltaica de dos partes serigrafiadas de alta y baja temperatura Active ES2457232T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0957870A FR2952474B1 (fr) 2009-11-06 2009-11-06 Conducteur de cellule photovoltaique en deux parties serigraphiees haute et basse temperature
FR0957870 2009-11-06
PCT/EP2010/066863 WO2011054915A1 (fr) 2009-11-06 2010-11-05 Conducteur de cellule photovoltaïque en deux parties serigraphiees haute et basse temperature

Publications (1)

Publication Number Publication Date
ES2457232T3 true ES2457232T3 (es) 2014-04-25

Family

ID=42226580

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10773103.6T Active ES2457232T3 (es) 2009-11-06 2010-11-05 Conductor de célula fotovoltaica de dos partes serigrafiadas de alta y baja temperatura

Country Status (10)

Country Link
US (1) US20120211856A1 (es)
EP (1) EP2497118B1 (es)
JP (1) JP5964751B2 (es)
KR (1) KR101706804B1 (es)
CN (1) CN102656703B (es)
BR (1) BR112012010642A2 (es)
ES (1) ES2457232T3 (es)
FR (1) FR2952474B1 (es)
IN (1) IN2012DN03863A (es)
WO (1) WO2011054915A1 (es)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121915B2 (en) 2010-08-27 2018-11-06 Lg Electronics Inc. Solar cell and manufacturing method thereof
US20130147003A1 (en) * 2011-12-13 2013-06-13 Young-Su Kim Photovoltaic device
KR101661948B1 (ko) * 2014-04-08 2016-10-04 엘지전자 주식회사 태양 전지 및 이의 제조 방법
WO2017068959A1 (ja) * 2015-10-21 2017-04-27 シャープ株式会社 裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法
CN116766751B (zh) * 2023-08-17 2023-10-13 莱阳银通纸业有限公司 一种低温丝网印刷装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318723A (ja) * 1993-05-07 1994-11-15 Canon Inc 光起電力素子およびその作製方法
JP3724272B2 (ja) 1999-09-16 2005-12-07 トヨタ自動車株式会社 太陽電池
JP2004207493A (ja) 2002-12-25 2004-07-22 Mitsubishi Electric Corp 半導体装置、その製造方法および太陽電池
US7388147B2 (en) 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US20060060238A1 (en) * 2004-02-05 2006-03-23 Advent Solar, Inc. Process and fabrication methods for emitter wrap through back contact solar cells
JP2006080450A (ja) * 2004-09-13 2006-03-23 Sharp Corp 太陽電池の製造方法
JP4975338B2 (ja) * 2006-03-01 2012-07-11 三菱電機株式会社 太陽電池及びその製造方法
US8575474B2 (en) * 2006-03-20 2013-11-05 Heracus Precious Metals North America Conshohocken LLC Solar cell contacts containing aluminum and at least one of boron, titanium, nickel, tin, silver, gallium, zinc, indium and copper
WO2008001430A1 (en) * 2006-06-27 2008-01-03 Mitsubishi Electric Corporation Screen printing machine and solar battery cell
JP5118044B2 (ja) * 2006-08-31 2013-01-16 信越半導体株式会社 半導体基板並びに電極の形成方法及び太陽電池の製造方法
JP2008186927A (ja) * 2007-01-29 2008-08-14 Sharp Corp 裏面接合型太陽電池とその製造方法
CN102593243A (zh) * 2007-08-31 2012-07-18 费罗公司 用于太阳能电池的分层触点结构
JP2009253096A (ja) * 2008-04-08 2009-10-29 Sharp Corp 太陽電池セルの製造方法および太陽電池モジュールの製造方法ならびに太陽電池モジュール
CN102077358B (zh) * 2008-07-03 2015-09-09 三菱电机株式会社 光电动势装置及其制造方法

Also Published As

Publication number Publication date
US20120211856A1 (en) 2012-08-23
JP2013510435A (ja) 2013-03-21
BR112012010642A2 (pt) 2016-04-05
EP2497118A1 (fr) 2012-09-12
KR101706804B1 (ko) 2017-02-14
CN102656703B (zh) 2015-06-03
JP5964751B2 (ja) 2016-08-03
CN102656703A (zh) 2012-09-05
KR20120092120A (ko) 2012-08-20
FR2952474A1 (fr) 2011-05-13
EP2497118B1 (fr) 2014-01-08
WO2011054915A1 (fr) 2011-05-12
FR2952474B1 (fr) 2012-01-06
IN2012DN03863A (es) 2015-08-28

Similar Documents

Publication Publication Date Title
ES2457232T3 (es) Conductor de célula fotovoltaica de dos partes serigrafiadas de alta y baja temperatura
US8822809B2 (en) Solar cell apparatus and method for manufacturing the same
US8691694B2 (en) Solderless back contact solar cell module assembly process
EP2284907A1 (en) Solar battery, method for manufacturing solar battery, and solar battery module
WO2010068050A3 (ko) 태양 전지용 전극의 제조방법, 이를 이용하여 제조된 태양 전지용 기판 및 태양 전지
ES2381176T3 (es) Método para producir una celda solar monocristalina
WO2014080052A1 (es) Procedimiento para la creación de contactos eléctricos y contactos así creados
RU2012115464A (ru) Солнечный элемент, способ изготовления солнечного элемента и модуль солнечных элементов
CN104756259B (zh) 太阳能电池以及太阳能电池模块
TW200509406A (en) Process for manufacturing a solar cell foil using a temporary substrate
WO2013055307A3 (en) Backplane reinforcement and interconnects for solar cells
CA2591452A1 (en) Integrated current collector and electrical component plate for a fuel cell stack
EP2423981A3 (en) Method of manufacturing solar cell electrodes by paste firing
JP2011508946A (ja) 色素増感太陽電池用導電性ガラスおよびその製造方法
WO2011157420A3 (de) Verfahren zur herstellung einer metallischen kontaktstruktur einer photovoltaischen solarzelle
CN104240881B (zh) 阵列型片式电阻器及其制造方法
CN203774340U (zh) 太阳能电池装置
CN102800763A (zh) 太阳能电池及其栅线电极的制作方法
CN106816486B (zh) 一种n型ibc太阳能电池拼片连接的电池串及其制备方法、组件和系统
US20110194229A1 (en) Embedded capacitor and method of fabricating the same
JP2019216239A (ja) 光起電性モジュールの製造方法およびそれによって得られた光起電性モジュール
MX2020012262A (es) Un dispositivo fotovoltaico.
CN107210317B (zh) 制作用于太阳能电池的电流收集格栅的方法
ES2802479T3 (es) Procedimiento para la fabricación de una célula solar
ES2705199T3 (es) Contactos eléctricos galvanizados para módulos solares