ES2456367T3 - Aparato y método para el tratamiento de datos - Google Patents

Aparato y método para el tratamiento de datos Download PDF

Info

Publication number
ES2456367T3
ES2456367T3 ES11159959.3T ES11159959T ES2456367T3 ES 2456367 T3 ES2456367 T3 ES 2456367T3 ES 11159959 T ES11159959 T ES 11159959T ES 2456367 T3 ES2456367 T3 ES 2456367T3
Authority
ES
Spain
Prior art keywords
symbols
address
data
data symbols
ofdm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES11159959.3T
Other languages
English (en)
Inventor
Matthew Paul Athol Taylor
Samuel Atungsiri
John Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of ES2456367T3 publication Critical patent/ES2456367T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Television Systems (AREA)

Abstract

Un aparato de tratamiento de datos utilizable para hacer corresponder símbolos de datos recibidos desde un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM) a una corriente de datos de salida, siendo determinado el número predeterminado de señales subportadoras de acuerdo con uno de una pluralidad de modos operativos y siendo divididos los símbolos de datos en primeros conjuntos de símbolos de datos para hacerlos corresponder sobre primeros símbolos de OFDM y segundos conjuntos de símbolos de datos para hacerlos corresponder sobre segundos símbolos de OFDM, comprendiendo el aparato de tratamiento de datos: un desentrelazador (314) utilizable para introducir en una memoria (540) el número predeterminado de símbolos de datos desde las señales subportadoras de OFDM, y para extraer de la memoria los símbolos de datos a la corriente de símbolos de salida para efectuar la correspondencia, siendo la extracción en un orden diferente que la introducción, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados de las señales subportadoras de OFDM, un generador (542) de direcciones utilizable para generar el conjunto de direcciones, siendo generada una dirección para cada uno de los símbolos de datos recibidos para hacer corresponder el símbolo de datos recibidos desde la señal subportadora de OFDM a la corriente de símbolos de salida, comprendiendo el generador de direcciones un registro (200) de desplazamiento de realimentación lineal que incluye un número predeterminado de etapas de registro y que es utilizable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador polinómico, un circuito de permutación (210) utilizable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas del registro de acuerdo con un código de permutación para formar una dirección de una de las subportadoras de OFDM, y una unidad de control (224) utilizable en combinación con un circuito (216) de comprobación de direcciones para regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada, en que uno de una pluralidad de modos operativos proporciona símbolos de OFDM con aproximadamente ocho mil subportadoras que es la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos de OFDM de cualquiera de los modos operativos, la dirección válida máxima predeterminada es aproximadamente ocho mil, el registro (200) de desplazamiento de realimentación tiene doce etapas de registro con un generador polinómico para el registro de desplazamiento de realimentación lineal de R'i[11] >= R'i-1[0] ⊕ R'i-1[1] ⊕ R'i-1[4] ⊕ R'i-1[6] y el código de permutación forma, con un bit adicional, una dirección de trece bits, y el aparato de tratamiento de datos es utilizable para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con sólo un proceso de entrelazado impar, el proceso de entrelazado impar adaptado para escribir los primeros conjuntos de símbolos de datos recibidos desde las subportadoras de los primeros símbolos de OFDM a una primera parte de la memoria (540) del entrelazador de acuerdo con un orden determinado por el conjunto de direcciones, para extraer los primeros conjuntos de símbolos de datos desde la primera parte de la memoria (540) del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada, para escribir los segundos conjuntos de símbolos de datos recibidos desde las subportadoras de los segundos símbolos de OFDM a una segunda parte de la memoria (540) del entrelazador de acuerdo con un orden definido por el conjunto de direcciones, y para extraer los segundos conjuntos de símbolos de datos desde la segunda parte de la memoria (540) del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos de entrada, para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con sólo un proceso de entrelazado impar.

Description

Aparato y método para el tratamiento de datos
Campo del Invento
El presente invento se refiere a un aparato de tratamiento de datos utilizable para hacer corresponder símbolos 5 recibidos desde un número predeterminado de señales subportadoras de símbolos de OFDM a una corriente de símbolos de salida.
Realizaciones del presente invento pueden proporcionar un receptor de OFDM.
Antecedentes del Invento
La norma de Difusión de Video Digital-Terrestre (DVB-T) utiliza el Multiplexado Ortogonal por División de
10 Frecuencias (OFDM) para comunicar datos que representan imágenes de video y sonido a receptores mediante una señal de comunicaciones de difusión por radio. Se sabe que existen dos modos para la norma DVB-T que son conocidos como el modo 2k y el 8k. El modo 2k proporciona 2048 subportadoras mientras que el modo 8k proporciona 8192 subportadoras. Similarmente para la norma de Difusión de Video Digital para Móviles (DVB-H) se ha proporcionado un modo 4k, en el que el número de subportadoras es de 4096.
15 Los sistemas de codificación de corrección de error tales como la codificación LDPC/BCH, que han sido propuestos para DVB-T2 funcionan mejor cuando el ruido y la degradación de los valores de símbolo resultantes de la comunicación no están correlacionados. Los canales de difusión terrestre pueden sufrir un desvanecimiento correlacionado tanto en los dominios del tiempo como en el de frecuencia. Como tal, separando símbolos codificados en diferentes señales portadoras de símbolo OFDM tanto como sea posible, el rendimiento de
20 esquemas de codificación de corrección de error puede ser incrementado. Consiguientemente, con el fin de mejorar la integridad de datos comunicados utilizando DVB-T o DVB-H, está previsto un entrelazado de símbolos con el fin de entrelazar símbolos de datos de entrada cuando estos símbolos son hechos corresponder sobre las señales subportadoras de un símbolo de OFDM. Tal entrelazador de símbolos comprende una memoria de entrelazador y un generador de direcciones. El entrelazador está dispuesto para introducir en la memoria del
25 entrelazador los símbolos de datos para hacerlos corresponder sobre las señales subportadoras de OFDM, y para extraer de la memoria los símbolos de datos para la subportadoras de OFDM, siendo la extracción en un orden diferente que la introducción, determinándose el orden a partir de un conjunto de direcciones, que son generadas por el generador de direcciones. Para el modo 2k, y el modo 8k, se ha descrito una disposición en la norma DVB-T para generar las direcciones para efectuar la correspondencia. De modo similar para el modo 4k de la norma DVB
30 H, se ha proporcionado una disposición para generar direcciones para la correspondencia y un generador de direcciones para aplicar o poner en práctica esta correspondencia está descrito en la solicitud de Patente Europea 04251667.4. El generador de direcciones comprende un registro de desplazamiento de realimentación lineal que es utilizable para generar una secuencia de bit pseudo-aleatoria y un circuito de permutación. El circuito de permutación permuta el orden del contenido del registro de desplazamiento de realimentación lineal con el fin de
35 generar una dirección. La dirección proporciona una indicación de una situación de memoria de la memoria del entrelazador para escribir el símbolo de datos de entrada o leer el símbolo de datos de entrada de la memoria del entrelazador para hacerlo corresponder sobre una de las señales subportadoras del símbolo de OFDM. Similarmente, un generador de direcciones en el receptor está previsto para generar direcciones de la memoria del entrelazador para escribir los símbolos de datos recibidos en ella o extraer los símbolos de datos de la memoria
40 del entrelazador para formar una corriente de datos de salida.
De acuerdo con otro desarrollo de la norma de Difusión Digital de Video Terrestre, conocida como DVB-T2, existe el deseo de mejorar la comunicación de datos, y más particularmente de proporcionar una disposición perfeccionada para entrelazar los símbolos de datos sobre las señales subportadoras de símbolos de OFDM.
El documento EP 1463255 describe un aparato de tratamiento de datos que está dispuesto para entrelazar
45 símbolos de datos de entrada que han de ser comunicados sobre un número predeterminado de señales subportadoras de un símbolo de OFDM. Un entrelazador utiliza una memoria de entrelazador y un generador de direcciones para entrelazar los símbolos de datos de entrada sobre las subportadoras del símbolo de OFDM. El generador de direcciones incluye un registro de desplazamiento de realimentación lineal y un circuito de permutación, que están adaptados para generar direcciones que pueden ser utilizadas para entrelazar los
50 símbolos de datos de entrada sobre las subportadoras de los símbolos de OFDM cuando el número de direcciones es aproximadamente 4k.
El documento US2005/008084 describe un receptor de OFDM. El receptor adapta un canal de frecuencia selectiva utilizando una distancia Euclidiana al cuadrado entre un valor señal recibida y un valor en el que se ha deshecho la correspondencia para medir un estado del canal y estima la Información de Estado de Canal que es también adecuada para el tratamiento de señal con interferencia entre canales. El transmisor y receptor incluyen un entrelazador interior de bits y un entrelazador exterior de símbolos de salida.
Resumen del Invento
5 De acuerdo con un aspecto del presente invento se ha proporcionado un aparato de tratamiento de datos para hacer corresponder símbolos recibidos desde un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM) a una corriente de símbolos de salida. El aparato de tratamiento de datos comprende un desentrelazador que se puede utilizar para introducir en una memoria el número predeterminado de símbolos de datos desde las señales subportadoras de OFDM, y para extraer de la
10 memoria los símbolos de datos a la corriente de símbolos de salida para efectuar la correspondencia, siendo la extracción en un orden diferente que la introducción, siendo determinado el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados de las señales subportadoras de OFDM. Un generador de direcciones puede ser utilizado para generar el conjunto de direcciones, siendo una dirección generada para cada uno de los símbolos de datos recibidos para hacer corresponder el símbolo de datos
15 recibidos desde la señal subportadora de OFDM a la corriente de símbolos de salida. El generador de direcciones comprende un registro de desplazamiento de realimentación lineal que incluye un número predeterminado de etapas de registro y que es utilizable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador polinómico, un circuito de permutación es utilizable para recibir el contenido de las etapas del registro de desplazamiento y para permutar el orden de los bits presentes en las etapas del registro de acuerdo con un código
20 de permutación para formar una dirección de una de las subportadoras de OFDM, y una unidad de control utilizable en combinación con un circuito de comprobación de direcciones para regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada. La dirección válida máxima predeterminada es aproximadamente ocho mil, el registro de desplazamiento de realimentación lineal tiene doce etapas de registro con un generador de polinomios para el registro de desplazamiento de realimentación lineal de
25 R'i[11]= R'i-1[0] ! R'i-1[1] ! R'i-1[4] ! R'i-1[6], y el código de permutación forma, con un bit adicional, una dirección de trece bits. El aparato de tratamiento de datos está caracterizado por que el circuito de permutación está previsto para cambiar el código de permutación, que permuta el orden de los bits de las etapas del registro para formar el conjunto de direcciones desde un símbolo de OFDM a otro.
Realizaciones del presente invento pueden proporcionar un aparato de tratamiento de datos utilizable como un
30 entrelazador de símbolos para hacer corresponder símbolos de datos recibidos desde símbolos de OFDM que tienen sustancialmente ocho mil señales subportadoras, a una corriente de datos, que puede proporcionar una mejora en la integridad de los datos comunicados. La mejora es proporcionada como resultado de un cambio del código de permutación, que es utilizado para cambiar el orden de los bits en el registro de desplazamiento de realimentación, desde un símbolo de OFDM a otro. Por ejemplo, el código de permutación utilizado puede ser uno
35 de una secuencia de códigos de permutación diferentes que forma un ciclo, para cada uno de la pluralidad de símbolos de OFDM. Como resultado, se proporciona una mejora en la reducción de la posibilidad de que bits sucesivos o de datos que están próximos en orden en una corriente de datos de entrada sean hechos corresponder sobre la misma subportadora del símbolo de OFDM, de modo que la codificación de corrección de error puede funcionar de una manera más eficiente.
40 En una realización el número de señales subportadoras puede ser un valor sustancialmente comprendido entre seis mil y ocho mil ciento noventa y dos. Además, el símbolo de OFDM puede incluir subportadoras piloto, que están dispuestas para llevar símbolos conocidos, y la dirección válida máxima predeterminada puede depender de un número de los símbolos de subportadoras piloto presentes en el símbolo de OFDM. Como tal el modo 8k puede ser proporcionado con un entrelazador de símbolos eficiente, por ejemplo para una norma DVB, tal como
45 DVB-T2, DVB-T o DVB-H.
En un ejemplo, la secuencia de diferentes códigos de permutación forma la dirección de trece bits Ri[n] para el símbolo de datos i-ésimo a partir del bit presente en la etapa enésima de registro R'i[n] de acuerdo con el código de permutación definido por la tabla:
Posiciones de bit R'i
11 10 9 8 7 6 5 4 3 2 1 0
Posiciones de bit Ri
5 11 3 0 10 8 6 9 2 4 1 7
Aunque la secuencia de códigos de permutación puede incluir cualquier número de códigos de permutación, en un 50 ejemplo hay dos códigos de permutación. En un ejemplo, los dos códigos de permutación son:
Posiciones de bit R'i
11 10 9 8 7 6 5 4 3 2 1 0
Posiciones de bit Ri
5 11 3 0 10 8 6 9 2 4 1 7
y
Posiciones de bit R'i
11 10 9 8 7 6 5 4 3 2 1 0
Posiciones de bit Ri
8 10 7 6 0 5 2 1 3 9 4 11
Por ejemplo, las aproximadamente ocho mil subportadoras pueden ser proporcionadas como uno de una pluralidad de modos operativos, proporcionando las aproximadamente ocho mil subportadoras la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos de OFDM de cualquiera de los modos 5 operativos. Los símbolos de datos pueden ser formados o considerados como primeros conjuntos de símbolos de datos recibidos desde primeros símbolos de OFDM y segundos conjuntos de símbolos de datos recibidos desde segundos símbolos de OFDM. El aparato de tratamiento de datos es utilizable para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con un proceso de entrelazado impar. El proceso de entrelazado impar incluye escribir los primeros conjuntos de símbolos de datos 10 recibidos desde las subportadoras de los primeros símbolos de OFDM a una primera parte de la memoria del entrelazador de acuerdo con un orden determinado por el conjunto de direcciones generadas con uno de los códigos de permutación de la secuencia, extraer los primeros conjuntos de símbolos de datos desde la primera parte de la memoria del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada, escribir el segundo conjunto de símbolos de datos recibidos
15 desde las subportadoras de los segundos símbolos de OFDM a una segunda parte de la memoria del entrelazador de acuerdo con un orden definido por el conjunto de direcciones generadas con otro de los códigos de permutación de la secuencia, y extraer los segundos conjuntos de símbolos de datos desde la segunda parte de la memoria del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos de entrada.
20 Los primeros símbolos de OFDM pueden ser símbolos impares de OFDM, y los segundos símbolos de OFDM pueden ser símbolos pares de OFDM.
En algunos transmisores y receptores de OFDM convencionales, que operan de acuerdo con los modos 2k y 8k para DVB-T y con el modo 4k para DVB-H, se han utilizado dos procesos de entrelazado de símbolos en el transmisor y el receptor; uno para símbolos impares de OFMD y uno para símbolos pares de OFMD. Sin 25 embargo, un análisis ha mostrado que los esquemas de entrelazado designados para los entrelazadores de símbolos de 2k y 8k para DVB-T y para el entrelazador de símbolos de 4k para DVB-H funcionan mejor para símbolos impares que para símbolos pares. Hay previstas realizaciones del presente invento de modo que solo se utiliza el proceso de entrelazado de símbolo impar a menos que el transmisor/receptor esté en el modo con el máximo número de subportadoras. Por ello, cuando el número de símbolos de datos que pueden ser llevados por 30 las subportadoras de un símbolo de OFDM en uno de la pluralidad de modos operativos es menor que la mitad del número de símbolos de datos, que pueden ser llevados en un modo operativo que prueba el mayor número de señales subportadoras que soportan datos por símbolo de OFDM, entonces un entrelazador del transmisor y del receptor de los símbolos de OFDM está dispuesto para entrelazar los símbolos de datos tanto de los primeros como de los segundos conjuntos utilizando el proceso de entrelazado impar. Como el entrelazador está 35 entrelazando los símbolos de datos tanto de los primeros como de los segundos conjuntos de símbolos de datos sobre los símbolos de OFDM utilizando el proceso de entrelazado impar, el entrelazador utiliza diferentes partes de la memoria del entrelazador para escribir y para extraer los símbolos de datos. Así, comparado con el ejemplo en el que el entrelazador está utilizando el proceso de entrelazado impar y el proceso de entrelazado par para entrelazar los primeros y segundos conjuntos de símbolos de datos sobre un primer y segundo símbolos de 40 OFDM sucesivos, que utiliza la memoria disponible, la cantidad de capacidad de memoria utilizada es dos veces el número de símbolos de datos que pueden ser llevados por un símbolo de OFDM para el entrelazado impar solamente. Esto es comparado con un requisito de memoria de una vez el número de símbolos de datos, que pueden ser llevados en un símbolo de OFDM en el modo con el mayor número de símbolos de datos por símbolo de OFDM utilizando tanto los procesos de entrelazado impar como par. Sin embargo, el número de subportadoras
45 por símbolo de OFDM para este modo operativo máximo es dos veces la capacidad del siguiente número mayor de subportadoras por símbolo de OFDM para cualquier otro modo operativo con el siguiente mayor número de subportadoras por símbolo de OFDM.
De acuerdo con algunos ejemplos por ello, puede preverse un tamaño mínimo de la memoria del entrelazador de acuerdo con el número máximo de símbolos de datos de entrada que pueden ser llevados sobre las subportadoras
50 de los símbolos de OFDM que están disponibles para llevar los símbolos de datos de entrada en cualquiera de los modos operativos.
En algunas realizaciones el modo operativo que proporciona el número máximo de subportadoras por símbolo de OFDM es un modo de 32k. Nosotros modos pueden incluir uno o más de los modos de 1K, 2K, 4K, 8K y 16K. Así, como se apreciará a partir de la anterior explicación, en el modo 32K los procesos de entrelazado impar y par son utilizados para entrelazar los símbolos de datos, de modo que el tamaño de la memoria del entrelazador puede ser lo suficiente justo para tener en cuenta 32K símbolos de datos. Sin embargo, para el modo de 16K y cualquiera de los otros modos, entonces solo es utilizado el proceso de entrelazado impar, de manera que con el modo de 16K se requiere un tamaño de memoria equivalente de 32K símbolos, con el modo de 4K se requiere un tamaño de
5 memoria equivalente de 8K símbolos, y con el modo de 2K se requiere un tamaño de memoria equivalente de 4K símbolos.
De acuerdo con otro aspecto del presente invento se ha proporcionado un aparato de tratamiento de datos utilizable para hacer corresponder símbolos de datos recibidos desde un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias OFDM a una corriente de datos
10 de salida, siendo determinado el número predeterminado de señales subportadoras de acuerdo con uno de una pluralidad de modos operativos y siendo divididos los símbolos de datos en primeros conjuntos de símbolos de datos para hacerlos corresponder sobre primeros símbolos de OFDM y segundos conjuntos de símbolos de datos para hacerlos corresponder sobre segundos símbolos de OFDM. El aparato de tratamiento de datos comprende:
un desentrelazador utilizable para introducir en una memoria el número predeterminado de símbolos de datos
15 desde las señales portadoras de OFDM, y para extraer de la memoria los símbolos de datos a la corriente de símbolos de salida para efectuar la correspondencia, siendo la extracción en un orden diferente que la introducción, siendo determinado el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados de las señales subportadoras de OFDM,
un generador de direcciones utilizable para generar el conjunto de direcciones, siendo generada una dirección para
20 cada uno de los símbolos de datos recibidos para hacer corresponder el símbolo de datos recibidos desde la señal subportadora de OFDM a la corriente de símbolos de salida, comprendiendo el generador de direcciones
un registro de desplazamiento de realimentación tiene que incluye un número predeterminado de etapas de registro y que es utilizable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador polinómico,
25 un circuito de permutación utilizable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas de registro de acuerdo con un código de permutación para formar una dirección de una de las subportadoras de OFDM, y
una unidad de control utilizable en combinación con un circuito de comprobación de direcciones para regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada. Uno de una
30 pluralidad de modos operativos proporciona símbolos de OFDM con aproximadamente ocho mil subportadoras que es la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos de OFDM de cualquiera de los modos operativos
la dirección válida máxima predeterminada es aproximadamente ocho mil,
el registro de desplazamiento de realimentación tiene doce etapas de registro con un generador polinómico para el
35 registro de desplazamiento de realimentación lineal de R'i[11]= R'i-1[0] ! R'i-1[1] ! R'i-1[4] ! R'i-1[6] y el código de permutación forma, con un bit adicional, una dirección de trece bits, y el aparato de tratamiento de datos es utilizable para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con un proceso de entrelazado impar. Incluyendo el proceso de entrelazado impar
escribir los primeros conjuntos de símbolos de datos recibidos desde las subportadoras de los primeros símbolos
40 de OFDM a una primera parte de la memoria del entrelazador de acuerdo con un orden determinado por el conjunto de direcciones,
extraer los primeros conjuntos de símbolos de datos desde la primera parte de la memoria del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada,
45 escribir el segundo conjunto de símbolos de datos recibidos desde las subportadoras de los segundos símbolos de OFDM a una segunda parte de la memoria del entrelazador de acuerdo con un orden definido por el conjunto de direcciones, y
extraer los segundos conjuntos de símbolos de datos desde la segunda parte de la memoria del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos
50 de entrada.
Distintos aspectos y características del presente invento están definidas en las reivindicaciones adjuntas. Otros aspectos del presente invento incluyen un método de hacer corresponder símbolos de entrada que han de ser comunicados sobre un número predeterminado de señales subportadoras de un símbolo de Multiplexado Ortogonal por División de Frecuencias (OFDM), así como un transmisor.
Breve Descripción de los Dibujos
5 A continuación se describirán realizaciones del presente invento a modo de ejemplo solamente con referencia a los dibujos adjuntos, en los que partes similares están provistas con números de referencia correspondientes, y en los que:
La fig. 1 es un diagrama de bloques esquemático de un transmisor de OFDM Codificado que puede ser utilizado, por ejemplo, con la norma DVB-T2.
10 La fig. 2 es un diagrama de bloques esquemático de partes del transmisor mostrado en la fig. 1 en el que un dispositivo que hace corresponder símbolos y un constructor de tramas ilustran el funcionamiento de un entrelazador.
La fig. 3 es un diagrama de bloques esquemático del entrelazador de símbolos mostrado en la fig. 2.
La fig. 4 es un diagrama de bloques esquemático de una memoria de entrelazador mostrada en la fig. 3 y el 15 desentrelazador de símbolos correspondiente en el receptor.
La fig. 5 es un diagrama de bloques esquemático de un generador de direcciones mostrado en la fig. 3 para el modo 8k.
La fig. 6 es un diagrama de bloques esquemático de un receptor de OFDM Codificado que puede ser utilizado, por ejemplo, con la norma DVB-T2.
20 La fig. 7 es un diagrama de bloques esquemático de un desentrelazador de símbolos que aparece en la fig. 6.
La fig. 8(a) es un diagrama que ilustra resultados de un entrelazador para símbolos pares de OFDM y la fig. 8(b) es un diagrama que ilustra resultados para símbolos impares de OFDM; las figs. 8(a) y 8(b) muestran gráficos de la distancia en la salida del entrelazador de subportadoras que eran adyacentes en la entrada del entrelazador.
La fig. 9 proporciona un diagrama de bloques esquemático del entrelazador de símbolos mostrado en la fig. 3, que
25 ilustra un modo operativo en el que el entrelazado es realizado de acuerdo con un modo de entrelazado impar solamente; y
La fig. 10 proporciona un diagrama de bloques esquemático del desentrelazador de símbolos mostrado en la fig. 7, que ilustra el modo operativo en el que el entrelazado es realizado de acuerdo con el modo de entrelazado impar solamente.
30 Descripción de Realizaciones Preferidas
La siguiente descripción es proporcionada para ilustrar la operación de un entrelazador de símbolos de acuerdo con la técnica actual, aunque se apreciará que el entrelazador de símbolos puede ser utilizado con otros modos, otras normas DVB y otros sistemas de OFDM.
La fig. 1 proporciona un diagrama de bloques ejemplar de un transmisor de OFDM Codificado que puede ser
35 utilizado por ejemplo para transmitir imágenes de video y señales de audio de acuerdo con la norma DVB-T2. En la fig. 1 un programa fuente genera datos que han de ser transmitidos por el transmisor de COFDM. Un codificador de video 2, y un codificador de audio 4 y un codificador de datos 6 generan video, audio y otros datos que han de ser transmitidos que son alimentados a un multiplexor 10 de programas. La salida del multiplexor 10 de programas forma una corriente multiplexada con otra información requerida para comunicar el video, audio y
40 otros datos. El multtiplexor 10 proporciona una corriente sobre un canal 12 de conexión. Puede haber muchas corrientes multiplexadas que son alimentadas a diferentes ramas A, B, etc. Por simplicidad, solo se describirá la rama A.
Como se ha mostrado en la fig. 1, un transmisor 20 de COFDM recibe la corriente en un bloque 22 de adaptación de multiplexor y dispersión de energía. El bloque 22 de adaptación de multiplexor y dispersión de energía hace 45 aleatorios los datos y alimenta los datos apropiados a un codificador 24 de corrección de error de reenvío que realiza una codificación de corrección de error de la corriente. Un entrelazador 26 de bits está previsto para entrelazar los bits de datos codificados que para el ejemplo de DVB-T2 es la salida del codificador de LDCP/BCH. La salida del entrelazador 26 de bits es alimentada a un bit a un dispositivo de correspondencia 28 de bit a
constelación, que hace corresponder grupos de bits sobre un punto de constelación, que ha de ser utilizado para transportar los bits de datos codificados. Las salidas procedentes del dispositivo de correspondencia 28 de bits a constelación son etiquetas de punto de constelación que representan componentes reales e imaginarios. Las etiquetas del punto de constelación representan símbolos de datos formados a partir de dos o más bits
5 dependiendo del esquema de modulación utilizado. Éstas serán denominadas como celdas de datos. Estas celdas de datos son hechas pasar a través de un entrelazador 30 de tiempo cuyo efecto es entrelazar celdas de datos que resultan de múltiples palabras de código de LDPC.
Las celdas de datos son recibidas por un constructor 32 de tramas, con celdas de datos producidas por la rama B etc., en la fig. 1, mediante otros canales 31. El constructor 32 de tramas forma entonces muchas celdas de datos
10 en secuencias que han de ser transportadas sobre símbolos de COFDM, donde un símbolo de COFDM comprende un numero de celdas de datos, siendo hecha corresponder cada celda de datos sobre una de las subportadoras. El número de subportadoras dependerá del modo de operación del sistema, que puede incluir uno de entre 1k, 2k, 4k, 8k, 16k ó 32k, cada uno de los cuales proporciona un número diferente de subportadoras de acuerdo, por ejemplo con la siguiente tabla:
Modo
Subportadoras
1K
756
2K
1512
4K
3024
8K
6048
16K
12096
32K
24192
15 Número de Subportadoras Adaptado de DVB-T/H
Así en un ejemplo, el número de subportadoras para el modo de 8k es seis mil cuarenta y ocho. Para el sistema DVB-T2, el número de subportadoras por símbolo de OFDM puede variar dependiendo del número de portadoras piloto y otras reservadas. Así, en DVB-T2, de modo distinto a DVB-T, el número de subportadoras para llevar datos no está fijado. Los difusores pueden seleccionar uno de los modos operativos de entre 1k, 2k, 4k, 8k, 16k, 20 32k proporcionando cada uno un rango de subportadoras para datos por símbolo de OFDM, siendo el máximo disponible para cada uno de estos modos 1024, 2048, 4096, 8192, 16384, 32768 respectivamente. En DVB-T2 una trama de capa física está compuesta de muchos símbolos de OFDM. Típicamente la trama comienza con uno
o más preámbulos o símbolos P2 de OFDM, que van a continuación seguidos por un número de símbolos de OFDM que llevan carga útil. El final de la trama de capa física es marcado por símbolos que cierran la trama. Para 25 cada modo operativo, el número de subportadoras puede ser diferente para cada tipo de símbolo. Además, éste puede variar para cada uno de acuerdo a si la extensión de ancho de banda es seleccionada, o si la reserva de tonos es permitida y de acuerdo a qué diseño de subportadora piloto ha sido seleccionada. Como tal es difícil una generalización a un número específico de subportadoras por símbolo de OFDM. Sin embargo, el entrelazador de frecuencia para cada modo puede entrelazar cualquier símbolo cuyo número de subportadoras es menor o igual
30 que el número disponible máximo de subportadoras para el modo dado. Por ejemplo, en el modo 1k, el entrelazador funcionaría para símbolos que tuvieran el número de subportadoras menor o igual a 1024 y para el modo 16k, siendo el número de subportadoras menor o igual a 16384.
La secuencia de celdas de datos que ha de ser llevada en cada símbolo de COFDM es a continuación hecha pasar al entrelazador 33 de símbolos. El símbolo de COFDM es a continuación generado por un bloque 37 35 constructor de símbolos de COFDM que introduce señales piloto y de sincronización alimentadas desde un formador 36 de señales piloto y embebida. Un modulador 38 de OFDM forma entonces el símbolo de OFDM en el dominio de tiempo que es alimentado a un procesador 40 de inserción de "guarda" o protección para generar un intervalo de guarda entre símbolos, y a continuación a un convertidor 42 de digital a analógico y finalmente a un amplificador de RF dentro de un extremo frontal 44 de RF para difusión eventual por el transmisor de COFDM
40 desde una antena 46.
Como se ha explicado antes, el presente invento proporciona una capacidad para proporcionar una correspondencia casi óptima de los símbolos de datos sobre las señales subportadoras de OFDM. De acuerdo con la técnica ejemplar el entrelazador de símbolos está previsto para efectuar una correspondencia óptima de símbolos de datos de entrada sobre señales subportadoras de COFDM de acuerdo con un código de permutación
45 y generador polinómico, que ha sido verificado por análisis de simulación.
Como se ha mostrado en la fig. 2, se ha proporcionado una ilustración ejemplar más detallada del dispositivo de correspondencia 28 del bit a constelación de símbolos y del constructor 32 de tramas para ilustrar una realización ejemplar de la técnica actual. Los bits de datos recibidos desde el entrelazador 26 de bits mediante un canal 62 son agrupados en conjuntos de bits que han de ser hechos corresponder sobre una celda de datos, de acuerdo con un número de bits por símbolo proporcionado por el esquema de modulación. Los grupos de bits, que forman una palabra de datos, son alimentados en paralelo mediante canales de datos 64 al procesador 66 de correspondencia. El procesador 66 de correspondencia selecciona entonces uno de los símbolos de datos, de acuerdo con una correspondencia previamente asignada. El punto de constelación, está representado por un
5 componente real y uno imaginario, que es proporcionado al canal 29 de salida como uno de un conjunto de entradas al constructor 32 de tramas.
El constructor 32 de tramas recibe las celdas de datos procedentes del dispositivo de correspondencia 28 de bit a constelación a través del canal 29, junto con celdas de datos procedentes de los otros canales 31. Después de construir una trama de muchas secuencias de celdas de COFDM, las celdas de cada símbolo de COFDM son 10 escritas a continuación en una memoria 100 del entrelazador y extraídas de la memoria 100 del entrelazador de acuerdo con direcciones escritas y direcciones leídas generadas por un generador 102 de direcciones. De acuerdo con el orden de escritura y extracción, se consigue el entrelazado de las celdas de datos, generando direcciones apropiadas. La operación del generador 102 de direcciones y de la memoria 100 del entrelazador será descrita con más detalle brevemente con referencia a las figs. 3, 4 y 5. Las celdas de datos entrelazadas son a continuación
15 combinadas con símbolos piloto y de sincronización recibidos procedentes del formador 36 de señalización piloto y embebido a un constructor 37 de símbolos de OFDM, para formar el símbolo de COFDM, que es alimentado al modulador 38 de OFDM como se ha explicado anteriormente.
Entrelazador
La fig. 3 proporciona un ejemplo de partes del entrelazador de símbolos 33, que ilustra la técnica actual para
20 entrelazar símbolos. En la fig. 3 las celdas de datos de entrada procedentes del constructor 32 de tramas son escritas en la memoria 100 del entrelazador. Las celdas de datos son escritas en la memoria 100 del entrelazador de acuerdo con una dirección escrita alimentada desde el generador 102 de direcciones sobre el canal 104, y extraídas de la memoria 100 del entrelazador de acuerdo con una dirección leída alimentada desde el generador 102 de direcciones sobre un canal 106. El generador 102 de direcciones genera la dirección escrita y la dirección
25 leída como se ha explicado a continuación, dependiendo de si el símbolo de COFDM es impar o par, que es identificado a partir de una señal alimentada desde un canal 108, y dependiendo de un modo seleccionado, que es identificado a partir de una señal alimentada desde un canal 110. Como se ha explicado, el modo puede ser uno de entre un modo 1k, un modo 2k, un modo 4k, un modo 8k, un modo 16k o un modo 32k. Como se ha explicado a continuación, la dirección escrita y la dirección leída son generadas de manera diferente para símbolos impar y
30 par como se ha explicado con referencia a la fig. 4, que proporciona una aplicación ejemplar de la memoria 100 del entrelazador.
En el ejemplo mostrado en la fig. 4, la memoria del entrelazador está mostrada como que comprende una parte superior 100 que ilustra la operación de la memoria del entrelazador en el transmisor y una parte inferior 340, que ilustra la operación de la memoria del desentrelazador en el receptor. El entrelazador 100 y el desentrelazador 340
35 están mostrados juntos en la fig. 4 con el fin de facilitar la comprensión de su operación. Como se ha mostrado en la fig. 4, una representación de la comunicación entre el entrelazador 100 y el desentrelazador 340 mediante otros dispositivos y mediante un canal de transmisión ha sido simplificada y representada como una sección 140 entre el entrelazador 100 y el desentrelazador 340. La operación del entrelazador 100 está descrita en los siguientes párrafos:
40 Aunque la fig. 4 proporciona una ilustración solo de cuatro celdas de datos de entrada sobre un ejemplo de cuatro señales subportadoras de un símbolo de COFDM, se apreciará que la técnica ilustrada en la fig. 4 puede ser extendida a un número mayor de subportadoras tales como 756 para el modo 1k, 1512 para el modo 2k, 3024 para el modo 4k y 6048 para el modo 8k, 12096 para el modo 16k y 24192 para el modo 32k.
El direccionamiento de entrada y salida de la memoria 100 del entrelazador mostrado en la fig. 4 está mostrado
45 para símbolos impares y pares. Para un símbolo par de COFDM las celdas de datos son tomadas del canal 77 de entrada y escritas en la memoria 124.1 del entrelazador de acuerdo con una secuencia de direcciones 120 generadas para cada símbolo de COFDM por el generador 102 de direcciones. Las direcciones de escritura son aplicadas para el símbolo par de modo que se efectúe un entrelazado ilustrado por el mezclado al azar de las direcciones escritas. Por ello, para cada símbolo entrelazado y(h(q))=y'(q).
50 Para símbolos impares se ha utilizado la misma memoria 124.2 del entrelazador. Sin embargo, como se ha mostrado en la fig. 4 para el símbolo impar, el orden 132 de escritura está en la misma secuencia de direcciones utilizada para leer el símbolo par previo 126. Esta característica permite las aplicaciones del entrelazador de símbolo impar y par para utilizar solamente una memoria 100 del entrelazador siempre que la operación de extracción para una dirección dada sea realizada antes de la operación de escritura. Las celdas de datos escritas
55 en la memoria 124 del entrelazador durante símbolos impares son extraídas a continuación en una secuencia 134 generada por el generador 102 de direcciones para el siguiente símbolo par de COFDM y así sucesivamente. Así solamente es generada una dirección por símbolo, siendo la introducción y escritura para el símbolo impar/par de COFDM realizadas contemporáneamente.
En resumen, como se ha representado en la fig. 4, una vez que el conjunto de direcciones H(q) ha sido calculado 5 para todas las subportadoras activas, el vector de entrada Y' = (y0', y1', y2'...yNmax-1') es tratado para producir el vector entrelazado Y = (y0, y1, y2...yNmax-1) definido por:
yH(q) = y'q para símbolos pares para q = 0,...,Nmax-1
yq = y' H(q) para símbolos impares para q = 0,...,Nmax-1
En otras palabras, para símbolos pares de OFDM las palabras introducidas son escritas en un modo permutado a
10 una memoria y leídas de nuevo en un modo secuencial, mientras que para símbolos impares, son escritas secuencialmente y leídas de nuevo permutadas. En el caso anterior, la permutación H(q) es definida por la siguiente tabla:
q
0 1 2 3 H(q)
1 3 0 2
Tabla 1: permutación para un caso simple en el que Nmax = 4
Como se ha mostrado en la fig. 4, el desentrelazador 340 funciona para invertir el entrelazado aplicado por el
15 entrelazador 100, aplicando el mismo conjunto de direcciones como es generado por un generador de direcciones equivalente, pero aplicando las direcciones escrita y extraída en sentido inverso. Como tal, para símbolos pares, las direcciones escritas 342 están en orden secuencial, mientras que las direcciones extraídas 344 son proporcionadas por el generador de direcciones. De forma correspondiente, para los símbolos impares, el orden 346 escritura es determinado a partir del conjunto de direcciones generadas por el generador de direcciones,
20 mientras que el 348 de extracción es en orden secuencial.
Generación de Direcciones para el Modo 8k
Un diagrama de bloques esquemático del algoritmo utilizado para generar la función de permutación H(q) está representado en la fig. 5 para el modo 8k. En la fig. 5 un registro de desplazamiento de realimentación lineal está formado por doce etapas 200 de registro de desplazamiento, con el fin de generar una dirección entre 0 y 8191, y 25 una puerta O exclusiva 202 que está conectada a las etapas del registro de desplazamiento 200 de acuerdo con un generador polinómico. Por ello, de acuerdo con el contenido del registro 200 de desplazamiento un bit siguiente del registro de desplazamiento es proporcionado desde la salida de la puerta O exclusiva 202 realizando una función de O exclusiva sobre el contenido del registro de desplazamiento R[0] y la etapa de registro R[1]. De acuerdo con el generador polinómico se genera una secuencia de bits pseudo-aleatoria a partir del contenido del 30 registro 200 de desplazamiento. Sin embargo, con el fin de generar una dirección para el modo 8k como se ha ilustrado, está previsto un circuito de permutación 210 que permuta de manera efectiva el orden de los bits dentro del registro 200 de desplazamiento desde un orden Ri'[n] a un orden Ri[n] en la salida del circuito de permutación
210. Doce bits procedentes de la salida del circuito de permutación 210 son alimentados a continuación sobre un canal de conexión 212 a los que es añadido un bit más significativo mediante un canal 214 que es proporcionado 35 por un circuito conmutador 218. Una dirección de trece bits es generada por ello sobre el canal 212. Sin embargo, con el fin de asegurar la autenticidad de una dirección, un circuito 216 de comprobación de direcciones analiza la dirección generada para determinar si excede del número máximo de señales subportadoras. Si lo hace, entonces se genera una señal de control y es alimentada mediante un canal de conexión 220 a una unidad de control 224. Si la dirección generada excede del número máximo de señales portadoras entonces esta dirección es rechazada
40 y se vuelve a generar una nueva dirección para el símbolo particular.
En resumen una palabra R'i de (Nr-1) bits es definida, con Nr = log2 Mmax, donde Mmax = 8192 en el modo 8k, utilizando un (Registro de Desplazamiento de Realimentación Lineal) LFSR.
Los polinomios utilizados para generar esta secuencia son los siguientes:
modo 8k: R'i[11]= R'i-1[0] ! R'i-1[1] ! R'i-1[4] ! R'i-1[6]
45 donde i varía desde 0 a Mmax -1.
Una vez que se ha generado una palabra R'i, va a través de una permutación a producir otra palabra de (Nr-1) bits llamada Ri. Ri es derivada de R'i por las permutaciones de bits dadas en la tabla siguiente.
Posiciones de bit R'i
11 10 9 8 7 6 5 4 3 2 1 0
Posiciones de bit Ri
5 11 3 0 10 8 6 9 2 4 1 7
Tabla: Permutación de bits para el modo 8K.
Como un ejemplo, para el código de permutación anterior esto significa que para el modo 8k, el número 11 de bits de R'i es enviado en el número 5 de posición de bits de Ri.
La dirección H(q) es a continuación derivada de Ri mediante la siguiente ecuación:
N #2
r
N #1 j
r
H(q) ∃ (imod2)% 2 &∀Ri (j)% 2
j∃0
N1
La parte de (imod2). 2 r # de la anterior ecuación está representada en la fig. 5 por el bloque de conmutación T
218.
Una comprobación de dirección es realizada a continuación sobre H(q) para verificar que la dirección generada está dentro del rango de direcciones aceptables: si (H(q)<Nmax), donde en un ejemplo Nmax = 6048 en el modo 8K, entonces la dirección es válida. Si la dirección no es válida, la unidad de control es informada e intentará generar una nueva H(q) incrementando el índice i.
La misión del bloque de conmutación es asegurar que no se genera una dirección que exceda de dos veces Nmax en una fila. En efecto, si se hubiera generado un valor excesivo, esto significa que el MSB (es decir el bit de conmutación) de la dirección H(q) era uno. Así el siguiente valor generado tendrá un MSB establecido a cero, asegurando producir una dirección válida.
Las siguientes ecuaciones suman el comportamiento completo y ayudan a comprender la estructura del bucle de este algoritmo:
q = 0; para (i=0; i<Mmax; i = i + 1)
N #2
r
N #1 j
r
{ H(q) ∃ (imod2)% 2 &∀Ri (j)% 2 ;
j∃0
si (H(q)<Nmax) q = q+1;}
Como se explicará brevemente, en un ejemplo del generador de direcciones, el código de permutación antes mencionado es utilizado para generar direcciones para todos los símbolos de OFDM. En otro ejemplo, los códigos de permutación pueden ser cambiados entre símbolos, con el efecto de que se forma un ciclo de un conjunto de códigos de permutación para sucesivos símbolos de OFDM. Con este fin, las líneas de control 108, 110 que proporcionan una indicación en cuanto a si el símbolo de OFDM es impar o par y el modo actual son utilizados para seleccionar el código de permutación. Este modo ejemplar en el que se forma un ciclo de una pluralidad de códigos de permutación es particularmente apropiado para el ejemplo en el que solo es utilizado el entrelazador impar, que se explicará posteriormente. Unas señal que indica que debería utilizarse un código de permutación diferente es proporcionada mediante un canal de control 111. En un ejemplo los posibles códigos de permutación son almacenados previamente en el circuito 210 del código de permutación. En otro ejemplo, la unidad de control 224 suministra el nuevo código de permutación que ha de ser utilizado para un símbolo de OFDM.
Receptor
La fig. 6 proporciona una ilustración ejemplar de un receptor que puede ser utilizado con la técnica actual. Como se ha mostrado en la fig. 6, una señal de COFDM es recibida por una antena 300 y detectada por un sintonizador 302 y convertida en una forma digital por un convertidor 304 de analógico a digital. Un procesador 306 de eliminación de intervalo de guarda elimina el intervalo de guarda de un símbolo de COFDM recibido, antes de que los datos sean recuperados desde el símbolo de COFDM utilizando un procesador 308 de Transformada Rápida de Fourier (FFT) en combinación con un estimador de canal y corrección 310 en cooperación con una unidad 311 de descodificación de señalización-embebida, de acuerdo con las técnicas conocidas. Los datos desmodulados son recuperados a partir de un dispositivo 312 de correspondencia y alimentados a un desentrelazador 314 de símbolos, que funciona para efectuar la correspondencia inversa del símbolo de datos recibidos para regenerar una corriente de datos de salida con los datos desentrelazados.
El desentrelazador 314 de símbolos es formado a partir de un aparato de tratamiento de datos como se ha
mostrado en la fig. 6 con una memoria 540 de entrelazador y un generador 542 de direcciones. La memoria del entrelazador es como se ha mostrado en la fig. 4 y opera como se ha explicado ya anteriormente para efectuar el desentrelazado utilizando conjuntos de direcciones generadas por el generador 542 de direcciones. El generador 542 de direcciones está formado como se ha mostrado en la fig. 7 y está dispuesto para generar direcciones correspondientes para hacer corresponder los símbolos de datos recuperados a partir de cada una de las señales subportadoras de COFDM a una corriente de datos de salida.
Las partes restantes del receptor de COFDM mostrado en la fig. 6 están previstas para efectuar la descodificación 318 de corrección de error para corregir errores y recuperar una estimación de los datos fuente.
Una ventaja proporcionada por la técnica actual tanto para el receptor como para el transmisor es que un entrelazador de símbolos que opera en los receptores y transmisores puede ser conmutado entre el modo 1k, 2k, 4k, 8k, 16k, 32k cambiando el generador de polinomios y el orden de permutación. Por tanto el generador 542 de direcciones mostrado en la fig. 7 incluye una entrada 544, que proporciona una indicación del modo así como una entrada 546 que indica si hay símbolos pares/impares de COFDM. Una aplicación flexible es proporcionada por ello debido a que un entrelazador y un desentrelazador de símbolos pueden ser formados como se ha mostrado en las figs. 3 y 7, con un generador de direcciones como se ha ilustrado en la fig. 5. El generador de direcciones puede por ello ser adaptado a los diferentes modos cambiando los polinomios generadores y los órdenes de permutación indicados para cada uno de los modos. Por ejemplo, esto puede ser efectuado utilizando un cambio de software. Alternativamente, en otras realizaciones, una señal embebida que indica el modo de la transmisión de DVB-T2 puede ser detectado en el receptor en la unidad 311 de tratamiento de señalización embebida y utilizado para configurar automáticamente el desentrelazador de símbolos de acuerdo con el modo detectado.
Uso óptimo de entrelazadores impares
Como se ha mostrado en la fig. 4, dos procesos de entrelazado de símbolos, uno para símbolos pares de COFDM y uno para símbolos impares de COFDM permiten que la cantidad de memoria utilizada durante el entrelazado sea reducida. En el ejemplo mostrado en la fig. 4, el orden de escritura para el símbolo impar es el mismo que el orden de extracción para el símbolo par por ello, mientras está siendo leído un símbolo impar desde la memoria, puede describirse un símbolo par en el lugar desde recién leído; subsiguientemente, cuando el símbolo par es extraído desde la memoria, el símbolo impar siguiente puede ser escrito en la posición recién leída.
La selección del generador de polinomios y los códigos de permutación explicada anteriormente han sido identificados siguiendo análisis de simulación del rendimiento relativo del entrelazador. El rendimiento relativo del entrelazador ha sido evaluado utilizando una capacidad relativa del entrelazador para separar símbolos sucesivos
o una "calidad de entrelazado". La medida relativa de la calidad del entrelazador es determinada definiendo una distancia D (en número de subportadoras). Un criterio C es elegido para identificar un número de subportadoras que están a distancia ≤ D en la salida del entrelazador que estaban a distancia ≤ D en la entrada del entrelazador, siendo entonces el número de subportadoras para cada distancia D ponderado con respecto a la distancia relativa. El criterio C es evaluado tanto para los símbolos impares como pares de COFDM. Minimizar C produce un entrelazador de calidad superior.
d∃Dd∃D C ∃∀ Npar (d)/d &∀Nimpar (d)/d
donde: Npar(d) y Nimpar(d) son número de subportadoras en un símbolo par e impar respectivamente a la salida del entrelazador que permanecen dentro de la separación d de subportadoras entre sí.
Como se ha mencionado antes, durante un análisis experimental del rendimiento de los entrelazadores (utilizando el criterio C como se ha definido anteriormente) y para el ejemplo mostrado en la fig. 8(a) y en la fig. 8(b) se ha descubierto que los esquemas de entrelazado diseñados para los entrelazadores de símbolos de 2k y 8k para DVB-T y del entrelazador de símbolos de 4k para DVB-H funcionan mejor para símbolos impares que para símbolos pares. Así a partir de los resultados de evaluación de rendimiento de los entrelazadores, por ejemplo para 16k, como se ha ilustrado por las figs. 8(a) y 8(b) se ha revelado que los entrelazadores impares funcionan mejor que los entrelazadores pares. Esto puede verse comparando la fig. 8(a) que muestra resultados para un entrelazador para símbolos pares y la fig. 8(b) que ilustra resultados para símbolos impares: puede verse que la distancia media en la salida del entrelazador de subportadoras que eran adyacentes en la entrada del entrelazador es mayor para un entrelazador para símbolos impares que para un entrelazador para símbolos pares.
Como se comprenderá, la cantidad de memoria de entrelazador requerida para aplicar un entrelazador de símbolos depende del número de símbolos de datos que han de ser hechos corresponder sobre los símbolos de portadora de COFDM. Así, un entrelazador de símbolos de 16k requiere la mitad de la memoria requerida para aplicar un entrelazador de símbolos de modo de 32k y de manera similar, la cantidad de memoria requerida para aplicar un entrelazador de símbolos de 8k es la mitad de la requerida para aplicar un entrelazador de 16k. Por ello, un transmisor o receptor que está previsto para aplicar un entrelazador de símbolos de un modo, que establece el número máximo de símbolos de datos que pueden ser llevados por símbolo de OFDM, entonces ese receptor o
5 transmisor incluirá suficiente memoria para aplicar dos procesos de entrelazado impar para cualquier otro modo, que proporciona la mitad o menos de la mitad del número de subportadoras por símbolo de OFDM en ese modo máximo dado. Por ejemplo un receptor o transmisor que incluye un entrelazador de 32k tendrá suficiente memoria para acomodar dos procesos de entrelazado impar de 16k cada uno con su propia memoria de 16k.
Por ello, con el fin de explotar el mejor rendimiento del proceso de entrelazado impar, un entrelazador de símbolos
10 capaz de acomodar múltiples modos de modulación puede estar previsto de modo que sólo se utilice un proceso de entrelazado de símbolos impar en un modo que comprende la mitad o menos de la mitad del número de subportadoras en un modo máximo, que representa el número máximo de subportadoras por símbolo de OFDM. Este modo máximo establece por ello el tamaño de memoria máximo. Por ejemplo, en un transmisor/receptor capaz del modo 32k, cuando funciona en un modo con menos número de portadoras (es decir 16k, 8k, 4k o 1k)
15 entonces en vez de emplear procesos de entrelazado de símbolos impar y par separados, podrían utilizarse dos entrelazadores impares.
En la fig. 9 se ha mostrado una ilustración de una adaptación del entrelazador 33 de símbolos, que está mostrado en la fig. 3 cuando se han entrelazado símbolos de datos de entrada sobre las subportadoras de símbolos de OFDM en el modo de entrelazado impar solamente. El entrelazador 33.1 de símbolos corresponde exactamente al 20 entrelazador 33 de símbolos que se ha mostrado en la fig. 3, excepto en que el generador de direcciones 102.1 está adaptado para realizar el proceso de entrelazado impar solamente. Para el ejemplo mostrado en la fig. 9, el entrelazador 33.1 de símbolos está operando en un modo en el que el número de símbolos de datos que pueden ser llevados por símbolos de OFDM es menor de la mitad del número máximo que puede ser llevado por un símbolo de OFDM en un modo operativo con el mayor número de subportadoras por símbolo de OFDM. Como 25 tal, el entrelazador 33.1 de símbolos ha sido dispuesto para dividir la memoria 100 del entrelazador. Para la presente ilustración mostrada en la fig. 9, la memoria 100 del entrelazador entonces es dividida en dos partes 401,
402. Como una ilustración del entrelazador 33.1 de símbolos que opera en un modo en el que los símbolos de datos son hechos corresponder sobre los símbolos de OFDM utilizando el proceso de entrelazado impar, la fig. 9 proporciona una vista expandida de cada mitad de la memoria de entrelazador 401, 402. La vista expandida 30 proporciona una ilustración del modo de entrelazado impar como se ha representado para el lado del transmisor para cuatro símbolos A, B, C, D reproducidos a partir de la fig. 4. Así como se ha mostrado en la fig. 9, para conjuntos sucesivos de primeros y segundos símbolos de datos, los símbolos de datos son escritos en la memoria 401, 402 del entrelazador, en un orden secuencial y extraídos en un orden permutado de acuerdo con las direcciones generadas por el generador 102 de direcciones como se ha explicado previamente. Así, como se ha 35 ilustrado en la fig. 9, como un proceso de entrelazado impar está siendo realizado para conjuntos sucesivos de primeros y segundos conjuntos de símbolos de datos, la memoria del entrelazador debe ser dividida en dos partes. Símbolos procedentes de un primer conjunto de símbolos de datos son escritos en una primera mitad de la memoria 401 del entrelazador, y símbolos procedentes de un segundo conjuntos de símbolos de datos son escritos en una segunda parte de la memoria 402 del entrelazador. Esto es debido a que el entrelazador de
40 símbolos ya no es capaz de volver a utilizar las mismas partes de la memoria del entrelazador de símbolos como puede ser acomodado cuando se está operando en un modo impar y par de entrelazado.
Un ejemplo correspondiente del entrelazador en el receptor, que aparece en la fig. 7 pero adaptado para operar con un proceso de entrelazado impar solamente, está mostrado en la fig. 10. Como se ha mostrado en la fig. 10 la memoria 540 del entrelazador está dividida en dos mitades 410, 402 y el generador 542 de direcciones está 45 adaptado para escribir símbolos de datos en la memoria del entrelazador y leer símbolos de datos desde la memoria del entrelazador a partes respectivas de la memoria 410, 412 para conjuntos sucesivos de símbolos de datos para aplicar un proceso de entrelazado impar solamente. Por ello, en correspondencia con la representación mostrada en la fig. 9, la fig. 10 muestra la correspondencia del proceso de entrelazado que es realizado en el receptor e ilustrada en la fig. 4 como una vista expandida que opera tanto para la primera como para la segunda 50 mitades de la memoria de entrelazado 410, 412. Así un primer conjunto de símbolos de datos son escritos en una primera parte de la memoria 410 del entrelazador en un orden permutado definido de acuerdo con las direcciones generadas por el generador 542 de direcciones como ilustrado por el orden de escritura en los símbolos de datos que proporciona una secuencia de escritura de 1, 3, 0, 2. Como se ha ilustrado los símbolos de datos una continuación extraídos de la primera parte de la memoria 410 del entrelazador en un orden secuencial recuperando
55 así la secuencia original A, B, C, D.
De modo correspondiente, un segundo conjunto subsiguiente de símbolos de datos que son recuperados a partir de un símbolo de OFDM sucesivo son escritos en la segunda mitad de la memoria 412 del entrelazador de acuerdo con las direcciones generadas por el generador 542 de direcciones en un orden permutado y extraídas en la corriente de datos de salida en un orden secuencial.
En un ejemplo las direcciones generadas para un primer conjunto de símbolos de datos a escribir en la primera mitad de la memoria 410 del entrelazador pueden ser reutilizadas para escribir un segundo conjunto subsiguiente de símbolos de datos en la memoria 412 del entrelazador. De forma correspondiente, el transmisor puede también
5 reutilizar direcciones generadas para una mitad del entrelazador para un primer conjunto de símbolos de datos para extraer un segundo conjunto de símbolos de datos que han sido escritos en la segunda mitad de la memoria en orden secuencial.
Entrelazador Impar con Desplazamiento
El rendimiento de un entrelazador, que utiliza dos entrelazadores impares podría ser además mejorado utilizando
10 una secuencia de entrelazadores sólo impares en vez de un único entrelazador impar solamente, de modo que cualquier bit de entrada de datos al entrelazador no siempre modula la misma portadora en el símbolo de OFDM.
Una secuencia para entrelazadores impares solamente podría ser realizada mediante cualquiera de una de estas operaciones:
∋ añadir un desplazamiento a la dirección del entrelazador modula el número de portadoras de datos, o 15 bien
∋ utilizar una secuencia de permutaciones en el entrelazador
Añadir un Desplazamiento
Añadir un desplazamiento al módulo de direcciones del entrelazador el número de portadoras de datos efectivamente desplaza y se enrolla alrededor del símbolos de OFDM de manera que cualquier bit de entrada de
20 datos al entrelazador no siempre modula la misma portadora en el símbolo de OFDM. Así el generador de direcciones, podría opcionalmente incluir un generador de desplazamiento, que genera un desplazamiento en una dirección generada por el generador de direcciones en el canal de salida H(q).
El desplazamiento cambiaría cada símbolo. Por ejemplo este desplazamiento podría proporcionar ser una secuencia cíclica. Esta secuencia cíclica podría, por ejemplo, ser de longitud 4 y podría consistir por ejemplo, de
25 números primos. Por ejemplo, tal secuencia podría ser:
0, 41, 97, 157
Además el desplazamiento puede ser una secuencia aleatoria, que puede ser generada por otro generador de direcciones a partir de un entrelazador de símbolos de OFDM similar o puede ser generado por algunos otros medios.
30 Utilizar una Secuencia de Permutaciones
Como se ha mostrado en la fig. 5, una línea de control 111 se extiende desde la unidad de control del generador de direcciones al circuito de permutaciones. Como se ha mencionado anteriormente, en un ejemplo el generador de direcciones puede aplicar un código de permutación diferente de un conjunto de códigos de permutaciones para símbolos de OFDM sucesivos. Utilizar una secuencia de permutaciones en el generador de direcciones del
35 entrelazador reduce una probabilidad de que cualquier bit de entrada de datos al entrelazador no siempre module la misma subportadora en el símbolo de OFDM.
Por ejemplo, ésta podría ser una secuencia cíclica, de modo que un código de permutación diferente en un conjunto de códigos de permutación en una secuencia es utilizado para símbolos de OPFDM sucesivos y a continuación es repetido. Esta secuencia cíclica podría ser, por ejemplo, de longitud dos o cuatro. Para el ejemplo
40 del entrelazador de símbolos de 8k una secuencia de dos códigos de permutación que forman ciclo por símbolos de OFDM podría ser por ejemplo:
5 11 3 0 10 8 6 9 2 4 1 7 *
8 10 7 6 0 5 2 1 3 9 4 11
mientras que una secuencia de cuatro códigos de permutación podría ser:
45 5 11 3 0 10 8 6 9 2 4 1 7 * 8 10 7 6 0 5 2 1 3 9 4 11 11 3 6 9 2 7 4 10 5 1 0 8 10 8 1 7 5 6 0 11 4 2 9 3 La conmutación de un código de permutación a otro podría ser efectuada en respuesta a un cambio en la señal
5 Impar/Par indicada sobre el canal de control 108. En respuesta la unidad de control 224 cambia el código de permutación en el circuito 210 del código de permutación mediante la línea de control 111. Para el ejemplo de un entrelazador de símbolos de 1k, dos códigos de permutación podrían ser: 4 3 2 1 0 5 6 7 8 3 2 5 0 1 4 7 8 6 10 mientras para cuatro códigos de permutación podrían ser: 4 3 2 1 0 5 6 7 8 3 2 5 0 1 4 7 8 6 7 5 3 8 2 6 1 4 0 1 6 8 2 5 3 4 0 7
15 Otras combinaciones de secuencias pueden ser posibles para modos de portadora de 2k, 4k, y 16k o además modo de portadora de 0,5k. Por ejemplo, los siguientes códigos de permutación para cada uno de los 0,5k, 2k, 4k, y 16k proporcionan una buena falta de correlación de símbolos y pueden ser usados cíclicamente para generar el desplazamiento de la dirección generada por un generador de direcciones para cada uno de los modos respectivos:
20 Modo 2k: 0 7 5 1 8 2 6 9 3 4* 4 8 3 2 9 0 1 5 6 7 8 3 9 0 2 1 5 7 4 6 7 0 4 8 3 6 9 1 5 2
25 Modo 4k: 7 10 5 8 1 2 4 9 0 3 6 ** 6 2 7 10 8 0 3 4 1 9 5 9 5 4 2 3 10 1 0 6 8 7 1 4 10 3 9 7 2 6 5 0 8
30 Modo 16k: 8 4 3 2 0 11 1 5 12 10 6 7 9 7 9 5 3 11 1 4 0 2 12 10 8 6 6 11 7 5 2 3 0 1 10 8 12 9 4 5 12 9 0 3 10 2 4 6 7 8 11 1
35 Para los códigos de permutación indicados anteriormente, los dos primeros podrían ser utilizados en un ciclo de secuencia dos, mientras que los cuatro podrían ser utilizados para un ciclo de secuencia cuatro. Además, algunas otras secuencias de cuatro códigos de permutación, que forman ciclo para proporcionar el desplazamiento en un generador de direcciones para producir una buena falta de correlación en los símbolos entrelazados (algunos son comunes a los anteriores) son proporcionadas a continuación:
Modo 0,5k 3 7 4 6 1 2 0 5 4 2 5 7 3 0 1 6 5 3 6 0 4 1 2 7
5 6 1 0 5 2 7 4 3 Modo 2k: 0 7 5 1 8 2 6 9 3 4 * 3 2 7 0 1 5 8 4 9 6 4 8 3 2 9 0 1 5 6 7
10 7 3 9 5 2 1 0 6 4 8 Modo 4k: 7 10 5 8 1 2 4 9 0 3 6 ** 6 2 7 10 8 0 3 4 1 9 5 10 3 4 1 2 7 0 6 8 5 9
15 0 8 9 5 10 4 6 3 2 1 7 Modo 8k: 5 11 3 0 10 8 6 9 2 4 1 7 * 10 8 5 4 2 9 1 0 6 7 3 11 11 6 9 8 4 7 2 1 0 10 5 3
20 8 3 11 7 9 1 5 6 4 0 2 10 *estas son las permutaciones en la norma DVB-T ** estas son las permutaciones en la norma DVB-H Ejemplos de generadores de direcciones, y entrelazadores correspondientes, para los modos 2k, 4k, 8k están
descritos en la solicitud de Patente Europea nº 04251667.4, cuyo contenido está incorporado aquí como
25 referencia. Un generador de direcciones para el modo 0,5k está descrito en nuestra solicitud de patente del Reino Unido nº 0722553.5 también pendiente. Pueden hacerse distintas modificaciones en las realizaciones descritas anteriormente sin salir del marco del presente invento según está definido en las reivindicaciones adjuntas. En particular, la representación ejemplar del generador polinómico y el orden de permutación que han sido utilizados para representar aspectos del invento no pretenden ser limitativos y se extienden a formas equivalentes del
30 generador de polinomios y del orden de permutación. Como se apreciará el transmisor y receptor mostrado en las figs. 1 y 6 respectivamente son proporcionados como ilustraciones solamente y no pretenden ser limitativos. Por ejemplo, se apreciará que la posición del entrelazador y del desentrelazador de símbolos con respecto, por ejemplo al entrelazador de bits y al dispositivo de correspondencia puede ser cambiada. Como se apreciará el efecto del entrelazador y del desentrelazador es 35 inamovible por su posición relativa, aunque el entrelazador puede estar entrelazando símbolos I/Q en lugar de vectores de v-bits. Un cambio correspondiente puede hacerse en el receptor. Por consiguiente el entrelazador y el
desentrelazador pueden estar operando en diferentes tipos de datos, y pueden estar posicionados de modo diferente a la posición descrita en las realizaciones ejemplares. De acuerdo con una puesta en práctica de un transmisor, un aparato de tratamiento de datos utilizable para hacer
40 corresponder símbolos de entrada que han de ser comunicados sobre un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM). El aparato de tratamiento de datos comprende: un entrelazador utilizable para introducir en una memoria el número predeterminado de símbolos de datos para hacer corresponder sobre las señales subportadoras de OFDM, y para extraer de la memoria los símbolos de datos para las subportadoras de OFDM para efectuar la correspondencia, siendo la extracción en un orden diferente que la introducción, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que
5 los símbolos de datos son entrelazados sobre las señales subportadoras,
un generador de direcciones utilizable para generar el conjunto de direcciones, siendo generada una dirección para cada uno de los símbolos de entrada para hacer corresponder el símbolo de datos de entrada sobre una de las señales subportadoras, comprendiendo el generador de direcciones
un registro de desplazamiento de realimentación lineal que incluye un número predeterminado de etapas de
10 registro y que es utilizable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador polinómico,
un circuito de permutación utilizable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas de registro de acuerdo con un código de permutación para formar una dirección, y
15 una unidad de control utilizable en combinación con un circuito de comprobación de direcciones para regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada, en la que
la dirección válida máxima predeterminada es aproximadamente ocho mil,
el registro de desplazamiento de realimentación tiene doce etapas de registro con un generador polinómico para el registro de desplazamiento de realimentación lineal de R'i[11]= R'i-1[0] ! R'i-1[1] ! R'i-1[4] ! R'i-1[6] y el código de
20 permutación forma, con un bit adicional, una dirección de trece bits, caracterizado porque
el circuito de permutación está previsto para cambiar el código de permutación, que permuta el orden de los bits de las etapas de registro para formar el conjunto de direcciones de un símbolo de OFDM a otro.
Como se ha explicado anteriormente las realizaciones del presente invento encuentran aplicación con normas DVB tales como DVB-T. DVB-T2 y DVB-H. Por ejemplo realizaciones del presente invento pueden ser utilizadas en un 25 transmisor o receptor que funciona de acuerdo con la norma DVB-H, en terminales móviles portátiles. Los terminales móviles pueden estar integrados con teléfonos móviles (ya sean de segunda, tercera o generación de mayor orden) o Asistentes Digitales Personales o PC de Tableta por ejemplo. Tales terminales móviles pueden ser capaces de recibir señales compatibles de DVB-H o DVB-T/T2 dentro de edificios o en movimiento por ejemplo en vehículos o trenes, incluso a velocidades elevadas. Los terminales móviles pueden ser, por ejemplo, alimentados 30 por baterías, electricidad de la red o alimentación de corriente continua de baja tensión o alimentados desde la batería de un vehículo. En otras realizaciones ejemplares del presente invento encuentra aplicación con la norma DVB-T2 como se ha especificado de acuerdo con la norma EN 302755 de la ETSI. En otras realizaciones ejemplares del presente invento encuentra aplicación con la norma de transmisión por cable conocida como DVB-C2. Sin embargo, se apreciará que el presente invento no está limitado a la aplicación con DVB y puede ser
35 extendido a otras normas para transmisión o recepción, tanto fija como móvil.

Claims (4)

  1. REIVINDICACIONES
    1.- Un aparato de tratamiento de datos utilizable para hacer corresponder símbolos de datos recibidos desde un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM) a una corriente de datos de salida, siendo determinado el número predeterminado de señales
    5 subportadoras de acuerdo con uno de una pluralidad de modos operativos y siendo divididos los símbolos de datos en primeros conjuntos de símbolos de datos para hacerlos corresponder sobre primeros símbolos de OFDM y segundos conjuntos de símbolos de datos para hacerlos corresponder sobre segundos símbolos de OFDM, comprendiendo el aparato de tratamiento de datos:
    un desentrelazador (314) utilizable para introducir en una memoria (540) el número predeterminado de símbolos
    10 de datos desde las señales subportadoras de OFDM, y para extraer de la memoria los símbolos de datos a la corriente de símbolos de salida para efectuar la correspondencia, siendo la extracción en un orden diferente que la introducción, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados de las señales subportadoras de OFDM,
    un generador (542) de direcciones utilizable para generar el conjunto de direcciones, siendo generada una
    15 dirección para cada uno de los símbolos de datos recibidos para hacer corresponder el símbolo de datos recibidos desde la señal subportadora de OFDM a la corriente de símbolos de salida, comprendiendo el generador de direcciones
    un registro (200) de desplazamiento de realimentación lineal que incluye un número predeterminado de etapas de registro y que es utilizable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador
    20 polinómico,
    un circuito de permutación (210) utilizable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas del registro de acuerdo con un código de permutación para formar una dirección de una de las subportadoras de OFDM, y
    una unidad de control (224) utilizable en combinación con un circuito (216) de comprobación de direcciones para
    25 regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada, en que uno de una pluralidad de modos operativos proporciona símbolos de OFDM con aproximadamente ocho mil subportadoras que es la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos de OFDM de cualquiera de los modos operativos,
    la dirección válida máxima predeterminada es aproximadamente ocho mil,
    30 el registro (200) de desplazamiento de realimentación tiene doce etapas de registro con un generador polinómico para el registro de desplazamiento de realimentación lineal de R'i[11] = R'i-1[0] ! R'i-1[1] ! R'i-1[4] ! R'i-1[6] y el código de permutación forma, con un bit adicional, una dirección de trece bits, y el aparato de tratamiento de datos es utilizable para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con sólo un proceso de entrelazado impar, el proceso de entrelazado impar adaptado
    35 para escribir los primeros conjuntos de símbolos de datos recibidos desde las subportadoras de los primeros símbolos de OFDM a una primera parte de la memoria (540) del entrelazador de acuerdo con un orden determinado por el conjunto de direcciones,
    para extraer los primeros conjuntos de símbolos de datos desde la primera parte de la memoria (540) del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los primeros conjuntos de
    40 símbolos de datos de entrada,
    para escribir los segundos conjuntos de símbolos de datos recibidos desde las subportadoras de los segundos símbolos de OFDM a una segunda parte de la memoria (540) del entrelazador de acuerdo con un orden definido por el conjunto de direcciones, y
    para extraer los segundos conjuntos de símbolos de datos desde la segunda parte de la memoria (540) del
    45 entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos de entrada, para desentrelazar los primeros y segundos conjuntos de símbolos de datos a la corriente de datos de salida de acuerdo con sólo un proceso de entrelazado impar.
  2. 2.- Un aparato de tratamiento de datos según la reivindicación 1, en el que código de permutación forma la dirección de trece bits Ri[n] para el símbolo de datos i-ésimo a partir del bit presente en la etapa enésima de
    50 registro R'i[n] de acuerdo con el código de permutación definido por la tabla: 3.- Un método para hacer corresponder símbolos recibidos desde un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM) a una corriente de datos de salida, siendo determinado el número predeterminado de señales subportadoras de acuerdo con uno de
    Posiciones de bit R'i
    11 10 9 8 7 6 5 4 3 2 1 0
    Posiciones de bit Ri
    5 11 3 0 10 8 6 9 2 4 1 7
    5 una pluralidad de modos operativos y los símbolos de datos incluyen primeros conjuntos de símbolos de datos recibidos desde los símbolos de OFDM y segundos conjuntos de símbolos de datos recibidos desde segundos símbolos de OFDM, comprendiendo el método
    introducir en una memoria (540) el número predeterminado de símbolos de datos desde las señales subportadoras de OFDM,
    10 extraer de la memoria (540) los símbolos de datos a la corriente de símbolos de salida para efectuar la correspondencia, siendo la extracción en un orden diferente de la introducción, siendo determinado el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son desentrelazados de las señales subportadoras de OFDM,
    generar el conjunto de direcciones, siendo generada una dirección para cada uno de los símbolos recibidos para
    15 hacer corresponder el símbolo de datos recibidos desde la señal subportadora de OFDM a la corriente de símbolos de salida, comprendiendo la generación del conjunto de direcciones
    utilizar un registro (200) de desplazamiento de realimentación lineal que incluye un número predeterminado de etapas de registro, que son coleccionables para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador polinómico,
    20 utilizar un circuito de permutación (210) para recibir el contenido de las etapas del registro de desplazamiento y para permutar el orden de los bits presentes en las etapas del registro de acuerdo con un código de permutación para formar una dirección, y
    regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada, en que la dirección válida máxima predeterminada e aproximadamente ocho mil,
    25 el registro (200) de desplazamiento de realimentación lineal tiene doce etapas de registro con un generador polinómico para el registro de desplazamiento de realimentación lineal de R'i[11] = R'i-1[0] ! R'i-1[1] ! R'i-1[4] ! R'i1[6], y el orden de permutación forma, con un bit adicional, una dirección de trece bits, y
    el modo operativo proporciona aproximadamente ocho mil subportadoras por símbolo de OFDM que es la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos de OFDM de cualquiera de los
    30 modos operativos, y la introducción en la memoria (540) del número predeterminado de símbolos de datos desde las señales subportadoras de OFDM, y la extracción de la memoria de los símbolos de datos a la corriente de símbolos de salida es de acuerdo con sólo un proceso de entrelazado impar, incluyendo el proceso de entrelazado impar
    escribir los primeros conjuntos de símbolos de datos recibidos desde las subportadoras de los primeros símbolos
    35 a una primera parte de la memoria del entrelazador de acuerdo con un orden determinado por el conjunto de direcciones,
    extraer los primeros conjuntos de símbolos de datos desde la primera parte de la memoria del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada,
    40 escribir los segundos conjuntos de símbolos de datos recibidos desde las subportadoras de los segundos símbolos de OFDM a una segunda parte de la memoria del entrelazador de acuerdo con un orden definido por el conjunto de direcciones, y
    extraer los segundos conjuntos de símbolos de datos desde la segunda parte de la memoria del entrelazador a la corriente de datos de salida de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos
    45 de entrada.
  3. 4.- Un método según la reivindicación 3, en el que el código de permutación forma la dirección de trece bits Ri[n] para el símbolo de datos i-ésimo a partir del bit presente en la etapa enésima de registro R'i[n] de acuerdo con el
    código de permutación definido por la tabla:
    Posiciones de bit R'i
    11 10 9 8 7 6 5 4 3 2 1 0
    Posiciones de bit Ri
    5 11 3 0 10 8 6 9 2 4 1 7
  4. 5.- Un receptor para recibir una señal de difusión de video digital, incluyendo el receptor un aparato de tratamiento de datos según la reivindicación 1 ó 2.
ES11159959.3T 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos Active ES2456367T3 (es)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
GB0721269.9A GB2454193B (en) 2007-10-30 2007-10-30 Data processing apparatus and method
GB0721269 2007-10-30
GB0722645A GB2455071A (en) 2007-10-30 2007-11-19 Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode
GB0722645 2007-11-19
GB0722728A GB2454267A (en) 2007-10-30 2007-11-20 DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise
GB0722728 2007-11-20

Publications (1)

Publication Number Publication Date
ES2456367T3 true ES2456367T3 (es) 2014-04-22

Family

ID=38858160

Family Applications (11)

Application Number Title Priority Date Filing Date
ES19170301T Active ES2882563T3 (es) 2007-10-30 2008-10-22 Aparato y método de procesamiento de datos
ES11189832T Active ES2429029T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES11159951T Active ES2408595T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES11159959.3T Active ES2456367T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES08253464T Active ES2729850T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES11159954.4T Active ES2464540T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES19170314T Active ES2881769T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES11159955.1T Active ES2442291T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES11159958.5T Active ES2443340T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES19170318T Active ES2881720T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES11160170T Active ES2424771T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos

Family Applications Before (3)

Application Number Title Priority Date Filing Date
ES19170301T Active ES2882563T3 (es) 2007-10-30 2008-10-22 Aparato y método de procesamiento de datos
ES11189832T Active ES2429029T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES11159951T Active ES2408595T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos

Family Applications After (7)

Application Number Title Priority Date Filing Date
ES08253464T Active ES2729850T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES11159954.4T Active ES2464540T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES19170314T Active ES2881769T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES11159955.1T Active ES2442291T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES11159958.5T Active ES2443340T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES19170318T Active ES2881720T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES11160170T Active ES2424771T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos

Country Status (15)

Country Link
US (6) US8199802B2 (es)
EP (27) EP2421165B1 (es)
JP (3) JP5253092B2 (es)
KR (6) KR101459151B1 (es)
CN (4) CN101425997B (es)
AU (3) AU2008230048B2 (es)
DK (3) DK2333967T3 (es)
EA (2) EA014414B1 (es)
ES (11) ES2882563T3 (es)
GB (14) GB2454193B (es)
PL (10) PL3582399T3 (es)
PT (1) PT2333967E (es)
TW (6) TWI454083B (es)
UA (2) UA101145C2 (es)
ZA (2) ZA200808858B (es)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
GB2454318B (en) 2007-10-30 2012-10-17 Sony Corp Data processing apparatus and method
ES2562031T3 (es) 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
GB2460459B (en) * 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US8396139B2 (en) * 2009-06-22 2013-03-12 Ntt Docomo, Inc. Method and apparatus for sending information via silent symbol coding over under-utilized channels in wireless systems
WO2011001632A1 (ja) * 2009-07-02 2011-01-06 パナソニック株式会社 受信装置、集積回路、受信方法、及び受信プログラム
US9584262B2 (en) 2009-08-21 2017-02-28 Applied Transform, Llc Method and apparatus for variable header repetition in a wireless OFDM network with multiple overlapped frequency bands
CN101800619B (zh) * 2009-12-28 2013-03-06 福州瑞芯微电子有限公司 一种基于块交织的交织或解交织方法及其装置
JP5672489B2 (ja) * 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5672069B2 (ja) 2011-02-28 2015-02-18 富士通セミコンダクター株式会社 通信装置，通信方法
US8601340B2 (en) 2011-07-25 2013-12-03 Cortina Systems, Inc. Time varying data permutation apparatus and methods
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
US20140281367A1 (en) * 2013-03-14 2014-09-18 Mark W. Johnson Address calculation for received data
KR102104937B1 (ko) 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
WO2014204181A1 (en) 2013-06-19 2014-12-24 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
GB2515801A (en) 2013-07-04 2015-01-07 Sony Corp Transmitter and receiver and methods of transmitting and receiving
MX2016003228A (es) * 2013-09-20 2016-06-07 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
JP6509890B2 (ja) * 2013-11-11 2019-05-08 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
US9379928B2 (en) * 2013-11-17 2016-06-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9693203B2 (en) * 2014-01-26 2017-06-27 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3136670A4 (en) * 2014-04-21 2018-01-24 LG Electronics Inc. Broadcasting signal transmission apparatus, broadcasting signal reception apparatus, broadcasting signal transmission method, and broadcasting reception method
CN107431583A (zh) 2014-08-07 2017-12-01 相干逻辑公司 多分区无线电帧
KR102444038B1 (ko) * 2014-08-07 2022-09-19 원 미디어, 엘엘씨 유연한 직교 주파수 분할 멀티플렉싱 물리 전송 데이터 프레임의 동적 구성 방법
TWI551079B (zh) * 2014-11-28 2016-09-21 晨星半導體股份有限公司 適用於第二代地面數位視訊廣播系統之解交錯程序之資料處理電路及方法
KR101964653B1 (ko) 2015-01-05 2019-08-07 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016125968A1 (ko) * 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017014355A1 (ko) 2015-07-17 2017-01-26 엘지전자(주) 방송 신호 송수신 장치 및 방법
WO2017082060A1 (ja) * 2015-11-10 2017-05-18 ソニー株式会社 データ処理装置、及び、データ処理方法
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
CN109495207B (zh) * 2017-09-11 2021-08-10 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法和设备
DE102018126546A1 (de) * 2017-12-22 2019-06-27 Odass Gbr Verfahren zur Reduzierung der Rechenzeit einer Datenverarbeitungseinrichtung
CN110190925B (zh) * 2018-02-23 2022-03-08 中兴通讯股份有限公司 一种数据处理方法及装置
JP7284653B2 (ja) * 2019-07-23 2023-05-31 日本放送協会 送信装置及び受信装置
CN113727104B (zh) * 2020-05-22 2024-01-16 北京小米移动软件有限公司 编码方法及装置、解码方法及装置、以及存储介质

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US333588A (en) * 1886-01-05 Vehicle-spring
US333852A (en) * 1886-01-05 Switch and signal apparatus
US333736A (en) * 1886-01-05 Half to asa k
US332782A (en) * 1885-12-22 bbooks
US333737A (en) * 1886-01-05 Doiee
US333844A (en) * 1886-01-05 Dumping-wagon
US333116A (en) * 1885-12-29 Spring-bed
US332791A (en) * 1885-12-22 Ink-ribbon annunciator for type-writing machines
GB722553A (en) 1952-06-09 1955-01-26 Johannes Ditzel Improvements in or relating to feed or delivery devices for strip material
JPS6197746A (ja) * 1984-10-15 1986-05-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 乱数発生装置
CN1007021B (zh) * 1985-04-01 1990-02-28 国际商业机器公司 通过择多检测和校正误差的方法
EP2302805B1 (en) 1995-02-01 2012-08-22 Sony Corporation Multi-channel transmission with interleaving through in-place addressing of RAM memory
DE19609909A1 (de) * 1996-03-14 1997-09-18 Deutsche Telekom Ag Verfahren und System zur OFDM-Mehrträger-Übertragung von digitalen Rundfunksignalen
JP2937919B2 (ja) * 1997-01-16 1999-08-23 日本電気アイシーマイコンシステム株式会社 疑似乱数発生回路
US20070250442A1 (en) * 1998-08-31 2007-10-25 Hogan Edward J Financial Transaction Card With Installment Loan Feature
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
US6944120B2 (en) * 2000-04-12 2005-09-13 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Method and system for tiered digital television terrestrial broadcasting services using multi-bit-stream frequency interleaved OFDM
GB0110907D0 (en) * 2001-05-03 2001-06-27 British Broadcasting Corp Improvements in decoders for many carrier signals, in particular in DVB-T recievers
US6975250B2 (en) * 2002-05-28 2005-12-13 Broadcom Corporation Methods and systems for data manipulation
AU2002345130A1 (en) 2002-06-20 2004-01-06 Nokia Corporation Method and system for receiving a multi-carrier signal
RU2292654C2 (ru) 2002-08-13 2007-01-27 Нокиа Корпорейшн Символьное перемежение
DK1529389T3 (en) * 2002-08-13 2016-05-30 Nokia Technologies Oy Symbol Interleaving
KR100532422B1 (ko) * 2003-02-28 2005-11-30 삼성전자주식회사 동일 심볼을 다수의 채널에 중복적으로 전송하여 통신거리를 확장시킨 무선 랜 시스템의 직교 주파수 분할다중화 송수신 장치 및 그 송수신 방법
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
GB2454196B (en) 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
US7319659B2 (en) * 2003-04-24 2008-01-15 Silicon Integrated System Corp. OFDM receiver, mode detector therefor, and method for processing OFDM signals
US20040223449A1 (en) * 2003-05-08 2004-11-11 Yih-Ming Tsuie Mode detection for OFDM signals
US7433296B2 (en) * 2003-05-29 2008-10-07 Silicon Integrated Systems Corp. Mode detection for OFDM signals
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
RU2235429C1 (ru) 2003-08-15 2004-08-27 Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи" Способ частотно-временной синхронизации системы связи и устройство для его осуществления
US7415584B2 (en) * 2003-11-26 2008-08-19 Cygnus Communications Canada Co. Interleaving input sequences to memory
EP1575175B1 (en) * 2004-03-10 2008-10-08 Telefonaktiebolaget LM Ericsson (publ) Address generator for an interleaver memory and a deinterleaver memory
US7165205B2 (en) * 2004-05-14 2007-01-16 Motorola, Inc. Method and apparatus for encoding and decoding data
EP1771963A1 (en) * 2004-07-29 2007-04-11 Qualcomm Incorporated System and method for interleaving
KR100608913B1 (ko) * 2004-11-10 2006-08-09 한국전자통신연구원 직교주파수분할다중(ｏｆｄｍ) 송신기에서의 인터리빙장치 및 방법
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
TWI241779B (en) * 2004-12-24 2005-10-11 Univ Nat Sun Yat Sen Symbol deinterleaver for digital video broadcasting system
US7720017B2 (en) * 2005-03-11 2010-05-18 Qualcomm Incorporated Parallel turbo decoders with multiplexed output
KR20060097503A (ko) * 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
US7685495B2 (en) * 2005-05-12 2010-03-23 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7657818B2 (en) * 2005-06-22 2010-02-02 Adaptive Spectrum And Signal Alignment, Inc. Dynamic minimum-memory interleaving
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
US7681092B2 (en) * 2006-04-11 2010-03-16 Sharp Laboratories Of America, Inc. Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system
GB2454318B (en) 2007-10-30 2012-10-17 Sony Corp Data processing apparatus and method
PL2204002T3 (pl) 2007-10-30 2013-08-30 Sony Corp Urządzenie i sposób przetwarzania danych
ES2562031T3 (es) 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US7945746B2 (en) * 2008-06-02 2011-05-17 Newport Media, Inc. Memory sharing of time and frequency de-interleaver for ISDB-T receivers

Also Published As

Publication number Publication date
EP2426823A2 (en) 2012-03-07
EA200802080A1 (ru) 2009-06-30
EP2056475A2 (en) 2009-05-06
TWI454083B (zh) 2014-09-21
TWI508503B (zh) 2015-11-11
EP2056476B1 (en) 2019-05-08
GB2454324B (en) 2010-01-27
TWI458299B (zh) 2014-10-21
EP2056475B1 (en) 2019-10-02
EP2426823B1 (en) 2013-07-31
EP2421161A3 (en) 2012-03-28
UA101145C2 (ru) 2013-03-11
CN101425997B (zh) 2014-06-11
JP5253094B2 (ja) 2013-07-31
US20090110098A1 (en) 2009-04-30
EP2421159A3 (en) 2012-08-15
TW200935838A (en) 2009-08-16
CN101425996B (zh) 2014-06-11
CN101425995A (zh) 2009-05-06
GB0819590D0 (en) 2008-12-03
EP3582400B1 (en) 2021-07-07
TW200935837A (en) 2009-08-16
ES2429029T3 (es) 2013-11-12
GB0819398D0 (en) 2008-11-26
GB0722728D0 (en) 2007-12-27
TWI461004B (zh) 2014-11-11
DK2333965T3 (da) 2014-02-03
ES2729850T3 (es) 2019-11-06
EP2421160A3 (en) 2012-10-03
EP2333965A3 (en) 2012-05-30
KR20090045055A (ko) 2009-05-07
EP2333967A3 (en) 2012-03-28
TW200926659A (en) 2009-06-16
ZA200808858B (en) 2009-11-25
KR101463626B1 (ko) 2014-11-19
GB2462039B (en) 2010-12-29
UA101144C2 (ru) 2013-03-11
TW200926620A (en) 2009-06-16
EA200802076A1 (ru) 2009-06-30
EP2421161A2 (en) 2012-02-22
GB2454319A (en) 2009-05-06
EP2333966B1 (en) 2013-12-04
KR101464761B1 (ko) 2014-11-24
PL2333964T3 (pl) 2014-08-29
US20120127372A1 (en) 2012-05-24
GB2454193B (en) 2012-07-18
GB2462042B (en) 2010-12-29
PL3582400T3 (pl) 2021-11-22
CN101425995B (zh) 2014-06-11
ES2443340T3 (es) 2014-02-19
EP2421169A3 (en) 2012-08-15
GB0819581D0 (en) 2008-12-03
CN101425997A (zh) 2009-05-06
EP2056473B1 (en) 2019-05-08
EP2421168A3 (en) 2012-10-03
EP2056478B1 (en) 2019-05-08
JP2009112013A (ja) 2009-05-21
US8208525B2 (en) 2012-06-26
EP2456077A3 (en) 2012-05-30
EP2421159A2 (en) 2012-02-22
GB2462040B (en) 2010-12-29
ES2464540T3 (es) 2014-06-03
EP2056474B1 (en) 2019-08-28
GB2454324A (en) 2009-05-06
EP3582401A1 (en) 2019-12-18
GB2454316A (en) 2009-05-06
TW200935839A (en) 2009-08-16
GB2462040A (en) 2010-01-27
GB2462041B (en) 2010-12-29
EP2426823A3 (en) 2012-05-30
EP2333967B1 (en) 2014-02-19
EP2421160B1 (en) 2013-10-16
GB2454319C (en) 2010-10-27
US20090110094A1 (en) 2009-04-30
GB2454267A (en) 2009-05-06
ES2882563T3 (es) 2021-12-02
KR101464762B1 (ko) 2014-11-24
GB0920375D0 (en) 2010-01-06
EP2421158A3 (en) 2012-10-03
EP2056477A1 (en) 2009-05-06
PL2333967T3 (pl) 2014-06-30
AU2008237593B2 (en) 2012-04-05
EP2333967A2 (en) 2011-06-15
EP3582401B1 (en) 2021-07-07
EP2421168B1 (en) 2013-12-04
GB2454323A (en) 2009-05-06
US20120147981A1 (en) 2012-06-14
EP2333964B1 (en) 2014-04-09
TWI450522B (zh) 2014-08-21
PL2333963T3 (pl) 2013-08-30
KR20090045094A (ko) 2009-05-07
KR20090045100A (ko) 2009-05-07
KR20090045052A (ko) 2009-05-07
GB0819583D0 (en) 2008-12-03
EP2456077B1 (en) 2013-07-31
EP2421168A2 (en) 2012-02-22
EP2333965A2 (en) 2011-06-15
EP2421167B1 (en) 2013-12-18
PL2341629T3 (pl) 2013-10-31
GB2462042A (en) 2010-01-27
EP2421165A3 (en) 2012-03-28
ES2442291T3 (es) 2014-02-11
EP2056477B1 (en) 2019-10-02
EP2056476A3 (en) 2009-05-13
AU2008230048A1 (en) 2009-05-14
JP5253093B2 (ja) 2013-07-31
GB0819584D0 (en) 2008-12-03
AU2010202355A1 (en) 2010-07-01
EP2421167A3 (en) 2012-10-03
EP3582399B1 (en) 2021-07-07
EP2421165B1 (en) 2013-07-10
EP2333966A3 (en) 2012-08-08
KR20090045099A (ko) 2009-05-07
ES2881769T3 (es) 2021-11-30
DK2333966T3 (da) 2014-01-27
US8199802B2 (en) 2012-06-12
EP2333965B1 (en) 2013-12-04
EP2333964A3 (en) 2012-08-08
PL2056473T3 (pl) 2019-09-30
EP2421164A2 (en) 2012-02-22
KR101463624B1 (ko) 2014-11-19
TW200935809A (en) 2009-08-16
EP2421162B1 (en) 2013-07-31
EP2421169A2 (en) 2012-02-22
GB0920378D0 (en) 2010-01-06
GB2454321A (en) 2009-05-06
PL2333966T3 (pl) 2014-03-31
GB0721269D0 (en) 2007-12-19
PT2333967E (pt) 2014-04-03
JP5253092B2 (ja) 2013-07-31
EP2421160A2 (en) 2012-02-22
EP2421162A2 (en) 2012-02-22
EP3582399A1 (en) 2019-12-18
PL2333965T3 (pl) 2014-04-30
GB2462041A (en) 2010-01-27
ES2424771T3 (es) 2013-10-08
EP2421167A2 (en) 2012-02-22
EP2341629B1 (en) 2013-07-03
EP2056474A1 (en) 2009-05-06
CN101425994B (zh) 2013-08-14
EP2421158B1 (en) 2013-12-04
AU2008237593A1 (en) 2009-05-14
EP2456077A2 (en) 2012-05-23
DK2333967T3 (da) 2014-03-31
EP2421162A3 (en) 2012-03-28
US20120134431A1 (en) 2012-05-31
EP2333963B1 (en) 2013-04-03
GB0819372D0 (en) 2008-11-26
CN101425996A (zh) 2009-05-06
PL3582401T3 (pl) 2021-11-29
KR101463627B1 (ko) 2014-11-19
EP2421165A2 (en) 2012-02-22
US8351528B2 (en) 2013-01-08
JP2009239886A (ja) 2009-10-15
US8208524B2 (en) 2012-06-26
ES2881720T3 (es) 2021-11-30
GB0920377D0 (en) 2010-01-06
PL3582399T3 (pl) 2021-12-06
GB2454322A (en) 2009-05-06
EP2341629A3 (en) 2012-05-30
AU2008230048B2 (en) 2012-01-19
JP2009112012A (ja) 2009-05-21
GB2454321B (en) 2010-01-20
CN101425994A (zh) 2009-05-06
EA014122B1 (ru) 2010-10-29
EP2056476A2 (en) 2009-05-06
EP2333966A2 (en) 2011-06-15
GB0920376D0 (en) 2010-01-06
EP2421164B1 (en) 2013-08-21
GB2454319B (en) 2010-01-20
EP2333964A2 (en) 2011-06-15
AU2010202355B2 (en) 2013-04-18
ZA200809256B (en) 2009-11-25
EP2341629A2 (en) 2011-07-06
EP3582400A1 (en) 2019-12-18
EP2333963A3 (en) 2012-03-28
GB2454323B (en) 2010-01-20
GB0722645D0 (en) 2007-12-27
EP2421161B1 (en) 2013-09-04
GB2455071A (en) 2009-06-03
EP2056475A3 (en) 2009-05-13
EP2421164A3 (en) 2012-03-28
ES2408595T3 (es) 2013-06-21
US20090110097A1 (en) 2009-04-30
EP2421158A2 (en) 2012-02-22
GB2462039A (en) 2010-01-27
EP2333963A2 (en) 2011-06-15
KR101459151B1 (ko) 2014-11-07
GB2454193A (en) 2009-05-06
EP2056478A1 (en) 2009-05-06
GB2454322B (en) 2010-01-27
EP2056473A1 (en) 2009-05-06
GB0722725D0 (en) 2007-12-27
EA014414B1 (ru) 2010-12-30
KR20090045104A (ko) 2009-05-07
US8396104B2 (en) 2013-03-12
TWI474692B (zh) 2015-02-21
US8406339B2 (en) 2013-03-26
GB2454316B (en) 2010-01-20

Similar Documents

Publication Publication Date Title
ES2456367T3 (es) Aparato y método para el tratamiento de datos
ES2412429T3 (es) Aparato y método para el tratamiento de datos
ES2383099T3 (es) Aparato y método de procesado de datos
US9722836B2 (en) Data processing apparatus and method
ES2332836T3 (es) Aparato y metodo de procesamiento de datos.
ES2381053T3 (es) Aparato y método de procesado de datos
GB2462749A (en) Symbol to sub-carrier interleaver for DVB-T2 using odd interleaving
GB2462750A (en) Symbol to sub-carrier interleaver for DVB-T2 using odd interleaving