ES2374018T3

ES2374018T3 - Aparato para transmitir y recibir una señal y procedimiento de transmisión y recepción de una señal.

Info

Publication number: ES2374018T3
Application number: ES09161861T
Authority: ES
Inventors: Woo Suk Ko; Sang Chul Moon; Ho Taek Hong
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2009-02-06
Filing date: 2009-06-03
Publication date: 2012-02-13
Anticipated expiration: 2029-06-03
Also published as: PL2385670T3; SI2385669T1; HRP20131079T1; EP2216951A1; ES2436080T3; EP2385670A2; EP2216951B1; PL2385669T3; WO2010090374A1; PT2385670E; EP2385670B1; ES2436880T3; EP2385669A3; ATE519311T1; CN102301704A; HRP20131020T1; CN103957373B; SI2216951T1; PT2216951E; EP2385669A2

Abstract

Transmisor para transmitir datos de difusión a un receptor, comprendiendo el transmisor: un primer codificador BCH (702-L1) configurado para codificar en BCH datos de señalización de la Capa 1; un primer codificador LDPC (702-L1) configurado para codificar en LDPC los datos de señalización de la Capa 1 codificados en BCH para generar al menos un bit de paridad LDPC; unos medios de perforación configurados para realizar un perforado en el bit de paridad LDPC generado; un primer intercalador de bits (703-L1) configurado para intercalar bits en los datos de señalización de la Capa 1 codificada en LDPC y el bit de paridad LDPC perforado; y un primer mapeador QAM (704-L1) configurado para demultiplexar los datos de señalización de la Capa 1 intercalada en palabras celulares y mapear las palabras celulares en valores de constelación, caracterizado porque los datos de señalización de la Capa 1 incluyen un campo de información de inicio de una muesca que indica una posición inicial de una banda de muesca asociada, en el que el número de bits utilizados para el campo de información de inicio de la muesca varía de acuerdo con un valor de intervalo de guarda.

Description

Aparato para transmitir y recibir una señal y procedimiento de transmisión y recepción de una señal

Antecedentes de la invención

Campo de la invención

La presente invención se refiere a un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, y más particularmente, a un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Descripción de la técnica relacionada

A medida que la tecnología digital de difusión se ha desarrollado, los usuarios han recibido una imagen en movimiento de alta definición (HD). Con el desarrollo continuo de un algoritmo de compresión y un alto rendimiento de hardware, se proporcionará un medio ambiente mejor a los usuarios en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y ofrecer una variedad de servicios complementarios para los usuarios, así como una señal de vídeo y una señal de audio. La codificación y la modulación del canal de estructura marco del proyecto DVB para una sistema de difusión de televisión digital terrestre de segunda generación (DVB-T2), citado en internet en junio 2008 describe la codificación y modulación del canal para los servicios de televisión digital.

La Difusión de Video Digital (DVB)-C2 es la tercera especificación que se une a la familia DVB de sistemas de transmisión de segunda generación. Desarrollado en 1994, hoy DVB-C se ha desplegado en más de 50 millones de sintonizadores de cable en todo el mundo. En línea con los otros sistemas DVB de segunda generación, DVB-C2 utiliza una combinación de códigos de comprobación de paridad de baja densidad (LDPC) y BCH. Esta corrección de error sin canal de retorno (FEC) de gran alcance ofrece una mejora de 5 dB de relación portador-ruido en DVB-C. Esquemas apropiados de intercalado de bits optimizan la solidez general del sistema de FEC. Extendidos por un encabezado, estos marcos se llaman conexiones de la capa física (PLP). Uno o más de estas PLPs son multiplexadas en un segmento de datos. El intercalado de dos dimensiones (en el dominio de tiempo y de frecuencia) se aplica a cada segmento permitiendo que el receptor elimine el impacto de los problemas de ráfaga y la interferencia de frecuencia selectiva, tal como la entrada de una sola frecuencia.

Con el desarrollo de estas tecnologías digitales de radiodifusión, un requisito para un servicio como una señal de vídeo y una señal de audio se incrementan y el tamaño de los datos deseados por los usuarios o el número de canales de difusión aumenta gradualmente.

Sumario de la invención

En consecuencia, la presente invención se refiere a un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal que sustancialmente obvia uno o más problemas debido a las limitaciones y desventajas de la técnica relacionada.

Un objeto de la presente invención es proporcionar un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Otro objeto de la presente invención es proporcionar un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la capacidad de corrección de errores de bits de la configuración de un servicio.

Las ventajas, objetos y características adicionales de la invención se expondrán en parte en la descripción que sigue y en parte serán evidentes para los expertos en la materia en el examen de lo que sigue. Los objetivos y ventajas de la invención se pueden realizar y alcanzar por la estructura particularmente señalada en la descripción escrita y las reivindicaciones de la misma, así como por los dibujos adjuntos.

Para lograr los objetivos, un primer aspecto de la presente invención proporciona un transmisor para transmitir datos difundidos a un receptor, comprendiendo el transmisor: un primer codificador BCH configurado para codificar a BCH los datos de señalización de la Capa 1, un primer codificador LDPC configurado para codificar a LDPC los datos de señalización de la Capa 1codificados a BCH para generar al menos un bit de paridad LDPC, un medio de perforado configurado para realizar el perforado en el bit de paridad LDPC generado; un primer dispositivo de intercalado de bits configurado para intercalar bits a los datos de señalización de la Capa 1 codificados a LDPC y el bit de paridad LDPC perforado, y un primer mapeador QAM configurado para demultiplexar los datos de señalización de la Capa 1 intercalada en palabras de celdas y mapear las palabras de celdas en valores de constelación, en que el transmisor está configurado para procesar los datos de señalización de la Capa 1, en donde los datos de señalización de la Capa 1 incluye información de inicio de muesca indicando la posición de inicio de una banda de muesca asociada, estando un ancho de bits de la información de inicio de muesca basado en información del intervalo de guarda.

En otro aspecto, la presente invención proporciona un receptor para el procesamiento de datos difundidos, comprendiendo el receptor: a demapeador QAM configurado para demapear los valores de la constelación correspondientes a los datos de señalización de la Capa 1 en las palabras de celdas y para multiplexar las palabras de celdas mapeadas en los datos de señalización de la Capa 1, un desentrelazador de bits configurado desintercalar los bits de los datos de señalización de la Capa 1 multiplexada y al menos un bit de paridad LDPC, un medio de desperforación configurado para realizar la deperforación en el bit de paridad LDPC, un decodificador LDPC configurado para decodificar a LDPC los datos de señalización de la Capa 1 y el bit de paridad deperforado, y un decodificador BCH configurado para decodificar a BCH los datos de señalización de la Capa 1 decodificada a LDPC y un bit de paridad LDPC deperforado, en que el receptor está configurado para procesar datos de señalización de la Capa 1 con la información de la muesca de inicio que indica una posición de inicio de una banda de muesca asociada, un ancho de bits de la información de la muesca de inicio que se basa en información del intervalo de guarda.

Otro aspecto de la invención proporciona un procedimiento de transmisión de datos de difusión a un receptor, comprendiendo el procedimiento: codificación a BCH de los datos de señalización de la Capa 1, codificación a LDPC de los datos de señalización de la Capa 1 codificados a BCH para generar al menos un bit de paridad LDPC, realizar el perforado en el bit de paridad LDPC generado; intercalar el bit en los datos de señalización de la Capa 1 codificado a LDPC y el bit de paridad LDPC perforado; demultiplexar los datos de señalización de la Capa 1 intercalada en palabras de celdas, y mapear las palabras de celdas en los valores de la constelación, en los que los datos de señalización de la Capa 1 incluyen información de inicio de muesca indicando la posición de inicio de una banda de muesca asociada, estando un ancho de bits de la información de inicio de muesca basado en información de intervalo de guarda.

Un aspecto más de la presente invención proporciona un procedimiento de recepción de datos de difusión, comprendiendo el procedimiento: desmapeado de valores de constelación correspondientes a los datos de señalización de la Capa 1 en palabras de celdas, multiplexación de las palabras de celdas desmapeadas en datos de señalización de la Capa 1, desintercalado de bits de los datos de señalización de la Capa 1 multiplexada y al menos un bit de paridad LDPC, realización del desperforado en el bit de paridad LDPC; decodificación a LDPC de los datos de señalización de la Capa 1 y el bit de paridad desperforado, y decodificación a BCH de los datos de señalización de la Capa 1 decodificados a LDPC y desperforado del bit de paridad LDPC, en donde los datos de señalización de la Capa 1 incluye información de inicio de muesca que indica una posición inicial de una banda de muesca asociada, estando un ancho de bits de la información de inicio de muesca basado en información de intervalo de guarda.

Una realización de la invención se refiere a un sistema de transmisión digital y el procedimiento de señalización de la capa física. Otra realización de la invención se refiere a la modulación de amplitud en cuadratura (QAM), en concreto, una combinación de una QAM modificada mediante código Gray reflejado binario (BRGC) y una modificación que utiliza modulación no uniforme para una modulación eficiente.

Sin embargo, otra realización de la invención se refiere a un modelo piloto disperso eficiente y una estructura de preámbulo para la estimación de canal y a una estructura de decodificador para realizar el modelo piloto disperso eficiente y estructura de preámbulo en un sistema donde se ha mejorado la eficiencia del espectro utilizando la unión de canales.

En concreto, la realización se refiere a una estructura de preámbulo para la mejora de la ganancia de codificación mediante el incremento de la eficiencia del espectro y un receptor para una decodificación eficiente. Además, se describen los modelos piloto dispersos que pueden ser utilizados en la estructura del preámbulo, y una estructura del receptor. Al utilizar el modelo piloto sugerido, es posible decodificar la señal L1 transmitida en el preámbulo en una posición de ventana de sintonizador al azar, sin necesidad de utilizar la información en la información de unión de canales.

Sin embargo, otra realización de la invención se refiere a la señalización L1 optimizada para reducir la sobrecarga de señalización en el sistema de unión de canales y una estructura de receptor eficiente.

Más aún, otra realización de la invención se refiere a la estructura de bloque L1 que puede maximizar la eficiencia del espectro, sin perforar, es decir, sin deterioro del rendimiento.

Una realización de la invención se refiere a una estructura para señalización de L1, con una sobrecarga minimizada

o una estructura de bloque L1 adaptativa para la eficiencia del espectro incrementada en un ambiente de unión de canales. La estructura es capaz de adaptarse a un bloque de L1 que puede variar dependiendo de la estructura de unión de canales o el medio ambiente del canal de transmisión.

Una realización de la invención se refiere a una estructura de intercalación apropiada para un sistema de unión de canales. La estructura de intercalado sugerida puede permitir la decodificación de un servicio solicitado por el usuario en una posición de ventana de sintonizador al azar.

Más aún, otra realización de la invención se refiere a la transmisión de información de tipos de segmento de datos en un encabezado FECFRAME en un ambiente de unión de canales. Los tipos de segmento de datos pueden ser tanto Codificación y Modulación Constante (CCM) o Codificación y Modulación Adaptativas/Codificación y Modulación Variable (ACM/MVC). La sobrecarga de señalización L1 puede ser minimizada.

Todavía, otra realización de la invención se refiere a la transmisión de los parámetros de intercalado de tiempo de bloque L1 en un encabezado de un preámbulo. Además, se sugiere un mecanismo de protección para asegurar la robustez de la señalización.

Más aún, otra realización de la invención se refiere a una estructura de encabezado que puede transmitir información sobre el tamaño de la L1 de la señalización L1 que se transmite en un preámbulo y el parámetro de intercalación de tiempo en una forma de pre-L1.

Más aún, otra realización de la invención se refiere a una estructura de intercalado de tiempo eficiente del bloque de L1.

Más aún, otra realización de la invención se refiere a un procedimiento de direccionamiento que puede reducir una sobrecarga de la dirección de la PLP en la estructura de señalización de L1.

Más aún, otra forma de realización de la invención se refiere a un intercalado de tiempo que puede tener una profundidad de intercalado completa en un ambiente de ruido de ráfaga.

Sin embargo, otra realización de la invención se refiere a preámbulos de intercalado de tiempo que puede tener una profundidad de intercalado completa.

Más aún, otra realización de la invención se refiere a un desintercalador eficaz que puede reducir la memoria necesaria para el desintercalado a la mitad a través de la realización del desintercalado de símbolo utilizando memoria intermedia única 2-D.

Sin embargo, otra realización de la invención se refiere a una arquitectura del receptor de un sistema OFDM que utiliza segmento de datos.

Más aún, otra forma de realización de la invención se refiere a los procedimientos de intercalado de tiempo y de desintercalado de tiempo para el preámbulo. Mediante preámbulos intercalados excluyendo los pilotos, los efectos del intercalado de tiempo y de frecuencia pueden ser maximizados y la memoria necesaria para el desintercalado puede ser minimizada.

Sin embargo, una realización de la invención se refiere a la estructura de los campos de la señalización y del encabezado del encabezado de L1 que se transmiten en símbolos de preámbulo.

Más aún, otra realización de la invención se refiere a un individualizador de L1 y un receptor que utiliza la señalización L1 para una difusión por cable eficiente.

Sin embargo, otra realización de la invención se refiere un individualizador eficiente de L1 y un receptor que utiliza la señalización L1 eficiente para una emisión por cable eficiente.

Sin embargo, otra forma de realización de la invención se refiere al individualizador L1 más eficiente y un receptor que utiliza la señalización L1 más eficiente para una difusión por cable eficiente.

Descripción de las realizaciones preferidas

Los dibujos que acompañan, que se incluyen para proporcionar una mayor comprensión de la invención y se incorporan y forman parte de la presente solicitud, ilustrar realización(es) de la invención y, junto con la descripción sirven para explicar el principio de la invención. En los dibujos:

La figura 1 es un ejemplo de modulación de amplitud en cuadratura -64 (QAM) que se utiliza en el estándar europeo DVB-T. La figura 2 es un procedimiento de código Gray reflejado binario (BRGC). La figura 3 la salida cerca de Gauss mediante la modificación de 64-QAM utilizada en DVB-T. La figura 4 es la distancia Hamming entre par reflejado en BRGC. La figura 5 es características en QAM, donde existe un par reflejado para cada eje I y eje Q. La figura 6 es un procedimiento para modificar la QAM utilizando un par reflejado de BRGC. La figura 7 es un ejemplo de 64/256/1024/4096-QAM modificada. Las figuras 8-9 son un ejemplo de 64-QAM modificada utilizando un par reflejado BRGC. Las figuras 10-11 son un ejemplo de modificación 256-QAM utilizando un par reflejado BRGC.

Las figuras 12-13 son un ejemplo de 1024-QAM modificada utilizando un par reflejado de BRGC (0 ~ 511). Las figuras 14-15 son un ejemplo de 1024-QAM modificada utilizando un par reflejado de BRGC (512 ~ 1023). Las figuras 16-17 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (0 ~ 511). Las figuras 18-19 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (512 a 1.023). Las figuras 20-21 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (1.024-1.535). Las figuras 22-23 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (1536 ~ 2047). Las figuras 24-25 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (2048-2559). Las figuras 26-27 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (2560 ~ 3071). Las figuras 28-29 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (3072 ~ 3583). Las figuras 30-31 son un ejemplo de 4096-QAM modificada utilizando un par reflejado de BRGC (desde 3584 hasta

4095).

La figura 32 es un ejemplo de mapeo de bits de la QAM modificada en donde 256-QAM se modifica utilizando

BRGC.

La figura 33 es un ejemplo de transformación de MQAM en constelación no uniforme.

La figura 34 es un ejemplo de un sistema de transmisión digital.

La figura 35 es un ejemplo de un procesador de entrada.

La figura 36 es una información que puede ser incluida en la banda base (BB).

La figura 37 es un ejemplo de BICM.

La figura 38 es un ejemplo de codificador acortado/perforado.

La figura 39 es un ejemplo de la aplicación de varias constelaciones.

La figura 40 es otro ejemplo de los casos en que se considera la compatibilidad entre los sistemas convencionales.

La figura 41 es una estructura marco que comprende el preámbulo para la señalización de L1 y símbolo de datos

para los datos de PLP. La figura 42 es un ejemplo de constructor de marcos. La figura 43 es un ejemplo de inserción de piloto (404) que se muestra en la figura 4. La figura 44 es una estructura de SP. La figura 45 es una nueva estructura de SP o Modelo Piloto (PP) 5’. La figura 46 es una estructura PP5’ sugerida. La figura 47 es una relación entre el símbolo de datos y el preámbulo. La figura 48 es otra relación entre el símbolo de datos y el preámbulo. La figura 49 es un ejemplo de perfil de retardo de los canales de cable. La figura 50 es una estructura piloto dispersa que utiliza z=56, z=112. La figura 51 es un ejemplo de modulador basado en OFDM. La figura 52 es un ejemplo de la estructura del preámbulo. La figura 53 es un ejemplo de decodificación de preámbulo. La figura 54 es un proceso para el diseño de preámbulo más optimizado. La figura 55 es otro ejemplo de la estructura del preámbulo. La figura 56 es otro ejemplo de decodificación del Preámbulo.

La figura 57 es un ejemplo de la estructura del preámbulo. La figura 58 es un ejemplo de decodificación de L1. La figura 59 es un ejemplo de procesador analógico. La figura 60 es un ejemplo de sistema de recepción digital. La figura 61 es un ejemplo de procesador analógico utilizado en el receptor. La figura 62 es un ejemplo de demodulador. La figura 63 es un ejemplo de programa de análisis del marco. La figura 64 es un ejemplo de demodulador BICM. La figura 65 es un ejemplo de decodificación LDPC utilizando acortado/perforado. La figura 66 es un ejemplo de procesador de salida. La figura 67 es un ejemplo de la tasa de repetición de bloque L1 de 8 MHz. La figura 68 es un ejemplo de la tasa de repetición de bloque L1 de 8 MHz. La figura 69 es una nueva tasa de repetición de bloque L1 de 7,61 MHz. La figura 70 es un ejemplo de señalización de L1 que se transmite en el encabezado de del marco. La figura 71 es el resultado del preámbulo y la simulación de la estructura L1. La figura 72 es un ejemplo de intercalado de símbolo. La figura 73 es un ejemplo de una transmisión de bloque L1. La figura 74 es otro ejemplo de señalización de L1 transmitida dentro de un encabezado de marco. La figura 75 es un ejemplo de la frecuencia o el tiempo de intercalado/desintercalado. La figura 76 es una tabla de análisis de sobrecarga de la señalización de L1 que se transmite en el encabezado de

FECFRAME en la Inserción de Encabezado ModCod (307) en la ruta de datos del módulo de BICM que se muestra

en la figura 3.

La figura 77 está mostrando una estructura de encabezado FECFRAME para minimizar la sobrecarga.

La figura 78 muestra una tasa de error de bit (BER) de la protección L1 antes mencionada.

La figura 79 muestra ejemplos de un marco de transmisión y una estructura de marco FEC.

La figura 80 muestra un ejemplo de señalización de L1.

La figura 81 muestra un ejemplo de señalización de pre-L1.

La figura 82 muestra una estructura de bloque de señalización L1.

La figura 83 muestra una intercalación de tiempo L1.

La figura 84 muestra un ejemplo de extracción de la modulación y de la información del código.

La figura 85 muestra otro ejemplo de la señalización pre-L1. La figura 86 muestra un ejemplo de programación del bloque de señalización de L1 que se transmite en el preámbulo.

La figura 87 muestra un ejemplo de señalización de pre-L1, donde se considera la inyección de energía.

La figura 88 muestra un ejemplo de señalización de L1.

La figura 89 muestra otro ejemplo de extracción de la modulación y la información del código.

La figura 90 muestra otro ejemplo de extracción de la modulación y la información del código.

La figura 91 muestra un ejemplo de sincronización pre-L1.

La figura 92 muestra un ejemplo de señalización de pre-L1. La figura 93 muestra un ejemplo de señalización de L1. La figura 94 muestra un ejemplo de la ruta de señalización de L1. La figura 95 es otro ejemplo de la señalización de L1 transmitida dentro de un encabezado de marco. La figura 96 es otro ejemplo de la señalización de L1 transmitida dentro de un encabezado de marco. La figura 97 es otro ejemplo de la señalización de L1 transmitida dentro de un encabezado de marco. La figura 98 muestra un ejemplo de señalización de L1. La figura 99 es un ejemplo de intercalador de símbolos. La figura 100 muestra un rendimiento de intercalado del intercalador de tiempo de la figura 99. La figura 101 es un ejemplo de intercalador de símbolos. La figura 102 muestra un rendimiento de intercalado del intercalador de tiempo de la figura 101. La figura 103 es un ejemplo de desintercalador de símbolos. La figura 104 es otro ejemplo del intercalador de tiempo. La figura 105 es el resultado del intercalado utilizando el procedimiento mostrado en la figura 104. La figura 106 es un ejemplo de procedimiento de direccionamiento de la figura 105. La figura 107 es otro ejemplo de intercalado de tiempo L1. La figura 108 es un ejemplo de desintercalador de símbolos. La figura 109 es otro ejemplo de desintercalador. La figura 110 es un ejemplo de desintercalador de símbolos. La figura 111 es un ejemplo de direcciones de fila y columna para el desintercalado de tiempo. La figura 112 muestra un ejemplo de intercalado general de bloques en un dominio de símbolo de datos donde no se

utilizan los pilotos. La figura 113 es un ejemplo de un transmisor OFDM que utiliza segmentos de datos. La figura 114 es un ejemplo de un receptor OFDM que utiliza segmento de datos. La figura 115 es un ejemplo de intercalado de tiempo y un ejemplo de desintercalador de tiempo. La figura 116 es un ejemplo de la formación de símbolos OFDM. La figura 117 es un ejemplo de un intercalado4 de tiempo (TI). La figura 118 es un ejemplo de un intercalador de tiempo (TI). La figura 119 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en el

receptor. La figura 120 es un ejemplo de un proceso en el receptor para obtener L1_XFEC_FRAME del preámbulo. La figura 121 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en el

receptor. La figura 122 es un ejemplo de un intercalador de tiempo (TI). La figura 123 es un ejemplo de un transmisor OFDM utilizando segmentos de datos. La figura 124 es un ejemplo de un receptor OFDM utilizando segmentos de datos. La figura 125 es un ejemplo de un intercalador de tiempo (TI). La figura 126 es un ejemplo de un desintercalador de tiempo (TDI).

La figura 127 es un ejemplo de un intercalador de tiempo (TI). La figura 128 es un ejemplo de flujo de intercalado y desintercalado de tiempo de preámbulo. La figura 129 es un parámetro de profundidad de intercalado de tiempo en la señalización de encabezado L1. La figura 130 es un ejemplo de una señalización de encabezado L1, estructura L1 y un procedimiento de relleno.

5 La figura 131 es un ejemplo de señalización de L1. La figura 132 es un ejemplo de dslice_ti_depth. La figura 133 es un ejemplo de dslice_type. La figura 134 es un ejemplo de plp_type. La figura 135 es un ejemplo de Plp_payload_type.

10 La figura 136 es un ejemplo de Plp_modcod. La figura 137 es un ejemplo de GI. La figura 138 es un ejemplo de PAPR. La figura 139 es un ejemplo de señalización de L1. La figura 140 es un ejemplo de plp_type.

15 La figura 141 es un ejemplo de señalización de L1. La figura 142 es un ejemplo de una señalización de encabezado L1, estructura L1 y un procedimiento de relleno. La figura 143 es un ejemplo de señalización de L1. La figura 144 muestra ejemplos de los campos de la señalización de L1. La figura 145 es un ejemplo de señalización de L1.

20 La figura 146 es un ejemplo de plp_type.

Descripción de las realizaciones preferidas

Se hará ahora referencia en detalle a las realizaciones preferidas de la presente invención, cuyos ejemplos se ilustran en los dibujos adjuntos. Siempre que sea posible, los mismos números de referencia se utilizarán a lo largo de los dibujos para referirse a las partes iguales o similares.

25 En la siguiente descripción, el término "servicio" es indicativo tanto de los contenidos de difusión que se pueden transmitir/recibir mediante el aparato de transmisión/recepción de la señal.

Se utiliza la “Quadrature Amplitude Modulation” (QAM), utilizando código binario reflejado Gray (BRGC) como modulación en un ambiente de transmisión de difusión donde se utiliza modulación codificada de bit intercalado (BICM) convencional. La figura 1 muestra un ejemplo de 64-QAM utilizado en estándar europeo DVB-T.

30 El BRGC se puede hacer usando el procedimiento mostrado en la figura 2. Un n bit BRGC se puede hacer mediante la adición de un código inverso de (n-1) bit BRGC (es decir, código reflejado) a una vuelta de (n-1) bits, mediante la adición de 0s a un frente de (n-1) bit BRGC original, y mediante la adición de 1s a un frente de código reflejado. El código BRGC realizado por este procedimiento tiene una distancia de Hamming entre códigos consecutivos de uno (1). Además, cuando se aplica BRGC a la QAM, la distancia de Hamming entre el punto y los cuatro puntos que

35 están más en las inmediaciones del punto, es uno (1) y la distancia de Hamming entre el punto y otros cuatro puntos que están más cerca en segundo lugar adyacentes al punto, es de dos (2). Estas características de las distancias de Hamming entre un punto específico de la constelación y otros puntos adyacentes pueden ser denominadas como regla de mapeo de Gray en la QAM.

Para hacer un sistema robusto contra ruido Gaussiano blanco aditivo (AWGN), la distribución de las señales

40 transmitidas por una emisora se pueden volver cercanas a la distribución de Gauss. Para poder hacer eso, la ubicación de puntos en la constelación se puede modificar. La figura 3 muestra una salida próxima a la gaussiana mediante la modificación de 64-QAM utilizada en DVB-T. Dicha constelación puede ser denominada como QAM no uniforme (NU-QAM).

Para hacer una constelación de QAM no uniforme, se puede utilizar la función de distribución acumulativa de Gauss 45 (CDF). En el caso de 64, 256 o 1024 QAM, es decir, 2 ^ N AMS, la QAM se puede dividir en dos N-PAM independientes. Al dividir la CDF de Gauss en N secciones de probabilidad idéntica y al permitir que un punto de señal en cada sección para representar a la sección, se puede hacer una constelación que tiene una distribución de Gauss. En otras palabras, xj coordinado de N-PAM no uniforme nueva definición puede ser definida como sigue:

5 La figura 3 es un ejemplo de transformación de 64QAM de DVB-T en NU-64QAM utilizando los procedimientos anteriores. La figura 3 representa un resultado de la modificación de las coordenadas de cada eje I y eje Q utilizando los procedimientos anteriores y mapeando los puntos de la constelación anteriores a las coordenadas de nuevo definición. En el caso de 32, 128 ó 512 QAM, es decir, QAM cruz, que no es 2 ^ N QAM, mediante la modificación de Pj apropiadamente, se puede encontrar una nueva coordenada.

10 Una realización de la presente invención se puede modificar la QAM usando BRGC mediante el uso de las características de BRGC. Como se muestra en la figura 4, la distancia de Hamming entre pares reflejados en BRGC es uno, ya que difiere sólo en un bit que se añade a la parte frontal de cada código. La figura 5 muestra las características de la QAM donde el par reflejado existe para cada eje I y eje Q. En esta figura, el par reflejado existe a cada lado de la línea negra de puntos.

15 Mediante el uso de pares reflejados existentes en la QAM, una potencia media de una constelación QAM se puede reducir manteniendo regla de mapeo de Gray en la QAM. En otras palabras, en una constelación donde se normaliza una potencia media como 1, la distancia euclídea mínima en la constelación se puede aumentar. Cuando esta QAM modificada se aplica a los sistemas de difusión o de comunicación, es posible implementar ya sea un sistema más robusto de ruido utilizando la misma energía que un sistema convencional o un sistema con el mismo

20 rendimiento que un sistema convencional, pero que utiliza menos energía.

La figura 6 muestra un procedimiento para modificar la QAM utilizando un par reflejado de BRGC. La figura 6a muestra una constelación y la figura 6b muestra un diagrama de flujo para la modificación de la QAM utilizando un par reflejado de BRGC. Primero, hay que encontrar un punto de destino que tiene la mayor potencia entre los puntos de la constelación. Los puntos candidatos son los puntos en que el punto de destino se puede mover y son los

25 puntos vecinos más cercanos del par reflejado del punto de destino. Entonces, se necesita encontrar un punto vacío (es decir, un punto que aún no está tomado por otros puntos) con la menor potencia entre los puntos candidatos y se comparan la potencia del punto de destino y la potencia de un punto candidato. Si la potencia del punto candidato es más pequeña, el punto de destino se mueve hasta el punto candidato. Estos procesos se repiten hasta que una potencia media de los puntos en la constelación llega a un mínimo, manteniendo la regla de mapeo de Gray.

30 La figura 7 muestra un ejemplo de 64/256/1024/4096-QAM modificada. Los valores de Gray mapeados corresponden a las figuras 8 ~ 31, respectivamente. Además de estos ejemplos, se pueden realizar otros tipos de QAM modificada que permiten la optimización de idéntica potencia. Esto se debe a que un punto de destino se puede mover a puntos candidatos múltiples. La QAM modificada sugerida se puede aplicar a, no sólo la 64/256/1024/4096-QAM, sino también una QAM cruz, una QAM de mayor tamaño, o modulaciones que utilizan

35 BRGC que no sean QAM.

La figura 32 muestra un ejemplo de mapeo de bits de QAM modificado donde 256-QAM se modifica utilizando BRGC. La figura 32a y la figura 32b muestran mapeos de los Bits Más Significativos (MSB). Puntos designados como círculos rellenos representan mapeos de unos y los puntos designados como círculos en blanco representan mapeos de ceros. En una misma manera, cada bit está mapeado como se muestra en las figuras de (a) a (h) de la 40 figura 32, hasta que se mapean los Bits Menos Significativos (LSB). Como se muestra en la figura 32, la QAM modificada se puede permitir la decisión de bits utilizando sólo los ejes I y Q como la QAM convencional, a excepción de un bit que está al lado de los MSB (la figura 32c y la figura 32d). Mediante el uso de estas características, se puede hacer un receptor simple mediante la modificación parcial de un receptor de la QAM. Un receptor eficiente se pueden implementar mediante la comprobación, tanto de los valores I y Q sólo cuando la

45 determinación del bit al lado de los MSB y mediante el cálculo sólo de I o Q para el resto de bits. Este procedimiento se puede aplicar a LLR aproximada, LLR exacta, o una decisión difícil.

Mediante el uso de la QAM modificada o MQAM, que utiliza las características de los anteriores BRGC, se puede hacer una constelación no uniforme o NU-MQAM. En la ecuación anterior, donde se utiliza CDF de Gauss, Pj puede ser modificado para adaptarse a la MQAM. Al igual que la QAM, en la MQAM, dos PAMs que tienen eje I y eje Q

50 pueden ser consideradas. Sin embargo, a diferencia de la QAM donde una serie de puntos que corresponden a un valor de cada eje PAM son idénticos, el número de puntos cambia en la MQAM. Si un número de puntos que corresponde al valor j-ésimo de la PAM se define como nj en una MQAM donde existe un total de M puntos de la constelación, entonces Pj se puede definir de la siguiente manera:

Al utilizar la nueva definición de Pj, la MQAM se puede transformar en una constelación no-uniforme. Pj se puede definir de la siguiente manera por el ejemplo de 256-MQAM.

La figura 33 es un ejemplo de transformación de MQAM en la constelación no uniforme. La NU-MQAM hecha utilizando estos procedimientos puede conservar las características de los receptores de MQAM con coordenadas modificadas de cada PAM. Por lo tanto, se puede implementar un receptor de eficiencia. Además, se puede implementar un sistema más robusto al ruido que la anterior NU-QAM. Para un sistema de difusión de transmisión más eficiente, es posible la hibridación MQAM y NU- MQAM. En otras palabras, un sistema más robusto de ruido se puede implementar mediante el uso de MQAM para un ambiente donde se utiliza un código de corrección de errores con el código de tasa alto y mediante el uso de NU-MQAM de otra manera. Para tal caso, un transmisor puede dejar que un receptor tener información de la tasa de código de un código de corrección de errores que se utiliza actualmente y un tipo de modulación utilizado actualmente de tal manera que el receptor puede demodular de acuerdo con la modulación que se utiliza actualmente.

La figura 34 muestra un ejemplo de sistema de transmisión digital. Las entradas pueden incluir una serie de corrientes MPEG-TS o corrientes GSE (encapsulación General de Corriente). Un módulo de procesador de entrada 101 puede añadir parámetros de transmisión de corriente de entrada y realizar la programación de un módulo de BICM 102.El módulo de BICM 102 puede agregar redundancia e intercalar datos para la corrección de errores del canal de transmisión. Un constructor de marco 103 puede construir marcos mediante la adición de información de señalización de la capa física y los pilotos. Un modulador 104 puede realizar la modulación en los símbolos de entrada en los procedimientos eficientes. Un procesador analógico 105 puede llevar a cabo diversos procesos para la conversión de señales digitales de entrada en señales analógicas de salida.

La figura 35 muestra un ejemplo de un procesador de entrada. MPEG-TS de entrada o corriente GSE se puede transformar mediante el preprocesador de entrada en un total de n corrientes que se procesarán de forma independiente. Cada una de estas corrientes pueden ser tanto un marco de TS completo que incluye componentes de servicios múltiples o un marco de TS mínimo que incluye componentes de servicio (es decir, de vídeo o audio). Además, cada una de esas corrientes puede ser una corriente de GSE que transmite ya sea servicios múltiples o un único servicio.

El módulo de interfaz de entrada 202-1 puede asignar un número de bits de entrada igual a la capacidad de campo de datos máxima de un marco de banda base (BB). Un relleno puede ser insertado para completar la capacidad de bloque del código LDPC/BCH. El módulo de sincronización de corriente de entrada 203-1 puede proporcionar un mecanismo para regenerar, en el receptor, el reloj de la Corriente de Transporte (o corriente genérica empaquetada), a fin de garantizar las tasas de bits de extremo a extremo constantes y retardo.

A fin de permitir que la corriente de transporte se recombine sin necesidad de memoria adicional en el receptor, las corrientes de transporte de entrada se retardan mediante los compensadores de retardo 204-1 ~ n teniendo en cuenta los parámetros de intercalado de los datos de PLP en un grupo y las PLP comunes correspondientes. Los módulos de eliminación de paquetes nulos 205-1 ~ n pueden aumentar la eficiencia de transmisión mediante la eliminación del paquete nulo insertado para el caso de servicio de VBR (tasa variable de bit). Los módulos del codificador de comprobación de redundancia cíclica (CRC) 206-1 ~ n pueden agregar la paridad CRC para aumentar la fiabilidad de la transmisión del marco de BB. El encabezado BB insertando módulos 207-1 ~ n puede agregar encabezado de marco BB a la parte inicial del marco de BB. La información que puede ser incluida en el encabezado de BB se muestra en la figura 36.

Un módulo de fusión/segmentador 208 puede realizar el segmentado del marco BB de cada PLP, fusionando los marcos de BB a partir de múltiples PLPs, y programar cada marco de BB dentro de un plazo de transmisión. Por lo tanto, los módulos de fusión/segmentador 208 puede enviar la información de señalización L1 que se refiere a la asignación del PLP en el marco. Por último, un módulo codificador BB 209 puede aleatorizar cadenas de bits de entrada para minimizar la correlación entre los bits dentro de corrientes de bits. Los módulos sombreados de la figura 35 son módulos que se utilizan cuando el sistema de transmisión utiliza un único PLP, los otros módulos de la figura 35 son módulos que se utilizan cuando el dispositivo de transmisión utiliza PLPs múltiples.

La figura 37 muestra un ejemplo de módulo de BICM. La figura 37a muestra la ruta de datos y la figura 37b muestra la ruta de L1 del módulo BICM. Un módulo codificador externo 301 y un módulo codificador interno 303 pueden añadir redundancia a corrientes de bits de entrada para la corrección de errores. Un módulo intercalador exterior 302 y un módulo intercalador interno 304 pueden intercalar los bits para evitar errores de ráfaga. El módulo intercalador exterior 302 se puede omitir si la BICM es específica para DVB-C2. Un módulo demultiplexar de bit 305 puede controlar la fiabilidad de cada bit de salida desde el módulo intercalador interior 304. Un módulo mapeador de símbolo 306 puede mapear corrientes de bits de entrada en corrientes de símbolos. En este momento, es posible utilizar cualquiera de una QAM convencional, una MQAM que utiliza el BRGC antes mencionado para mejorar el rendimiento, una NU-QAM, que utiliza la modulación no uniforme, o una NU-MQAM que utiliza modulación no uniforme aplicada BRGC para mejorar el rendimiento. Para construir un sistema que es más robusto frente al ruido, las combinaciones de modulaciones que utilizan MQAM y/o NU MQAM dependiendo de la tasa de código del código de corrección de errores y se puede considerar la capacidad de la constelación. En este momento, el módulo mapeador de símbolo 306 puede utilizar una constelación adecuada de acuerdo con la tasa de código y la capacidad de la constelación. La figura 39 muestra un ejemplo de tales combinaciones.

El Caso 1 muestra un ejemplo de uso exclusivo de NU-MQAM a una tasa de código baja para la implementación del sistema simplificado. El Caso 2 muestra un ejemplo del uso de la constelación óptima a cada tasa de código. El transmisor puede enviar información sobre la tasa de código del código de corrección de errores y la capacidad de la constelación con el receptor de tal manera que el receptor puede usar una constelación apropiada. La figura 40 muestra otro ejemplo de los casos en que se considera la compatibilidad entre los sistemas convencionales. Además de los ejemplos, son posibles más combinaciones para optimizar el sistema.

El módulo de inserción de encabezado ModCod 307 se muestra en la figura 37 puede tomar codificación y modulación adaptativa (ACM)/información de retroalimentación codificación y modulación variable (VCM), y agregar información de los parámetros utilizados en la codificación y la modulación a un bloque FEC como encabezado. Elencabezado de tipo de modulación/Índice de código (ModCod) puede incluir la siguiente información:

*: Tipo FEC (1 bits) - LDPC larga o corta

*: Índice de código (3 bits)

*: Modulación (3 bits) - hasta a 64 K QAM

*: PLP identificador (8 bits)

El módulo intercalador de símbolo 308 puede realizar el intercalado en el dominio de símbolo para obtener mayores efectos de intercalado. Procesos similares realizados en la ruta de datos se puede realizar en la ruta de señalización de L1, pero con posibles parámetros diferentes (308-1). En este punto, un módulo de código reducido/perforado (303 a 1) se puede utilizar para el código interno.

La figura 38 muestra un ejemplo de codificación LDPC utilizando acortado/perforado. El proceso de acortamiento se puede realizar en los bloques de entrada que tienen menos bits de un número necesario de bits para la codificación LDPC hasta cero bits para codificar LDPC puede ser rellenado (301c). Corrientes de bits de entrada rellenadas cero pueden tener bits de paridad a través de la codificación LDPC (302c). En este momento, para corrientes de bits que corresponden a corrientes de bits originales, los ceros se pueden eliminar (303c) y para corrientes de bits de paridad, se puede realizar la perforación (304c) de acuerdo a las tasas de código. Estas corrientes de bits de información procesada y corriente de bits de paridad puede ser multiplexadas en secuencias originales y emitidas (305c).

La figura 41 muestra una estructura de marco que comprende el preámbulo para la señalización L1 y símbolo de datos para los datos de la PLP. Se puede observar que los símbolos del preámbulo y los datos se generan cíclicamente, utilizando un marco como una unidad. Los símbolos de datos comprenden PLP tipo 0 que se transmite mediante una modulación/codificación fija y la PLP de tipo 1, que se transmite mediante una modulación/codificación variable. Para la PLP de tipo 0, la información, como la modulación, el tipo de FEC, y la tasa de código FEC se transmiten en el preámbulo (ver la figura 42 Inserción de encabezado de marco 401). Para la PLP de tipo 1, la información correspondiente se puede transmitir en el encabezado de bloque FEC de un símbolo de datos (ver la figura 37 Inserción de encabezado ModCod 307). Mediante la separación de los tipos de PLP, la sobrecarga ModCod se puede reducir en un 3 ~ 4% a partir de una tasa de transmisión total, de PLP de tipo 0 que se transmite a una tasa fija. En un receptor, para la modificación/codificación fija de PLP de PLP de tipo 0, el extractor de encabezado de marco r401 que se muestra en la figura 63 puede extraer información sobre la modulación y tasa de código FEC y proporcionar la información extraída a un módulo de decodificación BICM. Para la modulación/codificación variable de PLP de PLP de tipo 1, módulos de extracción ModCod, r307 y r307-1 que se muestran en la figura 64 se pueden extraer y proporcionar los parámetros necesarios para la decodificación de la BICM.

La figura 42 muestra un ejemplo de un constructor de marco. Un módulo de inserción de encabezado de marco 401 puede formar un marco a partir de corrientes de símbolos de entrada y puede agregar un encabezado de marco en la parte delantera de cada marco transmitida. El encabezado de marco puede incluir la siguiente información:

*: Número de canales unidos (4 bits)

*: Intervalo de guarda (2 bits)

*: PAPR (2 bits)

*: Modelo Piloto (2 bits)

*: identificación del sistema digital (16 bits)

*: identificación del marco ( 16 bits)

*: longitud de marco (16 bits) - número de símbolos por marco de Multiplexación por División de Frecuencia Ortogonal (OFDM)

*: Longitud supermarco (16 bits) - número de fotogramas por supermarco

*: número de PLPs (8 bits)

*: para cada PLP

identificación de la PLP (8 bits) Identificación de unión de canales (4 bits) inicio PLP (9 bits) tipo de PLP (2 bits) - PLP común u otras tipo de carga útil PLP (5 bits) tipo de MC (1 bit) - modulación y codificación fija/variable si tipo de MC == modulación y codificación fija tipo de FEC (1 bits) - LDPC larga o corta Índice de código (3 bits) Modulación (3 bits) - hasta 64K QAM; Final si; Número de canales de muesca (2 bits) para cada muesca inicio de muesca (9 bits) ancho de muesca (9 bits) final para, ancho de PLP (9 bits) - número máximo de bloques FEC de PLP tipo de intercalado PLP tiempo (2 bits) final para,

*: CRC-32 (32 bits)

El entorno de unión de canales se supone que la información L1 transmitida en el encabezado de marco y los datos que corresponden a cada segmento de datos se define como PLP. Por lo tanto, la información tal como el identificador de la PLP, el identificador de unión de canales, y la dirección de inicio de la PLP se requieren para cada canal que se utiliza en la unión. Una realización de la presente invención sugiere transmitir el campo ModCod en el encabezado de marco FEC si el tipo de la PLP de soporta modulación/codificación variable y transmitir el campo ModCod en el encabezado de marco si el tipo de la PLP soporta modificación/codificación fija para reducir la sobrecarga de señalización. Además, si existe una banda muesca para cada PLP, mediante la transmisión de la dirección de inicio de la muesca y su anchura, la decodificación de los portadores correspondiente en el receptor puede llegar a ser innecesaria.

La figura 43 muestra un ejemplo de modelo Piloto 5 (PP5) que se aplica en un entorno de unión de canales. Como se muestra, si las posiciones de SP son coincidentes con las posiciones piloto preámbulo, puede producirse una estructura piloto irregular.

La figura 43a muestra un ejemplo de módulo de inserción del piloto 404 como se muestra en la figura 42. Como se representa en la figura 43, si se utiliza una sola banda de frecuencia (por ejemplo, 8 MHz), el ancho de banda disponible es 7,61 MHz, pero si múltiples bandas de frecuencia son unidas, las bandas de guarda se pueden eliminar, por lo tanto, la eficiencia de frecuencia puede aumentar en gran medida. La figura 43b es un ejemplo de módulo de inserción de preámbulo 504, como se muestra en la figura 51 que se transmite a la parte delantera del marco e incluso con la unión de canales, el preámbulo tiene la tasa de repetición de 7,61 MHz, que es el ancho de banda del bloque de L1. Esta es una estructura que tiene en cuenta el ancho de banda de un sintonizador que realiza la exploración inicial de canales.

Modelos pilotos existen tanto para el preámbulo como para los símbolos de datos. Para el símbolo de datos, se pueden utilizar modelos de piloto disperso (SP). El Modelo Piloto 5 (PP5) y el Modelo Piloto 7 (PP7) de T2 pueden ser buenos candidatos para el intercalado de sólo frecuencia. PP5 tiene x=12, y=4, z=48 para GI=1/64 y PP7 tiene x=24, y=4, z=96 para GI=1/128. El intercalado de tiempo adicional también es posible para una mejor estimación del canal. Modelos piloto para el preámbulo pueden cubrir todas las posiciones piloto posibles para la adquisición inicial de canales. Además, las posiciones piloto del preámbulo deben ser coincidentes con las posiciones SP y se desea un único modelo de piloto, tanto para el preámbulo como para el SP. Pilotos preámbulo también se podrían utilizar para el intercalado de tiempo y cada preámbulo podría tener un modelo piloto idéntico. Estos requisitos son importantes para la detección de C2 en la exploración y necesarios para la estimación del desplazamiento de frecuencia con la correlación de secuencia de cifrado. En un entorno de unión de canales, la coincidencia en las posiciones piloto también se debe mantener para la unión de canales, porque la estructura piloto irregular puede degradar el rendimiento de intercalado.

En concreto, si una distancia z entre los pilotos dispersos (SPs) en un símbolo OFDM es de 48 y si una distancia y entre SPs correspondientes a un portador SP específico a lo largo del eje del tiempo es de 4, una distancia efectiva x después del intercalado de tiempo se convierte en 12. Esto es cuando un intervalo de guarda (GI) de la fracción es 1/64. Si la fracción de GI es 1/128, se puede utilizar x=24, y=4 y z=96. Si se usa la unión de canales, las posiciones SP se pueden hacer coincidir con las posiciones de piloto de preámbulo al generar puntos no continuos en la estructura piloto dispersa.

En este momento, las posiciones piloto de preámbulo pueden ser coincidentes con todas las posiciones SP de símbolo de datos. Cuando se usa unión de canales, segmento de datos donde el servicio se transmite, se puede determinar sin tener en cuenta la granulación de la amplitud de banda de 8 MHz. Sin embargo, para reducir la sobrecarga para dirigir el segmento de datos, se puede elegir comenzar la transmisión a partir de la posición de SP y terminar en la posición SP.

Cuando un receptor recibe dichos SPs, si es necesario, el módulo de estimación de canal r501 que se muestra en la figura 62 puede llevar a cabo el intercalado de tiempo para obtener los pilotos que se muestran en líneas punteadas en la figura 43 y realizar el intercalado de frecuencia. En este momento, para puntos no continuos de los cuales se designan intervalos como 32 en la figura 43, ya sea realizando intercalados en izquierda y derecha por separado o realizando intercalados en un solo lado luego realizando el intercalado en el otro lado mediante el uso de las posiciones piloto ya intercaladas, de las que el intervalo es de 12 como punto de referencia puede ser implementado. En este momento, el ancho de segmento de datos puede variar dentro de 7,61 MHz, por lo tanto, un receptor puede reducir al mínimo el consumo de energía mediante la realización de estimación de canal y decodificando sólo los subportadores necesarios.

La figura 44 muestra otro ejemplo de PP5 aplicado en el entorno de unión de canales o una estructura de SP para el mantenimiento de la distancia efectiva x como 12 para evitar la estructura de SP irregular que se muestra en la figura 43 cuando se utiliza la unión de canales. La figura 44a es una estructura de SP para los símbolo de datos y la figura 44b es una estructura de SP para el símbolo de preámbulo.

Como se ve, si la distancia SP se mantiene coherente en el caso de unión de canales, no habrá ningún problema en el intercalado de la frecuencia, pero las posiciones piloto entre el símbolo de datos y el preámbulo no pueden ser coincidentes. En otras palabras, esta estructura no requiere la estimación de canal adicional para una estructura SP irregular, sin embargo, las posiciones SP utilizados en la unión de canales y posiciones piloto preámbulo se vuelven diferentes para cada canal.

La figura 45 muestra una nueva estructura de SP o PP5’ para proporcionar una solución a los dos problemas antes mencionados en el entorno de unión de canales. En concreto, a una distancia piloto de x=16 pueden resolver esos problemas. Para preservar la densidad del piloto o para mantener la misma sobrecarga, un PP5’ puede tener x=16, y=3, z=48 de GI=1/64 y un PP7’ puede tener x=16, y=6, z=96 de GI=1/128. La capacidad de intercalado de sólo frecuencia todavía se puede mantener. Las posiciones de piloto se muestran en la figura 45 para la comparación con la estructura PP5.

La figura 46 muestra un ejemplo de un nuevo modelo SP o estructura PP5’ en el entorno de unión de canales. Como se muestra en la figura 46, tanto si se utiliza un solo canal o unión de canales, puede proporcionarse una distancia piloto efectiva de x=16. Además, debido a que las posiciones de SP se pueden hacer coincidir con las posiciones de piloto preámbulo, el deterioro de estimación de canal causado por la irregularidad SP o posiciones SP no coincidentes se puede evitar. En otras palabras, no existe posición SP irregular para el interpolador de frecuencia y se proporciona la coincidencia entre el preámbulo y las posiciones de SP.

En consecuencia, los nuevos modelos de SP propuestos pueden ser ventajosos en que el único modelo de SP se puede utilizar tanto para el canal individual como unido; no puede ser causada una estructura piloto irregular, por tanto, es posible una buena estimación de canal, tanto en las posiciones de preámbulo y de piloto SP se pueden mantener coincidentes; se puede mantener la misma densidad piloto que para PP5 y PP7, respectivamente, y la capacidad de intercalado de sólo frecuencia también puede ser preservada.

Además, la estructura del preámbulo puede cumplir con los requisitos, tales como posiciones de piloto preámbulo debería cubrir todas las posiciones SP posibles para la adquisición de canal inicial, el número máximo de portadores debe ser de 3409 (7,61 MHz) para la exploración inicial, exactamente los mismos modelos de piloto y secuencia de cifrado deben ser utilizados para la detección de C2, y es necesario un preámbulo específico de no detección como P1 en T2.

En cuanto a la relación con la estructura de marco, la granulación de posición de segmento de datos puede ser modificada a 16 portadores en lugar de 12, por lo tanto, puede ocurrir menos sobrecarga de direccionamiento de posición y no se puede esperar ningún otro problema relacionado con la condición de segmento de datos, condición de ranura Null etc.

Por lo tanto, en el canal del módulo de estimación r501 de la figura 62, se pueden utilizar pilotos en cada preámbulo cuando se lleva a cabo el intercalado de tiempo de SP de los símbolos de datos. Por lo tanto, pueden ser mejoradas la adquisición del canal y la estimación de canal en los límites del marco.

Ahora, con respecto a los requisitos relacionados con el preámbulo y la estructura del piloto, hay consenso en que las posiciones de los pilotos de preámbulo y SPs deben coincidir con independencia de la unión de canales, el número de portadores en el bloque L1 debe ser divisible por la distancia del piloto para evitar la estructura irregular en el borde de la banda; los bloques L1 se deben repetir en el dominio de la frecuencia, y los bloques L1 deben ser siempre descifrables en una posición de ventana de sintonizador arbitraria. Requisitos adicionales serían que las posiciones de piloto y los modelos deben ser repetidos por un período de 8 MHz, el desplazamiento correcto de frecuencia portadora debe ser estimado sin el conocimiento de unión de canales y la decodificación de L1 (reordenamiento) es imposible antes de que se compense la frecuencia de desplazamiento.

La figura 47 muestra una relación entre el símbolo de datos y el preámbulo, cuando se utilizan las estructuras de preámbulo, como se muestra en la figura 52 y la figura 53. El bloque de L1 se puede repetir por un período de 6 MHz. Para la decodificación de L1, tanto la frecuencia de desplazamiento como el modelo de cambio preámbulo deben ser encontrados. La decodificación de L1 no es posible en la posición arbitraria del sintonizador sin la información de unión de canales y un receptor no puede diferenciar entre el valor de cambio de preámbulo y el desplazamiento de frecuencia.

Por lo tanto, un receptor, específicamente para el marco extractor de encabezado r401 que se muestra en la figura 63 para llevar a cabo la decodificación de la señal L1, debe ser obtenida la estructura de unión de canales. Debido a que se conoce la cantidad de cambio de preámbulo esperado en dos regiones sombreadas verticalmente de la figura 47, el módulo de sincronización tiempo/frecuencia de r505 en la figura 62 puede estimar el desplazamiento de la frecuencia portadora. Sobre la base de la estimación, la ruta de señalización L1 (r308-1~r301-1) en la figura 64 puede decodificar L1.

La figura 48 muestra una relación entre el símbolo de dato y el preámbulo, cuando se utiliza la estructura del preámbulo, como se muestra en la figura 55. El bloque de L1 se puede repetir por un período de 8 MHz. Para la decodificación de L1, sólo es necesario encontrar la frecuencia de desplazamiento y puede no ser requerido conocimiento del canal de unión. El desplazamiento de frecuencia se puede estimar fácilmente mediante el uso de una secuencia pseudo binaria aleatoria (PRBS) conocida. Como se muestra en la figura 48, el preámbulo y los datos de símbolos se alinean, por lo tanto, la búsqueda de sincronización adicional puede volverse innecesaria. Por lo tanto, para un receptor, específicamente para el módulo extractor de encabezado de marco r401 que se muestra en la figura 63, es posible que sólo el pico de correlación con la secuencia de cifrado piloto deba ser obtenido para realizar la decodificación de la señal L1. El módulo de sincronización tiempo/frecuencia r505 en la figura 62 puede estimar la frecuencia del portador desplazada de la posición de pico.

La figura 49 muestra un ejemplo de perfil de retardo de los canales de cable.

Desde el punto de vista del diseño experimental, el GI actual ya protege en exceso la dispersión del retardo del canal de cable. En el peor de los casos, el rediseño del modelo de canal puede ser una opción. Para repetir el modelo exactamente cada 8 MHz, la distancia piloto debe ser un divisor de los portadores 3584 (z=32 o 56). Una densidad de piloto de z=32 puede aumentar la sobrecarga piloto, por lo tanto, se puede elegir z=56. Algo menos de cobertura de demora no puede ser importante en el canal de cable. Por ejemplo, puede ser de 8 μs para PP5’ y 4 μs para PP7’ frente al 9,3 μs (PP5) y 4,7 μs (PP7). Retrasos significativos pueden ser cubiertos por los modelos experimentales, incluso en el peor de los casos. Para la posición de piloto preámbulo, no son necesarias más que todas las posiciones de SP en el símbolo de datos.

Si la ruta de retraso -40 dB puede ser ignorada, la difusión de retraso real puede llegar a ser 2,5 us, 1/64 GI=μs 7, o 1/128 IG=3,5 μs. Esto demuestra que el parámetro de distancia piloto, z=56 puede ser un valor lo suficientemente bueno. Además, z=56 puede ser un valor conveniente para la estructuración de modelos piloto que permite la estructura de preámbulo de la figura 48.

La figura 50 muestra la estructura piloto dispersa que utiliza z=56, z=112 que se construye en el módulo de inserción del piloto 404 en la figura 42. Se proponen PP5' (x=14, y=4, z=56) y PP7' (x=28, y=4, z=112). Portadores de borde se podría insertar para cerrar el borde.

Como se muestra en la figura 50, los pilotos se alinean a 8 MHz de cada borde de la banda, cada posición del piloto y estructura de piloto se puede repetir cada 8 MHz. Por lo tanto, esta estructura puede soportar la estructura de preámbulo de la figura 48. Además, se puede utilizar una estructura piloto común entre los símbolos del preámbulo y de datos. Por lo tanto, la estimación de canal del módulo r501 en la figura 62 puede llevar a cabo la estimación de canal mediante el intercalado de los símbolos del preámbulo y de datos, ya que no puede ocurrir ningún modelo piloto irregular, independientemente de la posición de la ventana que se decide mediante ubicaciones de datos de segmento. En este momento, sólo el intercalado de la frecuencia puede ser suficiente para compensar la distorsión del canal de la propagación del retraso. Si se realiza, además, el intercalado de tiempo, se puede realizar la estimación más precisa del canal.

En consecuencia, en el nuevo modelo de piloto propuesto, la posición y el modelo de piloto pueden repetirse sobre la base de un período de 8 MHz. Un modelo de un solo piloto puede ser utilizado tanto para los símbolos del preámbulo y de datos. La decodificación de L1 siempre puede ser posible sin el conocimiento de unión de canales. Además, el modelo piloto propuesto puede no afectar en común con T2, porque la misma estrategia piloto del modelo piloto disperso se puede utilizar; T2 ya utiliza 8 modelos experimentales diferentes, y la complejidad del receptor no se puede incrementar significativamente por modelos piloto modificados. Para una secuencia de cifrado del piloto, el período de PRBS puede ser 2047 (secuencia m), la generación de PRBS se puede restablecer cada 8 MHz, de los cuales el período es de 3584, la tasa de repetición de piloto 56 puede ser también coprincipal con 2047, y se puede esperar ningún problema PAPR.

La figura 51 muestra un ejemplo de un modulador basado en OFDM. Corrientes de símbolos de entrada pueden ser transformadas en el dominio del tiempo mediante el módulo 501 IFFT. Si es necesario, la relación de potencia pico respecto al promedio (MR) se puede reducir al módulo 502 de reducción PAPR. Para los procedimientos de PAPR, se puede utilizar la extensión de constelación activa (ACE) o la reserva de tono. El módulo 503 de inserción de GI puede copiar una última parte del símbolo efectivo OFDM para llenar el intervalo de guarda en una forma de prefijo cíclico.

El módulo de inserción de preámbulo 504 puede insertar el preámbulo en la parte frontal de cada marco transmitido de forma que un receptor puede detectar la señal de digital, marco y adquirir la adquisición de desplazamiento tiempo/frecuencia. En este momento, la señal de preámbulo puede llevar a cabo la señalización de la capa física, como el tamaño FFT (3 bits) y el tamaño de intervalo de guarda (3 bits). El módulo de inserción del preámbulo 504 puede omitirse si el modulador es específico para DVB-C2.

La figura 52 muestra un ejemplo de una estructura de preámbulo para la unión de canales, generada en el módulo de inserción de preámbulo 504 en la figura 51. Un bloque completo L1 debe ser "siempre descifrable" en cualquier posición arbitraria de ventana de sintonizador 7,61 MHz y no debe producirse pérdida de señal L1 independientemente de la posición de la ventana del sintonizador. Como se observa, los bloques de L1 se pueden repetir en el dominio de frecuencia por un período de 6 MHz. Los símbolos de datos pueden ser de unión de canales para cada 8 MHz. Si, para la decodificación de L1, el receptor utiliza un sintonizador como el sintonizador de r603 representado en la figura 61, que utiliza un ancho de banda de 7,61 MHz, el extractor de encabezado de marco r401 en la figura 63 necesita reorganizar el Bloque L1 cambiado cíclico recibido (figura 53) a su forma original. Este reordenamiento es posible debido a que el bloque L1 se repite para cada bloque de 6MHz. La figura 53a se puede reordenar en la figura 53b.

La figura 54 muestra un proceso para el diseño de un preámbulo más optimizado. La estructura del preámbulo de la figura 52 sólo utiliza 6MHz de ancho de banda total de sintonizador de 7,61 MHz para la decodificación de L1. En cuanto a la eficiencia del espectro, el ancho de banda del sintonizador de 7,61 MHz no se utiliza plenamente. Por lo tanto, puede haber una mayor optimización en la eficiencia del espectro.

La figura 55 muestra otro ejemplo de la estructura del preámbulo o la estructura de los símbolos de preámbulo para la eficiencia de espectro total, generada en el módulo de inserción de encabezado de marco 401 en la figura 42. Al igual que el símbolo de datos, los bloques de L1 se pueden repetir en el dominio de la frecuencia por un período de 8 MHz. Un bloque completo L1 sigue siendo "siempre descifrable" en cualquier posición de ventana de ajuste arbitraria de 7,61 MHz. Después la sintonización, los datos 7,61 MHz pueden ser considerados como un código virtualmente perforado. Tener exactamente el mismo ancho de banda tanto para el preámbulo y los símbolos de datos y exactamente el mismo piloto de la estructura tanto en el preámbulo y los símbolos de datos pueden maximizar la eficiencia del espectro. Otras características tales como la propiedad cambiada cíclica y no enviar bloque de L1 en caso de no segmentado de los datos se pueden mantener sin cambios. En otras palabras, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de los símbolos de datos o, como se muestra en la figura 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del sintonizador (en este caso, es de 7,61 MHz). El ancho de banda del sintonizador se puede definir como un ancho de banda que corresponde a un número total de portadores activos cuando se utiliza un solo canal. Es decir, el ancho de banda del símbolo de preámbulo puede corresponder a la cantidad del total de portadores activos (en este caso, es de 7,61 MHz).

La figura 56 muestra un código virtualmente perforado. Los datos 7,61 MHz entre el bloque L1 de 8 MHz puede ser considerado como codificado perforado. Cuando un sintonizador r603 mostrado en la figura 61 usa un ancho de banda 7,61 para la decodificación de L1, el extractor de encabezado de marco r401 en la figura 63 necesita reorganizar el bloque L1 recibido, cíclico cambiado a la forma original como se muestra en la figura 56. En este momento, la decodificación de L1 se realiza utilizando el ancho total de banda del sintonizador. Una vez que el bloque de L1 se reorganiza, un espectro del bloque L1 reorganizado puede tener una región en blanco dentro del espectro como se muestra en la parte superior derecha de la figura 56, ya que un tamaño original del bloque L1 es de 8 MHz de ancho de banda.

Una vez que la región en blanco es de relleno cero, ya sea después del desintercalado en el dominio del símbolo mediante el desintercalador de frecuencia r403 en la figura 63 o por el desintercalador de símbolo r308-1 en la figura 64 o después del desintercalado en el dominio de bits mediante el demapeador de símbolo r306-1, mux de bit r3051, y el desintercalador interior r304-1 en la figura 64, el bloque puede tener una forma que parece ser perforada como se muestra en la parte inferior derecha de la figura 56.

Este bloque L1 puede ser decodificado en el módulo de decodificación pinchado/acortado r303-1 en la figura 64. Mediante el uso de estas estructuras preámbulo, todo el ancho de banda del sintonizador puede ser utilizado, por lo tanto la eficiencia del espectro y la ganancia de codificación puede ser aumentada. Además, un ancho de banda idéntica y la estructura de piloto pueden ser utilizados para los símbolos de preámbulo y de los datos.

Además, si el ancho de banda del preámbulo o el ancho de banda de los símbolos de preámbulo se establece como un sintonizador de ancho de banda, como se muestra en la figura 58, (que es 7,61 MHz en el ejemplo), se puede obtener un bloque de L1 completo después del reordenamiento, incluso sin la perforación. En otras palabras, para un marco que tenga símbolos de preámbulo, en el que los símbolos de preámbulo tengan al menos un bloque de capa 1 (L1), se puede decir que, el bloque de L1 tiene 3408 subportadores activos y los 3408 subportadores activos corresponden a 7,61 MHz de 8MHz de banda de frecuencia de radio (RF).

Por lo tanto, la eficiencia del espectro y el rendimiento de decodificación de L1 pueden ser maximizados. En otras palabras, en un receptor, la decodificación se puede realizar en el módulo de decodificación pinchado/acortado r3031 en la figura 64, después de realizar sólo el desintercalado en el dominio del símbolo.

En consecuencia, la nueva estructura propuesta para el preámbulo puede ser ventajosa en que es totalmente compatible con el preámbulo utilizado anteriormente, excepto en que el ancho de banda es diferente; los bloques de L1 se repiten por un período de 8 MHz; el bloque L1 puede ser siempre descifrable, independientemente de la posición de ventana del sintonizador, puede utilizarse el ancho de banda completo del sintonizador para decodificar L1, la eficiencia del espectro máximo puede garantizar más la ganancia de codificación; el bloque L1 incompleto puede ser considerado como codificado perforado, la misma y sencilla estructura de piloto puede ser utilizada tanto para el preámbulo y los datos; y el ancho de banda idéntico se puede utilizar tanto para el preámbulo y los datos.

La figura 59 muestra un ejemplo de un procesador analógico. Un módulo DAC 601 puede convertir la entrada de señal digital en señal analógica. Después que el ancho de banda de frecuencia de transmisión es convertida hacia arriba (602) y la señal filtrada analógica (603) se puede transmitir.

La figura 60 muestra un ejemplo de un sistema de recepción digital. La señal recibida se convierte en señal digital en un módulo de proceso analógico r105. Un demodulador r104 puede convertir la señal en dominio de datos de frecuencia. Un programa de análisis de marco r103 puede quitar los pilotos y los encabezados y permitir la selección de información de servicio que necesita ser descifrada. Un demodulador BICM r102 puede corregir errores en el canal de transmisión. Un procesador de salida r101 puede restaurar la corriente de servicio originalmente transmitida y la información de tiempo.

La figura 61 muestra un ejemplo de procesador analógico utilizado en el receptor. Un módulo sintonizador/AGC r603 puede seleccionar el ancho de banda de frecuencia deseado de la señal recibida. Un módulo de conversión hacia abajo r602 puede restaurar la banda. Un módulo ADC r601 puede convertir la señal analógica en señal digital.

La figura 62 muestra un ejemplo de demodulador. Un marco de detección de módulo r506 puede detectar el preámbulo, comprobar si una señal digital correspondiente existe, y detectar el comienzo de un marco. Un módulo de sincronización de tiempo/ frecuencia r505 puede realizar la sincronización en los dominios de tiempo y de la frecuencia. En este momento, para sincronización de tiempo de dominio, se puede utilizar una correlación intervalo de guarda. Para la sincronización de dominio de la frecuencia, puede ser usada la correlación o puede ser estimado el desplazamiento a partir de información de la fase del subportador que se transmite en el dominio de la frecuencia. Un módulo de extracción de preámbulo r504 puede eliminar el preámbulo de la parte delantera del marco detectado. Un módulo de extración de GI r503 puede extraer el intervalo de guarda. Un módulo de FFT r501 puede transformar la señal en el dominio de tiempo en la señal en el dominio de la frecuencia. Un módulo de estimación/compensación de canal r501 puede compensar los errores de estimación de la distorsión en el canal de transmisión utilizando el símbolo piloto. El módulo de extracción del preámbulo r504 se puede omitir si el demodulador es específico para DVB-C2.

La figura 63 muestra un ejemplo de programa de análisis del marco. Un módulo piloto de extracción r404 puede extraer el símbolo piloto. Un módulo de desintercalado de frecuencia r403 puede realizar el desintercalado en el dominio de frecuencia. Un fusionador de símbolo OFDM r402 puede restaurar marco de datos de las corrientes de símbolo transmitidas en símbolos OFDM. Un módulo de extracción de encabezado de marco r401 puede extraer la señalización de la capa física del encabezado de cada marco transmitido y encabezado eliminado. La información obtenida se puede utilizar como parámetros para los siguientes procesos en el receptor.

La figura 64 muestra un ejemplo de un demodulador BICM. La figura 64a muestra una ruta de datos y la figura 64b muestra una ruta de señalización L1. Un desintercalador de símbolo r308 puede realizar el desintercalado en el dominio del símbolo. Un extractor ModCod R307 puede extraer parámetros ModCod desde el frente de cada marco de BB y hacer que los parámetros estén disponibles para los siguientes procesos de demodulación adaptativa/variable y de decodificación. Un demapeador de símbolo r306 puede demapear corrientes de entrada de símbolo en corrientes (LLR) de relación de probabilidad de registro. Las corrientes LLR de bits de salida se pueden calcular mediante una constelación utilizada en un mapeador de símbolo 306 del transmisor como punto de referencia. En este punto, cuando se utiliza la MQAM o NU-MQAM mencionada, mediante el cálculo de ambos ejes I y el eje Q cuando se calcula el bit más cercano del MSB y al calcular que el eje I o el eje Q en el cálculo de los bits de descanso, puede ser implementado un demapeador de símbolos eficiente. Este procedimiento se puede aplicar a, por ejemplo, la decisión de LLR aproximada, LLR exacta, o definitiva.

Cuando se usa una constelación optimizada de acuerdo a la capacidad de las constelaciones y tasa de código de código de corrección de errores en el mapeador de símbolo 306 del transmisor, el demapeador de símbolo r306 del receptor puede obtener una constelación utilizando la tasa de código y la información de capacidad de la constelación transmitida desde el transmisor. El mux de bit r305 del receptor puede realizar una función inversa del demultiplexador de bit 305 del transmisor. El desintercalador interior r304 y el desintercalador exterior r302 del receptor puede realizar funciones inversas del intercalador interior 304 y el intercalador exterior 302 del transmisor, respectivamente, para obtener la corriente de bits en su secuencia original. El desintercalador exterior r302 puede omitirse si el demodulador BICM es específico para DVB-C2.

El decodificador interno r303 y el decodificador externo r301 del receptor pueden llevar a cabo los procesos de decodificación correspondientes al codificador interno 303 y el codificador externo 301 del transmisor, respectivamente, para corregir errores en el canal de transmisión. Procesos similares realizados en el camino de los datos se pueden realizar en el camino de señalización de L1, pero con diferentes parámetros (r308-1 ~ r301-1). En este punto, como se explica en la parte del preámbulo, un módulo de código acortado/perforado r303-1 puede ser usado para la decodificación de la señal L1.

La figura 65 muestra un ejemplo de decodificación LDPC usando acortado /perforado. Un demultiplexor r301a puede dar salida por separado a parte de la información y parte de paridad del código sistemático de las corrientes de bits de entrada. Para la parte de información, puede realizarse un relleno con ceros (r302a) de acuerdo a una serie de corrientes de bits de entrada del decodificador LDPC, por la parte de paridad, las corrientes de entrada de bis (r303a) el decodificador LDPC se pueden generar mediante la desperforación de la parte perforada. La decodificación LDPC (r304a) se puede realizar en corrientes de bits generadas, los ceros en la parte de información se puede extraer y de salida (r305a).

La figura 66 muestra un ejemplo de procesador de salida. Un descodificador BB r209 puede restaurar corrientes de bits cifrados (209) en el transmisor. Un divisor r208 puede restaurar los marcos BB que se corresponden con PLP múltiples que se multiplexan y se transmiten desde el transmisor de acuerdo a la ruta de PLP. Para cada ruta de PLP, un extractor de encabezado BB r207-1 ~ n puede extraer el encabezado que se transmite en la parte delantera del marco BB. Un decodificador CRC r206-1 ~ n puede llevar a cabo la decodificación CRC y hacer marcos BB confiables disponibles para su selección. Un módulo de inserción de paquete Null r205-1 ~ n puede restaurar paquetes nulos, que fueron extraídos para una eficiencia de transmisión más alta en su ubicación original. Un módulo de recuperación de los retrasos r204-1 ~ n puede restaurar un retraso que existe entre cada ruta PLP.

Un módulo de recuperación de reloj de salida r203-1 ~ n puede restaurar el tiempo original de la corriente de servicios desde la información de tiempo transmitida desde los módulos de sincronización de corriente de entrada 203-1 ~ n. Un módulo de interfaz de salida r202-1 ~ n puede restaurar los datos en el paquete TS/GS de corrientes de bits de entrada que son segmentadas en el marco BB. Un módulo de salida de postproceso r201-1 ~ n puede restaurar varias corrientes TS/GS en una corriente TS/GS completa, si es necesario. Los bloques que aparecen sombreados en la figura 66 representan a los módulos que se pueden utilizar cuando el PLP solo se procesa a la vez y el resto de los bloques representan los módulos que se pueden utilizar cuando PLPs múltiples se procesan al mismo tiempo.

Modelos piloto de preámbulo se han diseñado cuidadosamente para evitar un aumento PAPR, por lo tanto, debe considerarse si la tasa de repetición de L1 puede aumentar las necesidades de PAPR. El número de bits de información L1 varía dinámicamente de acuerdo con la unión de canales, el número de PLPs, etc. En concreto, es necesario tener en cuenta cosas como el tamaño de bloque L1 fijo puede introducir una sobrecarga innecesaria; la señalización L1 debe ser protegida más fuertemente que los símbolos de datos, y la intercalación del tiempo del bloque L1 puede mejorar la robustez sobre el deterioro del canal, tal como la necesidad ruido impulsivo.

Para una tasa de repetición de bloque L1 de 8 MHz, como se muestra en la figura 67, la eficiencia de espectro completo (26,8% de aumento BW) se presenta con la perforación virtual, pero la PAPR puede ser mayor ya que el ancho de banda L1 es el mismo que el de los símbolos de datos. Para la tasa de repetición de 8 MHz, se puede utilizar un intercalado de frecuencia 4K-FFT DVB-T2 para el común de los casos y el mismo modelo puede repetirse a sí mismo en un período de 8 MHz después de la intercalación.

Para una tasa de repetición de bloque L1 de 6 MHz, como se muestra en la figura 68, una eficiencia de espectro reducida puede ser exhibida sin perforado virtual. Un problema similar de PAPR que para el caso de 8 MHz puede ocurrir ya que los anchos de banda de la L1 y datos de símbolo comparten LCM=24 MHz. Para la tasa de repetición de 6 MHz, se puede utilizar el intercalado de frecuencia 4K-FFT DVB-T2 para el común de los casos y el mismo modelo que puede repetirse en un período de 24 MHz después de la intercalación.

La figura 69 muestra una nueva tasa de repetición del bloque L1 de 7,61 MHz o de ancho de banda sintonizador completo. La eficiencia de espectro completo (26,8% de aumento BW) puede obtenerse sin la perforación virtual. No puede haber ningún problema de PAPR ya que los anchos de banda de L1 y los símbolos de datos comparten LCM " 1704 MHz. Para la tasa de repetición de 7,61 MHz, se puede utilizar una intercalación de frecuencia 4 K-FFT DVB-T2 para el común de los casos y el mismo modelo puede repetirse por períodos de alrededor de 1704 MHz después de la intercalación.

La figura 70 es un ejemplo de señalización de L1 que se transmite en el encabezado de marco. Cada información en la señalización de L1 puede ser transmitida al receptor y se puede utilizar como un parámetro de decodificación. En especial, la información puede ser usada en la ruta de la señal L1 que se muestra en la figura 64 y las PLPs se pueden transmitir en cada segmento de datos. Se puede obtener una mayor robustez para cada PLP.

La figura 72 es un ejemplo de un intercalador de símbolo 308-1, como se muestra en la ruta de señalización de L1 en la figura 37 y también puede ser un ejemplo de su correspondiente desintercalador de símbolo r308-1 como se muestra en la ruta de señalización de L1 en la figura 64. Bloques con líneas inclinadas representan bloques L1s y bloques sólidos representan los portadores de datos. Los bloques de L1 pueden transmitirse no sólo dentro de un preámbulo único, sino que también pueden ser transmitidos en múltiples bloques OFDM. En función de un tamaño del bloque L1, el tamaño del bloque de intercalado puede variar. En otras palabras, num_L1_sym y la extensión de L1 puede ser diferente el uno respecto al otro. Para minimizar la sobrecarga innecesaria, los datos pueden ser transmitidos en el resto de los portadores de los símbolos OFDM, donde se transmite el bloque de L1. En este punto, la eficiencia del espectro completo puede ser garantizada, ya que el ciclo de repetición del bloque L1 es todavía un ancho de banda de sintonizador completo. En la figura72, el número de bloques con líneas inclinadas representan el orden de los bits dentro de un único bloque LDPC.

En consecuencia, cuando los bits están escritos en una memoria de intercalado en la dirección de la fila de acuerdo con un índice de símbolos, como se muestra en la figura 72 y leídos en la dirección de la columna de acuerdo con un índice de portador, se puede obtener un efecto de intercalado de bloque. En otras palabras, un bloque LDPC se intercala en el dominio del tiempo y el dominio de la frecuencia y luego se puede transmitir. Num_L1_sym puede ser un valor predeterminado, por ejemplo, se puede configurar un número entre 2-4 como una serie de símbolos OFDM. En este punto, para aumentar la granulación del tamaño de bloque L1, se puede utilizar un código LDPC perforado/acortado de una longitud mínima de la palabra código para la protección de L1.

La figura 73 es un ejemplo de transmisión de un bloque de L1. La figura 73 ilustra la figura 72 en el dominio del marco. Como se muestra en la figura 73a, los bloques de L1 pueden extenderse en todo el ancho de banda del sintonizador completo o como se muestra en la figura 73b, los bloques de L1 pueden estar parcialmente extendidos y el resto de los portadores se pueden utilizar para portar datos. En cualquier caso, se puede observar que la tasa de repetición de bloque L1 puede ser idéntica a un ancho de banda de sintonizador completo. Además, para los símbolos OFDM que utilizan señalización L1, incluyendo el preámbulo, sólo se puede realizar el intercalado de símbolo mientras que no permite la transmisión de datos en esos símbolos OFDM. En consecuencia, para el símbolo OFDM usado para la señalización de L1, un receptor puede decodificar L1 realizando el desintercalado sin decodificación de datos. En este punto, el bloque de L1 puede transmitir señalización de L1 de marco actual o señalización de L1 de un marco posterior. En el lado del receptor, los parámetros de decodificación de L1 de la ruta de decodificación de señalización de L1 que se muestra en la figura 64 se pueden utilizar para el proceso de decodificación de ruta de datos desde el programa de análisis de marco del marco posterior.

En resumen, en un transmisor, la intercalación de los bloques de la región L1 puede ser realizada por bloques escritos en una memoria en el sentido de la fila y la lectura de los bloques por escrito de la memoria en una dirección de la columna. En un receptor, el desintercalado de los bloques de la región L1 puede ser realizado por bloques escritos una memoria en una dirección de la columna y la lectura de los bloques por escrito de la memoria en el sentido de la fila. Las instrucciones de lectura y escritura para el emisor y receptor pueden ser intercambiadas.

Cuando la simulación se lleva a cabo con los supuestos tales como CR=1/2 para la protección de L1 y común T2, mapeo de símbolo 16-QAM, densidad de piloto de 6 en el preámbulo, el número de LDPC corto implica que se realizan la cantidad necesaria de perforación/acortamiento, los resultados o conclusiones, tales como preámbulo sólo para la transmisión de L1 puede no ser suficiente, el número de símbolos OFDM depende de la cantidad del tamaño de bloque L1, palabra clave LDPC más corta (por ejemplo, información de 192 bits) entre código acortado/ perforado se pueden utilizar para la flexibilidad y granulación fina y se puede añadir relleno, si es necesario con una sobrecarga insignificante, se pueden obtener. El resultado se resume en la figura 71.

En consecuencia, para una tasa de repetición de bloque L1, un ancho de banda de sintonizador completo sin perforado virtual puede ser una buena solución y todavía no pueden surgir un problema PAPR con la eficiencia del espectro completo. Para la señalización de L1, la estructura de señalización eficiente puede permitir la configuración máxima en un entorno de 8 canales de unión, 32 muescas, 256 segmentos de datos, y 256 PLPs. Para la estructura de bloque L1, la señalización L1 flexible puede ser ejecutada de acuerdo con el tamaño de bloque L1. El intercalado de tiempo se puede realizar para mejorar la robustez de T2 común. Menos sobrecarga puede permitir la transmisión de datos en el preámbulo.

El intercalado de bloque del bloque de L1 se puede realizar para mejorar la robustez. La intercalación se puede realizar con un número predefinido fijo de símbolos L1 (num_L1_sym) y un número de portadores extendido por la L1 como un parámetro (L1_span). La misma técnica se utiliza para el intercalado del preámbulo P2 en DVB-T2.

Se puede utilizar el bloque L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización de L1, lo que resulta en una reducción de sobrecarga general. La eficiencia del espectro completo se puede obtener sin problemas de PAPR. Menos de 7,61 MHz de repetición puede significar que más redundancia puede ser enviada, pero no utilizada. No pueden surgir problemas de PAPR debido a la frecuencia de repetición de 7,61 MHz para el bloque de L1.

La figura 74 es otro ejemplo de la señalización de L1 transmitida dentro de un encabezado de marco. Esta figura 74 es diferente de la figura 70 en que el campo L1_span que tiene 12 bits se divide en dos campos. En otras palabras, el campo L1_span se divide en una L1_column que tiene 9 bits y una L1_row con 3 bits. El L1_column representa el índice de transporte que se extiende por L1. Debido a que segmento de datos se inicia y termina cada 12 portadores, que es la densidad del piloto, los 12 bits de sobrecarga general se pueden reducir en 3 bits para llegar a 9 bits.

L1_row representa el número de símbolos OFDM, donde L1 se extiende cuando se aplica el intercalado de tiempo. En consecuencia, el intercalado de tiempo se puede realizar en un área de L1_columns multiplicada por L1_rows. Por otra parte, un tamaño total de bloques de L1 puede ser transmitido de tal manera que L1_span que se muestra en la figura 70 se puede utilizar cuando el intercalado de tiempo no se realiza. Para tal caso, el tamaño de bloque L1 es 11.776 x 2 bits en el ejemplo, es decir, 15 bits es suficiente. En consecuencia, el campo L1_span puede estar compuesto de 15 bits.

La figura 75 es un ejemplo de intercalado/desintercalado de frecuencia o de tiempo. La figura 75 muestra una parte del total de un marco de transmisión. La figura 75 también muestra la unión de varios anchos de banda de 8 MHz. Un marco puede consistir en un preámbulo que transmite bloques L1 y un símbolo de los datos que transmite los datos. Los diferentes tipos de símbolos de datos representan segmentos de datos de los diferentes servicios. Como se muestra en la figura 75, en el preámbulo transmite bloques L1 por cada 7,61 MHz.

Para el preámbulo, la intercalación de frecuencia o de tiempo que se realiza dentro de los bloques de L1 y no se realiza entre los bloques de L1. Es decir, para el preámbulo, se puede decir que el intercalado se realiza a nivel de bloque L1. Esto permite la descodificación de los bloques de L1 mediante la transmisión de bloques de L1 en un ancho de banda de ventana de sintonizador incluso cuando la ventana del sintonizador se ha trasladado a un lugar al azar dentro de un sistema de unión de canales.

Para decodificar símbolos de datos en un ancho de banda de ventana del sintonizador al azar, no debe ocurrir el intercalado entre los segmentos de datos. Es decir, para segmentos de datos, se puede decir que el intercalado se realiza a nivel de segmento de datos. En consecuencia, el intercalado de frecuencia y tiempo de intercalación debe realizarse dentro de un segmento de datos. Por lo tanto, un intercalado de símbolo 308 en una ruta de datos de un módulo de BICM del transmisor como se muestra en la figura 37 puede llevar a cabo el intercalado de símbolo para cada segmento de datos. Un intercalado de símbolo 308-1 en una ruta de señal L1 puede realizar la intercalación de símbolo para cada bloque de L1.

Un intercalador de frecuencia 403 que se muestra en la figura 42 necesita ejecutar la intercalación en el preámbulo y los símbolos de datos por separado. Concretamente, para el preámbulo, el intercalado de frecuencia se pueden realizar para cada bloque de L1 y para símbolo de datos, el intercalado de frecuencia se pueden realizar para cada segmento de datos. En este punto, la intercalación de tiempo en la ruta de datos o la ruta de la señal L1 puede no llevarse a cabo teniendo en cuenta el modo de baja latencia.

La figura 76 es una tabla de análisis de sobrecarga de la señalización de L1 que se transmite en un encabezado FECFRAME en el módulo de inserción de encabezado ModCod 307 de la ruta de datos del módulo de BICM como se muestra en la figura 37. Como se ve en la figura 76, por sus siglas en bloque LDPC (tamaño = 16 200), puede ocurrir una sobrecarga máxima del 3,3% que puede no ser insignificante. En el análisis, 45 símbolos se asumen para la protección de FECFRAME y el preámbulo es un marco específico C2 de señalización L1 l y el encabezado FECFRAME es FECFRAME de señalización específica L1, es decir, Mod, Cod, y el identificador del PLP.

Para reducir la sobrecarga L1, pueden ser considerados enfoques de acuerdo a dos tipos de segmentos de datos. Para tipo ACM/MVC y múltiples casos PLP, el marco puede mantenerse igual que para el encabezado FECFRAME. Para el tipo ACM/MVC y casos PLP aislados, el identificador del PLP se puede extraer del encabezado FECFRAME, resultando en una reducción de sobrecarga de hasta 1,8%. Para el tipo de CCM y múltiples casos PLP, el campo de Mod/Cod puede ser eliminado del encabezado FECFRAME, resultando en una reducción de sobrecarga de hasta un 1,5%. Para el tipo de CCM y casos aislados PLP, no se requiere encabezado FECFRAME, por lo tanto, se puede obtener hasta el 3,3% de reducción de sobrecarga.

En una señal L1 reducida, se puede transmitir ya sea Mod/Cod (7 bits) o identificador PLP (8 bits), pero puede ser demasiado corto para obtener alguna ganancia de codificación. Sin embargo, es posible que no requieran sincronización porque la PLP puede ser alineada con el marco de la transmisión de C2; cada ModCod de cada PLP puede ser conocido en el preámbulo, y un simple cálculo puede permitir la sincronización con el FECFRAME específico.

La figura 77 muestra una estructura para un encabezado FECFRAME para reducir al mínimo la sobrecarga. En la figura 77, los bloques con líneas inclinadas y el constructor FECFRAME representan un diagrama de bloque de detalle del módulo de inserción de encabezado de ModCod 307 en la ruta de datos del módulo de BICM como se muestra en la figura 37. Los bloques sólidos representan un ejemplo de código interno del módulo 303, intercalador interior 304, demultiplexor de bits 305, y el mapeador de símbolo 306 en la ruta de datos del módulo de BICM como se muestra en la figura 37. En este punto, se puede realizar la señalización acortada de L1 porque CCM no requiere de un campo de Mod/Cod y PLP único no requiere un identificador de PLP. En esta señal de L1 con un número reducido de bits, la señal L1 se puede repetir tres veces en el preámbulo y se puede realizar la modulación BPSK, por lo tanto, es posible una señal muy robusta. Por último, el módulo de inserción del encabezado de ModCod 307 puede insertar el encabezado generado en cada marco FEC. La figura 84 se muestra un ejemplo del módulo de extracción de ModCod r307 en la ruta de datos del módulo de demodulación BICM que se muestra en la figura 64.

Como se muestra en la figura 84, el encabezado FECFRAME se puede analizar (r301b), entonces los símbolos que transmiten información idéntica en símbolos repetidos puede ser postergada, alineada, y luego combinada (Rake combinando r302b). Finalmente, cuando se lleva a cabo la demodulación BPSK (r303b), el campo señal L1 recibido puede ser restaurado y este campo de la señal L1 restaurado puede ser enviado al controlador del sistema para ser utilizado como parámetros para la decodificación. FECFRAME analizado puede ser enviado al demapeador de símbolos.

La figura 78 muestra una tasa de error de bit (BER) de la protección L1 antes mencionada. Se puede observar que alrededor de 4,8 dB de ganancia SNR se obtiene a través de una repetición de tres veces. La SNR requerida es de 8,7 dB a BER=1E-11.

En la figura 79 se muestran ejemplos de tramas de transmisión y estructuras de marco FEC. Las estructuras de marco FEC se muestra en la parte superior derecha de la figura79 representan el encabezado FECFRAME insertado mediante el módulo de inserción del encabezado ModCod 307 de la figura 37. Se puede observar que en función de distintas combinaciones de condiciones, es decir, tipo CCM o ACM/MVC y PLP únicas o múltiples, se pueden insertar encabezados de diferente tamaño. O bien, no se puede insertar un encabezado. Marcos de transmisión formados de acuerdo con los tipos de datos de segmento y que se muestran en la parte inferior izquierda de la figura 79 pueden ser formados por el módulo de inserción de marco del encabezado 401 del constructor del marco como se muestra en la figura 42 y el módulo de fusión/segmentador 208 del procesador de entrada que se muestra en la figura 35. En este punto, el FECFRAME puede ser transmitido de acuerdo a los diferentes tipos de segmento de datos. Usando este procedimiento, se pueden reducir un máximo del 3,3% de sobrecarga. En la parte superior derecha de la figura 79, se muestran cuatro tipos diferentes de estructuras, pero un experto en la materia entiende que estos son sólo ejemplos, y ninguno de estos tipos o sus combinaciones pueden ser utilizados para el segmentado de datos.

En el lado del receptor, el módulo de extracción de encabezado de marco r401 del módulo analizador de marco como se muestra en la figura 63 y el módulo de extracción de ModCod r307 del módulo de demodulación BICM que se muestra en la figura 64 puede extraer un parámetro de campo ModCod que se requiere para la decodificación. En este punto, de acuerdo con los tipos de segmento de datos se pueden extraer los parámetros del marco de la transmisión. Por ejemplo, para el tipo de CCM, los parámetros se pueden extraer de la señalización L1 que se transmite en el preámbulo y el tipo ACM/MVC, los parámetros se pueden extraer del encabezado FECFRAME.

Como se muestra en la parte superior derecha de la figura 79, la estructura fecframe se puede dividir en dos grupos, en los que el primer grupo es el superior de tres estructuras de marco con encabezado y el segundo es la última estructura de marco sin encabezado.

La figura 80 muestra un ejemplo de señalización de L1 que puede ser transmitida en el preámbulo mediante el módulo de inserción de encabezado de marco 401 del módulo constructor de marco que se muestra en la figura 42. Esta señalización L1 es diferente de las L1 de señalización anteriores en el que el tamaño del bloque de L1 se puede transmitir en bits (L1_size, 14 bits), es posible intercalar tiempo de activación/desactivación en el segmento de datos (dslice_time_intrlv, 1 bit), y mediante la definición del tipo de corte de datos (dslice_type, 1 bit), la sobrecarga de señalización de L1 se reduce. En este punto, cuando el tipo de segmento de datos es CCM, el campo de Mod/Cod puede ser enviado en el preámbulo y no en el encabezado FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).

En el lado del receptor, el decodificador interior acortado/perforado r303-1 de la demod BICM como se muestra en la figura 64 puede obtener el primer bloque LDPC, que tiene un tamaño de bloque fijo L1, transmitido en el preámbulo, a través de la decodificación. El número y el tamaño del resto de los bloques LDPC también se puede obtener.

El intercalado tiempo se puede utilizar cuando se necesitan varios símbolos OFDM para la transmisión de L1 o cuando hay un segmento de datos de intercalado de tiempo. Una intercalación de tiempo flexible de encendido/apagado es posible con una bandera de intercalación. Para el intercalado de tiempo del preámbulo, una bandera de intercalado de tiempo (un bit) y una serie de símbolos OFDM intercalados (3 bits) puede ser necesaria, por lo tanto, un total de 4 bits se pueden proteger mediante una forma similar a un encabezado FECFRAME acortado.

La figura 81 muestra un ejemplo de señalización de pre-L1 que se pueden realizar en el módulo de inserción de encabezado ModCod 307-1 en la ruta de datos del módulo de BICM que se muestra en la figura 37. Los bloques con líneas inclinadas y el constructor de preámbulo, son ejemplos del módulo de inserción del encabezado ModCod 3071 en el camino de señalización de la L1 del módulo BICM que se muestra en la figura 37. Los bloques sólidos son ejemplos del módulo de inserción de encabezado de marco 401 del constructor del marco como se muestra en la figura 42.

Además, los bloques sólidos pueden ser ejemplos de módulo de código interno reducido/perforado 303-1, intercalador interior304-1, demultiplexor de bits 305-1, y mapeador de símbolo 306-1 en la ruta de señalización L1 del módulo BICM que se muestra en la figura 37.

Como se ve en la figura 81, la señal L1 que se transmite en el preámbulo se puede proteger mediante codificación LDPC acortada/perforada. Parámetros relacionados se pueden insertar en el encabezado en una forma de pre-L1. En este punto, sólo los parámetros de tiempo intercalado pueden ser transmitidos en el encabezado del preámbulo. Para garantizar una mayor robustez, se puede realizar una repetición de cuatro veces. En el lado del receptor, para ser capaz de decodificar la señal L1 que se transmite en el preámbulo, el módulo de extracción de ModCod r307-1 en la ruta de señalización L1 de la demod BICM como se muestra en la figura 64 tiene que utilizar el módulo de decodificación que se muestra en la figura 84. En este punto, porque hay una repetición de cuatro veces a diferencia del anterior encabezado de decodificación FECFRAME, es necesario un proceso de recepción Rake, que sincroniza los símbolos repetidos cuatro veces y la adición de los símbolos.

La figura 82 muestra una estructura de L1 del bloque de señalización que se transmite desde el módulo de inserción del encabezado de marco 401 del módulo constructor del marco como se muestra en la figura 42. Se muestra un caso donde no se usa el intercalado de tiempo en un preámbulo. Como se muestra en la figura 82, diferentes clases de bloques LDPC se pueden transmitir en el orden de los portadores. Una vez que un símbolo OFDM se forma y se transmite entonces un siguiente símbolo OFDM se forma y se transmite. Para los últimos símbolos OFDM que se transmiten, si hay algún portador restante, esos portadores se pueden utilizar para la transmisión de datos o puede ser acolchado de forma ficticia. El ejemplo de la figura 82 muestra un preámbulo que consta de tres símbolos OFDM. En un lado del receptor, en este caso no intercalado, se puede omitir el símbolo desintercalador r308-1 en la ruta de señalización L1 del demodulador BICM como se muestra en la figura 64.

La figura 83 muestra un caso donde se realiza el intercalado de tiempo L1. Como se muestra en la figura 83, el intercalado del bloque se puede realizar de una manera de formar un símbolo OFDM para los índices de portador idénticos, que forman un símbolo OFDM para los siguientes índices de portador. Al igual que en el caso de que no se lleva a cabo el intercalado, si queda algún portador, esos portadores pueden utilizarse para la transmisión de datos o pueden ser acolchados de forma ficticia. En un lado del receptor, en este caso de no intercalado, el símbolo desintercalador r308-1 en la ruta de señalización de L1 del demodulador BICM que se muestra en la figura 64 puede llevar a cabo el desintercalado del bloque mediante la lectura de los bloques LDPC en orden creciente de los números de los bloques LDPC.

Además, puede haber al menos dos tipos de segmentos de datos. El segmento de datos de tipo 1 tiene campos de dslice_type=0 en la señalización L1. Este tipo de segmento de datos no tiene encabezado XFECFrame y tiene sus valores mod/Cod en campos de señalización L1. El segmento de datos de tipo 2 tiene campos de señalización dslice_type=1 en L1. Este tipo de segmento de datos tiene el encabezado XFECFrame y tiene sus valores mod/cod en el encabezado de XFECFrame.

XFECFrame significa Marco XFEC (Corrección de Errores siguientes compleX) y mod/Cod significa el tipo de modulación/tasa de código.

En un receptor, un analizador de marco puede formar un marco de señales demoduladas. El marco tiene los símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene un XFECFrame y un encabezado XFECFrame y un segundo tipo de segmento de datos que tiene XFECFrame sin encabezado XFECFrame. Además, un receptor puede extraer un campo para indicar si se debe realizar desintercalado de tiempo en los símbolos de preámbulo o no realizar el des-intercalado de tiempo en los símbolos de preámbulo, desde la L1 de los símbolos preámbulo.

En un transmisor, un constructor de marco puede construir un marco. Símbolos de datos del marco comprenden un primer tipo de segmento de datos que tiene un XFECFrame y un encabezado XFECFrame y un segundo tipo de segmento de datos que tiene un XFECFrame sin encabezado XFECFrame. Además, un campo para indicar si se debe realizar la intercalación de tiempo en símbolos de preámbulo o no llevar a cabo el intercalado de tiempo en símbolos de preámbulo se puede insertar en la L1 de los símbolos de preámbulo.

Por último, para el código abreviado/perforado para el módulo de inserción de marco del encabezado 401 del constructor de marco que se muestra en la figura 42, un tamaño mínimo de palabra de código que puede obtener ganancia de codificación puede ser determinado y se puede transmitir en un primer bloque de LDPC. De esta manera, para el resto de tamaños de los bloques LDPC se puede obtener de ese tamaño de bloque L1 de transmisión.

La figura 85 muestra otro ejemplo de la señalización de pre-L1 que se puede transmitir desde el módulo de inserción del encabezado ModCod 307-1 en la ruta de señalización de L1 del módulo BICM que se muestra en la figura 37. La figura 85 es diferente de la figura 81 en que el mecanismo de protección de parte de encabezado se ha modificado. Como se ve en la figura 85, la información de tamaño de bloque L1 L1_size (14 bits) no se transmite en el bloque L1, sino que se transmite en el encabezado. En el encabezado, también se puede transmitir la información de intercalado de tiempo de 4 bits. Para un total de 18 bits de entrada, el código BCH (45, 18) que produce 45 bits se utiliza y se copia en las dos rutas y, por último, se mapea en QPSK. Para la ruta Q, un cambio cíclico de 1 bit se puede realizar para obtener la ganancia de diversidad y la modulación PRBS de acuerdo a la palabra de sincronización se puede realizar. Un total de 45 símbolos QPSK pueden ser el resultado de estas entradas de ruta de I/Q. En este punto, si la profundidad del intercalado de tiempo se establece como una serie de preámbulos que se requiere para transmitir Bloque L1, L1_span (3bits) esto indica que la profundidad de intercalado de tiempo no necesita ser transmitida. En otras palabras, sólo el intercalado de tiempo de encendido/apagado bandera (1 bit) puede ser transmitido. En un lado del receptor, activando sólo un número de los preámbulos transmitidos, sin necesidad de utilizar L1_span, se puede obtener la profundidad de desintercalado de tiempo.

La figura 86 se muestra un ejemplo de programación del bloque de señalización de L1 que se transmite en el preámbulo. Si el tamaño de la información L1 que puede ser transmitida en un preámbulo es Nmax, cuando el tamaño de L1 es menor que Nmax, un preámbulo puede transmitir la información. Sin embargo, cuando el tamaño de L1 es más grande que Nmax, la información L1 puede ser igualmente dividida de tal manera que el sub-bloque L1 dividido es menor que Nmax, el sub-bloque L1 dividido se puede transmitir en un preámbulo. En este punto, para un portador que no se utiliza debido a que la información de L1 es más pequeña que Nmax, no se transmiten datos.

En su lugar, como se muestra en la figura 88, la potencia de los portadores donde se transmiten bloque L1 se puede incrementar hasta mantener una potencia total de la señal de preámbulo igual a la potencia del símbolo de datos. El factor de aumento de potencia puede variar dependiendo del tamaño de L1 transmitido y un transmisor y un receptor pueden tener un valor fijado de este factor de aumento de potencia. Por ejemplo, si sólo se utilizan la mitad de los portadores totales, el factor de aumento de potencia de impulso puede ser de dos.

La figura 87 muestra un ejemplo de señalización de pre-L1, donde se considera la el aumento de potencia. Cuando se compara con la figura 85, se puede observar que la potencia de los símbolos QPSK se puede incrementar y enviarse al constructor de preámbulo.

La figura 89 muestra otro ejemplo de módulo de extracción de ModCod r307-1 en la ruta de señalización de L1 del módulo de demodulación BICM que se muestra en la figura 64. Desde el símbolo de entrada de preámbulo, la señalización de L1 FECFRAME se pueden emitir en el demapeador de símbolo y sólo parte de los encabezados pueden ser decodificados.

Para el símbolo de encabezado de entrada, el desmapeo de QPSK se puede realizar y se puede obtener el valor (LLR) de relación de probabilidad de Log. Para Q-path, la demodulación de PRBS de acuerdo a la palabra de sincronización se puede realizar y el proceso inverso del cambio cíclico de 1-bit puede llevar a cabo para la restauración.

Estos dos valores de ruta alineados I/Q se pueden combinar y se puede obtener ganancia SNR. Salida de la decisión difícil se puede introducir en el decodificador BCH. El decodificador BCH puede restaurar 18 bits de L1-pre a partir de la entrada de 45 bits.

La figura 90 muestra una contraparte, extractor ModCod de un receptor. Cuando se compara con la figura 89, de control de potencia se pueden realizar en los símbolos de entrada de demapeador QPSK para restaurar desde el nivel de energía aumentado por el transmisor a su valor original. En este punto, el control de potencia se puede realizar teniendo en cuenta una serie de portadores utilizados para la señalización de L1 en un preámbulo y adoptando una relación inversa del factor de aumento de potencia obtenida de un transmisor. El factor de aumento de potencia establece la potencia del preámbulo y la potencia de símbolo de datos idénticas entre sí.

La figura 91 muestra un ejemplo de sincronización pre-L1 que se puede realizar en el módulo de extracción de ModCod r307-1 en la ruta de señalización L1 del módulo de demodulación BICM que se muestra en la figura 64. Se trata de un proceso de sincronización para obtener una posición de inicio del encabezado en un preámbulo. Los símbolos de entrada pueden ser demapeados QPSK luego para la salida de la ruta Q, se puede realizar lo inverso de un cambio cíclico de bit y se puede realizar la alineación. Dos valores de ruta I/Q se pueden multiplicar y los valores modulados por señalización de pre-L1 pueden ser demodulados. Por lo tanto, la salida del multiplicador puede expresar sólo PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una PRBS de secuencia conocida, se puede obtener un pico de correlación en el encabezado. Por lo tanto, puede ser obtenida una posición de inicio del encabezado en un preámbulo. Si es necesario, el control de potencia que se realiza para restaurar el nivel de potencia original, como se muestra en la figura 90, se puede realizar en la entrada del demapeador QPSK.

La figura 92 muestra otro ejemplo de campo de encabezado del bloque L1 que se envía al módulo de inserción de encabezado 307-1 en la ruta de señalización de la L1 del módulo BICM como se muestra en la figura 37. Esta figura 92 es diferente de la figura 85 en que L1_span representa que la profundidad de intercalado de tiempo se reduce a 2 bits y bits reservados se incrementan en 1 bit. Un receptor puede obtener los parámetros de intercalado de tiempo de bloque L1 a partir de la L1_span transmitida.

La figura 93 muestra los procesos de dividir de forma igual un bloque de L1 en tantas partes como una serie de preámbulos a continuación, insertar un encabezado en cada uno de los bloques de L1 divididos y luego asignar bloques de L1 con el encabezado insertado en un preámbulo. Esto se puede realizar cuando una intercalación de tiempo se realiza con una serie de preámbulos, donde el número de preámbulos es mayor que un número mínimo de preámbulos que se requiere para la transmisión del bloque L1. Esto se puede realizar en el bloque de L1 en la ruta de señalización de L1 del módulo BICM como se muestra en la figura 37. El resto de los portadores, después de la transmisión de bloques de L1 puede tener modelos cíclicos repetición en lugar de ser rellenados a cero.

La figura 94 muestra un ejemplo del demapeador de símbolo r306-1 del módulo de demodulación BICM como se muestra en la figura 64. Para un caso en que los bloques L1s FEC se repiten, como se muestra en la figura 93, cada punto de partida de bloque L1 FEC se puede alinear, combinar (r301f), y luego demapear QAM (r302f) para obtener ganancia de diversidad y ganancia de SNR. En este punto, el combinador puede incluir procesos de alineación y la adición de cada bloque L1 FEC y dividiendo el bloque L1 FEC añadido. Para el caso en que se repite sólo una parte del último bloque FEC, como se muestra en la figura 93, sólo la parte repetida se puede dividir en un máximo de una serie de encabezado del bloque FEC y la otra parte puede ser dividida por un valor que es uno menos que un número de encabezado del bloque FEC. En otras palabras, el número de la división corresponde a un número de portadores que se añade a cada portador.

La figura 98 muestra otro ejemplo de la programación del bloque L1. La figura 98 es diferente de la figura 93 en que, en lugar de realizar el relleno cero o repetición cuando los bloques L1 no llenan un símbolo OFDM, el símbolo OFDM puede ser llenado con redundancia de la paridad mediante la realización de menos perforado en el código abreviado/perforado en el transmisor. En otras palabras, cuando la perforación de paridad (304C) se realiza en la figura 38, la tasa de código efectiva puede ser determinada de acuerdo con la relación de la perforación, por lo tanto, mediante un perforado en menos bits tiene que ser rellenado a cero, la tasa de código efectiva puede disminuirse y se pueden obtener una mejor ganancia de codificación. La paridad del desperforado del módulo r303a de un receptor, como se muestra en la figura 65 puede llevar a cabo el desperforado teniendo en cuenta la redundancia de la paridad menos perforada. En este punto, debido a que un receptor y un transmisor pueden tener información sobre el tamaño total del bloque L1, la proporción de la perforación se puede calcular.

La figura 95 muestra otro ejemplo de campo de señalización L1. La figura 95 es diferente de la figura 74 en que, para un caso en que el tipo de segmento de datos es CCM, se puede transmitir una dirección de inicio (21 bits) de la PLP. Esto puede permitir al FECFRAME de cada PLP formar un marco de transmisión, sin que la FECFRAME esté alineada con la posición de inicio de un marco de transmisión. Por lo tanto, la sobrecarga de relleno, que puede ocurrir cuando un ancho de segmento de datos es limitado, puede ser eliminada. Un receptor, cuando un tipo de segmento de datos es CCM, puede obtener información ModCod del preámbulo en la ruta de señalización de la L1 del demodulador BICM como se muestra en la figura 64, en lugar de obtenerlo del encabezado FECFRAME. Además, incluso cuando un zapping se produce en un lugar aleatorio del marco de la transmisión, la sincronización de FECFRAME se puede realizar sin retraso, porque la dirección de inicio del PLP puede ser obtenida ya en el preámbulo.

La figura 96 se muestra otro ejemplo de campos de señalización de L1 que puede reducir el PLP que lleva a la sobrecarga.

La figura 97 muestra el número de símbolos QAM que corresponde a un FECFRAME en función de los tipos de modulación. En este punto, un máximo común divisor de símbolo QAM es 135, por lo tanto, una sobrecarga de long2

(135) " 7 bits se puede reducir. Por lo tanto, la figura 96 es diferente de la figura 95 en que un número de bits del campo de PLP_start se puede reducir de 21 bits a 14 bits. Este es el resultado de considerar 135 símbolos como un solo grupo y dirigir el grupo. Un receptor puede obtener un índice de OFDM en el que la PLP se inicia en un marco de transmisión después de obtener el valor del campo PLP_start y multiplicándolo por 135.

La figura 99 y la figura 101 muestran ejemplos de intercalado de símbolo de 308 que se puede intercalar tiempo símbolos de datos que se envían desde el módulo de inserción de encabezado ModCod 307 en la ruta de datos del módulo de BICM como se muestra en la figura 37.

La figura 99 es un ejemplo de intercalado de bloque que puede operar sobre una base de segmento de datos. El valor de la fila significa un número de celdas de carga en cuatro de los símbolos OFDM en un segmento de datos. El intercalado sobre la base de símbolos OFDM puede no ser posible debido a que el número de celdas puede cambiar entre las celdas OFDM adyacentes. El valor de la columna K significa una profundidad de intercalado de tiempo, que puede ser de 1, 2, 4, 8 o 16 ... La señalización de K para cada segmento de datos puede llevarse a cabo dentro de la señalización de L1. El intercalado de frecuencia 403 como se muestra en la figura 42 se puede realizar antes del intercalado de tiempo 308 como se muestra en la figura 37.

La figura 100 muestra un rendimiento de intercalación del intercalador de tiempo como se muestra en la figura 99. Se supone que un valor de columna es de 2, un valor de la fila es de 8, una anchura de segmento de datos es de 12 celdas de datos, y que no hay pilotos continuos en los segmentos de datos. La figura de la parte superior de la figura 100 es una estructura de símbolo OFDM cuando no se lleva a cabo el intercalado de tiempo y la figura inferior de la figura 100 es una estructura de símbolo OFDM cuando se realiza intercalado de tiempo. Las celdas de color negro representan piloto disperso y las celdas que no son negras representan las celdas de datos. El mismo tipo de celdas de datos representa un símbolo OFDM. En la figura 100, las celdas de datos que corresponden a un solo símbolo OFDM se intercalan en dos símbolos. Se utiliza un intercalado de memoria que corresponde a ocho símbolos OFDM, pero la profundidad de intercalado corresponde a sólo dos símbolos OFDM, por lo tanto, no se obtiene la profundidad de intercalado completo.

La figura 101 se sugiere para alcanzar la profundidad total de intercalación. En la figura 101, las celdas de color negro representan los pilotos dispersos y las celdas que no son negras representan las celdas de datos. El intercalado de tiempo como se muestra en la figura 101 se puede implementar en una forma de intercalador de bloque y pueden intercalar segmentos de datos. En la figura 101, un número de columna, K representa un ancho de segmento de datos, un número de la fila, N representa la profundidad de intercalado de tiempo y el valor, K puede ser al azar, es decir los valores, K=1, 2,3,.... El proceso de intercalado incluye la redacción de celda de datos de una manera de columna girada y la lectura en una dirección de la columna, con exclusión de las posiciones del piloto. Es decir, se puede decir que la intercalación se realiza de forma fila-columna girada.

Además, en un transmisor, las celdas que se leen de una manera retorcida de la columna de intercalado de memoria corresponden a un solo símbolo OFDM y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras se intercalan las celdas.

Además, en un receptor, las celdas que se leen de una manera de columna retorcida de la memoria desintercalado corresponden a un solo símbolo OFDM y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras que se desintercala el tiempo de las celdas.

La figura 102 muestra el rendimiento del intercalado de tiempo de la figura 101. Por comparación con la figura 99, se supone que un número de filas es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no hay pilotos continuos en los segmentos de datos. En la figura 102, las celdas de datos corresponden a un solo símbolo OFDM se intercalan en ocho símbolos OFDM. Como se muestra en la figura 102, se utiliza un intercalado de memoria que corresponde a ocho símbolos OFDM y la profundidad de intercalado resultante corresponde a ocho símbolos OFDM, por lo tanto, se obtiene la profundidad de intercalado completo.

El intercalado de tiempo como se muestra en la figura 101 puede ser ventajoso en que la profundidad de intercalado completo se puede obtener utilizando memoria idéntica; la profundidad de intercalado puede ser flexible, a diferencia de la figura 99 y, en consecuencia, una longitud de marco de transmisión puede ser demasiado flexible, es decir, las filas no necesitan ser múltiplos de cuatro. Además, el intercalado de tiempo utilizado para el segmento de datos, puede ser idéntico al del procedimiento de intercalado utilizado para el preámbulo y también pueden ser común con un sistema de transmisión digital que utiliza OFDM general. En concreto, el tiempo de intercalado de 308 como se muestra en la figura 37 puede ser utilizado antes que se utilice el intercalador de frecuencia 403 como se muestra en la figura 42. En cuanto a una complejidad del receptor, no se podrá exigir memoria adicional más que la lógica de control adicional que se requieren una complejidad muy pequeña.

La figura 103 muestra un desintercalador de símbolo r308 correspondiente en un receptor. Se puede realizar el desintercalado después de recibir el módulo de extracción del encabezado de marco r401. En los procesos de desintercalado, en comparación con la figura 99, los procesos de escritura y lectura de intercalado de bloques se invierten. Mediante el uso de información de posición del piloto, el desintercalador de tiempo puede realizar el desintercalado virtual mediante la no escritura o lectura desde una posición de piloto en la memoria de intercalado y mediante la escritura o lectura desde una posición de celda de datos en la memoria del intercalador. La información desintercalada puede ser sacada al módulo de extracción ModCod r307.

La figura 104 muestra un ejemplo del intercalado de tiempo. Se puede realizar La escritura en dirección diagonal y la lectura fila por fila. Al igual que en la figura 101, el intercalado se realiza teniendo en cuenta las posiciones de piloto. La lectura y la escritura no se realizan para las posiciones de piloto, pero el intercalado de memoria es accedido al considerar sólo las posiciones celda de datos.

La figura 105 muestra un resultado del intercalado con el procedimiento que se muestra en la figura 104. Cuando se compara con la figura 102, las celdas con los mismos modelos se encuentran dispersas, no sólo en el dominio del tiempo, sino también en el dominio de la frecuencia. En otras palabras, la profundidad de intercalado completa se puede obtener tanto en el dominio de tiempo como en el de la frecuencia.

La figura 108 muestra un desintercalador de símbolo r308 de un receptor correspondiente. La salida del módulo de extracción del encabezado de marco r401 puede ser desintercalado. Cuando se compara con la figura 99, el desintercalado ha cambiado el orden de lectura y escritura. El desintercalador de tiempo puede utilizar la información de la posición del piloto para llevar a cabo el desintercalado virtual, de forma que ninguna lectura o escritura se realiza en posiciones de piloto, sino para que la lectura o escritura se puedan realizar sólo en las posiciones de celdas de datos. Los datos desintercalados se pueden emitir en el módulo de extracción ModCod r307.

La figura 106 muestra un ejemplo del procedimiento de direccionamiento de la figura 105. NT significa profundidad en el intercalado de tiempo y ND significa ancho de segmento de datos. Se supone que un valor de fila, N es de 8, una anchura de segmento de datos es de 12 celdas de datos, y los pilotos no continuos están en segmentos de datos. La figura 106 representa un procedimiento de generación de direcciones para escribir datos en una memoria de intercalado de tiempo, cuando un transmisor realiza el intercalado de tiempo. El direccionamiento se inicia en una primera dirección con la dirección de fila (RA)=0 y la dirección de columna (CA)=0. En cada aparición de direccionamiento, RA y CA se incrementan. Para la RA, puede llevarse a cabo un módulo de operación con los símbolos OFDM utilizados en el intercalador de tiempo. Para CA, se puede realizar una operación de módulo con un número de portadores que corresponde a un ancho de segmento de datos. La RA puede ser incrementada en 1 cuando los portadores que corresponden a un segmento de datos se escriben en una memoria. Se puede realizar la escritura en una memoria sólo cuando una ubicación de la dirección actual no es un lugar piloto. Si la ubicación de la dirección actual es un lugar de un piloto, sólo el valor de la dirección puede ser aumentado.

En la figura 106, un número de la columna, K representa el ancho del segmento de datos, un número de la fila, N representa la profundidad del intercalado de tiempo y el valor, K puede ser un valor al azar, es decir, K=1,2,3 ,.... El proceso de intercalación puede incluir escribir las celdas de datos de una manera de columna girada y la lectura en dirección de la columna, con exclusión de las posiciones del piloto. En otras palabras, la memoria de intercalado virtual puede incluir posiciones de piloto, pero las posiciones piloto se pueden excluir en la intercalación real.

La figura 109 muestra el desintercalado, un proceso inverso de intercalado de tiempo como se muestra en la figura

104. La escritura fila por fila y la lectura en diagonal pueden restaurar las celdas en las secuencias originales.

El procedimiento de direccionamiento utilizado en un transmisor se puede utilizar en un receptor. El receptor puede escribir los datos recibidos en la memoria del desintercalador de tiempo fila por fila y puede leer los datos escritos utilizando los valores dirigidos generados e información de ubicación del piloto que se pueden generar de una manera similar a la de un transmisor. Como una manera alternativa, valores dirigidos generados y la información piloto que se utilizó para escribir se puede utilizar para la lectura fila por fila.

Estos procedimientos se pueden aplicar en un preámbulo que transmite L1. Debido a que cada símbolo OFDM que comprende el preámbulo puede tener pilotos en lugares idénticos, ya sea intercalado con referencia a los valores de las direcciones teniendo en cuenta los lugares piloto o pueden ser realizados intercalando con referencia a los valores de la dirección sin tener en cuenta los lugares pilotos. Para el caso de referirse a la dirección de los valores sin tener en cuenta los lugares piloto, el transmisor almacena los datos en un momento en el intercalado de memoria cada vez. Para tal caso, un tamaño de memoria necesario para llevar a cabo el intercalado/desintercalado de los preámbulos a un receptor o un transmisor es igual a un número de celdas de carga existentes en los símbolos OFDM utilizados para el intercalado de tiempo.

La figura 107 es otro ejemplo de intercalado de tiempo L1. En este ejemplo, el intercalado de tiempo puede colocar portadores en todos los símbolos OFDM, mientras que los portadores se encontrarán todos en un solo símbolo OFDM si no se ha realizado el intercalado de tiempo. Por ejemplo, para los datos situados en un primer símbolo OFDM, el primer portador del primer símbolo OFDM se encontrará en su ubicación original. El segundo portador del primer símbolo OFDM se encontrará en un segundo índice portador del segundo símbolo OFDM. En otras palabras, el i-ésimo portador de datos que se encuentra en el n-ésimo símbolo OFDM se encuentra en un i-ésimo índice portador de (i + n) mod N-ésimo símbolo OFDM, donde i = 0, 1, 2 .., número del portador-1, n = 0, 1, 2, ..., N-1, y N es un número de símbolos OFDM usado en la intercalación de tiempo L1. En este procedimiento de intercalado de tiempo L1, se puede decir que el intercalado de todos los símbolos OFDM se lleva a cabo de una manera girada, tal como se muestra en la figura 107. A pesar de que las posiciones del piloto no se muestran en la figura 107, tal como se mencionó anteriormente, el intercalado se puede aplicar a todos los símbolos OFDM incluyendo los símbolos piloto. Es decir, se puede decir que el intercalado se puede realizar para todos los símbolos OFDM sin tener en cuenta las posiciones piloto o independientemente de si los símbolos son símbolos OFDM piloto o no.

Si un tamaño de un bloque LDPC utilizado en L1 es más pequeño que el tamaño de un solo símbolo OFDM, los portadores restantes puede tener copias de partes del bloque de LDPC o puede ser de relleno cero. En este punto, se puede realizar un mismo intercalado de tiempo como el anterior. Del mismo modo, en la figura 107, un receptor puede realizar el desintercalado mediante el almacenamiento de todos los bloques utilizados en el intercalado de tiempo L1 en una memoria y la lectura de los bloques en el orden en el que se han intercalado, es decir, en el orden de los números escritos en los bloques de la figura 107.

Cuando se utiliza un intercalador de bloques tal como se muestra en la figura 106, se utilizan dos memorias intermedias. Específicamente, mientras que una memoria intermedia almacena símbolos de entrada, previamente los símbolos de entrada se pueden leer en la otra memoria intermedia. Una vez que estos procesos se llevan a cabo para un bloque de intercalado de símbolos, el desintercalado se puede realizar cambiando el orden de lectura y de escritura, para evitar conflictos de acceso a la memoria. Este esto de desintercalado de "ping-pong" puede tener una lógica de generación de direcciones simple. Sin embargo, la complejidad del hardware se puede aumentar cuando se utilizan dos memorias intermedias de intercalado de símbolos.

La figura 110 muestra un ejemplo de un desintercalador de símbolos r308 o r308-1 tal como se muestra en la figura

64. Esta realización propuesta de la invención sólo puede utilizar una única memoria intermedia para realizar el desintercalado. Una vez que un valor de dirección es generado por la lógica de generación de direcciones, el valor de dirección se puede enviar desde la memoria intermedia y la operación de colocación se puede realizar mediante el almacenamiento de un símbolo que se introduce en la misma dirección. Mediante estos procesos, se puede evitar un conflicto de acceso a la memoria, mientras se lee y se escribe. Además, el desintercalado de símbolos se puede realizar utilizando sólo una única memoria intermedia. Los parámetros pueden ser definidos para explicar esta regla de generación de direcciones. Tal como se muestra en la figura 106, un número de filas de una memoria de desintercalado se puede definir como la profundidad del intercalado de tiempo, D y un número de columnas de la memoria de desintercalado se puede definir como la anchura del segmento de datos, W. A continuación, el generador de direcciones puede generar las siguientes direcciones.

i-ésima muestra en el j-ésimo bloque, incluyendo el piloto

i = 0, 1, 2, …, N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Lij(1) = Ri,j*W + Ci,j;

O

Lij(2) = Cij*D + Ri,j;

Las direcciones incluyen posiciones piloto, por lo tanto, los símbolos de entrada se supone que incluyen las posiciones piloto. Si los símbolos de entrada que incluyen sólo símbolos de datos necesitan ser procesados, puede requerirse la lógica de control adicional que salta las direcciones correspondientes. En este punto, i representa un índice de símbolos de entrada, j representa un índice de bloque de intercalado de entrada, y N = D * W representa una longitud de bloque de intercalado. La operación Mod representa la operación de módulo que emite el resto después de la división. La operación Div representa la operación de división que emite el resto después de la división. Ri, j, Ci, j representan la dirección de la fila y la dirección de la columna del i-ésimo símbolo de entrada del jésimo bloque de intercalado, respectivamente. Tw representa valor de torsión de la columna para las direcciones donde los símbolos se encuentran. En otras palabras, cada columna se puede considerar como una memoria intermedia donde se realiza la torsión independiente, de acuerdo a los valores de Tw. Li, j representa una dirección única, cuando la única memoria intermedia se implementa en una memoria secuencial de una dimensión, no en dos dimensiones. Li, j puede tener valores de 0 a (N-1). Dos procedimientos diferentes son posibles. Li, j (1) se utiliza cuando la matriz de la memoria se conecta fila por fila y Li, j (2) se utiliza cuando la matriz de la memoria se conecta columna por columna.

La figura 111 muestra un ejemplo de direcciones de fila y columna para el tiempo de desintercalado cuando D es 8 y W es 12. J empieza desde j = 0 y para cada valor de j, una primera fila puede representar la dirección de la fila y la segunda fila puede representar la dirección de la columna. La figura 111 muestra sólo las direcciones de los primeros 24 símbolos. Cada índice de la columna puede ser idéntico a la índice del símbolo de entrada i.

La figura 113 muestra un ejemplo de un transmisor OFDM usando un segmento de datos. Tal como se muestra en la figura 113, el transmisor puede comprender una ruta PLP de datos, una ruta de señalización L1, un constructor de marcos, y una parte de modulación OFDM. La ruta de datos PLP se indica mediante bloques con líneas horizontales y verticales. La ruta de señalización L1 se indica mediante bloques con líneas inclinadas. Los módulos del proceso de entrada 701-0, 701-N, 701-K, y 701-M pueden comprender bloques y secuencias del módulo de interfaz de entrada 202-1, el módulo de sincronización de corriente de entrada 203-1, el módulo de compensación de retardo 204-1, el módulo de eliminación de paquetes nulos 205-1, el codificador CRC 206-1, el módulo de inserción del encabezado BB 207-1, y codificador BB 209 realizado para cada PLP tal como se muestra en la figura 35. Los módulos FEC 702-0, 702-N, 702-K, y 702-M pueden comprender bloques y secuencias del codificador exterior e 301 y del codificador interior 303 tal como se muestra en la figura 37. Unos módulos de señal FEC 702-L1 utilizados en la ruta L1 pueden comprender bloques y secuencias del codificador exterior 301-1 y un codificador interno acortado/perforado 303-1 tal como se muestra en la figura 37. El módulo de señal L1 700-L1 puede generar información L1 necesaria para comprender un marco.

Los módulos de intercalado de bits 703-0, 703-N, 703-K, y 703-M pueden comprender bloques y secuencias del intercalador interior 304 y el demutiplexado de bits 305 tal como se muestra en la figura 37. El intercalador de bits 703-L1 utilizado en la ruta L1 puede comprender bloques y secuencias del intercalador interior 304-1 y demultiplexado de bits 305-1 tal como se muestra en la figura 37. Los módulos de mapeado de símbolos 704-0, 704-N, 704-K, y 704-M pueden realizar funciones idénticas a las funciones del mapeador de símbolos 306 que se muestra en la figura 37. El módulo mapeador de símbolos 704-L1 utilizado en la ruta L1 puede realizar funciones idénticas a las funciones del mapeador de símbolos 306-1 que se muestra en la figura 37. Los módulos de encabezado FEC 705-0, 705-N, 705-K, y 705-M pueden realizar funciones idénticas a las funciones del módulo de inserción de encabezados ModCod 307 que se muestra en la figura 37. El módulo de encabezados FEC 705-L1 para la ruta L1 puede realizar funciones idénticas a las funciones del módulo de inserción de encabezados ModCod 307-1 que se muestra en la figura 37.

Los módulos de mapeado de segmentos de datos 706-0 y 706-K pueden programar bloques FEC en segmentos de datos correspondientes y pueden transmitir los bloques FEC programados, donde los bloques FEC corresponden a PLPs que se asignan a cada segmento de datos. El bloque del mapeador de preámbulos 707-L1 puede programar la señalización L1 de los bloques de preámbulos FEC. Los bloques FEC de señalización L1 se transmiten en preámbulos. Los módulos de intercalado de tiempo 708-0 y 708-K pueden realizar funciones idénticas a las funciones del intercalador de símbolos 308-1que se muestra en la figura 37, que pueden intercalar segmentos de datos. El intercalador de tiempo 708-L1 utilizado en la ruta L1 puede realizar funciones idénticas a las funciones del intercalador de símbolos 308-1 que se muestra en la figura 37.

Alternativamente, el intercalador de tiempo 708-L1 utilizado en la ruta L1 puede realizar funciones idénticas con al intercalador de símbolos 308-1 que se muestra en la figura 37, pero sólo en los símbolos del preámbulo.

Los intercaladores de frecuencia 709-0 y 709-K pueden realizar intercalados de frecuencia en segmentos de datos. El intercalador de frecuencia 709-L1 utilizado en la ruta L1 puede llevar a cabo el intercalado del ancho de banda de frecuencia de acuerdo con el preámbulo.

El módulo de generación del piloto 710 puede generar pilotos que son adecuados para el piloto continuo (CP), el piloto disperso (SP), el borde de segmento de datos, y el preámbulo. Un marco puede ser construido (711) a partir de la programación del segmento de datos, en el preámbulo, y el piloto. Los bloques del módulo de IFFT 712 y el módulo de inserción GI 713 pueden realizar funciones idénticas a las funciones de los bloques del módulo IFFT 501 y el módulo de inserción GI 503 que se muestran en la figura 51, respectivamente. Por último, el módulo DAC 714 puede convertir las señales digitales en señales analógicas y las señales convertidas se pueden transmitir.

La figura 114 muestra un ejemplo de un receptor OFDM que utiliza un segmento de datos. En la figura 114, el sintonizador r700 puede desempeñar las funciones del módulo sintonizador/AGC r603 y las funciones del módulo de conversión hacia abajo r602 de la figura 61. ADC r701 puede convertir las señales analógicas recibidas en señales digitales. El módulo de sincronización de tiempo/frecuencia r702 puede realizar funciones idénticas a las funciones del módulo de sincronización de tiempo/frecuencia r505 que se muestra en la figura 62. El módulo de detección de marcos r703 puede realizar funciones idénticas a las funciones del módulo de detección de marcos r506 que se muestra en la figura 62.

En este punto, después de realizar una sincronización de tiempo/frecuencia, la sincronización se puede mejorar mediante el uso de preámbulo en cada marco que se envía desde módulo de detección de marcos r703 durante el proceso de seguimiento.

El módulo de eliminación de GI r704 y el módulo FFT R705 pueden realizar funciones idénticas a las funciones del módulo de eliminación de GI r503 y el módulo de FFT r502 que se muestra en la figura 62, respectivamente.

El módulo de estimación del canal r706 y módulo de ecualización del canal r707 pueden realizar una parte de la estimación de canal y una parte de la ecualización del canal del módulo Est/Ec del canal r501, tal como se muestra en la figura 62. El analizador de marcos r708 puede emitir un segmento de datos y el preámbulo, donde se transmiten los servicios seleccionados por el usuario. Los bloques indicados por líneas inclinadas procesan un preámbulo. Los bloques indicados por líneas horizontales pueden incluir PLP común y procesar segmentos de datos. El desintercalador de frecuencia r709-L1 utilizado en la ruta L1 puede realizar el desintercalado de frecuencia dentro del ancho de banda del preámbulo. El desintercalador de frecuencia r709 utiliza en la ruta del segmento de datos puede realizar el desintercalado de la frecuencia en el segmento de datos. El decodificador de encabezados FEC r712-L1, el desintercalador de tiempo r710-L1, y demapeador de símbolos r713-L1 utilizados en la ruta L1 pueden realizar funciones idénticas a las funciones del módulo de extracción ModCod r307-1, el desintercalador de símbolos r308-1, y el demapeador de símbolos r306-1 que se muestran en la figura 64.

El desintercalador de bits r714-L1 puede comprender bloques y secuencias de demultiplexador de bits r305-1 y el desintercalador interior r304-1 tal como se muestra en la figura 64. El decodificador FEC r715-L1 puede comprender bloques y secuencias del codificador interno acortado/perforado r303-1 y un decodificador externo r301-1 que se muestran en la figura 64. En este punto, la salida de la ruta L1 puede ser información de señalización L1 y se puede enviar a un controlador del sistema para restaurar los datos PLP que se transmiten en segmentos de datos.

El desintercalador de tiempo r710 utilizado en la ruta del segmento de datos puede realizar funciones idénticas a las funciones del desintercalador de símbolos r308 que se muestra en la figura 64. El analizador de segmentos de datos r711 puede emitir PLP seleccionados por el usuario desde los segmentos de datos y, si es necesario, PLP comunes asociados con el PLP seleccionado por el usuario. Los decodificadores de encabezados FEC r712-C y r712-K, pueden realizar funciones idénticas a las funciones del módulo de extracción ModCod r307 que se muestra en la figura 64. Los demapeadores de símbolos r713-C y r713- K pueden realizar funciones idénticas a las funciones del demapeador de símbolos r306 que se muestra en la figura 64.

El desintercalador de bits r714-C y r714-K pueden comprender bloques y secuencias del demultiplexador de bits r305 y el desintercalador interior r304, tal como se muestra en la figura 64. Los decodificadores FEC r715-C y r715-K pueden comprender bloques y secuencias del decodificador interno r303 y del decodificador externo r301, tal como se muestra en la figura 64. Por último, los módulos de salida del proceso r716-C y r716-K pueden comprender bloques y secuencias del decodificador BB r209, el módulo de eliminación de encabezados de BB r207-1, el decodificador CRC r206-1, el módulo de la inserción de paquetes nulos r205-1, el recuperador de retrasos r204-1, el recuperador del reloj de salida r203-1, y una interfaz de salida r202-1, que se realizan para cada PLP en la figura 35. Si se utiliza un PLP común, el PLP común y el PLP de datos asociados con el PLP común pueden ser transmitidos a un recombinador TS y pueden transformarse en un PLP seleccionado por el usuario.

Debe tenerse en cuenta en la figura 114, que en un receptor, los bloques en la ruta de L1 no están simétricamente secuenciados en un transmisor opuesto a la ruta de datos donde los bloques son colocados simétricamente o en orden inverso de un transmisor. En otras palabras, para la ruta de datos, se colocan el desintercalador frecuencia r709, el desintercalador de tiempo r710, el analizador de segmentos de datos r711, y la decodificador de encabezados FEC r712-C y r712-K. Sin embargo, para la ruta L1, se colocan el desintercalador de frecuencia r709-L1, el decodificador de encabezados FEC r712-L1, y el desintercalador de tiempo r710-L1.

La figura 112 muestra un ejemplo de intercalado de bloques general en un dominio de símbolos de datos donde los pilotos no se utilizan. Tal como se ve en la figura 112a, la memoria de intercalado puede ser llenada sin pilotos negros. Para formar una memoria rectangular, se pueden utilizar celdas de relleno si es necesario. En la figura 112a, las celdas de relleno se indican como celdas con líneas inclinadas. En el ejemplo, como un piloto continuo puede solaparse con un tipo de patrón piloto disperso, se requieren un total de tres celdas de relleno durante cuatro de la duración de símbolos OFDM. Finalmente, en la figura 112b se muestran los contenidos de la memoria intercalada.

Al igual que en la figura 112a, se puede realizar ya sea por escrito fila por fila y realizando la torsión de la columna; o escribiendo de una manera torcida desde el principio. La salida del intercalador puede comprender la lectura de fila a fila desde la memoria. Los datos de salida que se han leído pueden ser colocados tal como se muestra en la figura112c, cuando se considera la transmisión OFDM. En este momento, por simplicidad, el intercalado de frecuencia puede ser ignorado. Tal como se ve en la figura 112, la diversidad de frecuencia no es tan alta como la de la figura 106, pero se mantiene en un nivel similar. Por encima de todo, puede ser ventajoso que se pueda optimizar la memoria necesaria para llevar a cabo el intercalado y el desintercalado. En el ejemplo, el tamaño de la memoria se puede reducir de W * D (W-1) * D. A medida que la anchura del segmento de datos se hace más grande, el tamaño de la memoria puede reducirse aún más.

Para las entradas del desintercalador de tiempo, un receptor debe restaurar el contenido de la memoria intermedia en una forma de la figura media de la figura 112, teniendo en cuenta las celdas de relleno. Básicamente, los símbolos OFDM se pueden leer símbolo por símbolo y se pueden guardar fila por fila. La destorsión correspondiente a la torsión de columna se puede realizar. La salida del desintercalador se puede emitir en una forma de lectura fila por fila a partir de la memoria de la figura 112a. De esta manera, en comparación con el procedimiento que se muestra en la figura 106, la sobrecarga del piloto puede reducirse al mínimo, y por lo tanto, la memoria de intercalado/desintercalado puede minimizarse.

La figura 115 muestra el intercalado de tiempo (figura 115a) y el desintercalado de tiempo (figura 115b).

La figura 115a muestra un ejemplo de un intercalador de tiempo 708-L1 para la ruta L1 de la figura 113. Tal como se muestra en la figura 115a, el intercalado de tiempo en el preámbulo, donde L1 se transmite, puede incluir celdas de datos L1 de intercalado, con exclusión de los pilotos que normalmente se transmiten en el preámbulo. El procedimiento de intercalado puede incluir la escritura de los datos de entrada en una dirección diagonal (líneas continuas) y la lectura de los datos fila por fila (líneas discontinuas), utilizando procedimientos idénticos a los que se muestran en referencia a la figura 106.

La figura 115b muestra un ejemplo de un desintercalador de tiempo R712-L1 en la ruta L1, tal como se muestra en la figura 114. Tal como se muestra en la figura 115b, para un preámbulo donde se transmite L1, la celda de datos L1 de desintercalado se puede realizar, con la exclusión de los pilotos que se transmiten regularmente en el preámbulo. El procedimiento de desintercalado puede ser idéntico al procedimiento tal como se muestra en la figura 109, donde los datos de entrada se escriben fila por fila (línea continua) y se leen en diagonal (líneas discontinuas). Los datos de entrada no incluyen ningún piloto, por lo tanto, los datos de salida tienen celdas de datos L1 que no incluyen ningún piloto. Cuando un receptor utiliza una sola memoria intermedia en un desintercalador de tiempo para el preámbulo, se puede utilizar la estructura del generador de direcciones que tiene una memoria de desintercalador tal como se muestra en la figura 110.

El desintercalador (r712-L1) se puede realizar utilizando las operaciones de dirección de la siguiente manera:

i-ésima muestra en j-ésimo bloque, incluiuendo el piloto

i = 0,1,2 ,..., N-1,

N = D * W;

Ci, j = i mod W;

Tw = ((Ci, j mod D) * j) mod D;

Ri, j = ((i div W) + Tw) mod D;

Li, j (1) = Ri , j * W + Ci, j;

o

Li, j (2) = Ci, j * D + Ri, j;

En las operaciones anteriores, una longitud de una fila, W es la longitud de una fila de una memoria de intercalado, tal como se muestra en la figura 115. La longitud de la columna D es una profundidad de intercalado de tiempo del preámbulo, que es un número de símbolos OFDM que se requieren para la transmisión de los preámbulos.

La figura 116 muestra un ejemplo de la formación de símbolos OFDM mediante pilotos de programación y los preámbulos de entrada desde el constructor de marcos 711 tal como se muestra en la figura 113. Las celdas en blanco forman un encabezado L1 que es una señal de salida del módulo de encabezado FEC 705-L1 en la ruta L1, tal como se muestra en la figura 113. Las celdas grises representan los pilotos continuos para el preámbulo que se generan por el módulo de generación de pilotos 710, tal como se muestra en la figura 113. Las celdas con patrones representan las celdas de señalización L1 que son una señal de salida del mapeador de preámbulos 707-L1, tal como se muestra en la figura113. La figura 116a representa los símbolos OFDM cuando el intercalado tiempo está apagado y la figura 116b representa los símbolos OFDM, cuando el intercalacdo de tiempo está encendido. El encabezado L1 puede ser excluido del intercalado de tiempo porque el encabezado L1 transmite una longitud de campo de señalización L1 y una información de bandera de intercalado de tiempo on/off. Es porque el encabezado L1 se agrega antes del intercalado de tiempo. Tal como se ha mencionado, el intercalado de tiempo se realiza excluyendo las celdas piloto. El resto de las celdas de datos L1 puede intercalarse tal como se muestra en la figura 115, entonces se pueden asignar a subportadores OFDM.

La figura 117 muestra un ejemplo de intercaladores de tiempo 708-0 ~ 708-K que pueden intercalar símbolos de datos que se envían a partir de mapeadores de segmentos de datos 706-0 ~ 706-K en la ruta de datos de un transmisor OFDM utilizando segmentos de datos que se muestran en la figura 113. El intercalado tiempo se puede realizar para cada segmento de datos. Los símbolos de tiempo intercalados se pueden emitir en intercaladores de frecuencia 709-0 - 709-K.

La figura 117 también muestra un ejemplo de un intercalador de tiempo simple que usa una única memoria intermedia. La figura 117a muestra una estructura de símbolos OFDM antes del intercalado de tiempo. Los bloques con los mismos patrones que representan el mismo tipo de símbolos OFDM. La figura 117b y la figura 117c muestran estructuras de símbolos OFDM después de intercalación de tiempo. El procedimiento de intercalado de tiempo puede ser dividido en tipo 1 y tipo 2. Cada tipo puede realizarse, alternativamente, para pares símbolos y símbolos impares. Un receptor puede realizar el desintercalado en consecuencia. Una de las razones de usar de forma alternativa el tipo 1 y el tipo 2 es la reducción de la memoria requerida en un receptor mediante el uso de una única memoria intermedia durante el desintercalado de tiempo.

La figura 117b muestra un intercalado de tiempo con intercalado de tipo 1. Los símbolos de entrada se pueden escribir en dirección en diagonal hacia abajo, y se pueden leer en el sentido de la fila. La figura 117c muestra una intercalación de tiempo utilizando el intercalado de tipo 2. Los símbolos de entrada se pueden escribir en dirección diagonal hacia arriba y se pueden leer en el sentido de la fila. La diferencia entre el tipo 1 y tipo 2 es si una dirección de escritura del símbolo de entrada es hacia arriba o hacia abajo. Los dos procedimientos son diferentes en una manera de escribir los símbolos, sin embargo, los dos procedimientos son idénticos en términos de exhibir profundidad de intercalado de tiempo completo y diversidad de frecuencias completa. Sin embargo, el uso de estos procedimientos puede causar un problema durante una sincronización en un receptor, debido al uso de dos esquemas de intercalación.

Puede haber dos posibles soluciones. La primera solución puede ser la señalización de 1 bit de un tipo de intercalación de un primer bloque de intercalado que es lo primero después de cada preámbulo, a través de señalización L1 del preámbulo. Este procedimiento es realizar una intercalación correcta a través de la señalización. La segunda solución puede ser la formación de un marco que tenga una longitud de un número par de bloques de intercalación. Usando este procedimiento, un primer bloque intercalado de cada marco puede ser de un mismo tipo, por lo tanto, el problema de intercalado de sincronización de bloques se puede resolver. Por ejemplo, el problema de sincronización se puede resolver mediante la aplicación de un tipo de intercalación a un primer bloque de la intercalación y la aplicación de forma secuencial a los siguientes bloques intercalados en cada marco, a continuación, acabando un último bloque de cada marco intercalado con intercalado de tipo 2. Este procedimiento requiere un marco que se compone de dos bloques de intercalado, pero puede ser ventajoso en que no se requiere señalización adicional como en el primer procedimiento.

La figura 122 muestra una estructura de un desintercalador de tiempo r710 de un receptor de la figura 114. El desintercalador de tiempo se puede realizar en las salidas del desintercalador de frecuencia r709. El desintercalador de tiempo de la figura122 representa un esquema de desintercalado que es un proceso inverso al intercalado de tiempo que se muestra en la figura 117. El desintercalado, en comparación con la figura 117, tendrá una manera opuesta en la lectura y la escritura. En otras palabras, el desintercalador de tipo 1 puede escribir los símbolos de entrada en una dirección de fila y puede leer los símbolos escritos en dirección diagonal hacia abajo. El desintercalador de tipo 2 puede escribir los símbolos de entrada en dirección diagonal hacia abajo, y puede leer los símbolos escritos en el sentido de la fila. Estos procedimientos pueden permitir la escritura de los símbolos recibidos cuando los símbolos son leídos previamente tomando una dirección de escritura de los símbolos del desintercalador de tipo 2 idéntica a la dirección de lectura de símbolos del desintercalador de tipo 1. Por lo tanto, un receptor puede realizar el desintercalado utilizando una única memoria intermedia. Además, se puede realizar una implementación simple debido a los procedimientos de desintercalado de tipo 1 y tipo 2 que se llevan a cabo mediante escritura y lectura de símbolos en una dirección diagonal o en una dirección de fila.

Sin embargo, el uso de estos procedimientos puede causar un problema de sincronización en un receptor, por el uso de dos esquemas de intercalación. Por ejemplo, el desintercalado de símbolos intercalados de tipo 1 de forma de tipo 2 puede causar un deterioro en el rendimiento. Puede haber dos posibles soluciones. La primera solución puede ser determinar un tipo de un bloque de intercalado que viene después de un preámbulo, usando 1 bit de un tipo de intercalación de una parte de señalización L1 transmitida. La segunda solución se puede realizar desintercalando utilizando un tipo de acuerdo con un primer bloque intercalado dentro de un marco, si un número de bloques de intercalación dentro de un marco es un número par. El símbolo desintercalado puede enviarse a un analizador de segmentos de datos r711.

La figura 118 muestra una lógica de generación de direcciones que se identifica con una lógica de generación de direcciones de una única memoria intermedia, cuando un intercalador de bloques utiliza dos memorias intermedias como en la figura 106. La lógica de generación de direcciones puede realizar funciones idénticas a las funciones que se muestran en la figura 106. Mediante la definición de una profundidad de intercalado de tiempo D como un número de filas de una memoria de desintercalado y definiendo una anchura de segmento de datos W como un número de la columna, las direcciones que se muestran en la figura 118 pueden ser generadas mediante un generador de direcciones. Las direcciones pueden incluir posiciones piloto. Para intercalar en el tiempo los símbolos de entrada que incluyen sólo símbolos de datos, se puede requerir una lógica de control que pueda saltarse las direcciones. Las direcciones que se utilizan en los preámbulos de intercalado pueden no exigir posiciones piloto y el intercalado se puede realizar utilizando bloques L1. La i representa un índice de un símbolo de entrada, N = D * W representa una longitud de bloque intercalado. Ri y Ci representa una dirección de fila y una dirección de columna de un símbolo de una entrada i-ésima, respectivamente. Tw representa un valor de torsión de columna o parámetro de torsión desde una dirección donde se encuentra un símbolo. Li representa las direcciones cuando se implementa una memoria dimensión que tiene una única memoria intermedia. Los valores de Li pueden ser de 0 a (N-1). En esta una memoria dimensional, por lo menos dos procedimientos son posibles. Li (1) es el acoplamiento de una matriz de memoria fila por fila y Li (2) es el acoplamiento de una matriz de memoria de columna por columna. Un receptor puede utilizar la lógica de generación de direcciones en símbolos de lectura durante un desintercalado.

La figura 119 muestra otro ejemplo de un preámbulo. Para un caso cuando se utiliza un símbolo OFDM que tiene un tamaño de 4K-FFT en un ancho de banda de 7.61MHz y un sexto portador dentro de un símbolo OFDM y los portadores en ambos extremos se utilizan como pilotos, un número de portadores que pueden ser utilizados en la señalización L1 se pueden suponer que son 2840. Cuando los múltiples canales están unidos, pueden existir anchos de banda del preámbulo. El número de portadores puede cambiar dependiendo del tipo de pilotos a utilizar, un tamaño de FFT, una serie de canales unidos, y otros factores. Si un tamaño de un L1_XFEC_FRAME que incluye L1_header (H) que se va a asignar a un solo símbolo OFDM y bloque FEC L1 (L1_FEC1) es más pequeño que un solo símbolo OFDM (5W-a-1), L1_XFEC_ FRAME* que incluye L1_header puede repetirse para completar una parte restante del único símbolo OFDM (5W-a-2). Esto es similar a la estructura de preámbulo de la figura 93. Para un receptor para recibir un segmento de datos que se encuentra en un determinado ancho de banda de los canales unidos, una ventana de sintonizador del receptor puede estar ubicada en un determinado ancho de banda.

Si una ventana de sintonizador de un receptor se encuentra en 5W-a-3 de la figura 119, un resultado incorrecto puede producirse durante la fusión de L1_XFEC_FRAMEs repetidos. El caso 1 de la figura 119 puede ser un ejemplo. Un receptor encuentra L1_Header (H) para localizar la posición de inicio de L1_Header (H) en una ventana del sintonizador, pero el L1_Header encontrado puede ser un encabezado de un L1_XFEC_FRAME incompleto (5W-a-4). La información de señalización L1 no se puede obtener correctamente si una longitud de L1_XFEC_FRAME se obtiene sobre la base de que L1_Header y el resto de una parte (5W-a-5) se añade a una posición inicial de ese L1_Header. Para evitar tal caso, un receptor puede necesitar operaciones adicionales para encontrar un encabezado de un L1_XFEC_FRAME completo. La figura 120 muestra este tipo de operaciones. En el ejemplo, para encontrar un encabezado de un L1_XFEC_FRAME completo, si existe un L1_XFEC_FRAEM incompleto en un preámbulo, un receptor puede utilizar al menos dos L1_Headers para encontrar una ubicación de inicio de L1_Header para la fusión de L1_XFEC_FRAME. En primer lugar, un receptor puede encontrar L1_Header de un símbolo OFDM del preámbulo (5W-b-1). Luego, utilizando una longitud de un L1_XFEC_FRAME en el L1_Header encontrado, el receptor puede comprobar si todos los L1_XFEC_FRAME dentro de un símbolo OFDM actual es un bloque completo (5W-b-2). Si no es así, el receptor puede encontrar otro símbolo de L1_Header del preámbulo actual (5W-b-3). A partir de una distancia calculada entre un L1_Header recién descubierto y un L1_Header anterior, si se puede determinar que un cierto L1_XFEC_FRAME es un bloque completo (5W-b-4). Entonces, un L1_Header de un L1_XFEC_FRAME completo se puede utilizar como punto inicial para la fusión. Utilizando el punto inicial, L1_XFEC_FRAME se puede combinar (5W-b-5). Usando estos procesos, el caso 2 o la fusión correcta que se muestra en la figura 119 se puede esperar en un receptor. Estos procesos se pueden realizar en decodificador de encabezados FEC R712-L1 en la ruta de la señal L1 de la figura 114.

La figura 121 es un ejemplo de una estructura del preámbulo que puede eliminar las operaciones adicionales mencionadas en el receptor. A diferencia de la estructura del preámbulo anterior, cuando el resto de un símbolo OFDM está lleno, sólo L1_FEC1 de un L1_XFEC_FRAME, excluyendo L1_Header (H) se puede llenar en repetidas ocasiones (5W-c-2). De esta manera, cuando un receptor encuentra una posición inicial de un L1_Header (H) para fusionar L1_XFEC_FRAME, L1_Header de sólo un L1_XFEC_FRAME completo se puede encontrar (5W-c-4), por lo tanto, sin operaciones adicionales, L1_XFEC_FRAME se puede combinar con el L1_Header encontrado. Por lo tanto, los procesos tales como 5w-b-2, 5W-b-3 y 5W-4-b que se muestran en la figura 120 pueden ser eliminados en un receptor. Estos procesos y los procesos contrarios de los procesos que se pueden realizar en decodificador de encabezados FEC R712-L1 en la ruta de la señal L1 de un receptor de la figura114 y en el encabezado FEC 705-L1 en la ruta de la señal L1 de un transmisor de la figura 113.

El desintercalador de tiempo R712-L1 en la ruta L1 de un receptor de la figura 114 puede desintercalar las celdas del bloque L1 o las celdas con patrones, con exclusión de otras celdas, tal como el encabezado del preámbulo y las celdas piloto. Las celdas del bloque L1 están representadas por las celdas con patrones, tal como se muestra en la figura 116. La figura 123 muestra otro ejemplo de un transmisor OFDM que utiliza segmentos de datos. Este transmisor puede tener una estructura idéntica y puede realizar la función idéntica a la del transmisor de la figura 113, con la excepción de los bloques añadidos y modificados. El mapeador de preámbulo 1007-L1 puede mapear bloques L1 y encabezados de bloques L1 que son salidas del encabezado FEC 705-L1 en símbolos utilizados en el preámbulo de una secuencia de transmisión. En concreto, el encabezado del bloque L1 se puede repetir para cada preámbulo y el bloque L1 se puede dividir como una serie de preámbulos utilizados. El intercalador de tiempo 1008-L1 puede intercalar bloques L1 que se dividen en los preámbulos. En este punto, el encabezado del bloque L1 puede estar incluido en el intercalado o no incluidos en el intercalado. Si el encabezado del bloque L1 se incluye o no, no puede cambiar una estructura de señales de un encabezado del bloque L1, pero puede cambiar una orden de intercalado y la transmisión de bloques L1. El módulo de repetición L1_XFEC 1015-L1 puede repetir los bloques L1_XFEC intercalados en el tiempo dentro de un ancho de banda del preámbulo. En este punto, el encabezado del bloque L1 puede repetirse en un preámbulo o no repetirse dentro de un preámbulo.

La figura 124 muestra otro ejemplo de un receptor OFDM que utiliza segmentos de datos. Este receptor tiene una estructura idéntica y puede realizar la función idéntica a la del receptor de la figura 114, con la excepción de los bloques añadidos y modificados. El decodificador de encabezado FEC r1012-L1 L1 puede sincronizar los encabezados dentro de un preámbulo. Si se repiten los encabezados L1, los encabezados L1 se pueden combinar para obtener una ganancia de SNR. Entonces, decodificador de encabezado FEC R712-L1 de la figura 114 puede realizar una decodificación FEC. El proceso de sincronización puede dar la ubicación de un encabezado mediante la correlación de palabras de sincronización de un encabezado y un preámbulo. Para desplazamientos de frecuencia de múltiples de un entero, un rango de correlación se puede determinar a partir del direccionamiento circular.

El combinador L1_XFEC r1017-L1 puede combinar bloques L1_XFEC para obtener una ganancia SRN, cuando los bloques L1 divididos se reciben dentro de un preámbulo. El desintercalador de tiempo R1010-L1 puede medir los bloques L1 de desintercalado de tiempo en un preámbulo. Dependiendo de si los encabezados del bloque L1 se intercalan en el tiempo en un transmisor o no, los encabezados del bloque L1 pueden ser desintercalados en un receptor en consecuencia. Una orden de desintercalado de los bloques L1 se puede cambiar en función de si los encabezados de los bloques L1 se intercalan en el tiempo en un transmisor o no. Por ejemplo, cuando el intercalado de tiempo es como en la figura 116, una localización de la celda número 33, que es una primera celda del bloque L1 dentro de un primer preámbulo, se puede cambiar. En otras palabras, cuando los encabezados del bloque L1 no se incluyen en una intercalación, la señal intercalada con la ubicación de las celdas tal como se muestra en la figura 116 se recibirá. Si los encabezados del bloque L1 se incluyen en una intercalación, la localización de la celda número 33 tiene que ser cambiada para desintercalar las celdas que se intercalan en diagonal, con una primera celda del encabezado del primer bloque L1 dentro de un primer preámbulo como referencia. El fusionador L1_FEC r1018-L1 puede combinar bloques L1 que se dividen en muchos preámbulos en un bloque único L1 para decodificación FEC.

Con 1 bit adicional, el campo PLP_type de los campos de señalización L1 que se transmiten en un preámbulo pueden tener los siguientes valores.

PLP_type = 00 (PLP común)

PLP_type = 01 (PLP de datos normal)

PLP_type = 10 (PLP de datos demultiplexado)

PLP_type = 11 (reservado)

Un PLP de datos normales representa un PLP de datos cuando un único servicio se transmite en un segmento de datos único. Un PLP de datos demultiplexado representa un PLP de datos cuando un único servicio es demultiplexado en múltiples segmentos de datos. Cuando un usuario cambia de servicio, si la señalización L1 y la señalización L2 se almacenan en un receptor, la espera puede ser eliminada de una información de señalización L1 dentro de un marco siguiente. Por lo tanto, un receptor puede cambiar los servicios de manera eficiente y un usuario puede tener un beneficio de menos retraso durante un cambio de servicio. La figura 128 muestra las estructuras de la señal del bloque L1 que se transmite en un preámbulo, para el flujo de intercalado de tiempo y el flujo de desintercalado de tiempo. Tal como se ve en la figura 128, la intercalación y la desintercalación no se pueden realizar en un ancho de banda de todo el preámbulo, sino en un bloque L1 dividido.

La figura 129 es un ejemplo de un campo de intercalación de tiempo L1 de los campos de señalización de L1, procesados por el módulo de encabezado FEC 705-L1 en la ruta L1 que se muestra en la figura 123. Tal como se muestra en la figura 129, un bit o dos bits se pueden utilizar para el parámetro de intercalado de tiempo. Si se utiliza un bit, el intercalado no se lleva a cabo cuando el valor del bit es 0 y el intercalado que tiene una profundidad de símbolos OFDM utilizados en los símbolos del preámbulo se puede realizar cuando el valor del bit es 1. Si se utilizan dos bits, el intercalado con profundidad de intercalación de 0 o no intercalado se realiza cuando el valor de bits es 00 y el intercalado con la profundidad de los símbolos OFDM utilizados en los símbolos del preámbulo se puede realizar cuando el valor es de 01 bits. El intercalado con la profundidad de cuatro símbolos OFDM se puede realizar cuando el valor es de 10 bits. El intercalado con la profundidad de ocho símbolos OFDM se puede realizar cuando el valor es de 11 bits.

Un receptor, específicamente, decodificador de encabezado FEC r1012-L1 en la ruta L1 que se muestra en la figura 124 puede extraer el intercalado de tiempo (TI), parámetros que se muestran en la figura 129. Utilizando los parámetros, el desintercalador de tiempo R1010-L1 puede realizar el desintercalado de acuerdo a la profundidad de intercalado. Los parámetros que se transmiten en el encabezado de L1 son el tamaño de la información L1 (15bits), el parámetro de intercalado de tiempo (un máximo de 2 bits) y CRC (máximo 2 bits). Si un código Reed-Muller RM (16, 32) se utiliza para el campo de señalización del encabezado de codificación L1, como los bits que pueden ser transmitidos son de 16 bits, no hay un número suficiente de bits. La figura 130 muestra un ejemplo de campo de señalización L1 que se puede utilizar para este caso y un procedimiento de relleno.

La figura 130 muestra procesos que se realizan en el módulo de encabezado FEC 705-L1 en la ruta L1 de la figura

123. En la figura 130, L1 () en la columna de los campos de señalización de representa el tamaño de L1 y TI () representa el tamaño de los parámetros de intercalado de tiempo. Para el primer caso, o cuando el tamaño de L1 (15 bits) y TI (1 bit) se transmiten, el relleno adicional puede no ser necesario y se puede obtener un rendimiento de decodificación sustancial del encabezado de L1, sin embargo, como la información de si se realizará una intercalado de tiempo o no se transmite, por un bloque de L1 corto, el efecto del intercalado no se puede obtener.

Para el segundo caso, o cuando el tamaño de L1 se reduce a 1/8 de su tamaño original, la transmisión de información con números de bits, tales como L1 (12 bits), TI (2 bits) y CRC (2 bits) se convierte en posible. Por lo tanto, para el segundo caso, se pueden esperar el mejor rendimiento de decodificación de L1 y el efecto de intercalado de tiempo. Sin embargo, el segundo caso, requiere el proceso de relleno adicional para hacer el tamaño de L1 un múltiplo de ocho, si el tamaño L1 no es un múltiplo de ocho. La figura 130b representa el procedimiento de relleno que se pueden realizar en la señal L1 (700-L1) de la figura 123. Esto muestra que el relleno se encuentra después del bloque L1 y cubierto con la codificación CRC. En consecuencia, en un receptor, el módulo BCH/LDPC de decodificación FEC R715-L1 en la ruta L1 de la figura 124 puede realizar la decodificación FEC, entonces si no hay error cuando el campo CRC se comprueba, el análisis de bits de acuerdo con campo de señalización L1 se puede realizar, a continuación, es necesario un proceso que define el resto de bits como relleno o CRC32 y excluyendo el resto de los bits de los parámetros.

Para el tercer caso, o cuando el tamaño de L1 se expresa como un número de celdas QAM mapeadas, no un número de bits, el número de bits se puede reducir. Para el cuarto caso, el tamaño L1 se expresa no como un tamaño de un bloque L1 entero, sino como un tamaño L1 para cada símbolo OFDM. Por lo tanto, para un receptor para obtener un tamaño de un bloque L1 entero, se debe realizar la multiplicación del tamaño del bloque L1 en un solo símbolo OFDM por una serie de símbolos OFDM utilizados en el preámbulo. En este caso, el tamaño L1 real necesita excluir el relleno.

Para el quinto caso, expresando el bloque L1 no como un número de bits, sino como una serie de celdas asignadas QAM, más reducción de bits es posible. Para los casos tercero a quinto, se muestran los parámetros TI, CRC, y un número de bits de relleno necesario. Para el caso en que se expresa el tamaño de bloque L1 como un número de celdas, para un receptor para obtener el tamaño de L1 en bits, el receptor tiene que multiplicar un número de bits donde las celdas sólo se transmiten por un tamaño L1 recibido. Además, un número de bits de relleno debe ser excluido.

El último caso muestra un aumento en el número total de bits a 32 bits mediante el uso de dos bloques de código en el encabezado de RM. Un total de campos CRC se convierten en cuatro bits, ya que cada bloque de código RM necesita dos bits del campo CRC. Un receptor o encabezado de decodificador FEC r1012-L1 en la ruta L1 de la figura 124 debe obtener los parámetros necesarios, realizar la decodificación FEC en un total de dos bloques FEC. Utilizando los parámetros obtenidos, un receptor, específicamente el desintercalador de tiempo R1010-L1 L1 en la ruta de la figura 124, puede determinar si se debe realizar el desintercalado o no, y puede obtener una profundidad de desintercalado, si el desintercalado está decidido a llevarse a cabo. Además, el módulo BCH/LDPC de decodificación FEC R715-L1 puede obtener la longitud del bloque LDPC necesaria para realizar la decodificación FEC y los parámetros de acortado/perforación. Los campos innecesarios de relleno requeridos para enviar la señal L1 a un controlador del sistema se pueden quitar.

La figura 125 muestra un ejemplo de una intercalación de tiempo del segmento de datos (TI). El proceso de TI asume que todas las posiciones de piloto son conocidas. El TI puede dar salida solamente a las celdas de datos, excluyendo los pilotos. Sabiendo las posiciones piloto, permite el número correcto de celdas de salida para cada símbolo OFDM. Además, la TI puede ser implementada por una única memoria en el receptor.

La figura 126 muestra un ejemplo de una implementación eficiente de desintercalado del tiempo en el receptor. La figura 126a muestra cuatro diferentes esquemas de desintercalado de acuerdo con una realización de la presente invención. La figura 126b muestra una única memoria intermedia que lleva a cabo el desintercalado. La figura 126c muestra un esquema de ejemplo para dirigir los bloques L1 en una matriz 2D o una secuencia 1D.

Tal como se muestra en las figuras 126a-c, utilizando un solo algoritmo de memoria intermedia puede ser la implementación más eficiente del desintercalado de tiempo. El algoritmo puede estar caracterizado por la lectura de celdas de salida desde la primera memoria, y luego escribir las celdas de entrada donde se leen las celdas de salida. EL direccionamiento en diagonal puede ser considerado como un direccionamiento circular en cada columna.

Más específicamente, con referencia a la figura 126a, estos cuatro procedimientos de escritura y lectura se aplican secuencialmente a los marcos C2 que se reciben en un receptor. El primer marco se recibe en un receptor que está escrito en la memoria de desintercalado en la figura 126c en la ruta para que el bloque 0 en la figura 126a y leer en la ruta para que el primer bloque. El segundo marco recibido se escribe en la memoria del desintercalador en la figura 126c en la ruta para que el primer bloque y se lee para el segundo bloque. El tercer marco recibido se escribe en la memoria de del desintercalador en la figura 126c en la ruta para el segundo bloque y se lee en la ruta para que el tercer bloque. El cuarto marco recibido se escribe en la memoria del desintercalador en la figura 126c en la ruta para que el tercer bloque y se lee en la ruta para el bloque 0, y así sucesivamente. Es decir, los procedimientos de escritura y lectura de la figura 126a pueden ser secuenciales y se aplican cíclicamente a los marcos C2 que se reciben de forma secuencial.

El proceso de intercalación de tiempo (TI) se puede realizar en los preámbulos, tal como se muestra en la figura 127. Las posiciones piloto son periódicas y se quitan fácilmente y no es necesario el intercalado para el encabezado del bloque L1.Esto es porque el encabezado del preámbulo lleva parámetros TI y el intercalado y no intercalado tienen los mismos resultados debido a la repetición. Por lo tanto, sólo se intercalan celdas de señalización L1. La memoria intermedia única que se utiliza en el segmento de datos TI puede ser aplicada.

La figura 128 muestra el flujo de intercalado/desintercalado de tiempo del preámbulo. La intercalación se puede realizar dentro de un bloque L1, en vez de todo el preámbulo. En un transmisor, tal como se muestra en la figura 128a, el bloque L1 se puede codificar , entonces se puede realizar un intercalado dentro del bloque L1 , y el bloque L1 intercalado se puede repetir dentro de un preámbulo. En un receptor, tal como se muestra en la figura128b, desde un preámbulo recibido , el bloque L1 se puede combinar o sincronizar y se puede obtener un único período del bloque L1 , y el bloque L1 combinado puede ser desintercalado .

La figura 129 muestra unos parámetros de profundidad de intercalado en la señalización de encabezado L1. Para la estructura de encabezado L1, RM (16, 32) tiene una capacidad de 16 bits. Un máximo de 2 bits de CRC puede mejorar el rendimiento de RM BER. Los campos obligatorios de señalización del encabezado de L1 son L1_info_size (15 bits) que puede requerir un máximo de 5 símbolos OFDM y TI_depth (2 bits o bit 1). Sin embargo, un total de 18 ó 19 bits superan la capacidad del encabezado L1.

La figura 131 muestra un ejemplo de una señalización L1 transmitida en un encabezado de marco. La información de señalización L1 se puede utilizar como parámetros de decodificación en el receptor. Especialmente, los módulos en la ruta de la señal L1 de la figura 124 pueden realizar la decodificación de señales L1 y los módulos en la ruta PLP de la figura 124 pueden utilizar parámetros, y así los servicios pueden ser decodificados. Un receptor puede obtener los parámetros de la señalización de L1 a partir de las señales de la ruta de L1 que se decodifica de acuerdo con una orden de cada campo y longitud de campo. A continuación se explica el significado de cada campo y su uso. Un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo se pueden modificar.

Num_chbon: Este campo indica un número de canales utilizados en una unión de canales. Usando este campo, un receptor puede obtener un ancho de banda total de los canales utilizados. Un canal puede tener 6MHz, 7MHz, 8MHz, u otros valores de ancho de banda.

Num_dslice: Este campo indica una serie de segmentos de datos existentes en una unión de canales. Después de la decodificación de señales L1, un receptor accede a un circuito donde está contenida la información de los segmentos de datos, para obtener información de los segmentos de datos. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Num de muesca: Este campo indica una serie de bandas de muesca existentes en una unión de canales. Después de la decodificación de señales L1, un receptor accede a un bucle donde está contenida la información de la banda de muesca, para obtener información de la banda de muesca. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Para cada segmento de datos, dslice_id, dslice_start, dslice_width, dslice_ti_depth, dslice_type, dslice_pwr_allocation, e información de PLP se pueden transmitir en un preámbulo de un encabezado de marco. El segmento de datos puede ser considerado como un ancho de banda específico que contiene uno o más PLPs. Los servicios pueden ser transmitidos en los PLPs. Un receptor necesita tener acceso a un segmento de datos que contiene un PLP específico, para decodificar un servicio.

Dslice_id: Este campo puede ser utilizado para la identificación del segmento de datos. Cada segmento de datos en una unión de canales puede tener un valor único. Cuando un receptor accede a un PLP para decodificar los servicios, este campo puede ser utilizado por el receptor para diferenciar un segmento de datos donde se encuentra el PLP, a partir de segmentos de datos.

Dslice_start: Este campo indica una ubicación de inicio de un segmento de datos dentro de un canal unido. Usando este campo, un receptor puede obtener una frecuencia donde se inicia el segmento de datos. Además, la sintonización para acceder a un segmento de datos se puede realizar utilizando este campo.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo puede ser utilizado en el intercalado en el tiempo para permitir la decodificación. Junto con el campo dslice_start, un receptor puede determinar que la frecuencia de decodificación de las señales recibidas del RF. Este proceso se puede realizar en el sintonizador r700 de la figura 124. Información como dslice_start y dslice_width se puede utilizar como señal de control del sintonizador r700.

Dslice_ti_depth: Este campo indica la profundidad del intercalador tiempo utilizado en segmentos de datos intercalados en el tiempo. Junto con dslice_width, un receptor puede obtener un ancho y una profundidad de un desintercalador de tiempo y puede realizar el desintercalado de tiempo. La figura 132 muestra un ejemplo de un dslice_ti_depth. En el ejemplo, 1, 4, 8 ó 16 símbolos OFDM se utilizan en la intercalación de tiempo. Esto se realiza en el desintercalador de tiempo r710 de la figura 124. Dslice_width y dslice_ti_depth se pueden utilizar como señal de control.

Dslice_type: Este campo indica el tipo de un segmento de datos. El segmento de datos de tipo 1 tiene un solo PLP dentro del mismo y el PLP es un CCM (codificación y modulación constante) aplicado. El segmento de datos de tipo 2 representa todos los otros tipos de segmentos de datos. Usando este campo, un receptor puede realizar la decodificación de acuerdo con PLP. Un PLP de tipo 1 no tiene encabezado FECFRAME, por lo que un receptor no mira el encabezado FECFRAME. Para el tipo 2, un receptor busca en el encabezado FECFRAME de PLP para obtener información MODCOD. La figura 133 muestra un ejemplo de dslice_type. Usando este campo, el analizador del segmento de datos r711 de la figura 124 puede controlar decodificadores de encabezado FEC R712-c, k.

Dslice_pwr_allocation: Este campo indica una potencia de un segmento de datos. Cada segmento de datos puede tener una potencia diferente a partir de segmentos de datos. Es para la adaptación de enlace en el sistema de cable. Un receptor puede utilizar este campo para controlar la potencia del segmento de datos recibido. El sintonizador r700 de la figura 124 puede ajustar la ganancia de la señal utilizando este campo.

Num_plp: Este campo indica una serie de PLPs en un segmento de datos. Después de la decodificación de señalización L1, un receptor accede a un circuito que incluye información de PLP. Usando este campo un receptor puede obtener un tamaño del bucle y decodificar PLPs.

Para cada PLP, plp_id, plp_type, reprocesamiento PSI/SI, plp_payload_type, plp_modcod y plp_start_addr se pueden transmitir en un encabezado de marco (Preámbulo). Cada PLP puede transmitir una o más corrientes o los paquetes tales como TS y GSE. Un receptor puede obtener servicios mediante la decodificación de PLPs, donde los servicios son transmitidos.

Plp_id: Este campo es un identificador de PLP y tiene un valor único para cada PLP en un canal unido. Usando este campo, un receptor puede acceder a un PLP donde existe un servicio para decodificar. Este campo puede servir a un propósito idéntico a plp_id transmitido en un encabezado FECFRAME. Los decodificadores de encabezado FEC R712-c, k de la figura 124 pueden acceder a un PLP necesario utilizando este campo.

Plp_type: Este campo indica si un tipo de PLP es un PLP común o un PLP de datos. Usando este campo, un receptor puede encontrar PLP comunes y puede obtener la información necesaria para la descodificación de un paquete TS del PLP común. Además, el receptor puede descodificar un paquete TS en un PLP de datos. La figura 134 muestra un ejemplo de plp_type.

Reprocesamiento PSI/SI: Este campo indica si un PSI/SI de una señal recibida se vuelve a procesar o no. Usando este campo, un receptor puede determinar si se refiere al PSI/SI de un servicio específico desde un servicio de transmisión. Si el receptor no puede hacer referencia a un PSI/SI de un servicio específico desde un servicio de transmisión, PSI/SI que puede ser referido mediante un servicio específico que puede ser transmitido a través de un PLP común, por ejemplo. Con esta información, un receptor puede descodificar los servicios.

Plp_payload_type: Este campo indica el tipo de carga útil de datos que transmite el PLP. Un receptor puede utilizar este campo antes de decodificación de datos dentro de PLP. Si el receptor no puede decodificar el tipo específico de datos, se puede evitar la decodificación de un PLP que contiene ese tipo de datos. La figura 135 muestra un ejemplo de plp_payload_type. Si un segmento de datos tiene una solo PLP y un MCP se aplica al segmento de datos, es decir, segmento de datos de tipo 1, los campos tales como plp_modcod y plp_start_addr se pueden transmitir de forma adicional.

Plp_modcod: Este campo indica el tipo y el índice de código de modulación FEC código utilizado en el PLP. Usando este campo, un receptor puede realizar demodulación QAM y decodificación FEC. La figura 136 muestra un ejemplo de plp_modcod. Los valores que se muestran en la figura 136 se pueden utilizar en modcod que se transmite en un encabezado de un FECFRAME. Los demapeadores de símbolo r713-C, K y módulo BCH/LDPC de decodificación FEC R715-c, k de la figura 124 pueden utilizar este campo para la decodificación.

Plp_start_addr: Este campo indica dónde un primer FECFRAME de un PLP aparece en una secuencia de transmisión. Usando este campo, un receptor puede obtener una ubicación de inicio de FECFRAME y llevar a cabo la decodificación FEC. Usando este campo, el analizador de los segmentos de datos r711 de la figura 124 puede sincronizar FECFRAME para PLPs de tipo 1. Para cada banda de muesca, la información como notch_start notch_width se puede transmitir en un encabezado de marco (preámbulo).

Notch_start: Este campo indica una ubicación de inicio de una banda de muesca. Notch_width: Este campo indica una anchura de una banda de muesca. Utilizando notch_start y la anchura de la muesca, un receptor puede obtener una ubicación y un tamaño de una banda de muesca dentro de un canal unido. Además, se puede obtener un lugar de sintonización para una correcta decodificación de servicios y la existencia de un servicio dentro de un determinado ancho de banda puede controlarse. El sintonizador r700 de la figura 124 puede utilizar la sintonización con esta información.

GI: Este campo indica la información del intervalo de guarda utilizado en un sistema. Un receptor puede obtener información del intervalo de guarda con este campo. El módulo de sincronización de Tiempo/Frecuencia R702 y el módulo de eliminación GI r704 de la figura 124 pueden utilizar este campo. La figura 137 muestra un ejemplo.

Num_data_symbols: Este campo indica una serie de datos de símbolos OFDM, con excepción del preámbulo, que se utiliza en un marco. Una longitud de marco de transmisión puede ser definida mediante este campo. Usando este campo, un receptor puede predecir la ubicación de un preámbulo siguiente, por lo tanto, este campo puede ser utilizado para la decodificación de señales L1. El analizador de marcos R708 de la figura 124 puede utilizar este campo y predecir los símbolos OFDM que están en el preámbulo y enviar una señal a la trayectoria de decodificación del preámbulo.

Num_data_symbols: Este campo indica una serie de datos de símbolos OFDM, con excepción de preámbulo, que se utiliza en un marco. Una longitud de marco de transmisión puede ser definida por este campo. Usando este campo, un receptor puede predecir la ubicación de un preámbulo siguiente, por lo tanto, este campo puede ser utilizado para la decodificación de señales L1. El Analizador de marcos R708 de la figura 124 puede utilizar este campo y predecir los símbolos OFDM que son del preámbulo y enviar una señal a la ruta de decodificación del preámbulo.

Num_c2_frames: Este campo indica una serie de marcos existentes en un supermarco. Usando este campo, un receptor puede obtener un límite de un supermarco y se puede predecir la información repetida para cada supermarco.

Frame_idx: Este campo es un índice de marco y se resetea para cada supermarco. Usando este campo, un receptor puede obtener un número de marco actual y encontrar un lugar de la estructura actual dentro de un supermarco. Usando este campo, el analizador de marcos R708 de la figura 124 puede encontrar el número de marcos por delante de un marco actual en un supermarco. Junto con num_c2_frames, se puede predecir el cambio que se produce en una señal L1 y la decodificación L1 se puede controlar.

PAPR: Este campo indica si una reserva para reducir un PAPR se utiliza o no. Usando este campo, el receptor puede procesar en consecuencia. La figura 138 muestra un ejemplo. Por ejemplo, si se utiliza una reserva de tono, un receptor puede excluir excipientes que se utilicen en una reserva de tono, a partir de la decodificación. En concreto, el analizador de segmentos de datos r711 de la figura 124 puede utilizar este campo para excluir los portadores de decodificación.

Reservado: Este campo es bits adicionales reservados para uso futuro.

La figura 139 muestra otro ejemplo de la señalización de L1 transmitido en un encabezado de marco. En la figura 139, además, se añadió la información de la figura 131 puede hacer más eficiente el servicio de decodificación mediante un receptor. Los campos siguientes explican sólo la información adicional. Los otros campos son los mismos que la figura 131.

Network_id: Este campo indica una red a la que pertenece la señal transmitida. Usando este campo, el receptor puede descubrir una red actual. Cuando un receptor sintoniza otra red para encontrar un servicio en la red, el receptor se puede procesar más rápido porque usando sólo la decodificación L1 es suficiente para tomar la decisión de si la red es una red de sintonización deseada o no.

C2_system_id: Este campo identifica un sistema a la que pertenece una señal transmitida. Usando este campo, un receptor puede determinar el sistema actual. Cuando un receptor sintoniza otro sistema para encontrar un servicio en el sistema, el receptor puede procesar más rápido porque sólo con la decodificación L1 es suficiente para tomar la decisión de si el sistema es un sistema de sintonización deseado o no.

C2_signal_start_frequency: Este campo indica una frecuencia inicial de canales unidos. C2_signal_stop_frequency: Este campo indica una frecuencia final de los canales unidos. Utilizando c2_signal_start_frequeny y c2_signal_stop_frequency, los anchos de banda RF de todos los segmentos de datos se pueden encontrar mediante la decodificación de L1 de cierto ancho de banda dentro de los canales unidos. Además, este campo se puede utilizar para obtener una cantidad de cambio de frecuencia requerida en la sincronización de L1_XFEC_FRAMEs. El combinador L1 XFEC r1017-L1 de la figura 124 se puede utilizar este campo. Además, cuando el receptor recibe segmentos de datos ubicados en ambos extremos de un canal unido, este campo puede ser utilizado para sintonizar la frecuencia adecuada. El sintonizador r700 de la figura 124 puede utilizar esta información.

Plp_type: Este campo indica si un PLP es un PLP común, un PLP de datos normal, o una PLP datos agrupados. Usando este campo, un receptor puede identificar PLP comunes y puede obtener la información necesaria para la decodificación de paquetes de TS del PLP común, entonces se puede decodificar un paquete TS en un PLP de datos agrupados. La figura 140 muestra un ejemplo de este campo. PLP de datos normal es un PLP de datos que no tiene PLP común. En este caso, un receptor no necesita encontrar un PLP común. PLP común o PLP agrupado pueden transmitir información como plp_group_id. Para los otros tipos de PLP, es posible una transmisión más eficiente porque no hay más información se debe transmitir.

Plp_group_id: Este campo indica un grupo donde un PLP actual pertenece al mismo. Los datos PLP agrupados pueden transmitir parámetros TS comunes utilizando PLP común. Usando este campo, si un PLP actualmente decodificado es un PLP agrupado, un receptor puede encontrar un PLP común necesario, obtener los parámetros necesarios para paquetes TS de PLP agrupados y formar un paquete TS completo.

Reserved_1/reserved_2/reserved_3: Estos campos son bits adicionales reservados para uso futuro de un circuito de segmento de datos, un circuito PLP, y un marco de transmisión, respectivamente.

La figura 141 muestra otro ejemplo de la señalización L1 transmitida en un encabezado de marco. En comparación con la figura 139, información más optimizada se puede transmitir, por lo tanto, menos gastos de señalización se pueden producir. En consecuencia, un receptor puede descodificar los servicios de manera eficiente. Especialmente, los módulos en la trayectoria de la señal L1 de la figura 124 pueden realizar la decodificación de señales L1 y los módulos en la trayectoria de PLP de la figura 124 pueden utilizar parámetros, y así los servicios pueden ser decodificados. Un receptor puede obtener los parámetros de la señalización de L1 a partir de las señales de la trayectoria de L1 que se decodifica de acuerdo con una orden de cada campo y longitud de campo. Un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo se pueden modificar. Descripciones de campos, excepto dslice_width son idénticas a las descripciones de los campos antes mencionadas. Una función de dslice_width de acuerdo con un ejemplo es la siguiente.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo puede ser utilizado en el desintercalado de tiempo para permitir la decodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia decodificar a partir las señales de RF recibidas. Este proceso se puede realizar en el sintonizador r700 de la figura 124. La información tal como dslice_start y dslice_width se puede utilizar como señal de control del sintonizador r700. En este punto, el ancho de un segmento de datos se puede ampliar hasta 64MHz mediante el uso de 12 bits de este campo dslice_width. Usando este campo, un receptor puede determinar si un sintonizador disponible en la actualidad puede decodificar el segmento de datos actual. Si el ancho de un segmento de datos es más grande que el ancho de banda de un sintonizador de legado de un receptor, para decodificar un segmento de datos, un receptor puede utilizar al menos dos sintonizadores de legado o un sintonizador con un ancho de banda lo suficientemente grande. En el ejemplo, una granularidad de los valores utilizados en dslice_start, dslice_width, notch_start y notch_width puede ser de 12 portadores OFDM (celdas). En otras palabras, un receptor puede encontrar la ubicación de una celda OFDM real multiplicando los valores transmitidos por 12. En el ejemplo, para una granularidad de Plp_start_addr, se puede utilizar un portador OFDM (celda). En otras palabras, un receptor puede saber cuántos símbolos OFDM y celdas OFDM están por delante de una ubicación de inicio de un PLP dentro de un símbolo OFDM. Dslice_start y dslice_width se pueden utilizar para este propósito. El analizador de segmentos de datos r711 de la figura 124 puede llevar a cabo este proceso.

La figura 142 muestra un ejemplo de procesos en el módulo de encabezado FEC 705-L1 en la trayectoria de L1 de la figura 123. La figura 142a muestra la estructura FEC de encabezado y la figura 142b muestra ejemplos de la profundidad TI que se explica en la figura 129. Un total de 16 bits se pueden transmitir en el encabezado FEC de una trayectoria de L1. Catorce bits pueden ser asignados para L1_info_size. Si L1_info_size tiene un valor que es la mitad de la longitud del bloque L1realmente transmitida, un receptor puede multiplicar por dos el L1_info_size recibido y obtener la longitud real del bloque L1 y empezar a decodificar L1. Esta longitud obtenida del bloque L1 es la longitud que incluye el relleno.

Para el bloque L1 que se determina que no hay ningún error a través de la comprobación del CRC, un receptor puede considerar el resto de bits después de la decodificación de L1 como relleno. Los dos últimos bits, similares a los procedimientos anteriores, se pueden utilizar para indicar la profundidad en el tiempo intercalado de los preámbulos. El mapeador de preámbulos 1007-L1 de la figura 123 puede determinar los símbolos OFDM requeridos para transmitir bloques de L1. Después, el intercalador de tiempo 1008-L1 de la figura 123 puede realizar el intercalado de tiempo. Utilizando información de la profundidad del tiempo de intercalación y L1_info_size, un receptor puede averiguar el tamaño del bloque L1 que se transmite en qué número de símbolos OFDM. La combinación, fusión, e intercalado de tiempo de los bloques L1 se puede realizar en combinador XFEC L1 1017-L1, el combinador L1_FEC 1018-L1, y el intercalador de tiempo 1010-L1 de la figura 124, respectivamente.

En un receptor de la figura 124, una longitud de un bloque XFEC L1 dentro de un símbolo OFDM se obtiene dividiendo una longitud de bloque L1 total por un número de símbolos OFDM usado en un preámbulo. El número de símbolos OFDM se puede obtener a partir de un valor definido en ti_depth. El XFEC combinador L1 1017-L1 de un receptor puede obtener el bloque XFEC L1. Entonces, el intercalado de tiempo 1010-L1 se puede realizar utilizando ti_depth. Por último, los bloques XFEC L1 se pueden combinar para obtener un bloque L1_FEC. Después del combinador L1_FEC 1018-L1, el desintercalador de bits R714-L1, y el decodificador LDPCBCH R715-L1, se puede obtener el bloque L1. L1_info_size se puede multiplicar por dos, el bloque L1 se puede comprobar CRC, y L1 se puede decodificar. El relleno innecesario puede ser descartado.

La figura 143 muestra otro ejemplo de la señalización de L1 transmitida en un encabezado de marco. En comparación con la figura 141, el número de bits para algunos campos han sido modificados y algunos campos se agregan para mejorar la eficiencia de un servicio de decodificación mediante un receptor. Especialmente, los módulos en la trayectoria de la señal L1 de la figura 124 puede realizar la decodificación de señales L1 y módulos en la trayectoria de PLP de la figura 124 pueden utilizar parámetros, y así los servicios pueden ser decodificados. Un receptor puede obtener los parámetros de la señalización de L1 a partir de las señales de la trayectoria de L1 que se decodifican de acuerdo con una orden de cada campo y longitud de campo. Un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo se pueden modificar. Excepto los campos modificados de las figuras anteriores, las descripciones de los campos son idénticas a las descripciones de los campos antes mencionados. RESERVED_1, RESERVED_2, RESERVED_3 y RESERVED_4 son campos reservados para uso futuro. En el ejemplo, PLP_START puede indicar información idéntica a plp_start_addr mencionado.

L1_PART2_CHANGE_COUNTER indica un número de marcos a partir de la primera imagen de un marco que tenga un cambio en cualquiera de la información de señalización L1, excluidos los cambios en PLP_START, de los marcos anteriores. Usando este campo, un receptor puede saltar la decodificación L1 para cada marco para obtener información L1. En otras palabras, utilizando el valor de L1_PART2_CHAGNE_COUNTER, un receptor puede determinar qué estructura tiene un cambio en la información L1 de los marcos anteriores, por lo tanto, ninguna decodificación de L1 se realiza para los marcos antes de que se produzca un marco con cambio en L1, entonces la decodificación L1 puede ser realizada mediante el marco que ha cambiado en L1. Por lo tanto, las operaciones innecesarias se pueden omitir. Usando este campo, un receptor puede evitar la redundancia de la operación de descodificación L1. Este valor también puede ser calculado mediante un receptor con información L1 ya decodificada.

Si L1_PART2_CHANGE_COUNTER es 0, significa que no ha habido un cambio en L1, por lo menos 256 marcos (2^8, 8 es un número de bits utilizados para L1_PART2_CHANGE_COUNTER). En este uno de los mejores casos, un receptor debe decodificar L1 sólo cada 51 segundos. Este proceso se puede realizar en Analizador de marcos R708 de la figura 124. El analizador de marcos puede determinar si el preámbulo actual tiene un cambio en L1 y puede controlar los procesos posteriores en la ruta de la señal L1. Un receptor puede calcular PLP_START de un marco específico a partir de PLP_START y PLP_MODCOD ya obtenidos, sin realizar decodificación L1 para obtener PLP_START.

La figura 144 muestra ejemplos de campos que se muestran en la figura 143. Los bloques de un receptor pueden llevar a cabo los procesos de acuerdo con los valores indicados por los campos en los ejemplos.

La figura 145 muestra otro ejemplo de la señalización L1 transmitida en un encabezado de marco. En comparación con la figura 143, algunos campos han sido modificados y algunos campos se han añadido para mejorar una eficiencia de servicio de decodificación mediante un receptor. Especialmente, los módulos en la trayectoria de la señal L1 de la figura 124 pueden realizar la decodificación de la señalización L1 y los módulos en la trayectoria PLP de la figura 124 pueden utilizar parámetros, por lo tanto, los servicios pueden ser decodificados. Un receptor puede obtener los parámetros de la señalización L1 a partir de las señales de la trayectoria de L1 que se decodifica de acuerdo con una orden de cada campo y longitud de campo. Un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo se puede modificar. Excepto los campos modificados a partir de las figuras anteriores, las descripciones de los campos son idénticas a las descripciones de los campos antes mencionados.

Las descripciones de DSLICE_START, DSLICE_WIDTH, NOTCH_START y NOTCH_WIDTH son idénticas a las descripciones anteriores. Sin embargo, el encabezado de señalización puede ser minimizado mediante la señalización de los campos con un número mínimo de bits, de acuerdo al modo GI. En consecuencia, se puede decir que la señalización de DSLICE_START, DSLICE_WIDTH, NOTCH_START y NOTCH_WIDTH se basa en el modo GI. La información L1 se puede obtener de la trayectoria de la señal L1 de un receptor de la figura 124. Un controlador de sistema puede determinar el número de bits utilizados para cada campo de acuerdo con el valor obtenido GI y puede leer los campos en consecuencia. El valor GI debe ser transmitido antes de otros valores.

En lugar de DSLIC_START y DSLICE_WIDTH, se pueden transmitir 12 bits de la posición de ajuste que indica una ubicación óptima para obtener el segmento de datos y 11 bits del valor de desplazamiento desde una posición de ajuste para indicar una anchura de un segmento de datos. En especial, mediante el uso de 11 bits de valor de desplazamiento, se pueden señalar segmentos de datos que ocupan un máximo de 8 canales unidos y puede funcionar adecuadamente un receptor que puede recibir estos segmentos de datos. Un sintonizador r700 de un receptor de la figura 124 puede determinar el ancho de banda de RF usando una posición de ajuste y puede obtener un ancho de un sector con datos del valor de desplazamiento, para servir a una misma finalidad que DSLICE_WIDTH mencionado.

DSLICE_CONST_FLAG es un campo para indicar si la configuración de un segmento de datos específico se mantiene como una constante. Usando este campo obtenido a partir de un L1 de un determinado ancho de banda, un receptor puede determinar si un segmento de datos específicos tiene una configuración constante, entonces el receptor puede recibir PLPs del segmento de datos específicos, sin decodificación de L1 adicional. Este tipo de proceso puede ser útil para la recepción de segmentos de datos que se encuentran en un ancho de banda, donde la decodificación de L1 no está disponible.

DSLICE_NOTCH_FLAG es un campo o una señal para indicar las bandas de muesca en ambos extremos de un segmento de datos específicos. El bit más significativo (MSB) se puede utilizar como un indicador de la banda de muesca vecina en un bajo ancho de banda y el bit menos significativo (LSB) se puede utilizar como un indicador de la banda de muesca vecina en un alto ancho de banda. Utilizando el campo, cuando el receptor decodifica un segmento de datos específico, el receptor puede tener en cuenta una banda de muesca encontrando cambios en los portadores activos causados por los pilotos continuos vecinos en ambos extremos de una banda de muesca. Esta información también se puede obtener a partir de información de la muesca transmitida en NOTCH_START y NOTCH_WIDTH. El desintercalador de tiempo r710 de un receptor de la figura 124 puede utilizar la información para la ubicación fmd de portadores activos y enviar sólo los datos correspondientes a los portadores activos, a un analizador de segmento de datos.

Para PLP_TYPE, un bit adicional se agrega a la figura 143. La figura 146 muestra un ejemplo de PLP_TYPE de la figura 145. Un valor que indica datos agrupados PLP puede ser transmitido. Una corriente TS grande que tiene una alta velocidad de datos puede ser multiplexada en múltiples PLPs. Los datos agrupados PLP se pueden utilizar para indicar PLPs cuando se transmiten las corrientes multiplexadas. Para un receptor de legado que no es capaz de decodificar un PLP específico, este campo puede evitar que el receptor tenga acceso al PLP, por lo tanto, un posible mal funcionamiento se puede prevenir.

Como otro procedimiento alternativo, si el dslice_width mencionado se usa junto con el campo dslice_start y la información de la muesca, un receptor puede determinar la frecuencia para decodificar las señales de RF recibidas. Este proceso se puede realizar en el sintonizador r700 de la figura 124. La información tal como dslice_start, dslice_width, notch_start y notch_width se puede utilizar como señal de control del sintonizador r700. Por lo tanto, puede ser posible la obtención de un segmento de datos y el ajuste al mismo tiempo de una banda de RF en la que no existen problemas de descodificación de L1, evitando la muesca.

Usando los procedimientos y dispositivos sugeridos, entre otras ventajas, es posible implementar un transmisor, receptor, y estructura digital eficiente de la capa física de señalización.

Mediante la transmisión de la información ModCod en cada encabezado de marco BB que es necesaria para ACM/VCM y transmitiendo el resto de la capa física de señalización en un encabezado de marco, el encabezado de señalización puede ser minimizado.

Se puede implementar un QAM modificado para una transmisión de energía más eficiente o sistema de transmisión digital más robusto al ruido. El sistema puede incluir un transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.

Se puede implementar un QAM no uniforme mejorado para una transmisión de energía más eficiente o un sistema digital de transmisión más robusto contra el ruido. Un procedimiento de uso velocidad de código de código de corrección de errores de NU-MQAM y MQAM también se describe. El sistema puede incluir un transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.

El procedimiento de señalización L1 sugerido puede reducir la sobrecarga en un 3 a 4% minimizando el encabezado de señalización durante la unión de canales.

Será evidente para los expertos en la materia que varias modificaciones y variaciones se pueden hacer en la presente invención, sin apartarse de la invención.

Claims

REIVINDICACIONES

1. Transmisor para transmitir datos de difusión a un receptor, comprendiendo el transmisor: un primer codificador BCH (702-L1) configurado para codificar en BCH datos de señalización de la Capa 1; un primer codificador LDPC (702-L1) configurado para codificar en LDPC los datos de señalización de la Capa 1

codificados en BCH para generar al menos un bit de paridad LDPC; unos medios de perforación configurados para realizar un perforado en el bit de paridad LDPC generado; un primer intercalador de bits (703-L1) configurado para intercalar bits en los datos de señalización de la Capa 1

codificada en LDPC y el bit de paridad LDPC perforado; y

un primer mapeador QAM (704-L1) configurado para demultiplexar los datos de señalización de la Capa 1 intercalada en palabras celulares y mapear las palabras celulares en valores de constelación, caracterizado porque los datos de señalización de la Capa 1 incluyen un campo de información de inicio de una

muesca que indica una posición inicial de una banda de muesca asociada, en el que el número de bits utilizados para el campo de información de inicio de la muesca varía de acuerdo con un valor de intervalo de guarda.
2. Transmisor según la reivindicación 1, que también comprende:

un segundo codificador BCH (702-0) configurado para codificar en BCH datos PLP para generar datos protegidos contra errores; un segundo codificador LDPC (702-0) configurado para codificar en LDPC los datos PLP codificados en BCH; un segundo intercalador de bits (703-0) configurado para intercalar bits de los datos PLP codificados en LDPC; un segundo mapeador QAM (704-0) configurado para demultiplexar los datos PLP intercalados en palabras

celulares y mapear las palabras celulares en valores de constelación; y un intercalador de tiempo-frecuencia (708-0, 709-0) configurado para intercalar el tiempo-frecuencia de los valores constelación mapeados.
3.

Transmisor según la reivindicación 1 ó 2, que también está configurado para procesar datos de señalización de la Capa 1, en el que los datos de señalización de la Capa 1 también incluyen información de la anchura de la muesca que indica una anchura de la banda de la muesca asociada.
4.

Transmisor según la reivindicación 3, que también está configurado para procesar datos de señalización de la Capa 1, en el que una anchura de bits de la información de la anchura de la muesca se basa en información del intervalo de guarda.
5.

Receptor para el procesamiento de datos de difusión, comprendiendo el receptor:

un demapeador QAM configurado (r713-LL) para demapear valores de constelación correspondientes a datos de señalización de la Capa 1 en las palabras celulares y para multiplexar las palabras celulares mapeadas en datos de señalización de la Capa 1;

un desintercalador de bits (R714-LL) configurado para desintercalar bits de de los datos de señalización multiplexados de la Capa 1 y al menos un bit de paridad LDPC;

unos medios de desperforación configurados para realizar la desperforación en el bit de paridad LDPC;

un decodificador LDPC (r713-L1) configurado para decodificar en LDPC los datos de señalización de la Capa 1 y el bit de paridad desperforado; y

un decodificador BCH (r713-L1) configurado para decodificar en BCH los datos de señalización de la Capa 1 decodificados en LDPC y un bit de paridad LDPC desperforado;

caracterizado porque el receptor está configurado para procesar los datos de señalización de la Capa 1 que tienen un campo de información de inicio de una muesca que indica una posición inicial de una banda de muesca asociada, en el que el número de bits utilizados para el campo de información de inicio de la muesca varía con un valor de intervalo de guarda.
6. Receptor según la reivindicación 5, que también comprende:

un desintercalador de tiempo-frecuencia (r709) configurado para desintercalar en tiempo-frecuencia valores de constelación correspondientes a datos PLP;

un demapeador QAM (R712-C) configurado para demapear los valores de constelación desintercalados en palabras celulares y para multiplexar las palabras celulares demapeadas en datos PLP; un desintercalador de bits (R714-C) configurado para desintercalar bits de los datos PLP multiplexados; un decodificador LDPC (R715-C) configurado para decodificar en LDPC los datos de bits desintercalados PLP; y un decodificador BCH (R715-C) configurado para decodificar en BCH los datos PLP decodificados en LDPC.
7.

Receptor según la reivindicación 5 ó 6, que también está configurado para procesar los datos de señalización de la Capa 1, en el que los datos de señalización de la Capa 1 también incluyen información de la anchura de la muesca que indica una anchura de la banda de la muesca asociada.
8.

Receptor según cualquiera de las reivindicaciones 5 a 7, en el que una anchura de bits de la información de la anchura de la muesca se basa en información del intervalo de guarda.
9.

Procedimiento de transmisión de datos de difusión a un receptor, comprendiendo el procedimiento: codificar en BCH datos de señalización de la Capa 1; codificar en LDPC los datos de señalización de la Capa 1 codificados en BCH para generar al menos un bit de

paridad LDPC; realizar el perforado en el bit de paridad LDPC generado; intercalar bits en los datos de señalización de la Capa 1 codificados en LDPC y el bit de paridad LDPC perforado; demultiplexar los datos de señalización de la Capa 1 intercalada en palabras celulares; y mapear las palabras celulares en valores de constelación, caracterizado porque los datos de señalización de la Capa 1 incluyen un campo de información de inicio de una

muesca que indica una posición inicial de una banda de muesca asociada, en el que el número de bits utilizados para el campo de información de inicio de la muesca varía de acuerdo con un valor de intervalo de guarda.
10.

Procedimiento según la reivindicación 9, que también comprende: codificar en BCH datos PLP para generar datos protegidos contra errores; codificar en LDPC los datos PLP codificados en BCH; intercalar bits en los datos PLP codificados en LDPC; demultiplexar los datos PLP intercalados en palabras celulares y mapear las palabras celulares en valores de

constelación; y intercalar en tiempo-frecuencia los valores de constelación mapeados.
11.

Procedimiento según la reivindicación 9 ó 10, en el que los datos de señalización de la Capa 1 también incluyen información de la anchura de la muesca que indica una anchura de banda de muesca asociada.
12.

Procedimiento de recepción de datos de difusión, comprendiendo el procedimiento:

demapear los valores de constelación correspondientes a los datos de señalización de la Capa 1 en las palabras celulares; multiplexar las palabras celulares demapedas en datos de señalización de la Capa 1; desintercalado bits de los datos de señalización multiplexados de la Capa 1 y al menos un bit de paridad LDPC; realizar el desperforado en el bit de paridad LDPC; decodificar en LDPC los datos de señalización de la Capa 1 y el bit de paridad desperforado; y decodificar en BCH los datos de señalización de la Capa 1 decodificados en LDPC y bit de paridad LDPC

desperforado, caracterizado porque los datos de señalización de la Capa 1 incluyen un campo de información de inicio de una muesca que indica una posición inicial de una banda de muesca asociada, en el que el número de bits utilizados para el campo de información de inicio de la muesca varía de acuerdo con un valor de intervalo de guarda.
13. Procedimiento según la reivindicación 12, que comprende: desintercalar en tiempo-frecuencia valores de constelación correspondientes a datos PLP; demapear los valores de constelación desintercalados en palabras celulares y multiplexar las palabras celulares

demapeadas en datos PLP;

5 desintercalar bits de los datos PLP multiplexados; decodificar en LDPC los datos PLP desintercalados en bits; y decodificar en BCH los datos PLP decodificados en LDPC.
14. Procedimiento según la reivindicación 12 ó 13, en el que los datos de señalización de la Capa 1 también incluyen información de la anchura de la muesca que indica una anchura de la banda de la muesca asociada.

10 15. Procedimiento según cualquiera de las reivindicaciones 12 a 14, en el que una anchura de bits de la información de la anchura de la muesca se basa en información del intervalo de guarda.