ES2372278T3 - Aparato de transmisión multiplex y procedimiento de transmisión multiplex. - Google Patents

Aparato de transmisión multiplex y procedimiento de transmisión multiplex. Download PDF

Info

Publication number
ES2372278T3
ES2372278T3 ES04017725T ES04017725T ES2372278T3 ES 2372278 T3 ES2372278 T3 ES 2372278T3 ES 04017725 T ES04017725 T ES 04017725T ES 04017725 T ES04017725 T ES 04017725T ES 2372278 T3 ES2372278 T3 ES 2372278T3
Authority
ES
Spain
Prior art keywords
atm cell
packet
atm
header information
cid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES04017725T
Other languages
English (en)
Inventor
Hiroshi Kawakami
Ichiro Hayashi
Fumiaki Ishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Application granted granted Critical
Publication of ES2372278T3 publication Critical patent/ES2372278T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435—Details
    • H04Q11/0457—Connection protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H04L2012/5667—IP over ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166—Fault prevention
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13174—Data transmission, file transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13178—Control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13196—Connection circuit/link/trunk/junction, bridge, router, gateway
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13204—Protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13206—User-to-user signaling, UUS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13209—ISDN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13216—Code signals, frame structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1329—Asynchronous transfer mode, ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13296—Packet switching, X.25, frame relay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13389—LAN, internet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

Un aparato (20) de transmisión multiplex implementado para cargar una célula ATM (4) con un paquete IP (3) y transmitir la célula ATM (4) hasta una red ATM (2), que comprende: un generador (22) de paquetes generados de forma intermedia implementado, según la información de cabecera del Punto de Código Diffserv, denominado en adelante DSCP en el presente documento, del paquete IP (3), para generar un paquete generado de forma intermedia que tiene una información de cabecera de Identificador de Canal, denominado en adelante CID en el presente documento; un generador (27) de células ATM implementado para cargar la célula ATM (4) con el paquete generado de forma intermedia, en donde el generador de células ATM está dispuesto para determinar un Identificador de Canal Virtual en base al CID establecido en un paquete transmitido desde el generador (22) de paquetes generados de forma intermedia y el generador (27) de células ATM está dispuesto para determinar una información de cabecera de Prioridad de Pérdida de Célula, denominada en adelante CLP en este documento, correspondiente al CID fijado en un paquete transmitido desde el generador (22) de paquetes generados de forma intermedia; una memoria intermedia (24) implementada, según la información de cabecera del Identificador de Canal Virtual, denominado en adelante VCI en el presente documento, de la célula ATM (4), para almacenar la célula ATM (4) en una memoria intermedia entre una pluralidad de memorias intermedias en espera de transmisión (241, 242, 24n); un extractor (26) implementado, según la información de cabecera VCI de la célula ATM (4), para extraer la célula ATM (4) de la memoria intermedia en espera de transmisión (241, 242, 24n); un transmisor (28) de células ATM implementado para transmitir la célula ATM (4) extraída a la red ATM (2); y un descartador (25) implementado, cuando una cantidad de las células ATM (4) almacenadas en la memoria intermedia en espera de transmisión (241, 242, 24n) excede una cantidad predeterminada, para dirigir un control de descarte sobre las células ATM (4) según la información de cabecera CLP de la célula ATM (4).

Description

Aparato de transmisión multiplex y procedimiento de transmisión multiplex
La presente invención se refiere a un aparato de transmisión multiplex y a un procedimiento de transmisión multiplex para la comunicación en ATM (Modalidad de Transferencia Asíncrona).
Habitualmente, el procedimiento de control del tráfico en la red ATM se dirige de acuerdo con una categoría de servicio de una conexión de VC (Canal Virtual) definida en una capa ATM. Por ejemplo, como categoría de servicio del tipo indicado se definen la CBR (Tasa de transmisión Constante), la VBR (Tasa de transmisión Variable), la ABR (Tasa de transmisión Disponible), la UBR (Tasa de transmisión no especificada) y la GFR (Tasa de transmisión Garantizada).
En el procedimiento de control del tráfico convencional en la red ATM, una condición de QoS (Calidad de Servicio) requerida por el usuario se satisface controlando el tráfico a fin de satisfacer la “condición de QoS” de cada categoría de servicio. La categoría de servicio de una conexión de VC se determina de acuerdo con las características del tráfico y la solicitud de QoS en el momento del establecimiento de la conexión de VC.
Típicamente, al transferir paquetes del IP (Protocolo de Internet), la red ATM transfiere paquetes del IP de una pluralidad de destinos por una única conexión de VC.
En el procedimiento de control del tráfico convencional en la red ATM, sin embargo, una pluralidad de condiciones de QoS no pueden ser establecidas en una única conexión de VC. Al transferir paquetes del IP con una pluralidad de condiciones de QoS establecidas en los mismos en la red ATM convencional, por consiguiente, es necesario preparar tantas conexiones de VC como sea el número de condiciones de QoS establecidas. En la red ATM convencional, por consiguiente, hay un problema en el sentido de que el número de conexiones de VC se incrementa y se impone un límite sobre la condición de construcción de la red ATM.
Con el fin de resolver el problema, se conocen los siguientes procedimientos de control del tráfico.
Como un primer procedimiento de control del tráfico, es conocido un procedimiento en el cual una red ATM utiliza un sistema Diffserv (Servicios Diferenciados), que es una técnica de control de la QoS en la comunicación del IP, al transferir paquetes del IP con una pluralidad de condiciones de QoS establecidas en los mismos.
En el sistema Diffserv, la condición de QoS de cada paquete del IP se establece en la cabecera de paquete del IP mediante la “información DSCP” (Punto de Código Diffserv). En el sistema Diffserv, el procesamiento sobre los paquetes del IP se dirige de acuerdo con el DSCP de cada aparato de conmutación de paquetes del IP (encaminador, conmutador o dispositivo similar). Este procesamiento de los paquetes del IP se denomina “PHB (Comportamiento Por Salto)”.
En el sistema Diffserv, el PHB, como por ejemplo la EF (Remisión Exprés), la AF (Remisión Certificada), o el Valor por Omisión, es definido por el DSCP.
Como segundo procedimiento de control del tráfico, puede concebirse un procedimiento en el cual una red ATM utiliza un sistema “AAL2 (Tipo 2 de Capa de Adaptación de ATM)” en una capa superior por encima de una capa ATM, al transferir paquetes del IP con una pluralidad de condiciones de QoS establecidas en los mismos.
El sistema AAL2 se orienta al multiplexado de una pluralidad de conexiones de usuario por una única conexión de VC mediante el uso de una trama que sea más corta que una célula de ATM de una información de audio codificada de alta eficiencia, o similar.
En cuanto a una conexión AAL2 utilizada en el sistema AAL2, es posible asegurar un ancho de banda de comunicación con señalización. Así también, en el sistema AAL2, es posible establecer una pluralidad de condiciones de QoS para cada condición de AAL2. Una técnica para establecer una pluralidad de condiciones de QoS en el nivel de conexión AAL2 se divulga en la Patente Japonesa Nº 3016400.
En el primer procedimiento de control de tráfico anteriormente descrito, sin embargo, una capacidad de indicación de prioridad de descarte (pueden establecerse tres tipos en el PHB de tipo AF) en el sistema Diffserv es diferente a una capacidad de indicación de prioridad de descarte (pueden establecerse dos tipos mediante la CLP (Prioridad de Pérdida de Células)) en la capa ATM. Esto origina un problema en el sentido de que es necesario convertir la capacidad de indicación de prioridad de descarte en el sistema Diffserv en la capacidad de indicación de prioridad de descarte en la capa ATM, que es una capacidad de indicación inferior.
Así mismo, en el sistema AAL2, no se presume dirigir un control de tráfico que satisfaga la condición de QoS establecida en la red del IP. Por consiguiente, el segundo procedimiento del control del tráfico anteriormente descrito tiene un problema consistente en que puede dirigirse el control del tráfico y el control de la prioridad de descarte utilizando la CLP por cada célula ATM, pero no puede dirigirse el control del tráfico y el control de la prioridad de descarte por cada paquete de la CPS (Subcapa de Parte Común).
El artículo “QoS basado en Diffserv por Redes de Acceso ATM” [“DiffServe-based Qos over ATM Access Networks”] de Ishihara et al, publicado en IEICE trans. commun. [Comunicaciones de transacciones del Instituto de Ingenieros en Electrónica, Información y Comunicación], vol. E84 B, nº 6 de junio de 2001, divulga un esquema para la provisión de la calidad basada en Diffserv del servicio por redes de acceso ATM que no requiere ninguna extensión de la ATM convencional para los encaminadores convencionales con interfaces de ATM. La calidad basada en Diffserv del servicio se proporciona por una red ATM usando el IP convencional sobre interfaces de ATM en los encaminadores por los cuales tiene lugar la averiguación del DSCP en los nodos extremos de la ATM a fin de diferenciar los servicios por un canal virtual único entre dos dominios del IP.
Un objeto de la presente invención es proporcionar un aparato de transmisión multiplex y un procedimiento de transmisión multiplex que hagan posible dirigir un control del tráfico y un control de prioridad de descarte correspondiente al sistema Diffserv al transferir paquetes del IP con una pluralidad de condiciones de QoS establecidas en los mismos en una red ATM.
De acuerdo con un primer aspecto de la presente invención, se proporciona un aparato de transmisión multiplex según lo expuesto en la Reivindicación 1.
De acuerdo con un segundo aspecto de la presente invención, se proporciona un procedimiento de transmisión multiplex según lo expuesto en la Reivindicación 4.
Para una mejor comprensión de la presente invención, y para mostrar cómo la misma puede llevarse a la práctica, se hará ahora referencia, a modo de ejemplo, a los dibujos adjuntos, en los cuales:
la Fig. 1 es un diagrama de configuración esquemático de un aparato de transmisión multiplex;
la Fig. 2 es un diagrama que muestra una configuración de un paquete del IP (IPv4);
la Fig. 3 es un diagrama que muestra una configuración de un paquete de la CPS.
la Fig. 4 es un diagrama que muestra un ejemplo de una tabla utilizada por un generador de paquetes de la CPS de un aparato de transmisión multiplex;
la Fig. 5 es un diagrama que muestra un ejemplo de una tabla utilizada por un distribuidor de QoS de un aparato de transmisión multiplex;
la Fig. 6 es un diagrama que muestra un ejemplo de una tabla utilizada por un controlador de descarte de prioridad de un aparato de transmisión multiplex;
la Fig. 7 es un diagrama de flujo que muestra una operación dirigida cuando un aparato de transmisión multiplex transfiere un paquete del IP transmitido desde una red IP hasta una red ATM;
la Fig. 8 es un diagrama de configuración esquemático de un aparato de transmisión multiplex de acuerdo con una realización de la presente invención;
la Fig. 9 es un diagrama que muestra un ejemplo de una tabla utilizada por un generador de células ATM y de un distribuidor de QoS de un aparato de transmisión multiplex de acuerdo con una realización de la presente invención;
la Fig. 10 es un diagrama que muestra una configuración de una célula de la ATM;
la Fig. 11 es un diagrama que muestra un ejemplo de una tabla utilizada por un controlador de descarte de prioridad de un aparato de transmisión multiplex de acuerdo con una realización de la presente invención; y
la Fig. 12 es un diagrama de flujo que muestra una operación dirigida cuando un aparato de transmisión multiplex de acuerdo con una realización de la presente invención transfiere un paquete del IP transmitido desde una red IP, hasta una red ATM.
(Configuración de aparato de transmisión multiplex según una realización de la presente invención)
A continuación se describirá una configuración de un aparato de transmisión multiplex de acuerdo con una realización de la presente invención, con referencia a los dibujos. La Fig. 8 es un diagrama que muestra una configuración de red en la cual una red IP 1 y una red IP 1 y una red ATM 2 están conectadas entre sí por medio de un aparato 20 de transmisión multiplex.
El aparato 20 de transmisión multiplex, de acuerdo con la presente realización, carga una célula ATM 4 con un paquete IP 3 transmitido desde la red IP 1, y transmite la célula ATM 4 a la red ATM 2.
Como se muestra en la Fig. 8, el aparato 20 de transmisión multiplex, de acuerdo con la presente realización, incluye un receptor 21 de paquetes IP, un generador 22 de paquetes CPS, un distribuidor 23 de QoS, una memoria
45 E04017725 21-11-2011
intermedia 24, un controlador 25 de descarte de prioridad, un controlador 26 de QoS, un generador 27 de células ATM, y un transmisor 28 de células ATM.
El receptor 21 de paquetes IP está conectado con el generador 22 de paquetes CPS. El receptor 21 de paquetes IP recibe el paquete IP 3 transmitido desde la red IP 1, y transfiere el paquete IP recibido 3 hasta el generador 22 de paquetes CPS.
El generador 22 de paquetes CPS está conectado con el receptor 21 de paquetes IP y con el generador 27 de células ATM. El generador 22 de paquetes CPS se refiere a la tabla mostrada en la Fig. 4, y genera un paquete CPS en base a un paquete IP 3 transferido desde el receptor 21 de paquetes IP, y a continuación transmite el paquete CPS generado hasta el generador 27 de células ATM.
En otras palabras, el generador 22 de paquetes CPS es un generador de paquetes generado de forma intermedia implementado, según la primera información de cabecera (DSCP) del paquete IP 3, para generar un paquete generado de forma intermedia (paquete CPS) que tiene una segunda información de cabecera (CID).
El generador 27 de células ATM está conectado con el generador 22 de paquetes CPS y con el distribuidor 23 de QoS. El generador 27 de células ATM determina una “VCI (tercera información de cabecera)” en base al “CID” establecido en el paquete CPS transmitido desde el generador 22 de paquetes CPS, genera una célula ATM 4 utilizando la “VCI” determinada, y transmite la célula ATM generada 4 hasta el distribuidor 23 de QoS.
El generador 27 de células ATM se refiere a una tabla que asocia el “CID” a la “VCI” al determinar la “VCI”. Un ejemplo de la tabla se muestra en la Fig. 9.
La Fig. 10 muestra un ejemplo de una configuración de una célula ATM 4 generada por el generador 27 de células ATM.
Un campo “GFC (Control Genérico de Flujo)” tiene 4 bits, e indica la información de control del flujo para impedir la colisión de células en una interfaz entre red y usuario (UNI).
Un campo “VPI” tiene 8 bits, e indica la información de identificación para identificar una VP (Trayectoria Virtual). Un campo “VCI” tiene 16 bits, e indica una información de identificación para identificar un VC (Canal Virtual).
Un campo “PT (Tipo de Carga Útil)” tiene 3 bits, e indica un tipo de información incluida en una carga útil de célula ATM.
Un campo “CLP” tiene 1 bit, e indica una célula ATM que va a ser descartada preferiblemente en el momento de la congestión en la red ATM. Un campo “HEC” es un campo de corrección de errores que tiene 8 bits.
Para ser más específicos, el generador 27 de células ATM determina una “CLP (cuarta información de cabecera)” correspondiente al “CID” del paquete CPS transmitido desde el generador 22 de paquetes CPS.
Al determinar la “CLP”, el generador 27 de células ATM se refiere a una tabla que asocia el “CID” a la “CLP”. Un ejemplo de la tabla se muestra en la Fig. 11.
El generador 27 de células ATM establece la “CLP” determinada y genera una célula ATM 4.
En otras palabras, el generador 27 de células ATM es un generador de células ATM implementado para cargar la célula ATM 4 con el paquete generado de forma intermedia (paquete CPS).
El generador 27 de células ATM genera una célula ATM 4 cargando una carga útil de la célula ATM con un paquete CPS. Así mismo, el generador 27 de células ATM puede también generar una célula ATM 4 cargando una carga útil de célula ATM colectivamente con los paquetes CPS que tienen el mismo “CID”.
El distribuidor 23 de QoS está conectado con el generador 27 de células ATM y con la memoria intermedia 24. El distribuidor 23 de QoS determina una “clase de QoS” en base a la “VCI” establecida en la célula ATM generada por el generador 27 de células ATM, y distribuye la célula ATM entre las memorias intermedias 241 a 24n respectivamente preparadas para las “clases de QoS”, en base a la “clase de QoS” determinada.
Al determinar la “clase de QoS” el distribuidor 23 de QoS se refiere a una tabla que asocia la “VCI” con la “clase de QoS”. Un ejemplo de la tabla se muestra en la Fig.
En otras palabras, el distribuidor 23 de QoS es una memoria intermedia implementada, según la tercera información de cabecera (VCI), para almacenar la célula ATM 4 en una memoria entre una pluralidad de memorias intermedias 241 a 24n.
La memoria intermedia 24 está conectada con el distribuidor 23 de QoS, con el controlador 25 de descarte de prioridad, con el controlador 26 de QoS y con el transmisor 28 de células ATM. La memoria intermedia 24 es una
50 E04017725 21-11-2011
memoria intermedia en espera de transmisión que incluye las memorias intermedias 241 a 24n para almacenar las células ATM 4 de las respectivas “clases de QoS”.
Por ejemplo, la memoria intermedia 241 almacena una célula ATM 4 que tiene una “clase de QoS” de “1” distribuida por el controlador 23 de QoS.
El controlador 25 de descarte de prioridad está conectado con la memoria intermedia 24. El controlador 25 de descarte de prioridad verifica el número de células ATM 4 almacenadas en las memorias intermedias 241 a 24n. Cuando el número de células ATM 4 ha excedido un umbral, el controlador 25 de descarte de prioridad efectúa un control para descartar de modo preferencial las células ATM 4 almacenadas en la memoria intermedia pertinente incluida entre las memorias 241 a 24n.
El controlador 25 de descarte de prioridad puede establecer un umbral diferente para cada “CLP” de la célula ATM 4.
Por ejemplo, cuando el número de células ATM almacenadas en la memoria 241 ha excedido el valor “10”, el controlador 25 de descarte de prioridad dirige un control de descarte para descartar de manera preferencial las células ATM 4 en las cuales “CLP” es “0”.
Así mismo, cuando el número de células ATM 4 almacenadas en la memoria 241 excede el valor “20”, el controlador 25 de descarte de prioridad dirige un control de descarte para descartar de modo selectivo las células ATM 4 en las cuales la “CLP” es “0” y las células ATM 4 las cuales la “CLP” es “1”.
En otras palabras, el controlador 25 de descarte de prioridad es un descartador implementado, cuando una cantidad de células ATM 4 almacenadas en las memorias intermedias 241 a 24n excede una cantidad predeterminada (un umbral relativo al número de paquetes), para dirigir un control de descarte sobre las células ATM 4 según la cuarta información de cabecera (CLP) de las células ATM 4.
El controlador 26 de QoS está conectado con la memoria intermedia 24. El controlador 26 de QoS, en un orden de acuerdo con las condiciones de QoS que están establecidas utilizando las “clases de QoS” respectivamente asociadas a las memorias intermedias 241 a 24n, extrae las células ATM 4 de las memorias intermedias 241 a 24n introduciéndolas en el transmisor 28 de células ATM.
El orden en el cual el controlador 26 de QoS extrae las células ATM 4 puede corresponder al orden de la prioridad establecida para cada “clase de QoS” o puede estar sujeto a un control de planificación dirigido a fin de asegurar un ancho de banda de comunicación establecido para cada “clase de QoS”.
En otras palabras, el controlador 26 de QoS es un extractor implementado, según la clase de QoS, para extraer células ATM 4 de las memorias intermedias 241 a 24n.
El transmisor 28 de células ATM está conectado con la memoria 24. El transmisor 28 de células ATM transfiere una célula ATM 4 extraída de la memoria intermedia 24, hasta la red ATM 2 por la conexión de VC.
En otras palabras, el transmisor 28 de células ATM es un transmisor de células ATM implementado para transmitir la célula ATM 4 extraída hasta la red ATM 2.
(Funcionamiento del aparato de transmisión multiplex de acuerdo con la presente realización).
A continuación se describirá el funcionamiento del aparato 20 de transmisión multiplex que tiene la configuración anteriormente descrita, con referencia a la Fig. 12. La Fig. 12 es un diagrama de flujo que muestra una operación dirigida cuando el aparato 20 de transmisión multiplex transfiere un paquete IP transmitido desde la red IP 1 a la red ATM 2.
Como se muestra en la Fig. 12, el receptor 21 de paquetes IP recibe un paquete IP 3 transmitido desde la red IP 1 en la etapa 1001.
En la etapa 1002, el generador 22 de paquetes CPS se refiere a la tabla mostrada en la Fig. 4 en base a un “DSCP” establecido en el campo “tipo de servicio” del paquete IP 3, y genera un paquete CPS que tiene un “CID” correspondiente al “DSCP” establecido en su campo “CID”.
En la etapa 1003 el generador 27 de células ATM se refiere a la tabla mostrada en la Fig. 9, determina una “VCI” en base al “CID” establecido en el paquete CPS transmitido desde el generador 22 de paquetes CPS, y genera una célula ATM 4 utilizando la “VCI” determinada.
El generador 27 de células ATM determina una “prioridad de descarte” correspondiente al “CID” del paquete CPS transmitido desde el generador 22 de paquetes CPS. Y el generador 27 de células ATM determina una “CLP” de acuerdo a la “prioridad de descarte” determinada, establece la “CLP” determinada, y genera una célula ATM 4.
En la etapa 1004, el distribuidor 23 de QoS se refiere a la tabla mostrada en la Fig. 9 en base a la “VCI” establecida en la célula ATM generada por el generador 27 de células ATM, y determina una “clase de QoS” correspondiente a
50 E04017725 21-11-2011
la VCI. Según la “clase de QoS” determinada, el distribuidor 23 de QoS distribuye la célula ATM 4 entre las memorias intermedias 241 a 24n, preparadas para las respectivas “clases de QoS”.
En la etapa 1005, el controlador 25 de descarte de prioridad efectúa una verificación para determinar, cuando la célula ATM 4 es distribuida entre las memorias intermedias 241 a 24n, si el número de células ATM 4 excede un umbral correspondiente a cada “CLP” para cada una de las memorias intermedias 241 a 24n.
Si, como resultado de esta verificación, se considera que el número de las células ATM 4 ha excedido el umbral, entonces en la etapa 1006, el controlador 25 de descarte de prioridad descarta preferencialmente las células ATM 4 que tienen una “CLP” equivalente a “0” almacenada en la pertinente memoria intermedia incluida entre las memorias intermedias 241 a 24n.
Si se considera que el número de células ATM 4 no ha excedido el umbral, entonces el controlador de QoS, en un orden de acuerdo con las condiciones de QoS establecidas utilizando las “clases de QoS” respectivamente asociadas a las memorias intermedias 241 a 24n, extrae las células ATM de las memorias intermedias 241 a 24n introduciéndolas en el transmisor 28 de células ATM.
En la etapa 1007, el transmisor 28 de células ATM transfiere la célula ATM 4 extraída de la memoria intermedia 24 a la red ATM 2 por la conexión de VC.
(Acción y efectos del aparato de transmisión multiplex de acuerdo con la presente realización)
De acuerdo con el aparato de transmisión multiplex de la realización, el generador 22 de paquetes CPS genera, según la “DSCP” (primera información de cabecera) del paquete IP 3, un paquete CPS (paquete generado de forma intermedia) que tiene un “CID” diferente (segunda información de cabecera). El generador 27 de células ATM carga una célula ATM 4 con el paquete CPS generado (paquete generado de forma intermedia). En la red ATM 2, por consiguiente, es posible dirigir un control de tráfico de acuerdo con la condición de QoS establecida en el paquete 3.
Así mismo, de acuerdo con el aparato de transmisión multiplex de la realización, el controlador 25 de descarte de prioridad dirige un control de descarte de acuerdo con la “CLP” (cuarta información de cabecera) generada en base a la “DSCP” (primera información de cabecera) del paquete IP 3. En la red ATM 2, por consiguiente, es posible dirigir un control de prioridad de descarte de acuerdo con la condición de QoS establecida en el paquete IP 3.
Así mismo, de acuerdo con el aparato de transmisión multiplex según la realización, el generador 27 de células ATM carga una célula ATM 4 con un paquete CPS (paquete generado de forma intermedia). Por consiguiente, es posible impedir un retardo provocado por la generación de la célula ATM 4.
Así mismo, de acuerdo con el aparato de transmisión multiplex según la realización, el generador 27 de células ATM carga una célula ATM 4 con los paquetes CPS (paquetes generados de forma intermedia) que tienen el mismo “CID” (segunda información de cabecera). Por consiguiente, es posible descartar paquetes CPS que tienen la misma prioridad de descarte al descartar una célula ATM 4.
Así mismo, de acuerdo con el aparato de transmisión multiplex según la realización, la gestión de la clase de QoS y el control de la prioridad de descarte son dirigidas al nivel de la célula ATM. Por consiguiente, no es necesario dirigir la gestión de la clase de QoS y del control de prioridad de descarte utilizando el sistema AAL2.
Según lo hasta ahora descrito, de acuerdo con la presente invención, resulta posible proporcionar un aparato de transmisión multiplex y un procedimiento de transmisión multiplex que hagan posible dirigir un control del tráfico y un control de prioridad de descarte correspondiente al sistema Diffserv al transferir los paquetes IP 3 que tienen una pluralidad de condiciones de QoS establecidas en ellos, en la red ATM 2.
(Configuración del aparato de transmisión multiplex de acuerdo con una disposición)
A continuación se describirá una configuración de un aparato de transmisión multiplex de acuerdo con la disposición, con referencia a los dibujos. La Fig. 1 es un diagrama que muestra una configuración de red en la cual una red IP 1 y una red ATM 2 están conectadas entre sí por medio de un aparato 10 de transmisión multiplex.
El aparato 10 de transmisión multiplex de acuerdo con la presente realización carga una célula ATM 4 con un paquete IP 3 transmitido desde la red IP 1 y transmite la célula ATM 4 hasta la red ATM 2.
Como se muestra en la Fig. 1, el aparato 10 de transmisión multiplex incluye un receptor 11 de paquetes IP, un generador 12 de paquetes CPS, un distribuidor 13 de QoS, una memoria intermedia 14, un controlador 15 de descarte de prioridad, un controlador 16 de QoS, un generador 17 de células ATM y un transmisor 18 de células ATM.
El receptor 11 de paquetes IP está conectado con el generador 12 de paquetes CPS. El receptor 11 de paquetes IP recibe el paquete IP 3 transmitido desde la red IP 1, y transfiere el paquete IP 3 recibido hasta el generador 12 de paquetes CPS.
45 E04017725 21-11-2011
La Fig. 2 muestra una configuración del paquete IP 3 recibido por el receptor 11 de paquetes IP. Se describirá un paquete IP que es conforme a la IPv4 (IP Versión 4). Sin embargo, un aparato de transmisión multiplex de acuerdo con la presente invención puede también aplicarse al caso en el que se utilice un paquete IP que sea conforme a la IPv6 (IP Versión 6).
Un campo “versión” tiene 4 bits, e indica un número de versión (IPv4 o IPv6) de un protocolo IP.
Un campo “longitud de datos” tiene 4 bits, e indica un tamaño de una cabecera de paquete IP.
Un campo “tipo de servicio” tiene 6 bits, e indica la información concerniente a la calidad del servicio (QoS) solicitada por un paquete IP.
Un campo “longitud total de datos” tiene 16 bits, e indica colectivamente la longitud total de la cabecera del paquete IP y de una carga útil del paquete IP.
Un campo “identificador (ID)” tiene 16 bits, e indica la información de identificación utilizada para una capa superior a fin de distinguir cada paquete IP.
Un campo “indicador” tiene 3 bits, e indica la información concerniente al fragmento (división) de un paquete IP. El fragmento significa dividir un paquete IP largo y transferir las partes divididas.
Un campo “desplazamiento de fragmento” tiene 13 bits, e indica una localización de cada fragmento en los datos originales.
Un campo “tiempo de vida (TTL)” tiene 8 bits, e indica el tiempo durante el cual se permite la existencia de un paquete IP en la red IP 1.
Un campo “tipo de protocolo” tiene 8 bits, e indica un tipo de protocolo de una capa superior.
Un campo “suma de control de cabecera” tiene 16 bits, e indica la información para dirigir un control de detección de un error de transferencia en una cabecera de un paquete IP.
Un campo “dirección IP de origen” tiene 32 bits, e indica una dirección IP de un terminal de origen. Un campo “dirección IP de destino” tiene 32 bits, e indica una dirección IP de un terminal de destino.
Un campo “opción” no se utiliza generalmente.
El generador 12 de paquetes CPS está conectado con el receptor 11 de paquetes CPS y con el distribuidor 13 de QoS. El generador 12 de paquetes CPS genera un paquete CPS según un paquete IP 3 transferido desde el receptor 11 de paquetes CPS y transmite el paquete CPS generado al distribuidor 13 de QoS.
La Fig. 3 muestra una configuración de un paquete CPS generado por el generador 12 de paquetes CPS. El paquete CPS es un paquete generado de forma intermedia de una unidad multiplexada sobre la conexión de VC en el sistema AAL2.
Un campo “CID (Identificador de Canal)” tiene 8 bits, e indica la información de identificación para identificar una conexión AAL2. Un campo “LI” tiene 6 bits, e indica la longitud de la carga útil de un paquete CPS.
Un campo “UUI (Interfaz de Usuario a Usuario)” tiene 5 bits, e indica la información relativa a la división de una SDU (unidad de datos de servicio) procesada en la capa superior. Un campo “HEC” es un campo de corrección de errores que tiene 5 bits.
Para ser más específicos, según el “DSCP” establecido en el campo “tipo de servicio” del paquete IP 3, el generador 12 de paquetes CPS determina un “CID” correspondiente al “DSCP” y genera un paquete CPS en el cual el “CID” determinado se establece en el campo “CID”.
El generador 12 de paquetes CPS se refiere a una tabla que asocia el “DSCP” con el “CID” al determinar el “CID”. Un ejemplo de la tabla se muestra en la Fig. 4.
En otras palabras, el generador 12 de paquetes CPS es un generador de paquetes generados de forma intermedia implementado, según la primera información de cabecera del paquete IP 3, para generar un paquete generado de forma intermedia (paquete CPS) que tiene una segunda información de cabecera. Aquí, la primera información de cabecera es el “DSCP” y la segunda información de cabecera es el “CID”.
En paquetes IP conformes al IPv4, el “DSCP” se establece en 6 bits de orden superior del campo “tipo de servicio”. En los paquetes IP conformes al IPv6, el “DSCP” se establece en 6 bits de orden superior de un campo “Clase_de_Tráfico”.
50 E04017725 21-11-2011
El distribuidor 13 de QoS está conectado con el generador 12 de paquetes CPS y con la memoria intermedia 14. El distribuidor 13 de QoS determina una “clase de QoS” según el “CID” establecido en el paquete CPS generado por el generador 12 de paquetes CPS, y distribuye el paquete CPS entre las memorias intermedias 141 a 14n, respectivamente preparadas para las “clases de QoS”, según la “clase de QoS” determinada.
El distribuidor 13 de QoS se refiere a una tabla que asocia el “CID” a la “clase de QoS” al determinar la “clase de QoS”. Un ejemplo de la tabla se muestra en la Fig. 5.
En otras palabras, el distribuidor 13 de QoS es una memoria intermedia implementada, según la segunda información de cabecera (CID), para almacenar el paquete generado (paquete CPS) de forma intermedia en una memoria entre una pluralidad de memorias intermedias 141 a 14n.
La memoria intermedia 14 está conectada con el distribuidor 13 de QoS, el controlador 15 de descarte de prioridad, el controlador 16 de QoS y el generador 17 de células ATM. La memoria intermedia 14 es una memoria intermedia de en espera de transmisión que incluye las memorias intermedias 141 a 14n para almacenar los paquetes CPS de las respectivas “clases de QoS”.
Por ejemplo, la memoria intermedia 141 almacena un paquete CPS que tiene una “clase de QoS” de “1” distribuida por el controlador 13 de QoS.
El controlador 15 de descarte de prioridad está conectado con la memoria intermedia 14. El controlador 15 de descarte de prioridad verifica el número de paquetes CPS o la cantidad de datos almacenados en las memorias intermedias 14a a 14n. Cuando el número de paquetes CPS o la cantidad de datos ha excedido un umbral, el controlador 15 de descarte de prioridad efectúa un control para descartar de modo preferencial los paquetes CPS almacenados en la pertinente memoria intermedia incluida en las memorias 141 a 14n.
El controlador 15 de descarte de prioridad puede establecer las “prioridades de descarte” de los respectivos paquetes CPS según el “CID” y establecer un umbral diferente para cada “prioridad de descarte”. En este momento, el controlador 15 de prioridad de descarte se refiere a una tabla que asocia el “CID” a la “prioridad de descarte” y al “umbral”. Un ejemplo de la tabla se muestra en la Fig. 6.
Por ejemplo, cuando el número de paquetes CPS almacenados en la memoria intermedia 141 ha excedido el valor “10” (o cuando la cantidad de datos ha excedido los 10 koctetos), el controlador 15 de descarte de prioridad dirige un control de descarte a fin de descartar los paquetes CPS en los cuales el “CID” está en la gama del “1 al 4” (esto es, los paquetes CPS en los cuales la “prioridad de descarte” es “1”).
Así mismo, cuando el número de paquetes CPS almacenados en la memoria intermedia 141 ha excedido el valor “20” (o cuando la cantidad de datos ha excedido los 20 koctetos), el controlador 15 de descarte de prioridad dirige un control de descarte a fin de descartar los paquetes CPS en los cuales el “CID” esté en la gama del “1 al 4” (esto es, los paquetes CPS en los cuales la “prioridad de descarte” es “1”) y los paquetes CPS en los cuales el “CID” esté en la gama del “5 al 8” (esto es, los paquetes CPS en los cuales la “prioridad de descarte” es “2”).
Así mismo, cuando el número de paquetes CPS almacenados en la memoria intermedia 141 ha excedido el valor “30” (o cuando la cantidad de datos ha excedido los 30 koctetos), el controlador 15 de descarte de prioridad dirige un control de descarte para descartar los paquetes CPS en los cuales el “CID” está en la gama del “1 al 4” (esto es, los paquetes CPS en los cuales la “prioridad de descarte” es “1”), los paquetes CPS en los cuales el “CID” está en la gama del “5 al 8” (esto es, los paquetes CPS en los cuales la “prioridad de descarte” es “2”) y los paquetes CPS en los cuales el “CID” está en la gama del “9 al 12” (esto es, los paquetes CPS en los cuales la “prioridad de descarte” es “3”).
En otras palabras, el controlador 15 de descarte de prioridad es un descartador implementado, cuando una cantidad de paquetes generados de forma intermedia (paquetes CPS) almacenados en las memorias intermedias 141 a 14n excede una cantidad predeterminada (un umbral relativo al número de paquetes o a la cantidad de datos de los paquetes), para dirigir un control de descarte sobre los paquetes generados de forma intermedia (paquetes CPS) según una segunda información de cabecera (CID).
El controlador 16 de QoS está conectado con la memoria intermedia 14. El controlador 16 de QoS, en un orden de acuerdo con las condiciones de QoS que están establecidas utilizando las “clases de QoS” respectivamente asociadas a las memorias intermedias 141 a 14n, extrae los paquetes CPS de las memorias intermedias 141 a 14n introduciéndolas en el generador 17 de células ATM.
El orden en el cual el controlador 16 de QoS extrae los paquetes CPS puede corresponder al orden de prioridad establecido para cada “clase de QoS” o puede someterse a un control de planificación dirigido a fin de asegurar un ancho de banda de comunicación establecido para cada “clase de QoS”.
En otras palabras, el controlador 16 de QoS es un extractor implementado, según la clase de QoS, para extraer los paquetes generados de forma intermedia (paquetes CPS) de las memorias intermedias 141 a 14n.
50 E04017725 21-11-2011
El generador 17 de células ATM está conectado con la memoria intermedia 14 y con el transmisor 18 de células ATM. El generador 17 de células ATM genera una célula ATM 4 cargando una carga útil de la célula ATM con un paquete CPS extraído de la memoria intermedia 14, y transmite la célula ATM 4 generada al transmisor 18 de células ATM.
El transmisor 18 de células ATM está conectado con el generador 17 de células ATM. El transmisor 18 de células ATM transfiere la célula ATM 4 transmitida desde el generador 17 de células ATM hasta la red ATM 2 por la conexión de VC.
En otras palabras, el generador 17 de células ATM y el transmisor 18 de células ATM constituyen un transmisor de células ATM implementado para cargar la célula ATM 4 con el paquete generado de forma intermedia (CPS) extraído y transmitir la célula ATM 4 hasta la red ATM 2.
El controlador 16 de QoS sucesivamente extrae solamente paquetes CPS que generan células ATM 4 que pueden ser transmitidas hasta la red ATM 2. Como resultado de ello, es posible reducir al mínimo el retardo del transmisor 18 de células ATM e impedir que se degrade la calidad de la comunicación.
(Funcionamiento del aparato de transmisión multiplex de acuerdo con la disposición).
A continuación se describirá el funcionamiento del aparato 10 de transmisión multiplex que tiene la configuración anteriormente descrita, con referencia a la Fig. 7. La Fig. 7 es un diagrama de flujo que muestra una operación dirigida cuando el aparato 10 de transmisión multiplex transfiere un paquete IP transmitido desde la red IP 1 hasta la red ATM 2.
Como se muestra en la Fig. 7, el receptor 11 de paquetes IP recibe un paquete IP 3 transmitido desde la red IP 1 en la etapa 701.
En la etapa 702, el generador 12 de paquetes CPS se refiere a la tabla mostrada en la Fig. 4 según un “DSCP” establecido en el campo “tipo de servicio” del paquete IP 3, y genera un paquete CPS que tiene un “CID” correspondiente al “DSCP” establecido en su campo “CID”.
En la etapa 703, el distribuidor 13 de QoS se refiere a la tabla mostrada en la Fig. 5 según el “CID” establecido en el paquete CPS generado por el generador 12 de paquetes CPS, y determina una “clase de QoS” correspondiente al “CID”.
Según la “clase de QoS” determinada, el distribuidor 13 de QoS distribuye el paquete CPS entre las memorias intermedias 141 a 14n respectivamente preparadas para las “clases de QoS”.
En la etapa 704, el controlador 15 de descarte de prioridad se refiere a la tabla mostrada en la Fig. 6 cuando el paquete CPS es distribuido entre las memorias intermedias 141 a 14n, y efectúa una verificación para determinar si el número de paquetes CPS o la cantidad de datos excede un umbral de cada “prioridad de descarte” para cada una de las memorias intermedias 141 a 14n.
Si, como resultado de esta verificación, se considera que el número de paquetes CPS o la cantidad de datos ha excedido el umbral, entonces en la etapa 705 el controlador 15 de descarte de prioridad descarta de manera preferencial los paquetes CPS de la “prioridad de descarte” almacenados en la pertinente memoria intermedia incluida en las memorias intermedias 141 a 14n.
Si se considera que el número de paquetes CPS o la cantidad de datos no ha excedido el umbral, entonces el controlador 16 de QoS, en un orden de acuerdo con las condiciones de QoS que son establecidas utilizando las “clases de QoS” respectivamente asociadas a las memorias intermedias 141 a 14n, extrae los paquetes CPS de las memorias intermedias 141 a 14n introduciéndolas en el generador 17 de células ATM.
En la etapa 705, el generador 17 de células ATM genera una célula ATM 4 cargando una carga útil de la célula ATM con el paquete CPS extraído de la memoria intermedia 14, y transmite la célula ATM 4 generada hasta el transmisor 18 de células ATM.
En la etapa 706, el transmisor 18 de células ATM transfiere la célula ATM 4 transmitida desde el generador 17 de células ATM hasta la red ATM 2 por la conexión de VC.
(Acción y efectos del aparato de transmisión multiplex de acuerdo con la disposición)
De acuerdo con el aparato de transmisión multiplex de la disposición, el generador 12 de paquetes CPS genera, según el “DSCP” (primera información de cabecera) del paquete IP 3, un paquete CPS (paquete generado de forma intermedia) que tiene un “CID” diferente (segunda información de cabecera). El generador 17 de células ATM carga una célula ATM 4 con el paquete CPS generado (paquete generado de forma intermedia). En la red ATM 2, por consiguiente, es posible dirigir un control del tráfico de acuerdo con la condición de QoS establecida en el paquete IP 3.
Así mismo, de acuerdo con el aparato de transmisión multiplex, el controlador 15 de descarte de prioridad dirige un control de descarte de acuerdo con el “CID” (segunda información de cabecera) generado en base al “DSCP” (primera información de cabecera) del paquete IP 3. En la red ATM 2, por consiguiente, es posible dirigir un control de prioridad de descarte de acuerdo con la condición de QoS establecida en el paquete IP 3.
5 Hasta este momento, la presente invención ha sido descrita en detalle con referencia a una realización. Será evidente para los expertos en la materia que la presente invención no está limitada a la realización descrita en el presente documento. El aparato de la presente invención puede implementarse como modalidades modificadas y cambiadas, sin apartarse de la presente invención, según lo definido por las reivindicaciones adjuntas.
50 E04017725 21-11-2011

Claims (6)

  1. REIVINDICACIONES
    1. Un aparato (20) de transmisión multiplex implementado para cargar una célula ATM (4) con un paquete IP (3) y transmitir la célula ATM (4) hasta una red ATM (2), que comprende:
    un generador (22) de paquetes generados de forma intermedia implementado, según la información de cabecera del Punto de Código Diffserv, denominado en adelante DSCP en el presente documento, del paquete IP (3), para generar un paquete generado de forma intermedia que tiene una información de cabecera de Identificador de Canal, denominado en adelante CID en el presente documento;
    un generador (27) de células ATM implementado para cargar la célula ATM (4) con el paquete generado de forma intermedia, en donde el generador de células ATM está dispuesto para determinar un Identificador de Canal Virtual en base al CID establecido en un paquete transmitido desde el generador (22) de paquetes generados de forma intermedia y el generador (27) de células ATM está dispuesto para determinar una información de cabecera de Prioridad de Pérdida de Célula, denominada en adelante CLP en este documento, correspondiente al CID fijado en un paquete transmitido desde el generador (22) de paquetes generados de forma intermedia;
    una memoria intermedia (24) implementada, según la información de cabecera del Identificador de Canal Virtual, denominado en adelante VCI en el presente documento, de la célula ATM (4), para almacenar la célula ATM (4) en una memoria intermedia entre una pluralidad de memorias intermedias en espera de transmisión (241, 242, 24n);
    un extractor (26) implementado, según la información de cabecera VCI de la célula ATM (4), para extraer la célula ATM (4) de la memoria intermedia en espera de transmisión (241, 242, 24n);
    un transmisor (28) de células ATM implementado para transmitir la célula ATM (4) extraída a la red ATM (2); y
    un descartador (25) implementado, cuando una cantidad de las células ATM (4) almacenadas en la memoria intermedia en espera de transmisión (241, 242, 24n) excede una cantidad predeterminada, para dirigir un control de descarte sobre las células ATM (4) según la información de cabecera CLP de la célula ATM (4).
  2. 2.
    El aparato (20) de transmisión multiplex según la reivindicación 1, en el cual el generador (22) de células ATM está adaptado para cargar la célula ATM (4) con un paquete generado de forma intermedia.
  3. 3.
    El aparato (20) de transmisión multiplex según la reivindicación 1, en el cual el generador (22) de células ATM está adaptado para cargar la célula ATM (4) con los paquetes generados de forma intermedia que tengan la misma información de cabecera del CID.
  4. 4.
    Un procedimiento de transmisión multiplex para cargar una célula ATM (4) con un paquete IP (3) y transmitir la célula ATM (4) a una red ATM (2), que comprende:
    A) generar, según la información de cabecera del Punto de Código DiffServ, denominada en adelante DSCP en el presente documento, del paquete IP (3), un paquete generado de forma intermedia que tiene una información de cabecera del Identificador de Canal, denominado en adelante CID en el presente documento;
    B) determinar un Identificador de Canal Virtual basado en el CID establecido en el paquete generado de forma intermedia;
    C) determinar una información de cabecera de Prioridad de Pérdida de Célula, denominada en adelante CLP en este documento, correspondiente al CID establecido en el paquete generado de forma intermedia;
    D) cargar la célula ATM (4) con el paquete generado de forma intermedia
    E) almacenar, según información de cabecera del Identificador de Canal Virtual, denominado en adelante VCI en el presente documento, de la célula ATM (4), la célula ATM (4) en una entre una pluralidad de memorias intermedias en espera de transmisión (241, 242, 24n);
    F) extraer, según la información de cabecera VCI de la célula ATM (4), la célula ATM (4) de la memoria intermedia en espera de transmisión (241, 242, 24n); y
    G) transmitir la célula ATM (4) extraída a la red ATM (2); y
    H) dirigir un control de descarte sobre las células ATM (4), según la información de cabecera CLP de la célula ATM (4), cuando una cantidad de las células ATM (4) almacenadas en la memoria intermedia en espera de transmisión (241, 242, 24n) exceda una cantidad predeterminada.
  5. 5.
    El procedimiento de transmisión Multiplex según la reivindicación 4, en el cual, en la etapa D) la célula ATM (4) se carga con un paquete generado de forma intermedia.
  6. 6.
    El procedimiento de transmisión multiplex según la reivindicación 4, en el cual, en la etapa D), la célula ATM (4) se carga con los paquetes generados de forma intermedia que tengan la misma información de cabecera del CID.
ES04017725T 2001-08-28 2002-08-26 Aparato de transmisión multiplex y procedimiento de transmisión multiplex. Expired - Lifetime ES2372278T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001258582A JP3808736B2 (ja) 2001-08-28 2001-08-28 多重伝送装置及び多重伝送方法
JP2001258582 2001-08-28

Publications (1)

Publication Number Publication Date
ES2372278T3 true ES2372278T3 (es) 2012-01-18

Family

ID=19086075

Family Applications (2)

Application Number Title Priority Date Filing Date
ES04017725T Expired - Lifetime ES2372278T3 (es) 2001-08-28 2002-08-26 Aparato de transmisión multiplex y procedimiento de transmisión multiplex.
ES02018299T Expired - Lifetime ES2289034T3 (es) 2001-08-28 2002-08-26 Aparato de transmision multiplex y procedimiento de transmision multiplex.

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES02018299T Expired - Lifetime ES2289034T3 (es) 2001-08-28 2002-08-26 Aparato de transmision multiplex y procedimiento de transmision multiplex.

Country Status (9)

Country Link
US (1) US7382783B2 (es)
EP (2) EP1289334B1 (es)
JP (1) JP3808736B2 (es)
CN (1) CN100433671C (es)
AT (2) ATE369025T1 (es)
AU (1) AU2002300741B2 (es)
CA (1) CA2399935C (es)
DE (1) DE60221472T2 (es)
ES (2) ES2372278T3 (es)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286483B2 (en) * 2002-11-14 2007-10-23 Intel Corporation Electronic data transfer based on selective storage of incoming packets
US7324517B1 (en) * 2003-04-16 2008-01-29 Cisco Technology, Inc. Converting data packets in a communication network
CN100444568C (zh) * 2003-06-11 2008-12-17 株式会社Ntt都科摩 数据包通信方法、控制装置及移动站
AU2003304219A1 (en) * 2003-06-18 2005-01-04 Utstarcom (China) Co. Ltd. Method for implementing diffserv in the wireless access network of the universal mobile telecommunication system
AU2003255071A1 (en) * 2003-07-07 2005-01-21 Utstarcom (China) Co. Ltd. A method for achieving differentiated service code point tag based on ip in umts radio access network
WO2005009060A1 (fr) * 2003-07-16 2005-01-27 Utstarcom (China) Co., Ltd. Dispositif de commande de reseau radio de transmission fonde sur une commutation ip
CN100421500C (zh) * 2003-07-17 2008-09-24 Ut斯达康(中国)有限公司 在通用移动通信系统无线接入网中改进服务质量的方法
CN100377545C (zh) * 2004-03-13 2008-03-26 鸿富锦精密工业（深圳）有限公司 网络品质服务系统及方法
US7102194B2 (en) * 2004-08-16 2006-09-05 System General Corp. High voltage and low on-resistance LDMOS transistor having radiation structure and isolation effect
US7606158B2 (en) * 2004-09-24 2009-10-20 Cisco Technology, Inc. Hierarchical flow control for router ATM interfaces
KR100955154B1 (ko) 2007-11-29 2010-04-28 엘지노텔 주식회사 Ａａｌ２ 노드의 ｃｉｄ 할당 관리 방법
CN102137008B (zh) * 2011-01-24 2013-08-07 华为技术有限公司 一种服务质量QoS保持方法、装置及系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408472A (en) * 1993-09-20 1995-04-18 Motorola, Inc. Device and method for cell processing in cell relay nodes
US6021263A (en) * 1996-02-16 2000-02-01 Lucent Technologies, Inc. Management of ATM virtual circuits with resources reservation protocol
JPH1141293A (ja) * 1997-07-15 1999-02-12 Nec Corp 交換装置
US6041054A (en) * 1997-09-24 2000-03-21 Telefonaktiebolaget Lm Ericsson Efficient transport of internet protocol packets using asynchronous transfer mode adaptation layer two
WO1999034558A1 (fr) * 1997-12-25 1999-07-08 Kabushiki Kaisha Toshiba Repeteur mta et reseau le comprenant
US6219339B1 (en) * 1998-02-20 2001-04-17 Lucent Technologies Inc. Method and apparatus for selectively discarding packets
AU2149000A (en) * 1998-11-13 2000-06-05 Nortel Networks Corporation Method and apparatus for support of ip differentiated service over mpoa
US6385170B1 (en) * 1998-12-29 2002-05-07 At&T Corp. Method and system for dynamically triggering flow-based quality of service shortcuts through a router
AU6765200A (en) * 1999-08-13 2001-03-13 Fujitsu Network Communications, Inc. Supporting multiple application traffic types over connection oriented networks
US6757249B1 (en) * 1999-10-14 2004-06-29 Nokia Inc. Method and apparatus for output rate regulation and control associated with a packet pipeline
JP3478218B2 (ja) * 1999-12-27 2003-12-15 日本電気株式会社 エッジノード交換機と交換機
US6654376B1 (en) * 1999-12-28 2003-11-25 Nortel Networks Limited ATM packet scheduler
JP3386117B2 (ja) * 2000-01-11 2003-03-17 日本電気株式会社 マルチレイヤクラス識別通信装置と通信装置
US6940862B2 (en) * 2001-06-25 2005-09-06 Mark Goudreau Apparatus and method for classifying packets
JP2003143189A (ja) * 2001-10-31 2003-05-16 Fujitsu Ltd 通信システム

Also Published As

Publication number Publication date
ATE369025T1 (de) 2007-08-15
DE60221472D1 (de) 2007-09-13
CN100433671C (zh) 2008-11-12
JP3808736B2 (ja) 2006-08-16
EP1473895A2 (en) 2004-11-03
EP1289334A2 (en) 2003-03-05
CA2399935C (en) 2008-07-22
JP2003069633A (ja) 2003-03-07
ATE527826T1 (de) 2011-10-15
EP1289334B1 (en) 2007-08-01
CN1402483A (zh) 2003-03-12
DE60221472T2 (de) 2008-04-30
CA2399935A1 (en) 2003-02-28
AU2002300741B2 (en) 2005-12-15
EP1473895B1 (en) 2011-10-05
ES2289034T3 (es) 2008-02-01
EP1289334A3 (en) 2003-10-01
US20030043809A1 (en) 2003-03-06
US7382783B2 (en) 2008-06-03
EP1473895A3 (en) 2005-06-15

Similar Documents

Publication Publication Date Title
US6859842B1 (en) Method and apparatus for selection of paths on a communication network
US5870384A (en) Method and equipment for prioritizing traffic in an ATM network
US6847646B1 (en) Network coupling device with small cell memory
AU783314B2 (en) Router device and priority control method for use in the same
ES2372278T3 (es) Aparato de transmisión multiplex y procedimiento de transmisión multiplex.
US6317431B1 (en) ATM partial cut-through
JPH10503332A (ja) Ａｔｍネットワークにおけるトラヒック配分
US7362710B2 (en) Organization and maintenance loopback cell processing in ATM networks
US6345037B2 (en) Method and apparatus for auto detection of AAL5 type frames
US20070058553A1 (en) Method and an arrangement for transport layer control signalling in utran supporting both atm and ip transport technologies
US20100254390A1 (en) Method of and apparatus for statistical packet multiplexing
Cisco Configuring Frame Relay to ATM Network and Service Interworking
US6625120B1 (en) Method and apparatus for auto detection of AAL5 type frames for VCC and VPC switches
KR100369369B1 (ko) 다중채널 레이블 스위치 시스템의 가상채널 머지 장치
US20020141445A1 (en) Method and system for handling a loop back connection using a priority unspecified bit rate in ADSL interface
WO1999003237A1 (en) Augmentation of atm cell with buffering data
ES2299270T3 (es) Procedimiento para configurar una unidad de terminacion de redes.
JP3582464B2 (ja) 基地局制御装置及びセル処理方法
SCHEME School of Computing, Taylor's College No. 1, Jalan SS 15/8, 47500 Subang Jaya, Selangor, Malaysia. Email: selvakennedy. s (a) taylors. edu. my The transport of integrated IP services over ATM network is a hot topic, as the ATM
Nagami et al. RFC2129: Toshiba's Flow Attribute Notification Protocol (FANP) Specification
Lotze et al. Packet Switching
Scharf et al. ATM background
SELVAKENNEDY TRANSPORT OF IP SERVICES OVER VBR ATM CONNECTION WITH IMPROVED TOKEN BUCKET SCHEME
JP2002141906A (ja) パケット統合網
JPH09270823A (ja) Ａｔｍルータ