ES2289034T3 - Aparato de transmision multiplex y procedimiento de transmision multiplex. - Google Patents
Aparato de transmision multiplex y procedimiento de transmision multiplex. Download PDFInfo
- Publication number
- ES2289034T3 ES2289034T3 ES02018299T ES02018299T ES2289034T3 ES 2289034 T3 ES2289034 T3 ES 2289034T3 ES 02018299 T ES02018299 T ES 02018299T ES 02018299 T ES02018299 T ES 02018299T ES 2289034 T3 ES2289034 T3 ES 2289034T3
- Authority
- ES
- Spain
- Prior art keywords
- atm
- packet
- atm cell
- generated
- cid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0457—Connection protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
- H04L2012/5667—IP over ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13166—Fault prevention
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13174—Data transmission, file transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13178—Control signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13196—Connection circuit/link/trunk/junction, bridge, router, gateway
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13204—Protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13206—User-to-user signaling, UUS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13209—ISDN
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13216—Code signals, frame structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1329—Asynchronous transfer mode, ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13296—Packet switching, X.25, frame relay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13389—LAN, internet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Un aparato de transmisión múltiplex (10) implementado para cargar una célula ATM (4) con un paquete IP (3) y transmitir la célula ATM (4) hasta una red ATM (2), caracterizado por comprender: un generador (12) de paquete generado de forma intermedia implementado, dependiendo de la información de cabecera del Punto de Código Diffserv (DSCP) del paquete IP (3), para generar un paquete generado de forma intermedia que tiene una información de cabecera de identificador de canal (CID); una memoria intermedia (14) implementada, dependiendo de la información de cabecera CID, para almacenar el paquete generado de forma intermedia en una memoria intermedia entre una pluralidad de memorias intermedias de transmisión en espera (141, 142, 14n); un extractor (16) implementado, dependiendo de la información de cabecera CID, para extraer el paquete generado de forma intermedia de la memoria intermedia de transmisión en espera (141, 142, 14n); un transmisor de célula ATM (17, 18) implementado para cargar lacélula ATM (4) con el paquete generado de forma intermedia extraído y transmitir la célula ATM (4) a la red ATM (2); y un descartador (15) implementado, cuando una cantidad de los paquetes generados de forma intermedia almacenada en la memoria intermedia de transmisión en espera (141, , 142, 14n) excede una cantidad predeterminada, para dirigir un control de descarte sobre los paquetes generados de forma intermedia dependiendo de la información CID de cabecera.
Description
Aparato de transmisión múltiplex y procedimiento
de transmisión múltiplex.
La presente invención se refiere a un aparato de
transmisión múltiplex y a un procedimiento de transmisión múltiplex
de comunicación ATM (Modo de Transferencia Asíncrona).
Habitualmente, el procedimiento de control del
tráfico en la red ATM se dirige de acuerdo con una categoría de
servicio de una conexión VC (Canal Virtual) definida en un nivel
ATM. Por ejemplo, como categoría de servicio del tipo indicado se
definen la CBR (Tasa de transmisión Constante), la VBR (Tasa de
transmisión Variable), la ABR (Tasa de transmisión Disponible), la
UBR (Tasa de transmisión Inespecífica), y la GFR (Tasa de
transmisión Garantizada).
En el procedimiento de control del tráfico
convencional en la red ATM, una condición QoS (Calidad de Servicio)
requerida por el usuario es satisfecha controlando el tráfico para
satisfacer la "condición QoS" de cada categoría de servicio.
La categoría de servicio de una conexión VC se determina de acuerdo
con las características del tráfico y de la solicitud QoS en el
momento del establecimiento de la conexión VC.
Típicamente, al transferir paquetes IP
(Protocolo de Internet), la red ATM transfiere paquetes IP de una
pluralidad de destinos sobre una única conexión VC.
En el procedimiento de control del tráfico
convencional en la red ATM, sin embargo, una pluralidad de
condiciones QoS no puede ser establecida en una única conexión VC.
Al transferir paquetes IP con una pluralidad de condiciones QoS
establecidas dentro de la red ATM convencional, por consiguiente, es
necesario preparar tantas conexiones VC cuanto sea el número de
condiciones QoS establecidas. En la red ATM convencional, por
consiguiente, hay un problema en el sentido de que el número de
conexiones VC se incrementa y se impone un límite en el estado de
la construcción de la red ATM.
Con el fin de resolver el problema, son
conocidos los siguientes procedimientos de control del tráfico.
Como un primer procedimiento de control del
tráfico, es conocido un procedimiento en el cual una red ATM utiliza
un sistema Diffserv (Servicios Diferenciados), que es una técnica
de control de la QoS en la comunicación IP, al transferir paquetes
IP con una pluralidad de condiciones QoS establecidas en
aquélla.
En el sistema Diffserv, la condición QoS de cada
paquete IP se establece en la cabecera de paquete IP mediante la
"información DSCP" (Punto de Código Diffserv). En el sistema
Diffserv, el procesamiento sobre los paquetes IP se dirige de
acuerdo con el DSCP de cada aparato de conmutación de paquetes IP
(encaminador, conmutador, o dispositivo similar). Este
procesamiento de los paquetes IP se denomina "PHB (Comportamiento
Por Salto)".
En el sistema DIffserv, el PHB, como por ejemplo
el EF (Transmisión Expedita), AF (Transmisión Asegurada), o Valor
por Defecto, se define por el DSCP.
Como segundo procedimiento de control del
tráfico, puede concebirse un procedimiento en el cual una red ATM
utiliza un sistema "AAL2 (Tipo 2 de Nivel de Adaptación ATM)"
en un nivel superior por encima de un nivel ATM, al transferir
paquetes IP con una pluralidad de condiciones QoS establecidas en
aquél.
El sistema AAL2 se dirige a la multiplexación
de una pluralidad de conexiones de usuario sobre una única conexión
VC mediante el uso de una trama que sea más corta que una célula ATM
de una información audio codificada de alta eficiencia o
dispositivo similar.
En cuanto a una conexión AAL2 utilizada en el
sistema AAL2, es posible asegurar una anchura de banda de
comunicación con señalización. Así mismo, en el sistema AAL2, es
posible establecer una pluralidad de condiciones QoS para cada
condición AAL2. Una técnica de establecer una pluralidad de
condiciones QoS en el nivel de condición AAL2 se divulga en la
Patente japonesa Nº 3016400.
En el primer procedimiento de control de tráfico
anteriormente descrito, sin embargo, una capacidad de indicación de
prioridad de descarte (pueden establecerse tres tipos en el AF PHB)
en el sistema Diffserv es diferente de una capacidad de indicación
de prioridad de descarte (pueden establecerse dos tipos mediante la
CLP (Prioridad de Pérdida de Células)) en el nivel ATM. Esto
origina un problema en el sentido de que es necesario convertir la
capacidad de indicación de prioridad de descarte del sistema
Diffserv a la capacidad de indicación de prioridad de descarte en
el nivel ATM, que es una capacidad de indicación inferior.
\newpage
Así mismo, en el sistema AAL2, no se presume
dirigir un control de tráfico que satisfaga la condición QoS
establecida en la red IP. Por consiguiente, el segundo procedimiento
del control del tráfico anteriormente descrito tiene un problema
consistente en que puede dirigirse el control del tráfico y el
control de la prioridad de descarte utilizando la CLP por célula
ATM, pero el control del tráfico y el control de la prioridad de
descarte por el paquete CPS (Subnivel de Parte Común) no puede ser
dirigido.
El artículo "QoS de base Diffserv sobre unas
Redes de Acceso ATM" ["DiffServe-based Qos over
ATM Access Networks"] de Ishihara et al publicado en
IEICE trans. commun. vol. E84 B; 6 de Junio de 2001, divulga un
esquema para la provisión de la calidad de base Diffserv de
servicio sobre redes de acceso ATM que no requiere la extensión del
ATM para los encaminadores convencionales con las interfaces ATM. La
calidad de base Diffserv de servicio se proporciona sobre una red
de servicios que utiliza un IP convencional sobre unas interfaces
ATM en los encaminadores por medio de lo cual la observación del
DSCP tiene lugar en los nodos de borde del ATM para diferenciar los
servicios sobre un canal virtual único entre dos dominios IP.
Un objeto de la presente invención es
proporcionar un aparato de transmisión múltiplex y un procedimiento
de transmisión múltiplex que haga posible dirigir un control del
tráfico y un control de prioridad de descarte correspondiente al
sistema Diffserv al transferir paquetes IP con una pluralidad de
condiciones QoS establecidas en dicho sistema en una red ATM.
De acuerdo con la presente invención se
proporciona un aparato de transmisión múltiplex de acuerdo con la
reivindicación independiente adjunta 1, y un procedimiento de
transmisión múltiplex de acuerdo con la reivindicación
independiente adjunta 2.
La Fig. 1 es un diagrama de configuración
esquemático de un aparato de transmisión múltiplex de acuerdo con
una forma de realización de la presente invención.
La Fig. 2 es un diagrama que muestra una
configuración de un paquete IP (IPv4).
La Fig. 3 es un diagrama que muestra una
configuración de un paquete CPS.
La Fig. 4 es un diagrama que muestra un ejemplo
de una tabla utilizada por un generador de paquetes CPS de un
aparato de transmisión múltiplex de acuerdo con una forma de
realización de la presente invención.
La Fig. 5 es un diagrama que muestra un ejemplo
de una tabla utilizada por un distribuidor QoS de un aparato de
transmisión múltiplex de acuerdo con una forma de realización de la
presente invención.
La Fig. 6 es un diagrama que muestra un ejemplo
de una tabla utilizada por un controlador de descarte de prioridad
de un aparato de transmisión múltiplex de acuerdo con una forma de
realización de la presente invención.
La Fig. 7 es un diagrama de flujo que muestra
una operación dirigida cuando un aparato de transmisión múltiplex
de acuerdo con una forma de realización de la presente invención
transfiere un paquete IP transmitido desde una red IP hasta una red
ATM.
La Fig. 8 es un diagrama de configuración
esquemático de un aparato de transmisión múltiplex de acuerdo con
una forma de realización de la presente invención.
La Fig. 9 es un diagrama que muestra un ejemplo
de una tabla utilizada por un generador de células ATM y de un
distribuidor QoS de un aparato de transmisión múltiplex de acuerdo
con una forma de realización de la presente invención.
La Fig. 10 es un diagrama que muestra una
configuración de una célula ATM;
la Fig. 11 es un diagrama que muestra un ejemplo
de una tabla utilizada por un controlador de descarte de prioridad
de un aparato de transmisión múltiplex de acuerdo con una forma de
realización de la presente invención; y
la Fig. 12 es un diagrama de flujo que muestra
una operación dirigida cuando un aparato de transmisión múltiplex
de acuerdo con una forma de realización de la presente invención,
transfiere un paquete IP transmitido desde una red IP, hasta una
red ATM.
De acuerdo con una primera característica, un
aparato de transmisión múltiplex implementado para cargar una
célula ATM con un paquete IP y transmitir la célula ATM hasta una
red ATM comprende un generador del paquete generado de forma
intermedia implementado, dependiendo de la primera información de
cabecera del paquete IP, para generar un paquete generado de forma
intermedia que tiene una segunda información de cabecera, una
memoria intermedia implementada, dependiendo de la segunda
información de cabecera para almacenar el paquete generado de forma
intermedia en una memoria intermedia entre una pluralidad de
memorias intermedias de transmisión en espera, un extractor
implementado, dependiendo de la segunda información de cabecera,
para extraer el paquete generado de forma intermedia de la memoria
de transmisión en espera, y un transmisor de la célula ATM
implementado para cargar la célula ATM con el paquete generado de
forma intermedia extraído y transmitir la célula ATM hasta la red
ATM.
Preferentemente, en la primera característica,
un aparato de transmisión múltiplex comprende un descartador
implementado, cuando una cantidad de los paquetes generados de forma
intermedia almacenados en la memoria intermedia de transmisión en
espera que excede una cantidad predeterminada, para dirigir un
control de descarte sobre los paquetes generados de forma
intermedia dependiendo de la segunda información de cabecera.
De acuerdo con una segunda característica, un
aparato de transmisión múltiplex implementado para cargar una
célula ATM con un paquete IP y transmitir la célula ATM hasta una
red ATM comprende un generador del paquete generado de forma
intermedia implementado, dependiendo de la primera información de
cabecera del paquete IP, para generar un paquete generado de forma
intermedia que tiene una segunda información de cabecera, un
generador de célula ATM implementado para cargar la célula ATM con
el paquete generado de forma intermedia, una memoria intermedia
implementada, dependiendo de la tercera información de cabecera de
la célula ATM, para almacenar la célula ATM en una memoria entre
una pluralidad de memorias de transmisión en espera, un extractor
implementado atendiendo de la tercera información de cabecera de la
célula ATM, para extraer la célula ATM de la memoria de transmisión
en espera, y un transmisor de célula ATM implementado para
transmitir la célula ATM extraída, hasta la red ATM.
Preferentemente, en la segunda característica un
aparato de transmisión múltiplex comprende un descartador
implementado, cuando una cantidad de las células ATM almacenadas en
la memoria intermedia de transmisión en espera excede una cantidad
predeterminada, para dirigir un control de descarte sobre las
células ATM dependiendo de la cuarta información de cabecera de la
célula ATM.
Preferentemente, en la segunda característica,
un generador de célula ATM carga una célula ATM con un paquete
generado de forma intermedia. Preferentemente, en la segunda
característica de la presente invención, un generador de célula ATM
carga la célula ATM con los paquetes generados de forma intermedia
que tienen la misma segunda información de cabecera. De acuerdo con
una tercera característica, un procedimiento de transmisión
múltiplex de carga de una célula ATM con un paquete IP y de
transmisión de la célula ATM hasta una red ATM comprende las etapas
de: A) generar, dependiendo de la primera información de cabecera
del paquete IP, un paquete generado de forma intermedia que tiene
una segunda información de cabecera, B) almacenar, dependiendo de la
segunda información de cabecera, el paquete generado de forma
intermedia en una memoria intermedia entre una pluralidad de
memorias intermedias en espera, C) extraer, dependiendo de la
segunda información de cabecera, el paquete generado de forma
intermedia de la memoria de transmisión en espera, y D) cargar la
célula ATM con el paquete generado de forma intermedia extraído y
transmitir la célula ATM hasta la red ATM.
Preferentemente, en la tercera característica,
un procedimiento de transmisión múltiplex comprende la etapa E) de
dirigir un control de descarte sobre los paquetes generados de forma
intermedia dependiendo de la segunda información de cabecera,
cuando una cantidad de los paquetes generados de forma intermedia
almacenados en la memoria de transmisión en espera excede una
cantidad predeterminada.
De acuerdo con una cuarta característica, un
procedimiento de transmisión múltiplex de carga de una célula ATM
con un paquete IP y de transmisión de la célula ATM hasta una red
ATM comprende las etapas de: A) generar, dependiendo de la primera
información de cabecera del paquete IP, un paquete generado de forma
intermedia que tiene una segunda información de cabecera, B) cargar
la célula ATM con el paquete generado de forma intermedia, C)
almacenar, dependiendo de la tercera información de cabecera de la
célula ATM, la célula ATM en una memoria entre una pluralidad de
memorias intermedias de transmisión en espera, D) extraer,
dependiendo de la tercera información de cabecera de la célula ATM,
la célula ATM de la memoria intermedia de transmisión en espera, y
E) transmitir la célula ATM extraída, hasta la red ATM.
Preferentemente, en la cuarta característica, un
procedimiento de transmisión múltiplex comprende la etapa de: F)
dirigir de un control de descarte sobre las células ATM dependiendo
de la cuarta información de cabecera de la célula ATM, cuando una
cantidad de las células ATM almacenadas en la memoria intermedia de
transmisión en espera excede una cantidad predeterminada.
Preferentemente, en la cuarta característica, en
la etapa B), la célula ATM es cargada con un paquete generado de
forma intermedia.
Preferentemente, en la cuarta característica, en
la etapa B), la célula ATM es cargada con los paquetes generados de
forma intermedia que tienen la misma segunda información de
cabecera.
A continuación se describirá una configuración
de un aparato de transmisión múltiplex de acuerdo con una primera
forma de realización de la presente invención con referencia a los
dibujos. La Fig. 1 es un diagrama que muestra una configuración de
red la cual una red IP 1 y una red ATM 2 están conectadas entre sí
por medio de un aparato de transmisión múltiplex 10.
El aparato de transmisión múltiplex 10 de
acuerdo con la primera forma de realización carga una célula ATM 4
con un paquete IP 3 transmitido desde la red IP 1 y transmite la
célula ATM 4 hasta la red ATM 2.
Como se muestra en la Fig. 1, el aparato de
transmisión múltiplex 10 de acuerdo con la presente forma de
realización incluye un receptor de paquete IP 11, un generador de
paquete CPS 12, un distribuidor QoS 13, una memoria intermedia 14,
un controlador de descarte de prioridad 15, un controlador QoS 16,
un generador de célula ATM 17, y un transmisor de célula ATM 18.
El receptor de paquete IP 11 está conectado al
generador de paquete CPS 12. El receptor de paquete IP 11 recibe el
paquete IP 3 transmitido desde la red IP 1, y transfiere el paquete
IP recibido 3 hasta el generador de paquete CPS 12.
La Fig. 2 muestra una configuración del paquete
IP 3 recibido por el receptor de paquete IP 11. En la presente
forma de realización, se describirá un paquete IP que se adapte a
la IPv4 (IP Versión 4). Sin embargo, un aparato de transmisión
múltiplex de acuerdo con la presente invención puede también
aplicarse al supuesto en el que se utilice un paquete IP que se
adapte a la IPv6 (IP Versión 6).
Un campo "versión" tiene 4 bits, e indica
un número de versión (IPv4 o IPv6) de un protocolo IP.
Un campo "longitud de datos" tiene 4 bits,
e indica un tamaño de una cabecera de paquete IP.
Un campo "tipo de servicio" tiene 6 bits, e
indica la información concerniente a la calidad del servicio (QoS)
solicitada por un paquete IP.
Un campo "longitud global de datos" tiene
16 bits, e indica la longitud global de la cabecera de paquete IP y
los datos útiles en conjunto del paquete IP.
Un campo "identificador (ID)" tiene 16
bits, e indica la información de identificación utilizada para un
nivel superior para distinguir cada paquete IP.
Un campo "bandera" tiene 3 bits, e indica
la información concerniente al fragmento (división) de un paquete
IP. El fragmento significa dividir un paquete IP largo y transferir
las partes divididas.
Un campo "desplazamiento de fragmentos"
tiene 13 bits, e indica una localización de cada fragmento en los
datos originales.
Un campo "tiempo de vida (TTL)" tiene 8
bits, e indica la duración de tiempo durante la cual se permite la
existencia de un paquete IP en la red IP 1.
Un campo "tipo de protocolo" tiene 8 bits,
e indica un tipo de protocolo de un nivel.
Un campo "suma de control de cabecera"
tiene 16 bits, e indica la información para dirigir un control de
detección de un error de transferencia de la cabecera de un paquete
IP.
Un campo "dirección IP de fuente" tiene 32
bits, e indica una dirección IP de un terminal de fuente. Un campo
"dirección IP de destino" tiene 32 bits, e indica una dirección
IP de un terminal de destino.
Un campo "opción" no se utiliza
generalmente.
El generador de paquete CPS 12 está conectado al
receptor de paquete CPS 11 y al distribuidor QoS 13. El generador
de paquete CPS 12 genera un paquete CPS dependiendo de un paquete IP
3 transferido desde el receptor de paquete CPS 11 y transmite el
paquete CPS generado al distribuidor QoS 13.
La Fig. 3 muestra una configuración de un
paquete CPS generado por el generador de paquete CPS 12. El paquete
CPS es un paquete generado de forma intermedia de una unidad
multiplexada sobre la conexión VC dentro del sistema AAL2.
Un campo "CID (Identificador de Canal)"
tiene 8 bits, e indica la información de identificación para
identificar una conexión AAL2. Un campo "LI" tiene 6 bits, e
indica la longitud de los datos útiles del paquete CPS.
Un campo "UUI (Interfaz de Usuario a
Usuario)" tiene 5 bits, e indica la información relativa a la
división de un SDU (unidad de datos de servicio) procesada en el
nivel superior. Un campo "HEC" es un campo de corrección de
errores que tiene 5 bits.
Para ser más específicos, dependiendo del
"DSCP" establecido en el campo "tipo de servicio" del
paquete IP 3, el generador de paquete CPS 12 determina un
"CID" correspondiente al "DSCP" y genera un paquete CPS en
el cual el "CID" determinado se establece en el campo
"CID".
El generador de paquete CPS 12 se refiere a una
tabla que asocia el "DSCP" con el "CID" al determinar el
"CID".
En otras palabras, el generador de paquete CPS
12 es un generador de paquete generado de forma intermedia,
dependiendo de la primera información de cabecera del paquete IP 3,
para generar un paquete generado de forma intermedia (paquete CPS)
que tiene una segunda información de cabecera. Aquí, la primera
información de cabecera es el "DSCP" y la segunda información
de cabecera es el "CID".
En paquetes IP adaptados al IPv4, el "DSCP"
se establece en 6 bits de orden alto del campo "tipo de
servicio". En los paquetes IP adaptados al IPv6, el "DSCP"
se establece en 6 bits de orden alto de un campo "Clase de
Tráfico".
El distribuidor QoS 13 está conectado al
generador de paquete CPS 12 y a la memoria intermedia 14. El
distribuidor QoS 13 determina una "clase QoS" dependiendo del
"CID" establecido en el paquete CPS generado por el generador
de paquetes CPS 12, y distribuye el paquete CPS 12 entre las
memorias intermedias 14_{1} a 14_{n}, respectivamente,
preparadas para las "clases QoS", dependiendo de la "clase
QoS" determinada.
El distribuidor QoS 13 se refiere a una tabla
que asocia el "CID" con la "clase QoS" al determinar la
"clase QoS". Un ejemplo de la tabla se muestra en la Fig.
5.
En otras palabras, el distribuidor QoS 13 es una
memoria intermedia implementada, dependiendo de la segunda
información de cabecera (CID), para almacenar el paquete generado
(paquete CPS) en una memoria entre una pluralidad de memorias
intermedias de 14_{1} a 14_{n}.
La memoria intermedia 14 está conectada al
distribuidor QoS 13, al controlador de descarte de prioridad 15, al
controlador QoS 16 y al generador de célula ATM 17. La memoria
intermedia 14 es una memoria intermedia de transmisión en espera
que incluye las memorias intermedias 14_{1} a 14_{n} para
almacenar los paquetes CPS de las respectivas "clases QoS".
Por ejemplo, la memoria intermedia 14_{1}
almacena un paquete CPS que tiene una "clase QoS" de "1"
distribuida por el controlador QoS 13.
El controlador de descarte de prioridad 15 está
conectado a la memoria intermedia 14. El controlador de descarte de
prioridad 15 verifica el número de paquetes CPS o la cantidad de
datos almacenados en las memorias intermedias 14_{a} a 14_{n}.
Cuando el número de paquetes CPS o la cantidad de datos ha excedido
un umbral, el controlador de descarte de prioridad 15 efectúa un
control para descartar de modo preferencial los paquetes CPS
almacenados en la pertinente memoria intermedia incluida en las
memorias 14_{1}a 14_{n}.
El controlador de descarte de prioridad 15
puede establecer las "prioridades de descarte" de los
respectivos paquetes CPS dependiendo del "CID" y establecer un
umbral diferente para cada "prioridad de descarte". En este
momento, el controlador de prioridad de descarte 15 se refiere a una
tabla que asocia el "CID" con la "prioridad de descarte"
y el "umbral". Un ejemplo de la tabla se muestra en la Fig.
6.
Por ejemplo, cuando el número de paquetes CPS
almacenados en la memoria intermedia 14_{1} ha excedido de
"10" (o cuando la cantidad de datos ha excedido de 10 kbytes),
el controlador de descarte de prioridad 15 dirige un control de
descarte para descartar los paquetes CPS en los cuales el "CID"
está en el margen de "1 a 4" (esto es, los paquetes CPS en los
cuales la "prioridad de descarte" es "1").
Así mismo, cuando el número de paquetes CPS
almacenados en la memoria intermedia 14_{1} ha excedido de
"20" (o cuando la cantidad de datos ha excedido de 20 kbytes),
el controlador de descarte de prioridad 15 dirige un control de
descarte para descartar los paquetes CPS en los cuales el "CID"
tiene un margen de "1 a 4" (esto es, los paquetes CPS en los
cuales la "prioridad de descarte" es "1") y los paquetes
CPS en los cuales el "CID" tiene un margen de "5 a 8"
(esto es, los paquetes CPS en los cuales la "prioridad de
descarte" es "2").
Así mismo, cuando el número de paquetes CPS
almacenados en la memoria intermedia 14_{1} ha excedido de
"30" (o cuando la cantidad de datos ha excedido de 30 kbytes),
el controlador de descarte de prioridad 15 dirige un control de
descarte para descartar los paquetes CPS en los cuales el "CID"
tiene un margen de "1 a 4" (esto es, los paquetes CPS en los
cuales la "prioridad de descarte" es "1"), los paquetes
CPS en los cuales el "CID" tiene un margen de "5 a 8"
(esto es, los paquetes CPS en los cuales la "prioridad de
descarte" es "2"), y los paquetes CPS en los cuales el
"CID" tiene un margen de "9 a 12" (esto es, los paquetes
CPS en los cuales la "prioridad de descarte" es "3").
\newpage
En otras palabras, el controlador de descarte de
prioridad 15 es un descartador implementado, cuando una cantidad de
paquetes generados de forma intermedia (paquetes CPS) almacenados en
las memorias intermedias 14_{1} a 14_{n} excede una cantidad
predeterminada (un umbral relativo al número de paquetes o a la
cantidad de datos de los paquetes), para dirigir un control de
descarte sobre unos paquetes generados de forma intermedia (paquetes
CPS) dependiendo de una segunda información de cabecera (CID).
El controlador QoS 16 está conectado a la
memoria intermedia 14. El controlador QoS 16, en un orden de
acuerdo con las condiciones QoS que están establecidas utilizando
las "clases QoS" respectivamente asociadas con las memorias
intermedias 14_{1} a 14_{n}, extrae los paquetes CPS de las
memorias intermedias 14_{1} a 14_{n} introduciéndolas en el
generador de célula ATM 17.
El orden en el cual el controlador QoS 16 extrae
los paquetes CPS puede corresponder al orden de prioridad
establecido para cada "clase QoS" o puede someterse a un
control de planificación dirigido para asegurar una anchura de
banda de la comunicación establecida para cada "clase QoS".
En otras palabras, el controlador QoS 16 es un
extractor implementado, dependiendo de la clase QoS, para extraer
los paquetes generados de forma intermedia (paquetes CPS) de las
memorias intermedias 14_{1} a 14_{n}.
El generador de célula ATM 17 está conectado a
la memoria intermedia 14 y al transmisor de célula ATM 18. El
generador de célula ATM 17 genera una célula ATM 4 cargando unos
datos útiles de la célula ATM con un paquete CPS extraído de la
memoria intermedia 14, y transmite la célula ATM 4 generada al
transmisor de célula ATM 18.
El transmisor de célula ATM 18 está conectado al
generador de célula ATM 17. El transmisor de célula ATM 18
transfiere la célula ATM 4 transmitida desde el generador de célula
ATM 17 hasta la red ATM sobre la conexión VC.
En otras palabras, el generador de célula ATM 17
y el transmisor de célula ATM 18 constituyen un transmisor de
célula ATM implementado para cargar la célula ATM 4 con el paquete
generado de forma intermedia (CPS) extraído y transmitir la célula
ATM 4 hasta la red ATM 2.
El controlador QoS 16 sucesivamente extrae
únicamente paquetes CPS que generan células ATM 4 que pueden ser
transmitidas hasta una red ATM 2. Como resultado de ello, es posible
reducir al mínimo el retardo del transmisor de célula ATM 18 e
impedir que se degrade la calidad de la comunicación.
A continuación se describirá el funcionamiento
de transmisión múltiplex 10 que tiene la configuración
anteriormente descrita con referencia a la Fig. 7. La Fig. 7 es un
diagrama de flujo que muestra una operación dirigida cuando el
aparato de transmisión múltiplex 10 transfiere un paquete IP desde
la red IP 1 hasta la red ATM 2.
Como se muestra en la Fig. 7, el receptor de
paquete IP 11 recibe un paquete IP 3 transmitido desde la red IP 1
en la etapa 701.
En la etapa 702, el generador de paquete CPS 12
se refiere a la tabla mostrada en la Fig. 4 dependiendo de un
"DSCP" establecido en el campo "tipo de servicio" del
paquete IP 3, y genera un paquete CPS que tiene un "CID"
correspondiente al "DSCP" establecido en su campo
"CID".
En la etapa 703, el distribuidor QoS 13 se
refiere a la tabla mostrada en la Fig. 5 dependiendo del "CID"
establecido en el paquete CPS generado por el generador de paquete
CPS 12, y determina una "clase QoS" correspondiente al
"CID".
Dependiendo de la "clase QoS" determinada,
el distribuidor QoS 13 distribuye el paquete CPS entre las memorias
intermedias 14_{1} a 14_{n} respectivamente preparadas para las
"clases QoS",
En la etapa 704, el controlador de descarte de
prioridad 15 se refiere a la tabla mostrada en la Fig. 6 cuando el
paquete CPS es distribuido entre las memorias intermedias 14_{1 a}
14_{n}, y efectúa una verificación para determinar si el número
de paquetes CPS o de cantidad de datos excede un umbral de cada
"prioridad de descarte" para cada una de las memorias
intermedias 14_{1}a 14_{n}.
Si como resultado de esta verificación del
número de paquetes CPS o la cantidad de datos se considera que ha
excedido el umbral, entonces en la etapa 705 el controlador de
descarte de prioridad 15 descarta de manera preferencial los
paquetes CPS de la "prioridad de descarte" almacenada en la
pertinente memoria intermedia incluida en las memorias intermedias
14_{1} a 14_{n}.
Si el número de paquetes CPS o de la cantidad de
datos se considera que no ha excedido el umbral, entonces el
controlador QoS 16, en un orden de acuerdo con las condiciones QoS
que son establecidas utilizando las "clases QoS"
respectivamente asociadas con las memorias intermedias 14_{1} a
14_{n}, extrae los paquetes CPS de las memorias intermedias
14_{1} a 14_{n} introduciéndolas en el generador de célula ATM
17.
En la etapa 705, el generador de célula ATM 17
genera una célula ATM 4 cargando unos datos útiles de la célula ATM
con el paquete CPS extraído de la memoria intermedia 14, y transmite
la célula ATM 4 generada hasta el transmisor de célula ATM 18.
En la etapa 706, el transmisor de célula ATM 18
transfiere la célula ATM 4 transmitida desde el generador de célula
ATM 17 hasta la red ATM 2 sobre la conexión VC.
De acuerdo con el aparato de transmisión
múltiplex de la primera forma de realización, el generador de
paquete CPS 12 genera, dependiendo del "DSCP" (primera
información de cabecera) del paquete IP 3, un paquete CPS (paquete
generado de forma intermedia) que tiene un "CID" diferente
(segunda información de cabecera). El generador de célula ATM 17
carga una célula ATM 4 con el paquete CPS generado (paquete generado
de forma intermedia). En la red ATM 2, por consiguiente, es posible
dirigir un control del tráfico de acuerdo con la condición QoS
establecida en el paquete IP 3.
Así mismo, de acuerdo con el aparato de
transmisión múltiplex de la primera forma de realización, el
controlador de descarte de prioridad 15 dirige un control de
descarte de acuerdo con el "CID" (segunda información de
cabecera) generado en base al "DSCP" (primera información de
cabecera) del paquete IP 3. En la red ATM 2, por consiguiente, es
posible dirigir un control de prioridad de descarte de acuerdo con
una condición QoS establecida en el paquete IP 3.
A continuación se describirá una configuración
de un aparato de transmisión múltiplex de acuerdo con una segunda
forma de realización de la presente invención, con referencia a los
dibujos. La Fig. 8 es un diagrama que muestra una configuración de
red en la cual una red IP 1 y una red IP 1 y una red ATM 2 están
conectadas entre sí por medio de un aparato de transmisión
múltiplex 20.
El aparato de transmisión múltiplex 20 de
acuerdo con la presente forma de realización carga una célula ATM 4
con un paquete IP 3 transmitido desde la red IP 1, y transmite la
célula ATM 4 a la red ATM 2.
Como se muestra en la Fig. 8, el aparato de
transmisión múltiplex 20 de acuerdo con la presente forma de
realización incluye un receptor de paquete IP 21, un generador de
paquete CPS 22, un distribuidor QoS 23, una memoria intermedia 24,
un controlador de descarte de prioridad 25, un controlador QoS 26,
un generador de célula ATM 27, y un transmisor de célula ATM
28.
El receptor de paquete IP 21 está conectado al
generador de paquete CPS 22. El receptor de paquete IP 21 recibe el
paquete IP 3 transmitido desde la red IP 1, y transfiere el paquete
IP recibido 3 hasta el generador de paquete CPS 22.
El generador de paquete CPS 22 está conectado
al receptor de paquete IP 21 y al generador de célula ATM 27. El
generador de paquete CPS 22 se refiere a la tabla mostrada en la
Fig. 4, y genera un paquete CPS en base a un paquete IP 3
transferido desde el receptor de paquete IP 21, y a continuación
transmite el paquete CPS hasta el generador de célula ATM 27.
En otras palabras, el generador de paquete CPS
22 es un generador de paquete generado de forma intermedia
implementado, dependiendo de la primera información de cabecera
(DSCP) del paquete IP 3, para generar un paquete generado de forma
intermedia (paquete CPS) que tiene una segunda información de
cabecera (CID).
El generador de célula ATM 27 está conectado al
generador de paquete CPS 22 y al distribuidor QoS 23. El generador
de célula ATM 27 determina un "VCI (tercera información de
cabecera)" en base al "CID" establecido en el paquete CPS
transmitido desde el generador de paquete CPS 22, genera una célula
ATM 4 utilizando el "VCI" determinado, y transmite la célula
ATM generada 4 hasta el distribuidor QoS 23.
El generador de célula ATM 27 se refiere a una
tabla que asocia el "CID" con el "VCI" al determinar el
"VCI".
La Fig. 10 muestra un ejemplo de una
configuración de una célula ATM 4 generada por el generador de
célula ATM 27.
Un campo "GFC (Control Genérico de Flujo)"
tiene 4 bits, e indica la información de control del flujo para
impedir la colisión de células en una interfaz de red del usuario
(UNI).
Un campo "VPI" tiene 8 bits, e indica la
información de identificación para identificar una VB (Ruta de
Acceso Virtual). Un campo "VCI" tiene 16 bits, e indica una
información de identificación para identificar un VC (Canal
Virtual).
Un campo "PT (Tipo de Datos útiles)" tiene
3 bits, e indica un tipo de información incluida en unos datos
útiles de célula ATM.
Un campo "CLP" tiene 1 bit, e indica una
célula ATM que va a ser descartada de modo preferencial en el
momento de la congestión en la red ATM. Un campo "HEC" es un
campo de corrección de errores que tiene 8 bits.
Para ser más específicos, el generador de célula
ATM 27 determina una "CLP (cuarta información de cabecera)"
correspondiente al "CID" del paquete CPS transmitido desde el
generador de paquete CPS 22.
A determinar la "CLP", el generador de
célula ATM 27 se refiere a una tabla que asocia el "CID" con el
"CLP". Un ejemplo de la tabla se muestra en la Fig. 11.
El generador de célula ATM 27 establece la
"CLP" determinada y genera una célula ATM 4.
En otras palabras, el generador de célula ATM 27
es un generador de célula ATM implementado para cargar la célula
ATM 4 con el paquete generado de forma intermedia (paquete CPS).
El generador de célula ATM 27 genera una célula
ATM 4 cargando unos datos útiles de la célula ATM con el paquete
CPS. Así mismo, el generador de célula ATM 27 puede también generar
una célula ATM 4 cargando unos datos útiles de célula ATM
colectivamente con los paquetes CPS que tienen el mismo
"CID".
El distribuidor QoS 23 está conectado al
generador de célula ATM 27 y a la memoria intermedia 24. El
distribuidor QoS 23 determina una "clase QoS" en base al
"VCI" establecido en la célula generada ATM por el generador de
célula ATM 27, y distribuye la célula ATM entre las memorias
intermedias 24_{1} a 24_{n} respectivamente preparadas para las
"clases QoS", en base a la "clase QoS" determinada.
Al determinar la "clase QoS" el
distribuidor QoS 23 se refiere a una tabla que asocia el "VCI"
con la "clase QoS". Un ejemplo de la tabla se muestra en la
Fig. 9.
En otras palabras, el distribuidor QoS 23 es una
memoria intermedia implementada dependiendo de la tercera
información de cabecera (VCI), para almacenar la célula ATM 4 en una
memoria entre una pluralidad de memorias 24_{1} a 24_{n}.
La memoria intermedia 24 está conectada al
distribuidor QoS 23, al controlador de descarte de prioridad 25, al
controlador QoS 26 y al transmisor de célula ATM 28. La memoria
intermedia 24 es una memoria de transmisión en espera que incluye
las memorias intermedias 24_{1} a 24_{n} para almacenar las
células ATM 4 de las respectivas "clases QoS".
Por ejemplo, la memoria intermedia 24_{1}
almacena una célula ATM 4 que tiene una "clase QoS" de
"1" distribuida por el controlador QoS 23.
El controlador de descarte de prioridad 25 está
conectado a la memoria intermedia 24. El controlador de descarte de
prioridad 25 verifica el número de células ATM 4 almacenadas en las
memorias intermedias 24_{1} a 24_{n}. Cuando el número de
células ATM 4 ha excedido un umbral, el controlador de descarte de
prioridad 25 efectúa un control para descartar de modo preferencial
las células ATM 4 almacenadas en la memoria intermedia pertinente
de las memorias 24_{1}a 24_{n}.
El controlador de descarte de prioridad 25 puede
establecer un umbral diferente para cada "CLP" de la célula ATM
4.
Por ejemplo, cuando el número de células ATM
almacenadas en la memoria 24_{1} ha excedido "10", el
controlador de descarte de prioridad 5, dirige un controlador de
descarte para descartar de manera preferencial las células ATM 4 en
las cuales "CLP" es "0".
Así mismo, cuando el número de células ATM 4
almacenadas en la memoria 24_{1} excede de "20", el
controlador de descarte de prioridad 25 dirige un controlador de
descarte para descartar de modo selectivo las células ATM 4 en las
cuales la "CLP" es "0" y las células ATM 4 las cuales la
"CLP" es "1".
En otras palabras, el controlador de descarte de
prioridad 25 es un descartador implementado, cuando una cantidad de
células ATM 4 almacenadas en las memorias intermedias 24_{1} a
24_{n} excede de una cantidad predeterminada (un umbral relativo
al número de paquetes), para dirigir un control de descarte sobre
las células ATM 4 dependiendo de la cuarta información de cabecera
(CLP) de las células ATM 4.
El controlador QoS 26 está conectado a la
memoria intermedia 24. El controlador QoS 26, en un orden de acuerdo
con las condiciones QoS que están establecidas utilizando las
"clases QoS" respectivamente asociadas con las memorias
intermedias 24_{1} a 24_{n}, extrae las células ATM 4 de las
memorias intermedias 24_{1} a 24_{n} introduciendo el
transmisor de célula ATM 28.
El orden en el cual el controlador QoS 26 extrae
las células ATM 4 puede corresponder al orden de la prioridad
establecida para cada "clase QoS" o puede estar sujeto a un
control de planificación dirigido para asegurar una anchura de
banda de comunicación establecida para cada "clase QoS".
En otras palabras, el controlador QoS 26 es un
extracto implementado, dependiendo de la clase QoS, para extraer
unas células ATM 4 de las memorias intermedias 24_{1} a
24_{n}.
El transmisor de célula ATM 28 está conectado a
la memoria 24. El transmisor de célula 28 transfiere una célula ATM
4 extraída de la memoria 24, hasta la red ATM 2 sobre la conexión
VC.
En otras palabras, el transmisor de célula ATM
28 es un transmisor de célula implementado para transmitir la
célula ATM 4 extraída, hasta la red ATM 2.
A continuación se describirá el funcionamiento
del aparato de múltiplex 20 que tiene la configuración anteriormente
descrita, con referencia a la Fig. 12. La Fig. 12 es un diagrama de
flujo que muestra una operación dirigida cuando el aparato de
transmisión múltiplex 20 transfiere un paquete IP transmitido desde
la red IP 1 a la red ATM 2.
Como se muestra en la Fig. 12, el receptor de
paquete IP 21 recibe un paquete IP 3 transmitido desde la red IP 1
en la etapa 1001.
En la etapa 1002, el generador de paquete CPS 22
se refiere a la tabla mostrada en la Fig. 4 en base a un
"DSCP" establecido en el campo "tipo de servicio" del
paquete IP 3, y genera un paquete CPS que tiene un "CID"
correspondiente al "DSCP" establecido en su campo
"CID".
En la etapa 1003 el generador de célula ATM 27
se refiere a la tabla mostrada en la Fig. 9, determina un "VCI"
en base al "CID" establecido en el paquete CPS transmitido
desde el generador de paquete CPS 22, y genera una célula ATM 4
utilizando el "VCI" determinado.
El generador de célula ATM 27 determina una
"prioridad de descarte" correspondiente al "CID" del
paquete CPS transmitido desde el generador de paquete CPS 22. Y el
generador de célula ATM 27 determina una "CLP" de acuerdo a la
"prioridad de descarte" determinada, establece la "CLP"
determinada, y genera una célula ATM 4.
En la etapa 1004, el distribuidor QoS 23 se
refiere a la tabla mostrada en la Fig. 9 en base al "VIC"
establecido en la célula ATM generada por el generador de célula
ATM 27, y determina una "clase QoS" correspondiente al VCI.
Dependiendo de la "clase QoS" determinada, el distribuidor QoS
23 distribuye la célula ATM 4 entre las memorias intermedias
24_{1} a 24_{n} determinadas para las respectivas "clases
QoS".
En la etapa 1005, el controlador de descarte de
prioridad 25 efectúa una verificación para determinar, cuando la
célula ATM 4 es distribuida entre las memorias intermedias 24_{1}
a 24_{n}, si el número de células ATM 4 excede un umbral
correspondiente a cada "CLP" para cada una de las memorias
intermedias 24_{1}a 24_{n},
Si como resultado de esta verificación el número
de las células ATM 4 se considera que ha excedido el umbral,
entonces en la etapa 1006, el controlador de descarte de prioridad
25 descarta preferencialmente las células ATM 4 que tienen una
"CLP" equivalente a "0" almacenada en la pertinente
memoria intermedia incluidas en las memorias intermedias 24_{1} a
24_{n}.
Si el número de células ATM 4 se considera que
no ha excedido el umbral, entonces el controlador QoS, en un orden
de acuerdo con las condiciones QoS establecidas utilizando las
"clases QoS" respectivamente asociadas con las memorias
intermedias 24_{1} a 24_{n}, extrae las células ATM de las
memorias intermedias 24_{1} a 24_{n} introduciéndolas en el
transmisor de célula ATM 28.
En la etapa 1007, el transmisor de célula ATM 28
transfiere la célula ATM 4 extraída de la memoria 24, a la red ATM
2 sobre la conexión VC.
De acuerdo con el aparato de transmisión
múltiplex de la segunda forma de realización, el generador de
paquete CPS 22 genera, dependiendo del "DSCP" (primera
información de cabecera) del paquete IP 3, un paquete CPS (paquete
generado de forma intermedia) que tiene un "CID" diferente
(segunda información de cabecera). El generador de célula ATM 27
carga una célula ATM 4 con el paquete CPS generado (paquete
generado de forma intermedia). En la red ATM 2, por consiguiente,
es posible dirigir un control de tráfico de acuerdo con la condición
QoS establecida en el paquete 3.
Así mismo, de acuerdo con el aparato de
transmisión múltiplex de la segunda forma de realización, el
controlador de descarte de prioridad 25 dirige un control de
descarte de acuerdo con la "CLP" (cuarta información de
cabecera) generada en base al "DSCP" (primera información de
cabecera) del paquete IP 3. En la red ATM 2, por consiguiente, es
posible dirigir un control de prioridad de descarte de acuerdo con
la condición QoS establecida en el paquete IP 3.
Así mismo, de acuerdo con el aparato de
transmisión múltiplex de la segunda forma de realización, el
controlador de descarte de prioridad 25 dirige un control de
descarte de acuerdo con la "CLP" (cuarta información de
cabecera) generada en base al "DSCP" (primera información de
cabecera) del paquete IP 3. En la red ATM 2, por consiguiente, es
posible dirigir un control de prioridad de descarte de acuerdo con
la condición QoS establecida en el paquete IP 3.
Así mismo, de acuerdo con el aparato de
transmisión múltiplex de la segunda forma de realización, el
generador de célula ATM 27 carga una célula ATM 4 con un paquete
CPS (paquete generado de forma intermedia). Por consiguiente, es
posible impedir un retardo provocado por la generación de la célula
ATM 4.
Así mismo, de acuerdo con el aparato de
transmisión múltiplex de acuerdo con la segunda forma de
realización, el generador de célula ATM 27 carga una célula ATM 4
con los paquetes CPS (paquetes generados de forma intermedia) que
tienen el mismo "CID" (segunda información de cabecera). Por
consiguiente es posible descartar paquetes CPS que tienen la misma
prioridad de descarte al descartar una célula ATM 4.
Así mismo, de acuerdo con el aparato de
transmisión múltiplex de acuerdo con la segunda forma de
realización, la gestión de la clase QoS y el control de la
prioridad de descarte son dirigidas al nivel de la célula ATM. Por
consiguiente, no es necesario dirigir la dirección de la clase QoS y
del control de prioridad de descarte utilizando el sistema
AAL2.
Según lo hasta ahora descrito, de acuerdo con la
presente invención resulta posible proporcionar un aparato de
transmisión múltiplex y un procedimiento de transmisión múltiplex
que haga posible dirigir un control del tráfico y un control de
prioridad de descarte correspondiente al sistema Diffserv al
transferir los paquetes IP 3 que tienen una pluralidad de
condiciones QoS establecidas en ellos, en la red ATM 2.
Hasta este momento, la presente invención ha
sido descrita con detalle con referencia a una pluralidad de formas
de realización. Debe resultar evidente para los expertos en la
materia que la presente invención no está limitada a las formas de
realización descritas en ella. Por consiguiente, las
manifestaciones de la presente solicitud están efectuadas con fines
ilustrativos y de descripción, y no restringen la presente invención
en ningún sentido.
Claims (2)
1. Un aparato de transmisión múltiplex (10)
implementado para cargar una célula ATM (4) con un paquete IP (3) y
transmitir la célula ATM (4) hasta una red ATM (2),
caracterizado por comprender:
un generador (12) de paquete generado de forma
intermedia implementado, dependiendo de la información de cabecera
del Punto de Código Diffserv (DSCP) del paquete IP (3), para generar
un paquete generado de forma intermedia que tiene una información
de cabecera de identificador de canal (CID);
una memoria intermedia (14) implementada,
dependiendo de la información de cabecera CID, para almacenar el
paquete generado de forma intermedia en una memoria intermedia entre
una pluralidad de memorias intermedias de transmisión en espera
(14_{1}, 14_{2}, 14_{n});
un extractor (16) implementado, dependiendo de
la información de cabecera CID, para extraer el paquete generado de
forma intermedia de la memoria intermedia de transmisión en espera
(14_{1}, 14_{2}, 14_{n});
un transmisor de célula ATM (17, 18)
implementado para cargar la célula ATM (4) con el paquete generado
de forma intermedia extraído y transmitir la célula ATM (4) a la
red ATM (2); y
un descartador (15) implementado, cuando una
cantidad de los paquetes generados de forma intermedia almacenada
en la memoria intermedia de transmisión en espera (14_{1},,
14_{2}, 14_{n}) excede una cantidad predeterminada, para
dirigir un control de descarte sobre los paquetes generados de forma
intermedia dependiendo de la información CID de cabecera.
2. Un procedimiento de transmisión múltiplex
para cargar una célula ATM (4) con un paquete IP (3) y transmitir
la célula ATM (4) a una red ATM (2), caracterizado por
comprender:
A) generar, dependiendo de la información de
cabecera del Punto de Código DiffServ (DSCP) del paquete IP (3), un
paquete generado de forma intermedia que tiene una información de
cabecera del Canal Identificador (CID);
B) almacenar, dependiendo de la información de
cabecera CID, el paquete generado de forma intermedia en una
pluralidad de memorias intermedias de transmisión en espera
(14_{1}, 14_{2}, 14_{n});
C) extraer, dependiendo de la información de
cabecera CID, el paquete generado de forma intermedia de la memoria
intermedia de transmisión en espera (14_{1}, 14_{2},
14_{n});
D) cargar la célula ATM (4) con el paquete
generado de forma intermedia extraído y transmitir la célula ATM (4)
a la red ATM (2); y
E) Realizar un control de descarte sobre los
paquetes generados de forma intermedia dependiendo de la información
de cabecera CID, cuando una cantidad de los paquetes generados de
forma intermedia almacenados en la memoria de transmisión en espera
(14_{1}, 14_{2}, 14_{n}) excede una predeterminada
cantidad.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-258582 | 2001-08-28 | ||
| JP2001258582A JP3808736B2 (ja) | 2001-08-28 | 2001-08-28 | 多重伝送装置及び多重伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2289034T3 true ES2289034T3 (es) | 2008-02-01 |
Family
ID=19086075
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02018299T Expired - Lifetime ES2289034T3 (es) | 2001-08-28 | 2002-08-26 | Aparato de transmision multiplex y procedimiento de transmision multiplex. |
| ES04017725T Expired - Lifetime ES2372278T3 (es) | 2001-08-28 | 2002-08-26 | Aparato de transmisión multiplex y procedimiento de transmisión multiplex. |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES04017725T Expired - Lifetime ES2372278T3 (es) | 2001-08-28 | 2002-08-26 | Aparato de transmisión multiplex y procedimiento de transmisión multiplex. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7382783B2 (es) |
| EP (2) | EP1289334B1 (es) |
| JP (1) | JP3808736B2 (es) |
| CN (1) | CN100433671C (es) |
| AT (2) | ATE527826T1 (es) |
| AU (1) | AU2002300741B2 (es) |
| CA (1) | CA2399935C (es) |
| DE (1) | DE60221472T2 (es) |
| ES (2) | ES2289034T3 (es) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7286483B2 (en) * | 2002-11-14 | 2007-10-23 | Intel Corporation | Electronic data transfer based on selective storage of incoming packets |
| US7324517B1 (en) * | 2003-04-16 | 2008-01-29 | Cisco Technology, Inc. | Converting data packets in a communication network |
| CN100444568C (zh) * | 2003-06-11 | 2008-12-17 | 株式会社Ntt都科摩 | 数据包通信方法、控制装置及移动站 |
| CN100586204C (zh) * | 2003-06-18 | 2010-01-27 | Ut斯达康(中国)有限公司 | 在通用移动通信系统无线接入网中实现区分服务的方法 |
| CN1788463A (zh) * | 2003-07-07 | 2006-06-14 | Ut斯达康(中国)有限公司 | 基于ip的umts无线接入网(ran)中实现区分服务码点标记的方法 |
| CN100372388C (zh) * | 2003-07-16 | 2008-02-27 | Ut斯达康(中国)有限公司 | 一种基于ip交换的分布式的无线网络控制器 |
| AU2003252519A1 (en) * | 2003-07-17 | 2005-02-04 | Utstarcom (China) Co., Ltd. | A method for improving service quality in universal mobile telecomunications system (umts) radio |
| CN100377545C (zh) * | 2004-03-13 | 2008-03-26 | 鸿富锦精密工业（深圳）有限公司 | 网络品质服务系统及方法 |
| US7102194B2 (en) * | 2004-08-16 | 2006-09-05 | System General Corp. | High voltage and low on-resistance LDMOS transistor having radiation structure and isolation effect |
| US7606158B2 (en) | 2004-09-24 | 2009-10-20 | Cisco Technology, Inc. | Hierarchical flow control for router ATM interfaces |
| KR100955154B1 (ko) | 2007-11-29 | 2010-04-28 | 엘지노텔 주식회사 | Ａａｌ２ 노드의 ｃｉｄ 할당 관리 방법 |
| CN102137008B (zh) * | 2011-01-24 | 2013-08-07 | 华为技术有限公司 | 一种服务质量QoS保持方法、装置及系统 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408472A (en) * | 1993-09-20 | 1995-04-18 | Motorola, Inc. | Device and method for cell processing in cell relay nodes |
| US6021263A (en) * | 1996-02-16 | 2000-02-01 | Lucent Technologies, Inc. | Management of ATM virtual circuits with resources reservation protocol |
| JPH1141293A (ja) * | 1997-07-15 | 1999-02-12 | Nec Corp | 交換装置 |
| US6041054A (en) * | 1997-09-24 | 2000-03-21 | Telefonaktiebolaget Lm Ericsson | Efficient transport of internet protocol packets using asynchronous transfer mode adaptation layer two |
| CA2282441C (en) * | 1997-12-25 | 2004-07-27 | Kabushiki Kaisha Toshiba | Atm relay device and network including same |
| US6219339B1 (en) * | 1998-02-20 | 2001-04-17 | Lucent Technologies Inc. | Method and apparatus for selectively discarding packets |
| AU2149000A (en) * | 1998-11-13 | 2000-06-05 | Nortel Networks Corporation | Method and apparatus for support of ip differentiated service over mpoa |
| US6385170B1 (en) * | 1998-12-29 | 2002-05-07 | At&T Corp. | Method and system for dynamically triggering flow-based quality of service shortcuts through a router |
| US6430154B1 (en) * | 1999-08-13 | 2002-08-06 | Fujitsu Network Communications, Inc. | Supporting multiple application traffic types over connection oriented networks |
| US6757249B1 (en) * | 1999-10-14 | 2004-06-29 | Nokia Inc. | Method and apparatus for output rate regulation and control associated with a packet pipeline |
| JP3478218B2 (ja) * | 1999-12-27 | 2003-12-15 | 日本電気株式会社 | エッジノード交換機と交換機 |
| US6654376B1 (en) * | 1999-12-28 | 2003-11-25 | Nortel Networks Limited | ATM packet scheduler |
| JP3386117B2 (ja) * | 2000-01-11 | 2003-03-17 | 日本電気株式会社 | マルチレイヤクラス識別通信装置と通信装置 |
| US6940862B2 (en) * | 2001-06-25 | 2005-09-06 | Mark Goudreau | Apparatus and method for classifying packets |
| JP2003143189A (ja) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | 通信システム |
-
2001
- 2001-08-28 JP JP2001258582A patent/JP3808736B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-26 EP EP20020018299 patent/EP1289334B1/en not_active Expired - Lifetime
- 2002-08-26 DE DE2002621472 patent/DE60221472T2/de not_active Expired - Lifetime
- 2002-08-26 ES ES02018299T patent/ES2289034T3/es not_active Expired - Lifetime
- 2002-08-26 ES ES04017725T patent/ES2372278T3/es not_active Expired - Lifetime
- 2002-08-26 AT AT04017725T patent/ATE527826T1/de not_active IP Right Cessation
- 2002-08-26 EP EP20040017725 patent/EP1473895B1/en not_active Expired - Lifetime
- 2002-08-26 CN CNB021420858A patent/CN100433671C/zh not_active Expired - Fee Related
- 2002-08-26 AT AT02018299T patent/ATE369025T1/de not_active IP Right Cessation
- 2002-08-27 AU AU2002300741A patent/AU2002300741B2/en not_active Ceased
- 2002-08-27 US US10/228,137 patent/US7382783B2/en not_active Expired - Fee Related
- 2002-08-28 CA CA 2399935 patent/CA2399935C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2399935C (en) | 2008-07-22 |
| EP1289334A2 (en) | 2003-03-05 |
| JP2003069633A (ja) | 2003-03-07 |
| US20030043809A1 (en) | 2003-03-06 |
| JP3808736B2 (ja) | 2006-08-16 |
| CA2399935A1 (en) | 2003-02-28 |
| EP1473895A2 (en) | 2004-11-03 |
| DE60221472D1 (de) | 2007-09-13 |
| ES2372278T3 (es) | 2012-01-18 |
| ATE369025T1 (de) | 2007-08-15 |
| DE60221472T2 (de) | 2008-04-30 |
| CN100433671C (zh) | 2008-11-12 |
| EP1473895B1 (en) | 2011-10-05 |
| EP1289334B1 (en) | 2007-08-01 |
| AU2002300741B2 (en) | 2005-12-15 |
| EP1289334A3 (en) | 2003-10-01 |
| US7382783B2 (en) | 2008-06-03 |
| EP1473895A3 (en) | 2005-06-15 |
| ATE527826T1 (de) | 2011-10-15 |
| CN1402483A (zh) | 2003-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859842B1 (en) | Method and apparatus for selection of paths on a communication network | |
| US6477166B1 (en) | System, method and switch for an MPLS network and an ATM network | |
| US5870384A (en) | Method and equipment for prioritizing traffic in an ATM network | |
| AU783314B2 (en) | Router device and priority control method for use in the same | |
| US7257121B2 (en) | System and method for mapping quality of service levels between MPLS and ATM connections in a network element | |
| US20030219014A1 (en) | Communication quality assuring method for use in packet communication system, and packet communication apparatus with transfer delay assurance function | |
| US8588251B2 (en) | Packet transfer apparatus | |
| ES2289034T3 (es) | Aparato de transmision multiplex y procedimiento de transmision multiplex. | |
| US6317431B1 (en) | ATM partial cut-through | |
| US6515999B1 (en) | Router apparatus and method of using a virtual connection to transfer a packet | |
| CN100539754C (zh) | 在支持atm和ip的utran中传输网络层控制信令的方法和设备 | |
| US20100254390A1 (en) | Method of and apparatus for statistical packet multiplexing | |
| KR100369369B1 (ko) | 다중채널 레이블 스위치 시스템의 가상채널 머지 장치 | |
| ES2299270T3 (es) | Procedimiento para configurar una unidad de terminacion de redes. | |
| JP3609334B2 (ja) | パケット統合網 | |
| JP4844607B2 (ja) | 帯域監視方法および装置 | |
| CA2412914A1 (en) | Offering differentiated services | |
| JP2004297839A (ja) | パケットスイッチングネットワーク及びパケットスイッチ装置 |