ES2328188T3 - Disposicion de circuito con dispositivo de conexion y el correspondiente procedimiento de fabricacion. - Google Patents

Disposicion de circuito con dispositivo de conexion y el correspondiente procedimiento de fabricacion. Download PDF

Info

Publication number
ES2328188T3
ES2328188T3 ES08000989T ES08000989T ES2328188T3 ES 2328188 T3 ES2328188 T3 ES 2328188T3 ES 08000989 T ES08000989 T ES 08000989T ES 08000989 T ES08000989 T ES 08000989T ES 2328188 T3 ES2328188 T3 ES 2328188T3
Authority
ES
Spain
Prior art keywords
connection
connection device
semiconductor
substrate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES08000989T
Other languages
English (en)
Inventor
Peter Beckedahl
Heiko Braml
Christian Gobl
Heinrich Dr. Heilbronner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Application granted granted Critical
Publication of ES2328188T3 publication Critical patent/ES2328188T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Disposición de circuito con un sustrato (2), pistas conductoras (22 a/b) dispuestas sobre una superficie principal de este sustrato (2), por lo menos un módulo de semiconductor (3) dispuesto con su primera superficie principal sobre una primera pista conductora (22a), un dispositivo de conexión eléctricamente conductora (4) conectado a por lo menos una superficie de contacto (34, 36) de la segunda superficie principal del módulo de semiconductor (3), en el que la conexión del módulo de semiconductor (3) al dispositivo de conexión (4) está construida como una conexión sinterizada a presión y en el que un material aislante (6) está dispuesto entre el dispositivo de conexión y un borde asignado (30) del módulo de semiconductor (3), en el proceso, el dispositivo de conexión (4) está construido como una lámina metálica (40) o como un compuesto de láminas fabricado a partir de por lo menos una lámina metálica (40, 42) y una aislante (44).

Description

Disposición de circuito con dispositivo de conexión y el correspondiente procedimiento de fabricación.
La invención describe una disposición de circuito con un dispositivo de conexión para la conexión eléctricamente conductora de módulos de semiconductor a las pistas conductoras de un sustrato, en el que el dispositivo de conexión está construido con una lámina metálica. Además, se describe un procedimiento ventajoso para fabricar una disposición de circuito de este tipo.
Se conoce gran número de dispositivos de conexión para los componentes electrónicos. En el caso de componentes alojados, por ejemplo son conocidos los dispositivos de conexión metálica y su conexión a los sustratos utilizando tecnología de soldadura, en donde los sustratos aquí también se deben entender que significa cualquier tipo de tarjeta de circuitos.
En el caso de componentes sin alojar, la conexión de soldadura de hilos es ampliamente utilizada como dispositivo de conexión. En el campo de módulos de semiconductor, las conexiones que ajustan positivamente son adicionalmente conocidas como lo que se denomina contacto por presión. Las tarjetas de circuitos flexibles de contacto por presión de forma similar son conocidas a partir de módulos de semiconductor como dispositivos de conexión. El documento DE 102 21 970 A1 describe un módulo de semiconductor de potencia con un dispositivo de conexión de este tipo, pero deja sin embargo abierta la configuración exacta del mismo.
El documento DE 103 55 925 A1 describe un dispositivo de conexión para módulos de semiconductor de potencia que consiste en un compuesto de láminas de una primera y una segunda lámina eléctricamente conductora con una capa intermedia eléctricamente aislante. Los módulos de semiconductor de potencia están conectados eléctricamente de forma fija permanentemente a la primera capa conductora por medio de soldadura de ultrasonidos. La conexión en el interior del módulo y adecuada para el circuito, de los módulos de semiconductor de potencia a pistas conductoras de un sustrato está formada aquí por medio de elementos de contacto metálicos, el grosor de los cuales se adapta a aquél de los módulos de semiconductor de potencia. Estos elementos de contacto de forma similar están conectados al dispositivo de conexión por medio de soldadura por ultrasonidos, al igual que con los módulos de semiconductor de potencia.
La lámina conductora para la soldadura por ultrasonidos al módulo de semiconductor de potencia y los elementos de contacto consisten aquí en aluminio con botones estampados en frío, ya que el aluminio forma una conexión de soldadura preferible con la metalización del módulo de semiconductor de potencia, metalización la cual de forma similar consiste en por lo menos una capa de aluminio.
Además, son conocidos procedimientos de sinterización por presión a partir de los documentos DE 34 14 065 C2 y DE 10 2004 019 567 A1, procedimientos los cuales describen una conexión permanente entre un módulo de semiconductor de potencia y un elemento de conexión o un sustrato. El procedimiento de acuerdo con el documento DE 10 2004 019 567 A1 está caracterizado por las etapas esenciales del procedimiento: aplicación de una capa pastosa que consiste en un polvo de metal y un disolvente a una lámina portadora; secado de la capa pastosa; aplicación de por lo menos un componente a la capa seca; aplicación de presión al compuesto fabricado a partir del componente y la lámina portadora con la capa seca, como resultado de lo cual la fuerza de adhesión entre la capa y el componente se hace mayor que entre la capa y la lámina portadora (10); elevación de por lo menos un componente con la capa adherida al mismo de la lámina portadora; colocación del componente con la capa adherida al mismo en el sustrato; aplicación de presión a la disposición del sustrato y el componente para su conexión sinterizada.
El documento US 2004/0227235 A1 describe una disposición de circuito con un sustrato con pistas conductoras y un módulo de semiconductor y una conexión eléctricamente conductora entre un punto de contacto en el módulo de semiconductor y el sustrato. La conexión se dispone por medio de un moldeado o un proceso relacionado durante el proceso y un material aislante se dispone con este propósito entre el borde del módulo de semiconductor y el dispositivo de conexión en el sustrato.
El documento WO 03/030247 A2 expone una lámina aislante con ranuras de contacto como dispositivo de conexión de un sustrato con un módulo de semiconductor, la lámina aislante estando laminada sobre el mismo. Para este propósito, la lámina aislante se lamina a nivel sobre el sustrato y el módulo de semiconductor bajo vacío y las superficies de contacto necesarias se exponen a continuación desde la lámina aislante. Las superficies de contacto expuestas del sustrato se cubren con una capa de contacto eléctricamente conductora y se conectan.
El objeto de la invención es presentar una disposición de circuito con un dispositivo de conexión para la conexión de por lo menos un módulo de semiconductor a una pista de conexión de un sustrato por ejemplo, así como su procedimiento de fabricación, en donde esta disposición de circuito puede ser producida simplemente y las conexiones eléctricas en el interior de esta disposición de circuito tienen una alta fiabilidad.
Este objeto se consigue de acuerdo con la invención por medio de la disposición de circuito acuerdo con la reivindicación 1, así como por medio de un procedimiento de fabricación de acuerdo con la reivindicación 6. Formas de realización preferidas se describen en las reivindicaciones subordinadas.
El punto de inicio de la disposición de circuito de acuerdo con la invención es un sustrato con pistas conductoras dispuestas sobre una superficie principal. Por lo menos un módulo de semiconductor está dispuesto sobre estas pistas conductoras. La primera superficie de contacto sobre la primera superficie principal de este módulo de semiconductor con este propósito está conectada a una primera pista conductora, preferiblemente eléctricamente conductora, del sustrato. Esta conexión está ventajosamente construida como una conexión sinterizada a presión.
La disposición de circuito adicionalmente tiene un dispositivo de conexión eléctricamente conductora entre por lo menos una superficie de contacto sobre la segunda superficie principal del módulo de semiconductor y una segunda pista conductora, por ejemplo. Aquí, la conexión eléctrica entre el dispositivo de conexión y la segunda pista conductora está construida igualmente como una conexión sinterizada a presión.
Es particularmente ventajoso que la conexión eléctricamente conductora de las superficies de contacto de la segunda superficie principal del módulo de semiconductor al dispositivo de conexión estén también construidas como conexiones sinterizadas a presión. El procedimiento de fabricación con las etapas esenciales siguientes tiene ventajas particulares para la configuración de estas conexiones sinterizadas a presión en el interior de la disposición de circuito mencionada:
-
Construcción de una pluralidad de superficies de metal sinterizado sobre pistas conductoras del sustrato. Las superficies de metal sinterizado de este tipo preferiblemente se pueden aplicar a sustrato en el contexto de un proceso de impresión con pantalla o cliché.
-
Disposición de por lo menos un módulo de semiconductor sobre una superficie de metal sinterizado asignada. Aquí, puede ser ventajoso que la segunda superficie principal del módulo de semiconductor esté igualmente ya provista de una superficie de metal sinterizado.
-
Disposición del material aislante, preferiblemente un compuesto de silicona, especialmente un caucho de silicona, en la zona del borde del módulo de semiconductor. Aquí, son especialmente ventajosos los procesos de moldeo por inyección o de moldeo los cuales están seguidos por una reticulación por ejemplo por medio de iluminación con rayos ultravioleta.
-
Disposición del dispositivo de conexión. Aplicación del dispositivo de conexión para la conexión eléctrica de los módulos de semiconductor y las pistas conductoras del sustrato de una manera adecuada para el circuito. Aquí, es ventajoso que el dispositivo de conexión tenga un alto grado de funcionalidad. Con este propósito, esto se puede construir en múltiples capas.
-
La conexión sinterizada a presión del dispositivo de conexión y el elemento de semiconductor, como resultado de lo cual se construyen simultáneamente una multiplicidad de conexiones eléctricamente conductoras.
Aquí, la disposición del material aislante, el cual preferiblemente es un compuesto de silicona, es de particular importancia. Sin este material aislante, durante la aplicación de presión en el contexto del proceso de sinterización a presión existe el riesgo de que se dañen los bordes del módulo de semiconductor. Gracias a la disposición de este material aislante, la presión introducida sobre el mismo en las proximidades se distribuye casi hidrostáticamente sobre todas las superficies adyacentes. De este modo, la presión no actúa únicamente desde la dirección de la introducción de la presión, la cual típicamente tiene lugar perpendicularmente a la superficie del sustrato, sino que actúa, por ejemplo, sobre el borde del módulo de semiconductor hasta aproximadamente el mismo grado en todas las direcciones.
El material aislante llena el volumen en esta disposición de circuito delimitado por el sustrato, el dispositivo de conexión y el módulo de semiconductor por medio de la cantidad adecuada de material aislante. De ese modo, por otra parte, se evita una introducción destructiva de presión sobre el borde del módulo de semiconductor y, por otra parte, resulta el aislamiento eléctrico, en donde el material aislante ventajosamente tiene una constante dialéctica más elevada que el aire.
Desarrollos particularmente preferidos de esta disposición de circuito así como el procedimiento de fabricación se mencionan en la respectiva descripción de las formas de realización ejemplares. La solución inventiva se explica adicionalmente además con referencia a las formas de realización ejemplares en las figuras 1 a 6.
La figura 1 muestra una sección transversal a través de una primera configuración de una disposición de circuito de acuerdo con la invención.
La figura 2 muestra una vista desde arriba sobre la primera configuración de la disposición de circuito de acuerdo con la invención.
La figura 3 muestra una sección transversal a través de una segunda configuración de una disposición de circuito de acuerdo con la invención.
La figura 4 muestra una vista desde arriba sobre la segunda configuración de la disposición de circuito de acuerdo con la invención.
La figura 5 muestra una sección transversal a través de una tercera configuración de una disposición de circuito de acuerdo con la invención.
La figura 6 muestra una sección transversal a través de una cuarta configuración de una disposición de circuito de acuerdo con la invención.
La figura 1 muestra una sección transversal a través de una primera configuración de una disposición de circuito de acuerdo con la invención la cual no está dibujada a escala. Aquí se ilustra un sustrato (2), como es conocido un denominado revestimiento de cobre en ambos lados (DCB - Direct Cooper Bonding) o un sustrato de metal integrado (IMS - Integrated Metal Substrate), sin que esto se pretenda que signifique una limitación a los sustratos de este tipo. Lo que se representa es una capa aislante (20) con pistas conductoras (22 a/b) del sustrato (2) dispuestas sobre la misma. Una de estas pistas conductoras (22a) transporta aquí preferiblemente un módulo de semiconductor sin alojar (3), por ejemplo un transistor de potencia, como a menudo se utiliza para controlar los motores de corriente alterna.
Una superficie de metal sinterizado (52) está dispuesta para la conexión eléctricamente conductora entre la primera pista conductora (22a) que transporta el módulo de semiconductor y una superficie de contacto (32) sobre la primera superficie principal del módulo de semiconductor (3). Esta superficie de metal sinterizado (52) realiza la producción de una conexión eléctricamente conductora con alta fiabilidad por medio del proceso de sinterización a presión.
La segunda superficie principal del módulo de semiconductor tiene dos superficies de contacto (34, 36). Una primera superficie de conexión del emisor de área grande (34) y una superficie de conexión adicional más pequeña (36) de la conexión de la puerta. Una superficie de metal sinterizado (54) está a su vez dispuesta sobre la segunda superficie de contacto (32). Esto sirve para la conexión eléctrica a un dispositivo de conexión (4).
Este dispositivo de conexión (4) está construido aquí como una lámina metálica (40), preferiblemente fabricada a partir de cobre con un metal noble que recubre la zona (500, 540) de las conexiones sinterizadas (50, 54). El grosor de esta lámina metálica (40) se selecciona de tal manera que tenga por lo menos la misma capacidad de transportar corriente que una conexión de soldadura de hilos de acuerdo con la técnica anterior.
El dispositivo de conexión (4) constituye la conexión eléctrica entre la segunda superficie principal o la segunda superficie de contacto (34) del módulo de semiconductor (3) y una segunda pista conductora (22b) del sustrato (2). La conexión a la segunda pista conductora (22b) está igualmente construida como una conexión sinterizada a presión. Preferiblemente, la lámina metálica (40) tiene un trazado en forma de arco (46) entre las dos superficies de contacto (500, 540).
Un material aislante (6) está dispuesto en la zona del volumen la cual está formada por el trazado en forma de arco (400) del dispositivo de conexión (4), el sustrato (2) y el módulo de semiconductor (3). Este material aislante (6) se aplicó durante el proceso de fabricación en la zona la cual se cubre a continuación mediante el dispositivo de conexión (4). En esta configuración, ésta es la zona de un borde (30) del módulo de semiconductor (3).
Preferiblemente, el material aislante (6) utilizado es un compuesto de silicona de múltiples componentes el cual se aplica en un proceso de modelado en el borde del módulo de semiconductor (3) y se reticula por medio de iluminación ultravioleta. De ese modo, por otra parte, resulta una cierta viscosidad del material aislante (6) y, por otra parte, un compuesto de silicona de este tipo también es adecuado para el aislamiento interno, en el caso en el que la disposición de circuito esté concebida para voltajes correspondientemente elevados.
La figura 2 muestra una vista desde arriba sobre la primera configuración de la disposición de circuito de acuerdo con la invención. Lo que se representan aquí son las mismas piezas de la disposición de circuito, como se ha descrito bajo la figura 1.
Aquí, la extensión plana del material aislante (6) se representa en la zona entre las superficies de contacto (500, 540) del dispositivo de conexión (4) con la pista conductora (22b) y el módulo de semiconductor o su segunda superficie de contacto (54) así como también en la zona próxima al dispositivo de conexión (4). La construcción del dispositivo de conexión (4) el cual se prolonga más allá del módulo de semiconductor en el borde que está encarado al material aislante al (6) y produce la conexión a la segunda pista conductora (22b) no está explícitamente representada.
De acuerdo con esta configuración, el material aislante (6) por una parte, en el caso de una introducción superficial de la presión en la dirección del plano del dibujo en el contexto de la conexión sinterizada a presión, sirve como un elemento casi hidrostático el cual distribuye la presión uniformemente en sus alrededores y evita de ese modo el dañado del módulo de semiconductor (3) durante la aplicación de presión. Por otra parte, también sirve para el aislamiento eléctrico anteriormente descrito de esta disposición de circuito de acuerdo con la invención.
La figura 3 muestra una sección transversal a través de una segunda configuración de una disposición de circuito de acuerdo con la invención. Aquí, el sustrato (2) es idéntico a aquél de acuerdo con la figura 1. En esta configuración, el módulo de semiconductor (3) está configurado como un tiristor de potencia en una estructura MESA, sin embargo.
Además de una primera lámina metálica (40) como se representa en la figura 1, el dispositivo de conexión (4) tiene aquí una lámina metálica adicional (42) separada de la primera (40) mediante una lámina aislante (44). Este compuesto de láminas expande la funcionalidad del dispositivo de conexión (4) mediante un cable para el control de la puerta y, si se requiere también mediante cables adicionales, preferiblemente en la zona de la segunda lámina metálica (42).
Adicionalmente, puede ser preferible, como se representa aquí, que el dispositivo de conexión (4) se prolongue más allá del módulo de semiconductor (3) en más de un borde. De ese modo, se pueden controlar selectivamente una pluralidad de módulos de semiconductor (3), por ejemplo. Aquí, se prefiere que el material aislante rodee completamente el borde del módulo de semiconductor (3), como se representa en la figura 4, por lo que aquí se prescinde de la ilustración del dispositivo de conexión.
La figura 5 muestra una sección transversal a través de una tercera configuración de una disposición de circuito de acuerdo con la invención. Aquí, la conexión eléctricamente conductora entre el dispositivo de conexión (4) y la segunda superficie de contacto (34) del módulo de semiconductor (3), en contraste con la configuración de acuerdo con la figura 1, está construida como una conexión soldada por puntos de botones de estampación (46) de la lámina metálica (40).
Aquí, el dispositivo de conexión (4) se dispone, junto con los módulos de semiconductor (3) dispuestos sobre el mismo, sobre el sustrato (2) durante el proceso de fabricación. Adicionalmente, el material aislante (6) sirve aquí como una capa intermedia entre la lámina metálica (40) del dispositivo de conexión (4) y el módulo de semiconductor (3).
La figura 6 muestra una sección transversal a través de una cuarta configuración de una disposición de circuito de acuerdo con la invención. En contraste con la configuración de acuerdo con la figura 1, el dispositivo de conexión (4) produce aquí una conexión entre una superficie de contacto (34) de un módulo de semiconductor (3) y una superficie de contacto no dispuesta sobre el sustrato (2), por ejemplo sobre un elemento de conexión para una conexión exterior, elemento de conexión el cual no está representado.
Aquí, igualmente se prefiere que el material aislante en el volumen esté dispuesto de tal modo que esté limitado por el sustrato (2), el propio dispositivo de conexión (4) y el módulo de semiconductor (3).

Claims (8)

1. Disposición de circuito con un sustrato (2), pistas conductoras (22 a/b) dispuestas sobre una superficie principal de este sustrato (2), por lo menos un módulo de semiconductor (3) dispuesto con su primera superficie principal sobre una primera pista conductora (22a), un dispositivo de conexión eléctricamente conductora (4) conectado a por lo menos una superficie de contacto (34, 36) de la segunda superficie principal del módulo de semiconductor (3), en el que la conexión del módulo de semiconductor (3) al dispositivo de conexión (4) está construida como una conexión sinterizada a presión y en el que un material aislante (6) está dispuesto entre el dispositivo de conexión y un borde asignado (30) del módulo de semiconductor (3), en el proceso, el dispositivo de conexión (4) está construido como una lámina metálica (40) o como un compuesto de láminas fabricado a partir de por lo menos una lámina metálica (40, 42) y una aislante (44).
2. Disposición de circuito según la reivindicación 1 en el que el material aislante (6) está configurado como un compuesto de silicona.
3. Disposición de circuito según la reivindicación 1 en el que una conexión eléctrica entre el dispositivo de conexión (4) y una segunda pista conductora (22b) está construida como una conexión sinterizada a presión y el material aislante (6) en el volumen está aquí dispuesto de modo que está delimitado por el sustrato (2), el dispositivo de conexión (4) y el módulo de semiconductor (3).
4. Disposición de circuito según la reivindicación 1 en el que el dispositivo de conexión (4) se superpone al módulo de semiconductor (3) en un borde (30) y la conexión a la segunda pista conductora (22b) está construida ahí.
5. Disposición de circuito según la reivindicación 1 en el que el dispositivo de conexión (4) cubre una pluralidad de módulos de semiconductor (3).
6. Procedimiento para la fabricación de una disposición de circuito según la reivindicación 1 con las etapas esenciales de:
-
Construcción de una pluralidad de superficies de metal sinterizado (50, 52) sobre pistas conductoras (22 a/b) del sustrato (2).
-
Disposición de por lo menos un módulo de semiconductor (3) sobre una superficie de metal sinterizado asignada (52).
-
Disposición del material aislante (6) en la zona del borde (30) del por lo menos un elemento de semiconductor.
-
Disposición del dispositivo de conexión (4), el cual está construido como una lámina metálica (40) o como un compuesto de láminas fabricado a partir de por lo menos una capa metálica (40, 42) y una aislante (44), para la conexión eléctrica de por lo menos un módulo de semiconductor (3) y las pistas conductoras (22 a/b) del sustrato (2) de una manera adecuada para el circuito.
-
Producción de una conexión sinterizada a presión entre el dispositivo de conexión (4) y el por lo menos un elemento de semiconductor (3).
7. Procedimiento según la reivindicación 6 en el que una superficie de material sinterizado (54) está construida sobre la segunda superficie principal del módulo de semiconductor (3) antes de la disposición sobre el sustrato (2).
8. Procedimiento según la reivindicación 7 en el que el material aislante (6) se dispone en un proceso de moldeado por inyección o de moldeado.
ES08000989T 2007-02-10 2008-01-19 Disposicion de circuito con dispositivo de conexion y el correspondiente procedimiento de fabricacion. Active ES2328188T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007006706 2007-02-10
DE102007006706A DE102007006706B4 (de) 2007-02-10 2007-02-10 Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu

Publications (1)

Publication Number Publication Date
ES2328188T3 true ES2328188T3 (es) 2009-11-10

Family

ID=39322584

Family Applications (1)

Application Number Title Priority Date Filing Date
ES08000989T Active ES2328188T3 (es) 2007-02-10 2008-01-19 Disposicion de circuito con dispositivo de conexion y el correspondiente procedimiento de fabricacion.

Country Status (7)

Country Link
EP (1) EP1956647B1 (es)
AT (1) ATE439683T1 (es)
DE (2) DE102007006706B4 (es)
DK (1) DK1956647T3 (es)
ES (1) ES2328188T3 (es)
PL (1) PL1956647T3 (es)
PT (1) PT1956647E (es)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008017454B4 (de) * 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102008033410B4 (de) * 2008-07-16 2011-06-30 SEMIKRON Elektronik GmbH & Co. KG, 90431 Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
DE102009000888B4 (de) 2009-02-16 2011-03-24 Semikron Elektronik Gmbh & Co. Kg Halbleiteranordnung
DE102009017733B4 (de) 2009-04-11 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Verbindungseinrichtung und mit als Kontaktfeder ausgebildeten internen Anschlusselementen
EP2242094A1 (en) * 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
DE102009020733B4 (de) * 2009-05-11 2011-12-08 Danfoss Silicon Power Gmbh Verfahren zur Kontaktsinterung von bandförmigen Kontaktelementen
DE102009022660B3 (de) * 2009-05-26 2010-09-16 Semikron Elektronik Gmbh & Co. Kg Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
DE102009024370B4 (de) * 2009-06-09 2014-04-30 Semikron Elektronik Gmbh & Co. Kg Stromrichteranordnung mit Kühleinrichtung und Herstellungsverfahren hierzu
EP2270855A1 (en) * 2009-06-29 2011-01-05 ABB Research Ltd. An electrical module
DE102010011719A1 (de) 2010-03-17 2011-09-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer elektrisch leitenden Verbindung eines Kontaktes mit einem Gegenkontakt
DE102010039824B4 (de) 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
DE102011078806B4 (de) * 2011-07-07 2014-10-30 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung
DE102011078811B3 (de) 2011-07-07 2012-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches System mit einer Kühleinrichtung
DE102012222012B4 (de) 2012-11-30 2017-04-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102012222791A1 (de) * 2012-12-11 2014-06-12 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102013102828B4 (de) 2013-03-20 2018-04-12 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
DE102013104949B3 (de) 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
DE102013108185B4 (de) 2013-07-31 2021-09-23 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102013215592A1 (de) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit planarer elektrischer Kontaktierung
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
DE102015116165A1 (de) 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102015120157A1 (de) 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
DE102015120154B4 (de) 2015-11-20 2023-02-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Substrat und einem Leistungshalbleiterbauelement
DE102015120156B4 (de) 2015-11-20 2019-07-04 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils und Verwendung einer solchen Vorrichtung
DE102019113762B4 (de) * 2019-05-23 2022-04-14 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102019126623B4 (de) * 2019-10-02 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse
DE102020121033B4 (de) 2020-08-10 2024-08-29 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung
DE102020122784B4 (de) 2020-09-01 2022-04-28 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einem dreidimensional vorgeformten Isolationsformkörper und Verfahren zu deren Herstellung
EP4141922A1 (de) * 2021-08-26 2023-03-01 Siemens Aktiengesellschaft Leistungselektronische baugruppe
DE102022111579A1 (de) 2022-05-10 2023-11-16 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
CN1575511A (zh) 2001-09-28 2005-02-02 西门子公司 用于接触基片的电接触面的方法和由具有电接触面的基片形成的装置
DE10221970A1 (de) 2002-05-17 2003-11-27 Deutsche Telekom Ag Optischer Detektor mit Auflösung im Nanometerbereich
JP2004281538A (ja) 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
DE10355925B4 (de) 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
JP4613590B2 (ja) * 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
DE502008000072D1 (de) 2009-09-24
DE102007006706B4 (de) 2011-05-26
PL1956647T3 (pl) 2009-12-31
DK1956647T3 (da) 2009-11-09
DE102007006706A1 (de) 2008-08-21
ATE439683T1 (de) 2009-08-15
EP1956647B1 (de) 2009-08-12
PT1956647E (pt) 2009-12-07
EP1956647A1 (de) 2008-08-13

Similar Documents

Publication Publication Date Title
ES2328188T3 (es) Disposicion de circuito con dispositivo de conexion y el correspondiente procedimiento de fabricacion.
ES2327964T3 (es) Modulo semiconductor de potencia.
FI20041525A (fi) Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI556362B (zh) 嵌入被動元件之基板
JP5537825B2 (ja) 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
ES2360216T3 (es) Instalación en contacto con presión con un módulo de semiconductor de potencia.
US20160155713A1 (en) Semiconductor package and method of manufacturing the same
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
CN105529317B (zh) 嵌入式封装装置
TWI268583B (en) High-frequency device
CN107342310B (zh) 柔性显示装置及其制作方法
TW200620474A (en) Method of fabricating semiconductor device with three-dimensional stacked structure
US9196554B2 (en) Electronic component, arrangement and method
US9502490B2 (en) Embedded package substrate capacitor
US20170092574A1 (en) Method for manufacture a power electronic switching device and power electronic switching device
WO2009020240A3 (en) Semiconductor device and method for manufacturing the same
US20150228878A1 (en) Light emitting device and method for operating a plurality of light emitting arrangements
KR20120106862A (ko) 유기 발광 디바이스 접속 방법
TW200715525A (en) Semiconductor integrated circuit device and method for manufacturing same
CN107968113B (zh) 阵列基板及其制备方法
US10154597B2 (en) Component mount board
EP2866258A3 (en) Semiconductor device and manufacturing method thereof
US20150173196A1 (en) Capacitor embedded substrate and manufacturing method thereof
CN112310041B (zh) 电子装置及其制造方法
US10251256B2 (en) Heat dissipating structure