ES2305394T3 - Procedimiento y circuito para convertir una señal real analogica en una señal nominal digital. - Google Patents

Abstract

Procedimiento para convertir una señal real analógica (S I) en una señal nominal digital (DS S) por medio de un comparador (K) que presenta dos puertas de entrada (1, 2) y una puerta de salida (A) y un convertidor digital/analógico integrado (D/A), en el que se alimenta a una puerta de entrada (1, 2) del comparador (K) la señal real analógica (SI) a convertir y se alimenta a la otra puerta de entrada (2, 1) del comparador (K) la señal de salida analógica (AS S) del convertidor digital/analógico (D/A), y en el que la señal de entrada digital (DS S) alimentada al convertidor digital/analógico (D/A) es adaptada según un procedimiento de pesaje en función de la señal de salida del comparador (K) aplicada a la salida (A) del comparador en un número prefijable de pasos de iteración entre un umbral inferior prefijable y un umbral superior prefijable y la respectiva señal de entrada digital (DSS) alimentada al convertidor digital/analógico (D/A) corresponde a la señal nominal digital (DSS) en la que se convierte la señal real analógica (SI), caracterizado porque la señal real analógica (S I) comprende una ráfaga con un número prefijable de impulsos y se alimenta al comparador (K) un impulso de referencia prefijable de la ráfaga, y porque se procesa en el comparador (K) un valor de señal que corresponde al centro del impulso de referencia.

Description

Procedimiento y circuito para convertir una señal real analógica en una señal nominal digital.

La invención concierne a un procedimiento para convertir una señal real analógica en una señal nominal digital según el preámbulo de la reivindicación 1.

Se conocen sistemas RF con amplificadores RF (radiofrecuencia) que comprenden detectores, por ejemplo detectores rf o sensores de corriente, para vigilar el funcionamiento de emisión y de recepción. Una señal de vídeo detectada es aquí una imagen del impulso rf recibido. Estos impulsos rf son vigilados por comparadores analógicos con respecto a un umbral de referencia. Se analiza la salida de estos comparadores y se retransmite el resultado a un sitio de elaboración posterior, usualmente a través de interfaces serie.

Los comparadores analógicos K son usualmente comparadores programables K que generan internamente el umbral de referencia, la señal nominal analógica AS_{S}, por medio de un convertidor digital/analógico incorporado D/A. Los valores digitales correspondientes DS_{S} para la señal nominal analógica AS_{S} están archivados en un medio de memoria conocido SP, por ejemplo una EPROM, y, según la clase de funcionamiento del comparador K, se escriben en la entrada correspondiente 1 del comparador. La señal real analógica S_{I} es alimentada a la otra entrada 2 del comparador. En la salida A del comparador se puede verificar si la señal real I_{S} es mayor o menor que la señal nominal AS_{S}
(figura 1).

Se conoce por el documento EP 0 729 236 A1 un convertidor A/D que convierte una señal real analógica en una señal nominal digital, efectuándose la conversión por medio de una aproximación sucesiva según el preámbulo de la reivindicación 1. Otro convertidor A/D es conocido por el documento US 6,329,938 B1.

Para calibrar los detectores se mide la potencia rf a vigilar con, por ejemplo, un medidor de potencia RF (el llamado analizador de potencia de pico). Al mismo tiempo se tiene que medir para el mismo impulso rf la tensión detectada en el detector. Esto último se efectúa usualmente con un osciloscopio, efectuándose la medición de la tensión en el pin de salida del respectivo comparador.

Es desventajoso a este respecto especialmente el proceso de medida en la salida del comparador, el cual es costoso en construcción y en tiempo. Usualmente, en la salida del comparador no están disponibles ningún pin de prueba ni uniones de enchufe externas, ya que esto significa un considerable sobrecoste durante la producción. Por tanto, es frecuente que, para fines de prueba, se tenga que transformar, por ejemplo abrir, todo el aparato para captar, por ejemplo por medio de una sonda, la señal real en la entrada del comparador. Se producen entonces inseguridades de medida debido a tolerancias en el instante de medida con el osciloscopio y a errores de medida por efecto, por ejemplo, de perturbaciones acopladas que falsean la señal real. Por tanto, estas inseguridades de medida conducen a desventajas en el calibrado de los detectores.

Otros inconvenientes resultan de que detectores determinados en ciertas circunstancias se tienen que calibrar a temperaturas diferentes y, por tanto, en cámaras climatizadas. Se dificulta así aún más la adaptación de las señales de prueba a los detectores.

El cometido de la invención consiste en indicar un procedimiento sencillo, rápido y lo más automático posible para convertir una señal real analógica en una señal nominal digital, con el cual sea posible un calibrado adaptativo de detectores.

Este problema se resuelve con el procedimiento según la reivindicación 1. Realizaciones ventajosas de la invención son objeto de reivindicaciones subordinadas.

Según la invención, se alimenta al comparador un impulso de referencia prefijable de una ráfaga. En el comparador se procesa por este impulso de referencia el valor de señal correspondiente al centro del impulso. Asimismo, según la invención, la señal real analógica, es decir, la señal a convertir, comprende una ráfaga con un número prefijable de impulsos.

En el procedimiento según la invención se prepara binariamente el umbral de referencia en función del número de pasos de iteración prefijables. Ventajosamente, el número de pasos de iteración corresponde a la longitud de bits con la que se debe indicar la señal nominal digital. Por tanto, con un número grande de pasos de iteración se puede indicar la exactitud de la señal nominal y, por tanto, del umbral de referencia. Por consiguiente, para un número de 8 pasos de iteración, se reproduce la señal real analógica con una resolución de 8 bits. La reproducción se efectúa aquí bit a bit según el procedimiento de pesaje conocido, en el que la tensión aplicada al comparador es aproximada sucesivamente en varios pasos. En la técnica digital, este procedimiento, aparte del procedimiento paralelo y el procedimiento de cómputo, es un procedimiento conocido para la materialización de convertidores A/D y/o D/A.

Una ventaja del procedimiento según la invención consiste en que se puede prescindir de la comprobación por medio de un osciloscopio y de su adaptación externa. En el procedimiento según la invención se suprimen también otras medidas de transformación que requieren mucho tiempo y son muy costosas. El calibrado se puede realizar, por ejemplo, de manera sencilla y rápida sin medidas de transformación en una cámara climatizada.

Según la invención, la señal real analógica comprende una ráfaga con varios impulsos de longitud de impulso prefijable. La longitud de impulso puede estar, por ejemplo, en el rango de solamente algunos \mus. Una ráfaga puede comprender cualquier número deseado de impulsos (por ejemplo, 268 impulsos).

Mediante los impulsos consecutivos se puede producir, por ejemplo en transistores de potencia RF, debido a calentamiento, una variación de la señal real durante la ráfaga (el llamado decaimiento de la ráfaga). En mediciones se ha visto de manera sorprendente que, con la emisión regular de ráfagas para siempre los mismos impulsos, resultan condiciones iguales en la ráfaga (valor real constante). La señal real se considera en el comparador según la invención para un impulso de referencia prefijable de la ráfaga. Además, por medio de este impulso de referencia se elabora en el comparador el valor real correspondiente al centro del impulso.

Por tanto, durante el funcionamiento continuo de, por ejemplo, la ráfaga n a la ráfaga n+8 se reproduce, en el impulso m, el valor real analógico en forma de un valor nominal digital.

Debido a perturbaciones de compatibilidad electromagnética (por ejemplo, los llamados picos), la señal nominal digital generada puede estar falseada. En una realización ventajosa de la invención se realiza en dos pasos de iteración adicionales, ráfaga n+9 y ráfaga n+10, una verificación de la señal nominal digital. En un primer paso se resta aquí de la señal nominal digital obtenida un valor de señal prefijable, por ejemplo 10% del valor máximo típico. Esto se efectúa solamente cuando la señal nominal digital presentaba previamente un valor correspondientemente alto. Al comparar la señal real actual (en el impulso de referencia) con la señal nominal reducida en la diferencia, se tiene que presentar un rebasamiento. Cuando no ocurre esto, se desecha el valor nominal obtenido para este ciclo. En un bit de estado se fija el resultado correspondiente. En el último paso (ráfaga n+10) se añade previamente a la señal nominal un valor de señal prefijable, por ejemplo 10% del valor máximo típico, cuando el valor es más pequeño que el valor máximo. Al comparar la señal real actual (en el impulso de referencia) con la señal nominal reducida en la diferencia, se tiene que presentar un rebasamiento por abajo. Cuando no ocurre esto, se desecha el valor nominal obtenido para este ciclo. En un bit de estado se fija el resultado correspondiente.

Los valores nominales así obtenidos, incluida la valoración por medio de bits de estado, se conducen del objeto de prueba a un ordenador de comprobación externo a través de un sistema de bus existente. Según los requisitos y los datos, este ordenador calcula como umbrales de funcionamiento los valores nominales individuales que provienen de otras fuentes (por ejemplo, medidor de potencia de pico). Los valores de esos umbrales de funcionamiento se programan finalmente en las Eproms del objeto de prueba.

En funcionamiento operativo, el respectivo comparador vigila la potencia de impulso detectada con respecto a un valor de referencia que se ha cargado previamente desde la Eprom correspondiente en el registro de entrada del convertidor DA del comparador.

En la figura 2 se representa un circuito a título de ejemplo para la realización del procedimiento según la invención. El circuito comprende un comparador K con dos puertas de entrada 1, 2 y una puerta de salida A, así como un convertidor digital/analógico D/A con una puerta de entrada digital D_{E} y una puerta de salida analógica D_{A}. La puerta de salida analógica D_{A} está unida con una puerta de entrada 1 del comparador K. A la otra puerta de entrada 2 del comparador K se alimenta la señal real analógica I_{S} que se ha de convertir. La puerta de salida A del comparador K está unida con un componente electrónico KV para generar una señal nominal digital DS_{S} que se alimenta a la puerta de entrada digital D_{E} del convertidor digital/analógico D/A. El componente electrónico KV está construido aquí de tal manera que genera la señal nominal digital DS_{S} según el procedimiento de pesaje.

La señal nominal digital DS_{S} generada por el componente electrónico KV puede ser alimentada también a otros componentes (no representados) para su ulterior elaboración.

Con el circuito representado en la figura 2 es, por ejemplo, posible generar en el modo de calibrado para un detector RF de un aparato RF un valor umbral para un modo de funcionamiento determinado.

Claims (3)

1. Procedimiento para convertir una señal real analógica (S_{I}) en una señal nominal digital (DS_{S}) por medio de un comparador (K) que presenta dos puertas de entrada (1, 2) y una puerta de salida (A) y un convertidor digital/analógico integrado (D/A), en el que se alimenta a una puerta de entrada (1, 2) del comparador (K) la señal real analógica (S_{I}) a convertir y se alimenta a la otra puerta de entrada (2, 1) del comparador (K) la señal de salida analógica (AS_{S}) del convertidor digital/analógico (D/A), y en el que la señal de entrada digital (DS_{S}) alimentada al convertidor digital/analógico (D/A) es adaptada según un procedimiento de pesaje en función de la señal de salida del comparador (K) aplicada a la salida (A) del comparador en un número prefijable de pasos de iteración entre un umbral inferior prefijable y un umbral superior prefijable y la respectiva señal de entrada digital (DS_{S}) alimentada al convertidor digital/analógico (D/A) corresponde a la señal nominal digital (DS_{S}) en la que se convierte la señal real analógica (S_{I}), caracterizado porque la señal real analógica (S_{I}) comprende una ráfaga con un número prefijable de impulsos y se alimenta al comparador (K) un impulso de referencia prefijable de la ráfaga, y porque se procesa en el comparador (K) un valor de señal que corresponde al centro del impulso de referencia.

2. Procedimiento según la reivindicación 1, caracterizado porque el número de pasos de iteración prefijables corresponde a la longitud de bits con la que se indica la señal nominal digital (DS_{S}).

3. Procedimiento según una de las reivindicaciones anteriores, caracterizado porque se verifica la señal nominal digital (DS_{S}) de tal manera que en un primer paso de iteración adicional se reste un valor de señal prefijable de la señal real analógica (S_{I}), la cual se alimenta después a una puerta de entrada (2, 1) del comparador (K) y se comprueba por medio de la señal de salida del comparador (K) aplicada a la salida (A) para determinar si ha quedado por debajo de la señal de salida analógica (AS_{S}) del convertidor digital/analógico (D/A) aplicada a la otra puerta de entrada (1, 2) del comparador (K) y generada en el convertidor digital/analógico (D/A) a partir de la señal nominal digital (DS_{S}) a verificar, y porque en un segundo paso de iteración adicional se añade un valor de señal correspondientemente prefijable a la señal real analógica (S_{I}), la cual se alimenta después a una puerta de entrada (2, 1) del comparador y se comprueba por medio de la señal de salida del comparador (K) aplicada a la puerta de salida (A) para determinar si ha rebasado a la señal de salida analógica (AS_{S}) del convertidor digital/analógico (D/A) aplicada a la otra puerta de entrada (1, 2) del comprador (K) y generada en el convertidor digital/analógico (D/A) a partir de la señal nominal digital (DS_{S}) a verificar, suponiéndose la señal nominal digital (DS_{S}) como correcta cuando fueron satisfactorios el paso de comprobación en el primer paso de iteración y el paso de comprobación en el segundo paso de iteración adicional.