ES2293869T3 - Procedimiento y aparato para utilizar distintos esquemas de modulacion para una transmision de un paquete. - Google Patents
Procedimiento y aparato para utilizar distintos esquemas de modulacion para una transmision de un paquete. Download PDFInfo
- Publication number
- ES2293869T3 ES2293869T3 ES05855269T ES05855269T ES2293869T3 ES 2293869 T3 ES2293869 T3 ES 2293869T3 ES 05855269 T ES05855269 T ES 05855269T ES 05855269 T ES05855269 T ES 05855269T ES 2293869 T3 ES2293869 T3 ES 2293869T3
- Authority
- ES
- Spain
- Prior art keywords
- code
- blocks
- block
- modulation
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1861—Physical mapping arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1893—Physical mapping arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
- H04L1/1671—Details of the supervisory signal the supervisory signal being transmitted together with control information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
- H04L1/1845—Combining techniques, e.g. code combining
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Artificial Intelligence (AREA)
- Multimedia (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Error Detection And Correction (AREA)
Abstract
Un procedimiento para transmitir datos en un sistema de comunicaciones, comprendiendo: la codificación de un paquete de datos para obtener una pluralidad de bits de código para el paquete de datos; la formación de una pluralidad de bloques de bits de código con la pluralidad de bits de código; la determinación de un esquema de modulación para el uso de cada uno de la pluralidad de bloques; en el que al menos se usan dos esquemas de modulación diferentes para la pluralidad de bloques; y la correspondencia de los bits de código en cada uno de la pluralidad de bloques de acuerdo con el esquema de modulación usado para el bloque para generar símbolos de modulación para el bloque, en el que se generan una pluralidad de bloques de símbolos de modulación para la pluralidad de bloques de bits de código.
Description
Procedimiento y aparato para utilizar distintos
esquemas de modulación para una transmisión de un paquete.
La presente invención se refiere generalmente a
la comunicación y más específicamente a la transmisión de datos en
un sistema de comunicación.
En un sistema de comunicación, un transmisor
codifica, intercala y modula típicamente (es decir hace corresponder
símbolos) datos de tráfico para obtener símbolos de datos, que son
símbolos de modulación. Para un sistema coherente, el transmisor se
multiplexa en símbolos piloto con los símbolos de datos. Los
símbolos piloto son símbolos de modulación para piloto, que es el
dato conocido a priori tanto por el transmisor como por el
receptor. El transmisor procesa, además, los datos multiplexados y
los símbolos piloto para generar una señal modulada y transmite
esta señal por un canal de comunicación. El canal distorsiona la
señal transmitida con una respuesta de canal y degrada también la
señal con ruido e interferencia.
El receptor recibe la señal transmitida y
procesa la señal recibida para obtener símbolos de datos recibidos
y símbolos piloto recibidos. Para un sistema coherente, el receptor
evalúa la respuesta de canal con los símbolos piloto recibidos y
lleva a cabo una detección coherente sobre los símbolos de datos
recibidos con las estimaciones de respuesta de canal para obtener
símbolos de datos detectados, que son estimaciones de los símbolos
de datos enviados por el transmisor. El receptor desintercala y
descodifica entonces los símbolos de datos detectados para obtener
datos descodificados, que son una estimación de los datos de tráfico
enviados por el transmisor.
El documento de Das et al. "Adaptative,
Asynchronous Incremental Redundancy (A2IR) With Fixed Transmission
Time Intervals (TDI) for HSDPA", Personal indoor and mobile Radio
Communications, 2002, The 13th IEEE International Symposium los
días 15-18 de septiembre de 2002, Piscataway, NJ
EE:UU, IEEE, vol 3, 15 de septiembre de 2002
(2002-09-15), páginas
1083-1087, XP010611 ISBN:
0-7803-7589-0
describe la transmisión de bits de código que se codifican usando
un codificador de canal. Se forman subbloques codificados. Como
subconjunto de los bits codificados se pueden seleccionar para una
primera transmisión de un paquete dependiendo de la velocidad de
datos seleccionada por codificación y modulación adaptativa.
La codificación y la modulación llevadas a cabo
por el transmisor tienen un gran impacto sobre la prestación de la
transmisión de datos. Por lo tanto existe en la técnica la necesidad
de técnicas que lleven a cabo la codificación y la modulación
consiguiendo una buena prestación.
La invención se define en reivindicaciones
independientes 1, 11, 13 y 14.
Se describen en la presente memoria descriptiva
técnicas para usar múltiples esquemas de modulación (es decir,
formatos de modulación) para un único paquete para conseguir buenas
prestaciones. Estas técnicas se pueden usar para diversos sistemas
de comunicación por cable o inalámbricas. Estas técnicas también son
muy apropiadas para un sistema que utiliza transmisión por
redundancia incremental (IR), que se describe en lo que sigue.
Cada paquete de datos se puede procesar y
transmitir en hasta T bloques, donde T > 1. Cada bloque lleva
bits de código para solamente una parte del paquete y se modula
basándose en un esquema de modulación usado para ese bloque. Se
usan múltiple esquemas diferentes de modulación para los T bloques
del paquete para conseguir una buena prestación. Los esquemas de
modulación para los T bloques se pueden seleccionar como se describe
en lo que sigue.
Un transmisor puede codificar un paquete de
datos según un código de base corrección de error en recepción
(FEC) (por ejemplo un código turbo o convolucional) para generar
bits de código para el paquete. El transmisor forma entonces un
bloque de bits de código con los bits de código generados para el
paquete, por ejemplo basándose en un modelo de perforación. El
transmisor determina el esquema de modulación a usar para el bloque
(por ejemplo, basado en un modo/velocidad seleccionado para el
paquete de datos) y correspondencia de los bits de código para el
bloque basado en este esquema de modulación para obtener símbolos de
datos para el bloque. El transmisor, además, procesa y transmite el
bloque de símbolos de datos a un receptor. El transmisor genera y
transmite otro bloque de símbolos de datos de manera similar si el
paquete de datos no se descodifica correctamente por el receptor y
si los T bloques no se han transmitido para el paquete. El receptor
lleva a cabo el procesamiento complementario para recibir y
descodificar el paquete.
Se describen diversos aspectos y realizaciones
de la invención más en detalle en que sigue.
Las características y la naturaleza de la
presente invención se harán más evidentes a partir de la descripción
detallada expuesta en lo que sigue realizada en combinación con los
dibujos en los cuales se identifican a lo largo delos mismo con los
números de referencia idénticos correspondientemente y en los
cuales:
La figura 1 ilustra una transmisión por
redundancia incremental;
La figura 2 muestra un diagrama de bloques de un
transmisor y de un receptor;
La figura 3 muestra un diagrama de bloques de un
procesador de datos de transmisión (TX);
La figura 4 ilustra el procesamiento de un
paquete de datos por el procesador de datos TX;
La figura 5A muestra la formación de bloques de
bits de código para un paquete con un único esquema de
modulación;
Las figuras 5B y 5C muestran la formación de
bloques de bits de código para un paquete con múltiples esquemas de
modulación para dos modos diferentes;
La figura 6 muestra un diagrama de bloques de un
detector y un procesador de datos de recepción (RX);
Las figuras 7 y 8 muestran procedimientos para
transmitir y recibir respectivamente un paquete de datos con
múltiples esquemas de modulación.
El término "ejemplar" se usa en el presente
documento para significar "que sirve de ejemplo, muestra o
ilustración". Cualquier realización o diseño descrito en la
presente memoria como "ejemplar" no se ha de interpretar
necesariamente como preferido o ventajoso respecto de otras
realizaciones o diseños.
Las técnicas descritas en el presente documento
para el uso de múltiples esquemas de modulación para un único
paquete se pueden usar para diversos sistemas de modulación como un
sistema de Acceso Múltiple por división de Frecuencia Ortogonal
(OFDMA), un sistema de Accesos Múltiple por División de Código
(TDFMA), un sistema basado en el multiplexado por división de
frecuencia ortogonal (OFDM), un sistema de entrada única y salida
única (SISO), un sistema de entrada múltiple y salida múltiple
(MIMO), etc. Estas técnicas se pueden usar para sistemas que
utilizan redundancia incremental (IR) y sistemas que no utilizan IR
(por ejemplo, sistemas que simplemente repiten datos). Por motivos
de claridad, estas técnicas se describen para un sistema de
comunicación que utiliza IR.
La figura 1 ilustra una transmisión IR entre un
transmisor y un receptor en un sistema de comunicación. La
secuencia cronológica para la transmisión de datos se divide en
tramas, teniendo cada trama una duración temporal particular. Para
la realización de transmisión IR mostrada en la figura 1, el
receptor estima inicialmente el canal de comunicación, selecciona
un "modo" basado en la condición del canal, y envía el modo
seleccionado al transmisor en la trama 0. Alternativamente, el
receptor devuelve una estimación de la calidad del canal, y el
transmisor selecciona el modo basado en la estimación de calidad de
canal. En cualquier caso, el modo puede indicar la dimensión del
paquete, la tasa de transmisión de código, el esquema de modulación
etc. par el paquete. El transmisor procesa un paquete de datos
(Paquete 1) según el modo seleccionado, y genera hasta T bloques de
símbolos de datos para el paquete. T es el número máximo de bloques
para un paquete dado de datos y es superior a uno (T > 1) para
IR. El primer bloque contiene típicamente suficiente información
para permitir al receptor descodificar el paquete bajo unas
condiciones óptimas del canal. Cada bloque subsiguiente contiene
típicamente información adicional sobre paridad/redundancia no
contenida en los bloques anteriores. El transmisor transmite
entonces el primer bloque de símbolos de datos (bloque 1) para el
paquete 1 en la trama 1. El receptor recibe, detecta y descodifica
el primer bloque de símbolos de datos, determina que el paquete 1
se descodifica como error (es decir "eliminado"), y devuelve un
acuse de recibo negativo (NAK) en la trama 2. El transmisor recibe
el NAK y transmite el segundo bloque de símbolos de datos (Bloque 2)
para el paquete 1 en la trama 3. El receptor recibe y detecta el
bloque 2, descodifica los bloques 1 y 2 y determina que el paquete
1 siga descodificado como error, y devuelve otro NAK en la trama 4.
La transmisión de bloques y la respuesta NAK se pueden repetir
tantas veces como se quiera.
Para el ejemplo mostrado en la figura 1, el
transmisor recibe un NAK para el bloque N-1 de
símbolos de datos y transmite el bloque N de símbolos de datos
(Bloque N) para el paquete 1 en la trama n, donde N\leqT. El
receptor recibe y detecta el bloque N, descodifica los bloques 1 a
través de N, determina que el paquete se descodifique
correctamente, y devuelve un acuse de recibo (ACK) en la
trama_{n+1}. El receptor también evalúa el canal de comunicación,
selecciona un modo para el siguiente paquete de datos, y envía el
modo seleccionado al transmisor en la trama_{n+1}. El transmisor
recibe el ACK para el bloque N y termina la transmisión del paquete
1. El transmisor también procesa el siguiente paquete de datos
(Paquete 2) según el modo seleccionado, y transmite el primer
bloque de símbolos de datos (Bloque 1) para el paquete 2 en la
trama_{n+2}. El procesamiento en el transmisor y el receptor
sigue de la misma manera para cada paquete de datos transmitido por
el canal de comunicación.
Como se muestra en la figura 1, con la
redundancia incremental, el transmisor envía cada paquete de datos
en una serie de transmisiones de bloques, llevando cada transmisión
de bloques una parte del paquete. El receptor puede intentar
descodificar el paquete después de cada transmisión de bloques
basada en todos los bloques recibidos. El transmisor termina la
transmisión del paquete después de la descodificación con éxito por
parte del receptor.
Para el ejemplo mostrado en la figura 1, hay un
retardo de una trama para la respuesta ACK/NAK desde el receptor
para cada transmisión de bloques. En general, este retardo puede ser
una o múltiples tramas. Para mejorar la utilización del canal, los
paquetes de datos se pueden transmitir de una manera entrelazada.
Por ejemplo, los paquetes de datos para un canal de tráfico se
pueden transmitir en tramas de números impares y paquetes de datos
para otro canal de tráfico se pueden transmitir en tramas de números
pares. Igualmente se pueden entrelazar más de dos canales de
tráfico, por ejemplo, si el retardo ACK/NAK es superior a una
trama.
El sistema puede estar destinado a soportar un
conjunto de modos, que también se pueden denominar velocidades,
formatos de paquetes, configuraciones de radio, o de algún otro
modo. Cada modo se puede asociar a una velocidad de código o
esquema de codificación particular, un esquema de modulación
particular, une eficiencia espectral particular, y una relación
mínima de señal de ruido e interferencia (SINR) requerida para
conseguir un nivel diana de prestación, por ejemplo una velocidad
de error de paquete del 1% (PER). La eficiencia espectral se
refiere a la velocidad de datos (o la velocidad binaria de
información) normalizada por el ancho de banda del sistema, y se da
en unidad de bits por segundo por Hertzio (BPS/Hz). En general se
necesitan mayores SINR para mayores eficiencias espectrales. El
conjunto de modos soportados abarca un intervalo de eficiencias
espectrales, típicamente en incrementos que están espaciados de
manera regular. Para una condición de canal dada y una SINR
recibida, se puede seleccionar el modo con la mayor eficiencia
espectral soportada por la SINR recibida y se usa para la
transmisión de datos.
La eficiencia espectral se determina mediante la
velocidad de código y el esquema de modulación. La velocidad de
código es la relación del número de bits de entrada dentro de un
codificador respecto del número de bits de código generados por el
codificador y transmitidos. Por ejemplo, una velocidad de código de
2/9 (0 T=2/9) genera nueve bits de código para cada dos bits de
entrada. Una menor velocidad de código (por ejemplo T1/4 o 1/5)
tiene mayor redundancia y de este modo mayor capacidad de corrección
de errores. Sin embargo, cuantos más bits de código de transmiten
para una velocidad de código menor, menor es también la eficiencia
espectral.
Se pueden usar diversos esquemas de modulación
para la transmisión de datos. Cada esquema de modulación se asocia
a una constelación de señales que contiene M puntos de señal, donde
M>1. Cada punto de señal se define por un valor de complejo y se
identifica por un valor binario de bit B, donde B\geq1 y 2^{B} =
M. Para el agrupamiento funcional de los símbolos, los bits de
código a transmitir se agrupan primero en conjuntos de B bits de
código. Cada conjunto de bits de código B forma un valor B binario
de bits que se hacen corresponder en un punto de señal específico,
que se transmite entonces como símbolo de modulación para ese grupo
de B bits de código. Cada símbolo de modulación lleva de este modo
información para B bits. Algunos esquemas de modulación
habitualmente usados incluyen Modulación de amplitud en cuadratura
M-aria (M-QAM). El número de bits
de código por símbolo de modulación (B) se puede dar como: B=1 para
BPSK, B=2 para QPSK, B=3 para 8-PSK, B=4 para
16-QAM, B=6 para 64-QAM etc. B es
indicativo del orden de un esquema de modulación y se puedan enviar
más bits de código por símbolo de modulación para esquemas de
modulación de mayor orden.
La eficiencia espectral (S) para una velocidad
de código data y un esquema de modulación dada se puede calcular
como el producto de la velocidad de código (R) y el número de bits
de código por símbolo de modulación (B) para el esquema de
modulación, o S=RXB. Se puede obtener una eficiencia espectral dada
con diversas combinaciones diferentes de velocidad de código y
esquema de modulación (o pares de codificación y modulación). Por
ejemplo, una eficiencia espectral de S=4/3 con las siguientes
combinaciones de velocidad de código y esquema de modulación.
- \quad
- QPSK (B = 2) y velocidad de código R = 2/3;
- \quad
- 8-PSK (B = 3) y velocidad de código R = 4/9;
- \quad
- 18-QAM (B = 4) y velocidad de código R = 1/3;
- \quad
- 64-QAM (B = 6) y velocidad de código R = 2/9;
Las diferentes combinaciones de velocidad de
código y esquema de modulación para una eficiencia espectral dada
pueden tener diferente prestación, lo cual se puede cuantificar
mediante la SINR requerida para conseguir el PER diana. Estas
diferentes combinaciones de velocidad de código y esquema de
modulación se pueden evaluar (por ejemplo por simulación
informática, mediciones empíricas etc.) para diferentes condiciones
de canal y posiblemente diferentes modelos de canal. Se puede
selecciona la combinación de velocidad de código y esquema de
modulación con la mejor prestación e incluirla en el conjunto de
modos soportados por el sistema.
Para una eficiencia espectral dada, una
combinación de un esquema de modulación de orden superior y una
velocidad de código inferior pueden conseguir típicamente una mejor
capacidad que una combinación con un esquema de modulación de
inferior y una velocidad de código superior. Sin embargo, una
combinación dada de esquema de modulación y velocidad de código que
consigue una mejor capacidad no puede proporcionar una mejor
prestación a causa de los desafíos prácticos, y hay típicamente un
compromiso entre el esquema de modulación y la velocidad de código.
Hay una combinación "óptima" del esquema de modulación y la
velocidad de código para este compromiso con el fin de optimizar la
prestación.
La ventaja de prestación de un esquema de
modulación de orden elevado y una combinación de baja velocidad de
codificación tiene a incrementar se par un canal de selección de
frecuencia o de tiempo. Un canal de selección de frecuencia es un
canal de comunicación que tiene una respuesta de frecuencia que
varía a lo largo del ancho de banda del sistema (es decir, no
plana). Un canal de selección de tiempo es un canal de comunicación
que tiene una respuesta que varía a lo largo del tiempo (es decir,
no estacionaria). Se ha llevado a cabo un estudio para determinar
las mejores combinaciones de velocidad de codificación y esquema de
modulación para diferentes eficiencias espectrales. A partir del
estudio, una regla general resultante fue que las velocidades de
código de R=1/2 o inferiores se deberían usar para un canal de
selección de frecuencia/tiempo. De este modo, incluso si se pueden
usar velocidades de código superiores a la velocidad ½ para una
eficiencia espectral dada, se debería usar una velocidad de
codificación cercana a o por debajo de la velocidad ½ en combinación
con un esquema de modulación de mayor orden. Este estudio se llevó
a cabo para un modelo de canal específico, y la prestación puede
diferir para algunos modelos de canal.
Para un sistema que no utiliza redundancia
incremental, se codificó cada paquete de datos y se moduló basándose
en una velocidad de código específica y un esquema de modulación
específico para un modo seleccionado para ese paquete. Se transmite
entonces todo el paquete y se consigue la frecuencia espectral
asociada al modo seleccionado. Se puede determinar la velocidad de
código y el esquema de modulación para cada modo soportado por el
sistema por simulación informática, mediciones empíricas etc.
Para un sistema que utiliza redundancia
incremental, se transmite cada paquete de datos en uno o más bloques
hasta que el paquete se descodifica correctamente por el receptor,
como se ha descrito anteriormente. Cada bloque adicional
transmitido para un paquete de datos reduce la eficiencia espectral
del paquete. La eficiencia espectral para cada paquete de datos se
conoce de este modo a priori y cambia con cada transmisión de
bloques para el paquete.
La Tabla 1 muestra un conjunto ejemplar de siete
modos soportados por el sistema. Cada modo m se asocia a un esquema
de modulación específico y una velocidad de código "base"
específica R_{base,m}, que es la velocidad de código
utilizada para cada bloque. Por ejemplo, QPSK y una velocidad de
código base de R=2/3 se usan para el modo 3. Para un paquete de
datos enviado como el modo 3. cada bloque del paquete se transmite
de este modo usando QPSK y la velocidad de código 2/3. La Tabla 1
supone que T = 4 y un paquete de datos se termina después de cuatro
transmisiones de bloques sin tener en cuenta si el paquete se
descodificó correctamente o no.
Cada modo se asocia también a diferentes
velocidades de código "efectivas" para diferentes números de
transmisiones de bloques. Para un paquete de datos enviados con el
modo m, la velocidad de código efectiva R_{eff,m}(l) para
el paquete después de la l-ésima transmisión de bloques donde l 0 1,
2, ....., T, es igual a la velocidad de código base dividida por l
transmisiones de bloques. Por ejemplo, un paquete de datos enviados
con el modo 3 tiene una velocidad de código efectiva de R = 2/3 y
una eficiencia espectral de S = 4/3 si solamente se transmite un
bloque para el paquete, una velocidad de código efectiva de R = 1/3
y una eficiencia espectral de S = 2/3 si se transmiten dos bloques
para el paquete, una velocidad de código efectiva de R = 2/9 y una
eficiencia espectral de S = 4/9 si se transmiten tres bloques para
el paquete, y una velocidad de código efectiva de R = 1/6 y una
eficiencia espectral de S = 1/3 si se transmiten cuatro bloques para
el paquete.
Como se muestra en la Tabla 1, la velocidad de
código efectiva (que se muestra entre paréntesis en las columnas 4
a 7) y la eficiencia espectral (que se muestra después del signo
igual en las columnas 4 a 7) para cada modo varían dependiendo del
número de bloques transmitidos para un paquete. De este modo se
pueden usar cada modo para múltiples eficiencias espectrales. Para
cada modo, la combinación de velocidad de código y esquema de
modulación que consigue la mejor prestación a una eficiencia
espectral particular (por ejemplo, con dos transmisiones de
bloques) se puede seleccionar y usar para ese modo. Sin embargo,
esta combinación de velocidad de código y esquema de modulación no
consigue una buena prestación a otras eficiencias espectrales (por
ejemplo, con una, tres y cuatro transmisiones de bloques).
Para mejorar la prestación, se pueden usar
diferentes combinaciones de velocidad de código y esquema de
modulación para diferentes transmisiones de bloques para un modo
dado. Las diferentes combinaciones de velocidad de código y esquema
de modulación para cada modo se pueden determinar de diversas
maneras.
En una primera realización, el esquema de
modulación a usar para cada transmisión de bloques se selecciona
basándose en la eficiencia espectral conseguida después de esa
transmisión de bloques. Para cada modo m, se puede selecciona el
esquema de modulación M_{m}(l) para la transmisión de la
l-'ésima transmisión de bloques como sigue. La eficiencia
espectral M_{m}(l) después de la l-'ésima
transmisión de bloques para el modo m se determina en primer
lugar a partir de la Tabla 1. El esquema de modulación de la
M_{m}(l) se establece entonces en el esquema de modulación
de orden inferior que, en combinación con una velocidad de código
efectiva R'_{eff,m}(l) de ½ o menor, consigue la eficiencia
espectral S_{m}(l). La velocidad de código efectiva
R'_{eff,m}(l) es la velocidad de código para todas las
transmisiones de bloques si se usó el esquema de modulación
M_{m}(l) para cada uno de las l transmisiones de
bloque. La relación entre la velocidad de código efectiva, el
esquema de modulación, y la eficiencia espectral se pueden expresar
como S_{m}(l) = R'_{eff,m}(l) x B_{m}(l),
donde B_{m}(l) es el número de bits de código por símbolo
de modulación para el esquema de modulación M_{m}(l). El
esquema de modulación M_{m}(l) se puede seleccionar
entonces basándose en la eficiencia espectral S_{m}(l) como
sigue:
Se usa QPSK para eficiencias espectrales de 1,0
bps/Hz e inferiores;
Se usa 8-PSK para eficiencias
espectrales entre 1,0 y 1,5 bps/Hz;
Se usa 16-QAM para eficiencias
espectrales entre 1,5 y 2,0 bps/Hz; y
Se usa 64-QAM para eficiencias
espectrales superiores a 2,0 bps/Hz.
La correspondencia anterior supone que solamente
son soportados por el sistema QPSK, 8-PSK,
16-QAM y 64-QAM. También se pueden
usar otras correspondencias para diferentes conjuntos de esquemas
soportados de modulación.
La Tabla 2 muestra el esquema de modulación
basado en la primera realización para cada transmisión de bloques
para los siete modos listados en la Tabla 1. La segunda columna de
la Tabla 2 muestra la eficiencia espectral base S_{base,m} que es
la eficiencia espectral después de una transmisión de bloques. Para
cada modo m, se determina el esquema de modulación para cada
transmisión de bloques basándose en la eficiencia espectral después
de esa transmisión de bloques y usando la correspondencia de la
eficiencia espectral-esquema de modulación
anteriormente descrita. A modo de ejemplo, para el modo 3, se usa
8-PSK para la primera transmisión de bloques ya que
la eficiencia espectral después de esta transmisión es S = 4/3, se
usa QPSK para la segunda transmisión de bloques ya que la
eficiencia espectral después de esta transmisión es S = 2/3, etc. A
modo de otro ejemplo, para el modo 6 se usa 64-QAM
para la primera transmisión de bloques ya que la eficiencia
espectral después de esta transmisión es S = 10/3, se usa
16-QAM para la segunda transmisión de bloques ya que
la eficiencia espectral después de esta transmisión es S = 5/3, se
usa 8-PSK para la tercera transmisión de bloques ya
que la eficiencia espectral después de esta transmisión es S =
10/9, y QPSK se usa para la cuarta transmisión de bloques ya que la
eficiencia espectral después de esta transmisión es S = 5/6.
En una segunda realización, para cada modo, la
combinación especial de velocidad de código y esquema de modulación
a usar para cada bloque de transmisión se selecciona
independientemente para conseguir una buena prestación. Para la
primera transmisión de bloques con el modo m, se evalúan diversas
combinaciones de velocidad de código y esquema de modulación con
eficiencia espectral de S_{base,m} (por ejemplo, basándose en
simulación informática, mediciones empíricas, etc), y se selecciona
la combinación de la velocidad de código R_{m}(1) y el
esquema de modulación M_{m}(1) con la mejor prestación.
Para la segunda transmisión de bloques con modo _{m}, se evalúan
de nuevo diversas combinaciones de velocidad de código y esquema de
modulación con eficiencia espectral de S_{base,m}, aunque bajo la
premisa de que la primera transmisión de bloques se envió usando
M_{m}(1) y R_{m}(1) y el paquete descodificado se
elimina. Se selecciona la combinación de velocidad de código
R_{m}(2) y el esquema de modulación M_{m}(2) con
la mejor prestación para la segunda transmisión de bloques. Para la
tercera transmisión de bloques con el modo m, se evalúan de nuevo
diversas combinaciones de velocidad de código y esquema de
modulación con eficiencia espectral de S_{base,m}, aunque bajo la
premisa de que la primera transmisión de bloques se envió usando
M_{m}(1) y R_{m}(1), la segunda transmisión de
bloques se envió usando M_{m}(2) y R_{m}(2), y el
paquete descodificado con ambas transmisiones de bloques se
elimina. Se vuelve a seleccionar la combinación de la velocidad de
código R_{m}(3) y el esquema de modulación
M_{m}(3) con la mejor prestación. Para la cuarta
transmisión de bloques con modo m, se vuelven a evaluar diversas
combinaciones de velocidad de código y esquema de modulación con
eficiencia espectral de S_{base,m}, aunque bajo la premisa de que
se envió la primera transmisión de bloques usando M_{m}(1)
y R_{m}(1), se envió la segunda transmisión de bloques
usando M_{m}(2) y R_{m}(2), se envió la tercera
transmisión de bloques usando M_{m}(3) y R_{m}(3),
y se eliminó el paquete descodificado con las tres transmisiones.
Se vuelve a seleccionar la combinación de velocidad de código
R_{m}(4) y el esquema de modulación M_{m}(4) con
la mejor prestación. Se puede, de este modo, seleccionar una
combinación diferente de la velocidad de código R_{m}(l) y
el esquema de modulación M_{m}(l) para cada transmisión de
bloques en modo m.
En una tercera realización, se selecciona la
combinación de velocidad de código y esquema de modulación que
proporciona la mejor prestación para una eficiencia espectral
designada para cada modo. Esta eficiencia espectral designada es la
eficiencia espectral después de un número predeterminado de (por
ejemplo dos) transmisiones de bloque y se supone que los paquetes
se decodifican correctamente después de esta transmisión de muchos
bloques. El mejor esquema de modulación para cada modo con
terminación temprana después de la segunda transmisión de bloques
se muestra para la cuarta columna en la Tabla 2. Para cada modo, se
selecciona entonces un esquema de modulación de orden superior para
la primera transmisión de bloques si la velocidad de código
resultante es de ½ o inferior. La Tabla 3 muestra los esquemas de
modulación seleccionados para cada modo para la tercera
transmisión. Esta realización puede reducir la complejidad en el
transmisor y el receptor mientras proporciona una prestación
mejorada para la primera transmisión de bloques, la cual es la más
frecuente de todas las transmisiones de
T bloques.
T bloques.
\vskip1.000000\baselineskip
Anteriormente, se han descrito diversas
realizaciones para seleccionar velocidad de código y esquema de
modulación para cada transmisión de bloques en cada modo.
Igualmente se puede seleccionar la velocidad de código y el esquema
de modulación para cada transmisión de bloques de otras maneras, y
esto dentro del ámbito de la invención.
La figura 2 muestra un diagrama de bloques de un
transmisor 210 y un receptor 250 en un sistema de comunicación
inalámbrica 200 que utiliza transmisión IR. En el transmisor 210, un
procesador de datos TX 220 recibe paquetes de datos desde una
fuente de datos 212. El procesador de datos TX 220 procesa (por
ejemplo, formatea, codifica, particiona, intercala y modula) cada
paquete de datos según un modo seleccionado para ese paquete y
genera hasta T bloques de símbolos de datos para el paquete. El
modo seleccionado para cada paquete de datos puede indicar (1) la
dimensión del paquete (es decir, el número de bits de información
para el paquete) y (2) la combinación particular de velocidad de
datos y esquema de modulación a usar para cada bloque de símbolos de
datos de ese paquete. Un controlador 230 proporciona diversos
controles a la fuente de datos 212 y el procesador de datos TX 220
para cada paquete de datos basándose en el modo seleccionado así
como la realimentación (ACK/NAK) recibida para el paquete. El
procesador de datos TX 220 proporciona un flujo de bloques de
símbolos de datos (por ejemplo, un bloque para cada trama), donde
los bloques para cada paquete se pueden entrelazar con los bloques
para uno u otros paquetes más.
Una unidad de transmisor (TMTR) 222 recibe el
flujo de bloques de símbolo de datos a partir del procesador de
datos TX 220 y genera una señal modulada. La unidad de transmisor
222 se multiplexa en símbolos piloto con los símbolos de datos (por
ejemplo, multiplexado del tiempo de uso, frecuencia, y/o división de
código) y obtiene un flujo de símbolos de transmisión. Cada símbolo
de transmisión puede ser un símbolo de datos, un símbolo piloto, o
un símbolo nulo con un valor de señal de cero. La unidad transmisora
222 puede llevar a cabo modulación OFDM si el sistema usa OFDM. La
unidad transmisora 222 genera un flujo de muestra de
dominio-tiempo y otras condiciones (por ejemplo
convierte a analógico, escala en frecuencia, filtra y amplifica) el
flujo de muestra para generar la señal modulada. La señal modulada
se transmite entonces a partir de una antena 224 y por un canal de
comunicación al receptor 250.
En el receptor 250, la señal transmitida es
recibida por una antena 252, y la señal recibida se proporciona a
una unidad receptor (RCVR) 254. La unidad receptor 254 acondiciona,
digitaliza y preprocesa (por ejemplo desmodula en OFDM) la señal
recibida para obtener símbolos de datos recibidos y símbolos piloto
recibidos. La unidad receptora 254 proporciona los símbolos de
datos recibidos a un detector 256 y los símbolos piloto recibidos a
un estimador de canal 258. El estimador de canal 258 procesa los
símbolos de piloto y proporciona estimaciones de canal (por
ejemplo, estimaciones de ganancia de canal y estimaciones SINR) para
el canal de comunicación. El detector 256 lleva a cabo la detección
en los símbolos de datos recibidos con las estimaciones de canal y
proporciona símbolos de datos detectados a un procesador de datos RX
260. Los símbolos de datos detectados se pueden representar
mediante relaciones de probabilidad de registro (LLRS) para los bits
de código usados para formar los símbolos de datos (como se
describe en lo sucesivo) o por otras representaciones. Cuando se
obtiene un nuevo bloque de símbolos de datos detectados para un
paquete de datos dado, el procesador de datos RX 260 procesa (por
ejemplo desintercala y descodifica) todos los símbolos de datos
detectados obtenidos para ese paquete y proporciona un paquete a un
receptor de datos 262. El procesador de datos RX también verifica
el paquete descodificado y proporciona el estado de paquete, que
indica si el paquete se descodifica correctamente o
erróneamente.
Un controlador 270 recibe las estimaciones de
canal a partir del estimador de canal 258 y el estado de paquete a
partir del procesador de datos RX 260. El controlador 270 selecciona
un modo para el siguiente paquete de datos a transmitir al receptor
250 basado en las estimaciones de canal. El controlador 270 ensambla
también la información de realimentación, que puede incluir el modo
seleccionado para el siguiente paquete, un ACK o un NAK para el
paquete recién descodificado, y así sucesivamente. La información de
realimentación se procesa por un procesador de datos TX 282, se
acondiciona, además, por una unidad transmisor 284, y se transmite
por antena 252 al transmisor 210.
En el transmisor 210, la señal transmitida desde
el receptor 250 se recibe por antena 224, se acondiciona por una
unidad receptora 242, y se procesa, además, por un procesador de
datos RX 244 para recuperar la información de realimentación
enviada por el receptor 250. El controlador 230 obtiene la
información de realimentación recibida, usa el ACK/NAK para
controlar la transmisión IR del paquete que se envía al receptor
250, y usa el modo seleccionado para procesar el siguiente paquete
de datos para enviar al receptor 250.
Los controladores 230 y 270 dirigen la operación
en el transmisor 210 y el receptor 250, respectivamente. Las
unidades de memoria 232 y 272 proporcionan almacenamiento para los
códigos de programa y los datos usados por los controladores 230 y
270, respectivamente.
La figura 3 muestra un diagrama de bloques de
una realización del procesador de datos TX 220 en el transmisor
210. El procesador de datos TX 220 recibe paquetes de datos, procesa
cada paquete basado en el modo seleccionado, y proporciona hasta T
bloques de símbolos de datos para el paquete. La figura 4 ilustra el
procesamiento para un paquete de datos por el procesador de datos
TX 220.
Dentro del procesador de datos TX 220, un
generador 312 de verificación de redundancia cíclica (CRC) recibe
un paquete de datos, genera un valor CRC para el paquete de datos, y
añade el valor CRC al paquete de datos para formar un paquete
formateado. El valor CRC se usa por el receptor para verificar si el
paquete se descodifica correctamente o erróneamente. Igualmente se
pueden usar otros códigos de detección de error en lugar de CRC. Un
codificador de corrección de error en recepción (FEC) 314 codifica
el paquete formateado según un esquema de codificación base y
proporciona un paquete codificado o "palabra código". La
codificación incrementa la fiabilidad de la transmisión de datos.
El codificador FEC 314 puede ejecutar un código Turbo, un código
convolucional, un código de verificación de paridad de baja
densidad (LDPC), o algún otro código. Por ejemplo, el codificador
FEC 314 puede llevar a cabo un código Turbo de velocidad 1/5 y
generan bits de código 5K para cada paquete formateado con K bits
de entrada, donde K es la dimensión de paquete y pueden ser
dependientes sobre el modo seleccionado. Un código Turbo de
velocidad 1/5 de ejemplar a velocidad se define por
IS-2000 estándar y se describe en un documento
3GPP2 C.S0024, titulada "cdma2000 High Rate Packet Data Air
Interface Specification" no está públicamente disponible.
Una unidad de particionamiento 320 recibe los
bits de código para cada paquete y proporciona un número suficiente
de bits de código para cada bloque basado en el esquema de
modulación usado para ese bloque, como se indica mediante un
control de codificación a partir del controlador 230. Las memorias
intermedias 322a a 332t reciben y almacenan los bits de código para
los bloques 1 a T, respectivamente, de cada paquete. Cada memoria
intermedia 322 puede también intercalar (por ejemplo, reordenar)
los bits de código para su bloque según un esquema de
intercalación. La intercalación proporciona diversidad de tiempo y/o
frecuencia para los bits de código. Un multiplexor (MUX) 324 se
acopla a todas las T memorias intermedias 322a a 322t y proporciona
T bloques de bits de código, un bloque a la vez, y si se dirige
mediante un control de transmisión IR de un controlador 230. El
multiplexor 324 proporciona los bits de código de la memoria
intermedia 322a para la primera transmisión de bloques, los bits de
código de la memoria intermedia 322b (no mostrada en la figura 3)
para la segunda transmisión de bloques, etc, y los bits de código
de la memoria intermedia 322t para la última transmisión de
bloques. El multiplexor 324 proporciona el siguiente bloque de bits
de código se recibe un NAK para el paquete de datos. Todas las T
memorias intermedias 322a a 322t se pueden purgar siempre que se
reciba un ACK.
Una unidad de correspondencia de símbolos 326
recibe los bits de código para cada bloque y hace corresponder los
bits de código con los símbolos de modulación. La correspondencia de
símbolos se lleva a cabo según el esquema de modulación usado para
el bloque, como se indica mediante un control de modulación del
controlador 230. La correspondencia de símbolos se puede llevar a
cabo por (1) agrupando conjuntos de B bits para formar B valores
binarios de bits, donde B=2 para QPSK, B=3 para
8-PSK, B=4 para 16-QAM y B=6 para
64-QAM, y (2) hacer corresponder cada valor binario
de B bits con un punto en una constelación de señales para el
esquema de modulación usado para el bloque. La unidad de
correspondencia de símbolos 326 proporciona un bloque de símbolos
de datos para cada bloque de bits de código.
Por razones de claridad, se describe en lo
sucesivo el particionamiento de los bits de código de un paquete
codificado en múltiples bloques para un diseño ejemplar. Para este
diseño, el código FEC es una un código Turbo de velocidad 1/5, el
número máximo de transmisiones de bloque es cuatro (es decir T=4),
la dimensión de paquete es K bits de entradas para todos los modos,
y cada bloque contiene F/S símbolos de modulación para una
eficiencia espectral de S. El uso de la misma dimensión de paquetes
para todos los modos ilustra claramente el procesamiento descrito
más adelante para los diferentes modos. En muchos sistemas, el
número de símbolos de modulación es fijo para todos los modos, y la
dimensión de paquete varía para diferentes modos. De este modo se
pueden usar también diferentes dimensiones de paquete para
diferentes modos, y también se puede usar una dimensión de bloque
fija para todos los modos.
La figura 5A muestra un diagrama de bloques de
una unidad de particionamiento 320a para el esquema mostrado en la
Tabla 1 con el mismo esquema de modulación que se usa para todas las
transmisiones de T bloques para un modo dado. Se añade un paquete
de datos con un valor CRC para formar un paquete formateado con K
bits de entrada, que se codifica entonces para generar un paquete
codificado con 5K bits de código. Para el código Turbo de velocidad
1/5, los primeros K bits de código y se denominan bits sistemáticos,
y los 4K bits de código restantes se generan mediante el
codificador Turbo y se denominan bits de paridad.
La figura 5A muestra el particionamiento para el
modo 3 en la Tabla 1, que usa ÇQPSK para cada transmisión de
bloques. Para el diseño ejemplar, cada bloque contiene 3k/4 símbolos
de modulación para el modo 3, se pueden enviar y 3K/2 bits de
código en un bloque usando QPSK. Dentro de la unidad de
particionamiento 320a, una unidad de perforación 510a recibe los 5K
bits de código para el paquete codificado, proporciona 3K/2 bits de
código para la primera transmisión de bloques a la memoria
intermedia 322a, y proporciona los 7K/2 bits de código restantes a
una unidad de perforación 510b. Para la transmisión IR, se envían
típicamente los K bits sistemáticos y tanto bits de paridad como
sean necesarios en la primera transmisión de bloques. Esto permite
que el receptor recupere el paquete de datos con solamente una
transmisión de bloques en condiciones de canal favorables. Los bits
de paridad enviados en cada transmisión de bloques se pueden tomar
de todo el paquete codificado basado en un modelo particular de
perforación. Se puede conseguir una prestación de descodificación
mejorada por dispersión seudoaleatoria de los bits de paridad para
el paquete codificado a través de las múltiples transmisiones de
bloques.
La unidad de perforación 510b recibe los 7K/2
bits de código de la unidad 510a, selecciona 3K/2 bits de código de
entre los 7K/2 bits de código recibidos basados en un modelo de
perforación usado para el segundo bloque, proporciona los 3K/2 bits
de código seleccionados a la memoria intermedia 322b, y proporciona
los 2K bits de código restantes a una unidad de perforación 510c.
La unidad 510c selecciona 3K/2 bits de código de entre los 2K bits
código recibidos basados en un modelo de perforación usado para una
unidad de perforación 510d. Estos k/2 bits de código no son
suficientes para otro bloque. Ya que todo el paquete codificado se
ha transmitido, el mismo paquete codificado se repite como se
muestra en la figura 4. En general, el paquete codificado se puede
repetir tantas veces como sea necesario para las T transmisiones de
bloques para el paquete. La unidad 510d recibe también bits de
código del codificador FEC 314, selecciona los K/2 bits de código de
la unidad 5120c así como los 1K bits sistemáticos del codificador
FEC 314, y proporciona los 3K/2 bits de código seleccionados a una
memoria intermedia 322d. Los 3K/2 bits de código de cada una de las
memorias intermedias 322a a 322d son después símbolos
correspondidos para obtener 3K/4 símbolos de modulación QPSK.
La figura 5B muestra un diagrama de bloques de
una unidad de particionamiento 320b para el modo 3 de la realización
mostrada en la Tabla 2 con múltiples esquemas de modulación usados
para un único paquete. Para el modo 3 en la Tabla 2, se usa
8-PSK para el primer bloque y se usa QPSK para cada
bloque posterior. Dentro de la unidad de particionaminento 320b,
una unidad de perforación 520a recibe los 5K bits de código para el
paquete codificado, proporciona 9K/4 bits de código para el primer
bloque a la memoria intermedia 322a, y proporciona los 11K/4 bits
de código restantes a una unidad de perforación 520b. La unidad
520b, selecciona 3K/2 bits de código de entre los 11K/4 bits de
código recibidos basados en un modelo de perforación usado para el
segundo bloque, proporciona los 3K/2 bits de código seleccionados a
la memoria intermedia 322b, y proporciona los 5K/4 bits de código
restantes a una unidad de perforación 520c. La unidad 520c también
recibe los 5K bits de código del codificador FEC 314, selecciona
los 5K/4 bits de código de la unidad 520b así como los primeros K/4
bits sistemáticos del codificador FEC 314, proporciona los 3K/2
bits de código seleccionados a una memoria intermedia 322c, y
proporciona los 19K/4 bits de código restantes a una unidad de
perforación 520d. La unidad 520d selecciona los 3K/4 bits
sistemáticos restantes, selecciona otros 3K/4 bits de paridad
basados en un modelo de perforación, y proporciona los 3K/2 bits de
código seleccionados a una memoria intermedia 322d. Los bits de
código de cada una de las memorias intermedias 322a a 322d son
después símbolos correspondidos para obtener 3K/4 símbolos de
modulación.
La figura 5C muestra un diagrama de bloques de
una unidad de particionamiento 320c para el modo 7 de la realización
mostrada en la Tabla 2 que usa 64-QAM,
16-QAM, 8-PSK y QPSK para el primer,
segundo, tercer y cuarto bloque, respectivamente. Para una
dimensión de bloque de K/S, cada bloque contiene K/4 símbolos de
modulación para el modo 7 con S=4, y 3K/2 bits de código se pueden
enviar en un bloque usando 64-QAM. Dentro de la
unidad de particionamiento 320c, una unidad de perforación 530a
recibe los 5K bits de código para el paquete codificado,
proporciona 3K/2 bits de código para el primer bloque a la memoria
intermedia 322a, y proporciona los 7K/2 bits de código restantes a
una unidad de perforación 530b. La unidad 530b selecciona K bits de
código seleccionado de entre los 7K/2 bits de código recibidos
basados en un modelo de perforación usado para el segundo bloque,
proporciona los K bits de código seleccionado a la memoria
intermedia 322b, y proporciona los 5K/2 bits de código estantes a
una unidad de perforación 530c. La unidad 530c selecciona 3K/4 bits
de código de entre los 5K/2 bits de código recibidos basados en un
modelo de perforación usado para el tercer bloque, proporciona los
3K/4 bits de código seleccionado a la memoria intermedia 322c, y
proporciona los 7K/4 bits de código restantes a una unidad de
perforación 530d. La unidad 530d selecciona K/2 bits de código de
entre los 7K/4 bits de código recibidos basados en un modelo de
perforación usado para el cuarto bloque, y proporciona los K/2 bits
de código seleccionados a la memoria intermedia 322d. Los bits de
código de cada una de las memorias intermedias 322a a 322d son
después símbolos correspondidos para obtener K/4 símbolos de
modulación.
Las figuras 5A a 5C muestran el particionamiento
y la perforación de un diseño ejemplar y para diversos modos. El
particionamiento y la perforación para los T bloques para cada modo
se pueden llevar a cabo como se describen anteriormente o de alguna
otra manera. Por ejemplo, los bits sistemáticos no se pueden
transmitir en primer lugar para el paquete, los bits de código para
cada paquete se pueden seleccionar de una manera seudoaleatoria,
etc. El código FEC (por ejemplo convolucional) también pueden no
generar bits sistemáticos, en cuyo caso los bits de código para
cada bloque se pueden seleccionar de manera seudoaleatoria desde el
paquete codificado. Igualmente, la estructura de trama puede ser
diferente de la estructura descrita anteriormente.
La figura 6 muestra un diagrama de bloques de
una realización del detector 256 y el procesador de datos RX 260 en
el receptor 250. Dentro del detector 256 una unidad de cálculo de
LLR 610 obtiene los símbolos de datos recibidos procedentes de la
unidad receptor 254 y las estimaciones de canal del estimador de
canal 258 y calcula las LLR para los símbolos de datos recibidos.
Cada símbolo de datos recibidos se puede expresar como:
donde
s_{i} es el i-nésimo
símbolo de datos enviado para un paquete de datos;
h_{i} es una ganancia canal complejo
observada por el símbolo de datos s_{i};
\eta_{i} es el ruido y la interferencia
observada por el símbolo de datos s_{i}; y
\hat{\mathit{s}}_{i} es el
i-nésimo símbolo de datos recibido para el paquete
de datos.
La ecuación (1) supone un canal de comunicación
en el cual cada símbolo de datos s_{i} observa una sola
ganancia de canal h_{i}. Este puede ser el caso, por
ejemplo, si casa símbolo de datos se envía sobre una subbanda
usando OFDM, o si el canal de comunicación tiene una única
derivación de canal para una única trayectoria de propagación. Se
puede suponer que el ruido es un ruido blanco gaussiano complejo
blanco aditivo (AGO) con media cero y una variancia de
v_{i}.
Cada símbolo de datos recibido
\hat{\mathit{s}}_{i} es una estimación de un símbolo de datos
transmitido s_{i}, que se obtiene haciendo corresponder B
bits de código b_{i}s[v_{i},1
v_{i},2...V_{iv}] con un punto en una
constelación de señales para el esquema de modulación usado para ese
símbolo de datos s_{i}, El IR del j-ésimo bit de código
para símbolo de datos recibido \hat{\mathit{s}}_{i} se puede
expresar como:
\newpage
en la
que
b_{i,j} es el j-ésimo bit de código
para símbolo de datos recibido \hat{\mathit{s}}_{i};
Pr(\hat{\mathit{s}}_{i} |
b_{i,j} = -1) es la probabilidad de símbolo de datos
recibido \hat{\mathit{s}}_{i}, siendo el bit b_{i,j}
1;
Pr(\hat{\mathit{s}}_{i} |
b_{i,j} = -1) es la probabilidad de símbolo de datos
recibidos \hat{\mathit{s}}_{i}, siendo el bit b_{i,j}
-1(es decir, "0"); y
LLR_{i,j} es la LLR del bit de código
b_{i,j}.
Una LLR es un valor bipolar, con un mayor valor
positivo que corresponde a una mayor probabilidad de que el bit de
código sea a-1 y un mayor valor negativo que
corresponde a una mayor probabilidad de que el bit de código sea
a-1. Una LLR de cero indica que el bit de código es
igualmente probable que sea +1 o -1.
Si los B bits de código para cada símbolo de
datos recibido \hat{\mathit{s}}_{i} son independientes, lo cual
se puede conseguir con intercalación apropiada, entonces se puede
expresar la ecuación (2) como:
en la
que
\Omega_{j,q} es un conjunto de puntos en la
constelación de señales cuyo j-ésimo bit de código es igual a
q:
s es un símbolo de modulación o punto de
señal en el conjunto \Omega_{j,q} que se evalúa, y
h_{i} es una estimación de la ganancia
de canal para símbolo de datos recibido.
El conjunto de señales \Omega_{j,i} para
q = 1, el conjunto de señales \Omega_{j,-1} para
q = -1, y el parámetro B son dependientes del esquema de
modulación usado para el símbolo de datos recibido
\hat{\mathit{s}}_{i}. Se pueden usar diferentes esquemas de
modulación para diferentes bloques de un paquete y \Omega_{j,i},
\Omega_{j,-1}, y B pueden ser diferentes para bloques
diferentes.
La ecuación (3) se puede evaluar de diversas
maneras, como se conoce en la técnica. La unidad 610 calcula B LLR,
designados como {LLR_{i,j}}, para los B bits de código de cada
símbolo de datos recibido \hat{\mathit{s}}_{i}. La unidad 610
también puede combinar LLR calculados para múltiples transmisiones
del mismo símbolo de datos s_{i} de manera que solamente
una LLR se almacene para cada bit de código de un paquete
codificado, lo cual puede reducir el requisito de memoria. La
unidad 610 también puede cuantificar el LLR para cada bit de código
a un número predeterminado de bits para facilitar el
almacenamiento. El número de bits a usar para las LLR es
dependiente de diversos factores tales como los requisitos del
descodificador, la SINR de los símbolos de datos recibidos, etc. La
unidad 610 proporciona LLR para los bits de código de cada bloque de
datos recibido al procesador de datos RX 260.
Dentro del procesador de datos RX 260, una
memoria intermedia de paquete 620 almacena las LLR para los bits de
código de cada paquete de datos. Antes de recibir un nuevo paquete
de datos, se inicializa o llena la memoria intermedia 620 con
borrados, que son valores LLR de cero. Un borrado es un valor que
sustituye un bit de código que falta (uno que aun no se ha recibido
o no se ha transmitido) y se le da un peso apropiado dato en el
proceso de descodificación. Un generador de direcciones 622 genera
una dirección apropiada para cada LLR recibido de la unidad 610, de
manera que el LLR se almacena en el propio emplazamiento para el
paquete. La dirección para el LLR para cada bit de código se puede
generar basado en (1) el modo seleccionado para el paquete de
datos, (2) el bloque particular en el cual el bit de código se
recibe, y (3) el modelo de perforación usado para este bloque, todo
lo cual se puede indicar mediante un control de transmisión IR.
Cuando se recibe un nuevo bloque de símbolos de
datos procedente del transmisor 210 para un paquete de datos, la
descodificación se puede llevar a cabo de nuevo sobre las LLR para
todos los bloques recibidos para ese paquete. La memoria intermedia
de paquete 620 proporciona una secuencia de LLR y borrados (es
decir, un paquete reensamblado) a un descodificador FEC 630 para
descodificar. Esta secuencia contiene LLR para todos los símbolos
de datos recibidos para el paquete y borrados para todos los
símbolos de datos no recibidos para el paquete. Después de recibir
el primer bloque, la secuencia contiene LLR para los bits de código
llevado en el bloque 1 y borrados para todos los otros bits de
código. Después de recibir el segundo bloque, la secuencia contiene
LLR para los bits de código llevados en los bloques 1 y 2 y borrados
para todos los otros bits de código. El descodificador FEC 630
descodifica la secuencia de LLR y borrados de una manera
complementaria a la descodificación FEC llevada a cabo en el
transmisor 210, como se indica mediante un control de
descodificación del controlador 270. Por ejemplo, se puede usar un
descodificador Turbo o un descodificador Viterbi para el
descodificador FEC 630 si se lleva a cabo una codificación Turbo o
convolucional, respectivamente, en el transmisor 210. El
descodificador 630 proporciona un paquete descodificado. Un
verificador CRC 632 verifica entonces el paquete descodificado para
determinar si el paquete se descodifica correctamente o erróneamente
y proporciona el estado del paquete descodificado.
El receptor 250 también puede descodificar un
paquete usando una detección iterativa y un esquema de
descodificación (IDD). El esquema IDD explota las capacidades de
corrección de error del código FEC para proporcionar una prestación
mejorada. Esto se lleva a cabo pasando iterativamente una
información previa entre la unidad de cálculo LLR 610 y el
descodificador 630 para múltiples iteraciones. La información previa
indica la probabilidad de los bits de código transmitidos para los
símbolos de datos recibidos. Para cada iteración, la unidad de
cálculo LLR calcula las LLR para los bits de código basados en los
símbolos de datos recibidos, las estimaciones de canal, y las LLR
de descodificador procedentes del descodificador FEC 630. La
ecuación (2) se puede revisar para tener en cuenta las LLR de
descodificador. El descodificador FEC 630 descodifica entonces las
LLR actualizados de la unidad 610 para obtener nuevos LLR de
descodificador, los cuales pueden ser proporcionados de vuelta a la
unidad 610. Durante la detección iterativa y el proceso de
descodificación, la fiabilidad de los símbolos de datos detectados
mejora con cada iteración de detección/descodificación.
En general, el receptor 250 puede llevar a cabo
la detección y descodificación de diversas maneras. La generación
de LLR es una implementación específica de descodificación que se
usa típicamente para códigos Turbo y convolucionales. El receptor
250 puede usar cualquier técnica de descodificación general
aplicable a la técnica de codificación usada en el transmisor
210.
La figura 7 muestra un diagrama de flujo de un
procedimiento 700 lleva a cabo por el transmisor 210 para transmitir
un paquete de datos. El transmisor codifica en primer lugar el
paquete de datos (por ejemplo, con un código FEC base) para generar
bits de código (bloque 712). Un índice (l) para el número de bloques
se inicia en 1 para el primer bloque (bloque 714). Para transmitir
el l-ésimo bloque, se forma un bloque de bits de código con los
bits de código generados para el paquete de datos y teniendo en
cuenta los bits de código ya enviados para el paquete (bloque 722).
El esquema de modulación a usar para el l-ésimo bloque se determina
basado en el modo seleccionado para el paquete de datos (bloque
724). Los bits de código para el l-ésimo bloque se hacen
corresponder entonces a los símbolos de datos basados en el esquema
de modulación para este bloque (bloque 726). Además, se procesa y
transite el l-ésimo bloque de símbolos de datos (bloque 728). Si el
paquete de datos no se descodifica correctamente basado en l
transmisiones de bloques (como se determina en el bloque 730) y si
el número máximo de bloques no se ha transmitido (como se determina
en el bloque 732), entonces el índice l se incrementa (bloque 734),
y el proceso vuelve al bloque 722 para generar y transmitir el
siguiente bloque de símbolos de datos. De otro modo, el proceso
termina.
La figura 8 muestra un diagrama de flujo de un
proceso 800 llevado a cabo por el receptor 250 para recibir un
paquete de datos. El receptor inicia en primer lugar la memoria de
paquete con borrados para todos los bits de código del paquete de
datos (bloque 812). El índice l para el número de bloques se inicia
en 1 para el primer bloque (814). Para el l-ésimo bloque, se
obtiene inicialmente un bloque de símbolos de datos recibidos
(bloque 824). El esquema de modulación usado para el l-ésimo bloque
se determina basándose en el modo seleccionado para el paquete de
datos (bloque 824). El receptor lleva a cabo entonces la detección
en el l-ésimo bloque se determina basándose en el modo
seleccionado para el paquete de datos (bloque 824). El receptor
lleva a cabo entonces la detección sobre el l-ésimo bloque de
símbolos de datos recibidos según el esquema de modulación usado
para el bloque para obtener LLR para los bits de código enviados en
este bloque (bloque 826). Las LLR para el l-ésimo bloque se pueden
combinar con LLR previamente calculadas para los bits de código en
este bloque (bloque 828). En cualquier caso las LLR para el l-ésimo
bloque se almacenan en los emplazamientos propios en la memoria
intermedia de paquete (también bloque 828). Las LLR y borrados para
el paquete de datos se recuperan entonces a partir de la memoria de
paquete y se descodifican según el código FEC base para obtener un
paquete descodificado (bloque 830), que se verifica, además, para
determinar si el paquete se descodificó correctamente o
erróneamente (bloque 832). Si el paquete de datos no se descodificó
correctamente basándose en los bloques de símbolos de datos
recibidos (como se determina en el bloque 840) y si no se ha
obtenido el número máximo de bloques (como se determina en el
bloque 842), entonces el índice l se incrementa (bloque 844), y el
proceso vuelve al bloque 822 para obtener y procesar el siguiente
bloque de símbolos de datos recibidos. De otro modo, el proceso
termina.
El uso de múltiples esquemas de modulación para
un único paquete de datos puede proporcionar una prestación
mejorada. El uso de un esquema de modulación de orden superior (en
combinación con una velocidad de código correspondientemente
inferior) para la primera transmisión de bloques se puede
proporcionar ganancias considerables (por ejemplo 1 a 2,5 dB) para
esta transmisión de bloques para algunos modelos de canal. El uso de
esquemas de modulación de orden inferior (y velocidades de código
correspondientemente superiores) para posteriores transmisiones de
bloques evita o reduce la repetición el paquete codificado, lo cual
también puede mejorar la prestación. Por ejemplo, un paquete
codificado se repite parcialmente si se usa 64-QAM
para las cuatro transmisiones de bloques en el modo 7 y no se
repite si se usan 64-QAM, 16-QAM,
8-PSK y QPSK para las cuatro transmisiones de
bloques.
La técnica descrita en la presente memoria
descriptiva para el uso de múltiples esquemas de modulación para un
único paquete se puede implementar por diversos medios. Por ejemplo,
estas técnicas se pueden implementar en hardware, software o una
combinación de los mismos. Para una implementación de hardware, se
pueden implementar las unidades de procesamiento en un transmisor
(por ejemplo procesador de datos TX 220) dentro de uno o más
circuitos integrados específicos de aplicación (ASIC), procesadores
de señales digitales (DSP), dispositivos de procesamiento de
señales digitales (DSPD), dispositivos lógicos programables (PLD),
sistemas de compuerta programable de campo (FPGA), procesadores,
controladores, microcontroladores, microprocesadores, otras unidades
electrónicas, destinadas a llevar a cabo las funciones descritas en
el presente documento o una combinación de las mismas. Las unidades
de procesamiento en un receptor (por ejemplo detector 256 y
procesador de datos RX 260) se pueden también implementar dentro de
uno o más ASIC, DSP, etc.
Para una implementación de software, las
técnicas se pueden implementar con módulos (por ejemplo,
procedimientos, funciones, etc.) que llevan a cabo las funciones
descritas en el presente documento. Los códigos de software se
pueden almacenar en una unidad de memoria (por ejemplo, unidades de
memoria 232 y 272 en la figura 2) y ejecutar por un procesador (por
ejemplo los controladores 230 y 270). La unidad de memoria se puede
implementar dentro del procesador o externamente al procesador.
La descripción anterior de las realizaciones
reveladas se proporciona para permitir que cualquier persona
experta en la técnica realice o use la presente invención. Diversas
modificaciones a estas realizaciones serán evidentes para los
expertos en la técnica, y los principios genéricos definidos en el
presente documento se pueden aplicar a tras realizaciones sin
salirse del alcance de la invención. De este modo, la presente
invención no está concebida a estar limitada a las realizaciones
mostradas en la presente memoria descriptiva sino que se le concede
el mayor alcance en coherencia con los principios y las nuevas
características reveladas en el presente documento.
Claims (16)
1. Procedimiento para transmitir datos en un
sistema de comunicaciones, comprendiendo:
la codificación (712, 220) de un paquete de
datos para obtener una pluralidad de bits de código para el paquete
de datos;
la formación (722, 220) de una pluralidad de
bloques de bits de código con la pluralidad de bits de código;
caracterizado por
la determinación (724, 230) de un esquema de
modulación para el uso de cada uno de la pluralidad de bloques; en
el que se selecciona el esquema de modulación basándose en la
eficiencia espectral conseguida después de la transmisión de ese
bloque; y la agrupación funcional (726, 222) de los bits de código
en cada uno de la pluralidad de bloques de acuerdo con el esquema
de modulación usado para el bloque para generar símbolos de
modulación para el bloque, en el que se generan una pluralidad de
bloques de símbolos de modulación para la pluralidad de bloques de
bits de código.
2. Procedimiento según la reivindicación 1,
comprendiendo: además
la transmisión (728, 222) de la pluralidad de
bloques de símbolos de modulación en orden secuencial.
3. Procedimiento según la reivindicación 1, en
el que el esquema de modulación para cada bloque comprende esquemas
de modulación soportados por el sistema.
4. Procedimiento según la reivindicación 1, en
el que la selección del esquema de modulación para cada bloque
comprende seleccionar un esquema de modulación asociado a un número
de bits de código por símbolo de modulación que es al menos dos
veces la eficiencia espectral asociada al bloque o es un esquema de
modulación con un orden más alto de entre una pluralidad de
esquemas de modulación soportados por el sistema.
5. Procedimiento según la reivindicación 1, en
el que la selección del esquema de modulación para cada bloque
comprende, además, la selección de una manipulación de portadora por
desplazamiento de la fase en cuadratura (QPSK) para el bloque si la
eficiencia espectral asociada es uno o menor.
6. Procedimiento de la reivindicación 1, en el
que la codificación del paquete de datos para obtener la pluralidad
de bits de código para el paquete de datos comprende
la codificación del paquete de datos con un
código de corrección de errores en avance (FEC) que tiene una tasa
de transmisión de código fija para generar la pluralidad de bits de
código para el paquete de datos.
7. Procedimiento según la reivindicación 1, en
el que la codificación del paquete de datos para obtener la
pluralidad de bits de código para el paquete de datos comprende la
codificación del paquete de datos con un código Turbo que tenga una
tasa de transmisión de código fija para generar la pluralidad de
bits de código para el paquete de datos.
8. Procedimiento según la reivindicación 1, en
el que la formación de la pluralidad de bloques de bits de código
con la pluralidad de bits de código comprende la perforación de la
pluralidad de bits de código con una pluralidad de patrones de
perforación para generar la pluralidad de bloques de bits de
código.
9. Procedimiento según la reivindicación 1, en
el que la formación de la pluralidad de bloques de bits de código
con la pluralidad de bits de código comprende la formación de cada
bloque de bits de código con bits de código seleccionados de entre
la pluralidad de bits de código y no incluidos en otros bloques de
la pluralidad de bloques de bits de código.
10. Procedimiento según la reivindicación 1,
comprendiendo de manera adicional:
la transmisión de un primer bloque de símbolos
de modulación entre la pluralidad de bloques de símbolos de
modulación; y
la transmisión de los restantes bloques de la
pluralidad de bloques de símbolos de modulación, un bloque de
símbolos de modulación cada vez, hasta que un receptor descodifique
el paquete de datos de manera correcta o se hayan transmitido todos
los bloques de la pluralidad de bloques de símbolos de
modulación.
11. Aparato para transmitir datos para un
sistema de comunicación, comprendiendo:
medios para codificar (712, 314) un paquete de
datos para obtener una pluralidad de bits de código para el paquete
de datos;
\newpage
medios para formar (722, 320) una pluralidad de
bloques de bits de código con la pluralidad de bits de código;
caracterizado por
medios para determinar (724, 230) un esquema de
modulación para su uso para cada uno de los bloques de la
pluralidad de bloques, en el que los medios para determinar se
adaptan para seleccionar el esquema de modulación basándose en la
eficiencia espectral conseguida después de la transmisión de ese
bloque; y
medios para el agrupamiento funcional (726, 326)
de los bits de código en cada uno de la pluralidad de bloques de
acuerdo con el esquema de modulación usado para el bloque para
generar los símbolos de modulación para el bloque, en el que los
medios para el agrupamiento funcional se adaptan para generar una
pluralidad de bloques de símbolos de modulación para la pluralidad
de bloques de bits de código.
12. Aparato según reivindicación 11, que además
comprende:
medios para la transmisión (222) de un primer
bloque de símbolos de modulación entre la pluralidad de bloques de
símbolos de modulación; y medios para la transmisión (222) de los
restantes bloques de la pluralidad de bloques de símbolos de
modulación, un bloque de símbolos de modulación a la vez, hasta que
el paquete de datos sea descodificado de manera correcta por un
receptor o hasta que se transmitan todos los bloques de la
pluralidad de bloques de símbolos de modulación.
13. Medios legible por ordenador que comprende
el código para hacer que un ordenador lleve a cabo un procedimiento
según cualquiera de las reivindicaciones 1 a 10.
14. Aparato para transmitir y recibir datos para
un sistema de comunicaciones, que comprende:
un aparato para transmitir datos según
cualquiera de las reivindicaciones 11 o 12;
medios para obtener (822, 260) una pluralidad de
bloques de símbolos de datos recibidos para un paquete de
datos;
medios para determinar (824, 270) un esquema de
modulación usado para cada uno de los bloques de la pluralidad de
bloques, en el que el esquema de modulación se seleccionó por el
transmisor basándose en la eficiencia espectral conseguida después
de la transmisión de ese bloque;
medios para realizar (826, 256) la detección
sobre cada uno de los bloques de la pluralidad de bloques de
símbolos de datos recibidos de acuerdo con el esquema de modulación
usado para el bloque para generar símbolos de datos detectados para
el bloque; y
medios para descodificar (830, 260) los símbolos
de datos detectados generados a partir de la pluralidad de bloques
de símbolos de datos recibidos para obtener un paquete
descodificado.
15. Sistema según la reivindicación 14, en el
que los medios para la realización de la detección en cada uno de
la pluralidad de bloques de símbolos de datos recibidos comprende,
además,
medios para la realización de la detección sobre
un primer bloque de símbolos de datos recibidos, obtenidos en
primer lugar, según un primer esquema de modulación; y
medios para la realización de la detección sobre
un segundo bloque de símbolos de datos recibidos, obtenidos en
segundo lugar, según un segundo esquema de modulación
16. Sistema según la reivindicación 14, en el
que los medios para la descodificación de los símbolos de datos
detectados están adaptados, además, para la descodificación de los
símbolos de datos detectados generados para todos los bloques de
símbolos de datos recibidos para obtener el paquete de datos después
de obtener cada uno de la pluralidad de bloques de símbolos de
datos recibidos.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/022,538 US9385843B2 (en) | 2004-12-22 | 2004-12-22 | Method and apparatus for using multiple modulation schemes for a single packet |
| US22538 | 2004-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2293869T1 ES2293869T1 (es) | 2008-04-01 |
| ES2293869T3 true ES2293869T3 (es) | 2009-07-13 |
Family
ID=36130132
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES10150657T Active ES2368723T3 (es) | 2004-12-22 | 2005-12-21 | Procedimiento y aparato para utilizar distintos esquemas de modulación para retransmisiones de un paquete. |
| ES05855269T Active ES2293869T3 (es) | 2004-12-22 | 2005-12-21 | Procedimiento y aparato para utilizar distintos esquemas de modulacion para una transmision de un paquete. |
| ES09001024T Active ES2386232T3 (es) | 2004-12-22 | 2005-12-21 | Procedimiento y aparato para utilizar distintos esquemas de modulación para retransmisiones de un paquete |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES10150657T Active ES2368723T3 (es) | 2004-12-22 | 2005-12-21 | Procedimiento y aparato para utilizar distintos esquemas de modulación para retransmisiones de un paquete. |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES09001024T Active ES2386232T3 (es) | 2004-12-22 | 2005-12-21 | Procedimiento y aparato para utilizar distintos esquemas de modulación para retransmisiones de un paquete |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US9385843B2 (es) |
| EP (3) | EP2058971B1 (es) |
| JP (6) | JP5166039B2 (es) |
| KR (2) | KR100912159B1 (es) |
| CN (3) | CN101124764B (es) |
| AR (2) | AR052437A1 (es) |
| AT (3) | ATE555559T1 (es) |
| CA (2) | CA2590654C (es) |
| DE (2) | DE05855269T1 (es) |
| ES (3) | ES2368723T3 (es) |
| HK (2) | HK1130597A1 (es) |
| PL (1) | PL2173053T3 (es) |
| TW (3) | TWI364958B (es) |
| WO (1) | WO2006069270A1 (es) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7809021B2 (en) | 2002-07-10 | 2010-10-05 | Solarflare Communications, Inc. | Communication system and encoding method having low overhead |
| US8009696B2 (en) * | 2004-08-06 | 2011-08-30 | Ipeak Networks Incorporated | System and method for achieving accelerated throughput |
| US9385843B2 (en) | 2004-12-22 | 2016-07-05 | Qualcomm Incorporated | Method and apparatus for using multiple modulation schemes for a single packet |
| US7447983B2 (en) * | 2005-05-13 | 2008-11-04 | Verizon Services Corp. | Systems and methods for decoding forward error correcting codes |
| US7983350B1 (en) * | 2005-10-25 | 2011-07-19 | Altera Corporation | Downlink subchannelization module |
| US7580469B2 (en) * | 2006-07-06 | 2009-08-25 | Provigent Ltd | Communication link control using iterative code metrics |
| JP4995280B2 (ja) * | 2006-11-01 | 2012-08-08 | サムスン エレクトロニクス カンパニー リミテッド | パケットデータ通信システムにおける制御情報を送受信する方法及び装置 |
| US8566676B2 (en) | 2007-01-05 | 2013-10-22 | Qualcomm Incorporated | FEC code and code rate selection based on packet size |
| US7907675B2 (en) * | 2007-01-31 | 2011-03-15 | Fujitsu Toshiba Mobile Communications Limited | Radio communication system and radio communication method |
| KR20080090706A (ko) * | 2007-04-05 | 2008-10-09 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
| US8296619B2 (en) * | 2007-04-20 | 2012-10-23 | Interdigital Technology Corporation | Method and apparatus for indicating a temporary block flow to which a piggybacked ACK/NACK field is addressed |
| CN101690311B (zh) * | 2007-07-06 | 2013-08-07 | 夏普株式会社 | 移动通信系统、基站装置及移动站装置 |
| WO2009113792A1 (en) * | 2008-03-10 | 2009-09-17 | Electronics And Telecommunications Research Institute | Apparatus and method for mapping symbol |
| KR101182852B1 (ko) * | 2008-03-10 | 2012-09-14 | 한국전자통신연구원 | 심볼 매핑 방법 및 장치 |
| US8873671B2 (en) * | 2008-03-26 | 2014-10-28 | Qualcomm Incorporated | Method and system for LLR buffer reduction in a wireless communication modem |
| US8638653B2 (en) * | 2008-03-27 | 2014-01-28 | Intel Corporation | Adaptive transmissions for optimized application delivery in wireless networks |
| US9184874B2 (en) * | 2008-03-31 | 2015-11-10 | Qualcomm Incorporated | Storing log likelihood ratios in interleaved form to reduce hardware memory |
| US20100067331A1 (en) * | 2008-09-12 | 2010-03-18 | Yang Tsih C | Iterative correlation-based equalizer for underwater acoustic communications over time-varying channels |
| US20110030025A1 (en) * | 2009-07-31 | 2011-02-03 | Azure Communications Inc. | High speed wireless video transmission |
| EP2293466B1 (en) * | 2009-09-03 | 2013-08-28 | Mitsubishi Electric R&D Centre Europe B.V. | Method and a device for relaying symbols transferred by a source to a destination |
| EP2502378B1 (en) | 2009-11-17 | 2015-12-16 | Sony Corporation | Transmitter and transmission method for broadcasting data in a broadcasting system providing incremental redundancy |
| DE112011100890T5 (de) | 2010-03-12 | 2012-12-27 | Electronics And Telecommunications Research Institute | Verfahren und Vorrichtung zum Senden und Empfangen von Daten in einem MIMO-System |
| KR101813031B1 (ko) * | 2010-04-13 | 2017-12-28 | 엘지전자 주식회사 | 상향링크 신호를 전송하는 방법 및 이를 위한 장치 |
| CN101860501B (zh) * | 2010-04-15 | 2013-02-27 | 新邮通信设备有限公司 | 一种数据调制方法和装置 |
| CN107104716B (zh) * | 2011-04-19 | 2020-10-02 | 太阳专利托管公司 | 信号生成方法及装置、信号处理方法及装置 |
| EP2523412B1 (en) * | 2011-05-11 | 2018-09-26 | Samsung Electronics Co., Ltd. | Apparatus and method for soft demapping |
| EP2536053B1 (en) * | 2011-06-14 | 2014-08-13 | Telefonaktiebolaget L M Ericsson (publ) | Device and method for conditionally controlling interference |
| US9319898B2 (en) * | 2012-08-29 | 2016-04-19 | Samsung Electronics Co., Ltd. | Wireless communication system with rate selection mechanism and method of operation thereof |
| FR2995162B1 (fr) * | 2012-08-31 | 2015-09-04 | Thales Sa | Methode d'optimisation de l'efficacite spectrale d'une transmission de donnees et dispositif mettant en oeuvre la methode |
| EP2896091B1 (en) * | 2012-09-12 | 2019-11-06 | Cohda Wireless Pty Ltd | Split radio architecture |
| US20140105315A1 (en) * | 2012-10-12 | 2014-04-17 | The Governors Of The University Of Alberta | Frequency time block modulation for mitigating doubly-selective fading |
| US9204437B2 (en) * | 2013-02-27 | 2015-12-01 | Qualcomm Incorporated | Methods and apparatus for conditional offload of one or more log-likelihood ratios (LLRs) or decoded bits |
| KR102323765B1 (ko) * | 2014-02-13 | 2021-11-11 | 한국전자통신연구원 | 부호율이 3/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법 |
| US9520898B2 (en) * | 2014-02-13 | 2016-12-13 | Electronics And Telecommunications Research Institute | Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 3/15 code rate |
| CA2881540C (en) * | 2014-02-13 | 2017-08-01 | Electronics And Telecommunications Research Institute | Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate |
| CN104980251B (zh) * | 2014-04-14 | 2018-09-21 | 上海数字电视国家工程研究中心有限公司 | 编码调制方法及解码解调方法 |
| CN104022848B (zh) * | 2014-06-19 | 2017-04-19 | 西安电子科技大学 | 逼近信道容量的无速率tcm码的编译码方法 |
| KR102314602B1 (ko) * | 2015-04-23 | 2021-10-19 | 한국전자통신연구원 | 안테나 장치 및 그 빔포밍 방법 |
| US11032031B2 (en) * | 2016-01-18 | 2021-06-08 | Qualcomm Incorporated | HARQ LLR buffer and reordering buffer management |
| US10182439B2 (en) * | 2016-02-16 | 2019-01-15 | Samsung Electronics Co., Ltd | Method and apparatus for data-aided iterative channel estimation |
| US9973300B2 (en) * | 2016-06-09 | 2018-05-15 | Echelon Corporation | Modulation adaption method for multi-mode modems |
| US10819783B1 (en) | 2016-08-30 | 2020-10-27 | Ampere Computing Llc | Managing a data packet for an operating system associated with a multi-node system |
| US10439960B1 (en) | 2016-11-15 | 2019-10-08 | Ampere Computing Llc | Memory page request for optimizing memory page latency associated with network nodes |
| US10339065B2 (en) | 2016-12-01 | 2019-07-02 | Ampere Computing Llc | Optimizing memory mapping(s) associated with network nodes |
| US10873373B2 (en) | 2018-03-16 | 2020-12-22 | Huawei Technologies Co., Ltd. | Simplified detection for spatial modulation and space-time block coding with antenna selection |
| US11546858B2 (en) * | 2018-03-23 | 2023-01-03 | Qualcomm Incorporated | Power control techniques for uplink control information transmissions in wireless communications |
| US10778339B2 (en) | 2018-09-14 | 2020-09-15 | Viasat, Inc. | Systems and methods for creating in a transmitter a stream of symbol frames configured for efficient processing in a receiver |
| US11057292B1 (en) * | 2019-06-07 | 2021-07-06 | Cisco Technology, Inc. | Border node traffic convergence |
| US10939359B2 (en) * | 2019-06-24 | 2021-03-02 | Nxp B.V. | Location-based communication |
| TWI708488B (zh) * | 2019-08-20 | 2020-10-21 | 智易科技股份有限公司 | 傳輸系統、傳送裝置及傳輸路徑分配方法 |
| US20210110037A1 (en) * | 2019-10-10 | 2021-04-15 | International Business Machines Corporation | Malware detection system |
| US11616667B2 (en) | 2020-08-11 | 2023-03-28 | Qualcomm Incorporated | Multi-level coded modulation for non-coherent communication |
| CN113364558A (zh) * | 2021-06-04 | 2021-09-07 | 重庆御芯微信息技术有限公司 | 基于自有通信协议WIoTA的编码方法 |
| US20230040471A1 (en) * | 2021-08-03 | 2023-02-09 | Qualcomm Incorporated | Selecting transport blocks for network coding |
Family Cites Families (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208663A (en) * | 1989-03-22 | 1993-05-04 | Konica Corporation | Color image processing apparatus provided with an image discrimination means |
| JP3240262B2 (ja) | 1996-07-25 | 2001-12-17 | 株式会社日立国際電気 | 適応変調伝送方法とそのシステム |
| JPH1056420A (ja) | 1996-08-08 | 1998-02-24 | Kokusai Electric Co Ltd | Ｃｄｍａ適応変調方法とそのシステム |
| US5983384A (en) | 1997-04-21 | 1999-11-09 | General Electric Company | Turbo-coding with staged data transmission and processing |
| US5852630A (en) * | 1997-07-17 | 1998-12-22 | Globespan Semiconductor, Inc. | Method and apparatus for a RADSL transceiver warm start activation procedure with precoding |
| US6125148A (en) * | 1997-08-29 | 2000-09-26 | Telefonaktiebolaget Lm Ericsson | Method for demodulating information in a communication system that supports multiple modulation schemes |
| US6353907B1 (en) * | 1997-10-29 | 2002-03-05 | At&T Corp. | Incremental redundancy radio link protocol |
| US6778558B2 (en) * | 1998-02-23 | 2004-08-17 | Lucent Technologies Inc. | System and method for incremental redundancy transmission in a communication system |
| JP3450729B2 (ja) | 1998-12-21 | 2003-09-29 | 日本電信電話株式会社 | パケット通信装置 |
| FI109251B (fi) * | 1999-09-10 | 2002-06-14 | Nokia Corp | Tiedonsiirtomenetelmä, radiojärjestelmä, radiolähetin ja radiovastaanotin |
| JP2001119332A (ja) | 1999-10-18 | 2001-04-27 | Matsushita Electric Ind Co Ltd | 無線通信装置及び無線マルチキャストデータ転送方法 |
| US6604216B1 (en) * | 1999-12-10 | 2003-08-05 | Telefonaktiebolaget Lm Ericsson | Telecommunications system and method for supporting an incremental redundancy error handling scheme using available gross rate channels |
| CN1187935C (zh) | 2000-04-06 | 2005-02-02 | 株式会社Ntt都科摩 | 多点传播传送方法及多点传播传送系统与移动台及基地台 |
| JP4511686B2 (ja) | 2000-05-26 | 2010-07-28 | パナソニック株式会社 | 無線通信装置及び無線通信方法 |
| US6947490B1 (en) * | 2000-06-22 | 2005-09-20 | Nortel Networks Limited | Cellular radio communications system |
| JP3679320B2 (ja) | 2000-10-18 | 2005-08-03 | 三菱電機株式会社 | 電力線搬送通信装置 |
| US7139237B2 (en) * | 2000-12-29 | 2006-11-21 | Motorola, Inc. | Method and system for multirate multiuser modulation |
| US6721834B2 (en) * | 2001-02-09 | 2004-04-13 | Lucent Technologies Inc. | Rate adaptation in a wireless communication system |
| CA2405119C (en) | 2001-02-13 | 2007-09-11 | Samsung Electronics Co., Ltd. | Apparatus and method for generating codes in communication system |
| JP3596477B2 (ja) * | 2001-02-28 | 2004-12-02 | 日本電気株式会社 | 移動通信システム及びそれに用いる変調・符号化モード切替方法 |
| JP3394528B2 (ja) * | 2001-03-19 | 2003-04-07 | 松下電器産業株式会社 | パケット伝送システム及びパケット伝送方法 |
| US6909758B2 (en) * | 2001-04-27 | 2005-06-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and methods for decoding data blocks |
| US6889056B2 (en) * | 2001-04-30 | 2005-05-03 | Ntt Docomo, Inc. | Transmission control scheme |
| EP1255368A1 (en) | 2001-04-30 | 2002-11-06 | Siemens Information and Communication Networks S.p.A. | Method to perform link adaptation in enhanced cellular communication systems with several modulation and coding schemes |
| WO2003001681A2 (en) | 2001-06-25 | 2003-01-03 | Nokia Corporation | Optimization of mcs and multicode with tfci signaling |
| KR100450948B1 (ko) | 2001-07-12 | 2004-10-02 | 삼성전자주식회사 | 통신시스템에서 변조방식 결정장치 및 방법 |
| KR100539864B1 (ko) * | 2001-07-25 | 2005-12-28 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 고속 데이터의 재전송장치 및 방법 |
| JP3880437B2 (ja) | 2001-08-31 | 2007-02-14 | 松下電器産業株式会社 | 送受信装置及び送受信方法 |
| CN1213557C (zh) * | 2001-09-25 | 2005-08-03 | 华为技术有限公司 | 基于自适应编码调制和自动重传请求的链路自适应方法 |
| US7167461B2 (en) * | 2001-10-15 | 2007-01-23 | Qualcomm Incorporated | Method and apparatus for processing shared subpackets in a communication system |
| KR100827147B1 (ko) * | 2001-10-19 | 2008-05-02 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 고속 데이터의효율적 재전송 및 복호화를 위한 송,수신장치 및 방법 |
| US7376879B2 (en) | 2001-10-19 | 2008-05-20 | Interdigital Technology Corporation | MAC architecture in wireless communication systems supporting H-ARQ |
| KR100918765B1 (ko) * | 2001-10-20 | 2009-09-24 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 부호화 및 레이트매칭장치 및 방법 |
| US7260770B2 (en) * | 2001-10-22 | 2007-08-21 | Motorola, Inc. | Block puncturing for turbo code based incremental redundancy |
| KR100744347B1 (ko) * | 2001-10-29 | 2007-07-30 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 데이터 송/수신장치 및 방법 |
| KR100557167B1 (ko) * | 2001-11-02 | 2006-03-03 | 삼성전자주식회사 | 이동통신시스템에서의 재전송 장치 및 방법 |
| KR100566241B1 (ko) | 2001-11-19 | 2006-03-29 | 삼성전자주식회사 | 이동통신시스템에서 연성 심볼 결합 장치 및 방법 |
| KR100800807B1 (ko) | 2001-11-20 | 2008-02-01 | 삼성전자주식회사 | 재전송을 지원하는 통신시스템에서 재전송의 변조방식결정 방법 및 장치 |
| DE60300006T2 (de) * | 2002-01-21 | 2004-11-25 | Samsung Electronics Co., Ltd., Suwon | Anordnung und Verfahren zur Leistungsverteilung in einem HSDPA System (Hochgeschwindigkeits-Abwärtsverbindung-Paket-Zugriff) |
| US6999439B2 (en) * | 2002-01-31 | 2006-02-14 | Mitsubishi Denki Kabushiki Kaisha | Information transmission method, mobile communications system, base station and mobile station in which data size of identification data is reduced |
| US7324436B2 (en) | 2002-04-30 | 2008-01-29 | Lg Electronics Inc. | Determining useable combinations of variables for transmitting a subpacket of an encoder packet |
| CN1225854C (zh) | 2002-06-13 | 2005-11-02 | 华为技术有限公司 | 一种自适应调制与编码方法 |
| US7050405B2 (en) * | 2002-08-23 | 2006-05-23 | Qualcomm Incorporated | Method and system for a data transmission in a communication system |
| JP4115784B2 (ja) | 2002-09-11 | 2008-07-09 | 三菱電機株式会社 | 再送制御方法および通信装置 |
| KR100630143B1 (ko) * | 2002-09-30 | 2006-09-29 | 삼성전자주식회사 | 통신 시스템에서 셔플링 데이터의 수신 방법 및 장치 |
| EP1547067A4 (en) * | 2002-10-02 | 2009-06-24 | Lg Electronics Inc | RECORDING MEDIUM WITH A DATA STRUCTURE FOR MANAGING THE REPRODUCTION OF GRAPHICS DATA AND RECORDING AND PLAYING METHODS AND DEVICES |
| JP2004128988A (ja) * | 2002-10-03 | 2004-04-22 | Ntt Docomo Inc | 通信システム、受信装置、送信装置及び通信方法 |
| US7289452B2 (en) | 2002-10-24 | 2007-10-30 | Nokia Corporation | Transport block size (TBS) signaling enhancement |
| US8218609B2 (en) * | 2002-10-25 | 2012-07-10 | Qualcomm Incorporated | Closed-loop rate control for a multi-channel communication system |
| WO2004040832A1 (ja) * | 2002-10-31 | 2004-05-13 | Matsushita Electric Industrial Co., Ltd. | 送信装置及び送信方法 |
| JP3619821B2 (ja) | 2002-10-31 | 2005-02-16 | 松下電器産業株式会社 | 送信装置及び送信方法 |
| JP4018989B2 (ja) | 2003-01-20 | 2007-12-05 | 松下電器産業株式会社 | 送信装置及び送信方法 |
| KR100547784B1 (ko) * | 2003-01-21 | 2006-01-31 | 삼성전자주식회사 | 시공간 트렐리스 코드를 사용하는 이동 통신 시스템에서데이터 송수신 장치 및 방법 |
| EP2333988B1 (en) | 2003-02-20 | 2013-11-20 | Fujitsu Limited | Radio channel control method and receiving apparatus |
| JP4067984B2 (ja) | 2003-02-27 | 2008-03-26 | 三菱電機株式会社 | 受信機 |
| JP4224329B2 (ja) | 2003-03-25 | 2009-02-12 | パナソニック株式会社 | 符号化装置および符号化方法 |
| KR100591890B1 (ko) * | 2003-04-01 | 2006-06-20 | 한국전자통신연구원 | 다중 안테나 무선 통신 시스템에서의 적응 송수신 방법 및그 장치 |
| US7706347B2 (en) * | 2003-05-15 | 2010-04-27 | Lg Electronics Inc. | Signal processing apparatus and method using multi-output mobile communication system |
| JP2005033399A (ja) * | 2003-07-10 | 2005-02-03 | Fujitsu Ltd | パケット送受信装置 |
| KR100678182B1 (ko) * | 2003-08-20 | 2007-02-02 | 삼성전자주식회사 | 비동기 광대역 부호분할 다중접속 시스템에서 상향링크 패킷 데이터 서비스 방법 및 장치 |
| KR100594021B1 (ko) * | 2003-11-13 | 2006-06-30 | 삼성전자주식회사 | 무선통신 시스템에서 패킷 송수신을 위한 비트 스크램블링방법 및 장치 |
| US7489621B2 (en) * | 2003-12-30 | 2009-02-10 | Alexander A Maltsev | Adaptive puncturing technique for multicarrier systems |
| US8775890B2 (en) * | 2004-09-13 | 2014-07-08 | Inventergy, Inc. | Automatic retransmission request control system and retransmission method in MIMO-OFDM system |
| US9385843B2 (en) | 2004-12-22 | 2016-07-05 | Qualcomm Incorporated | Method and apparatus for using multiple modulation schemes for a single packet |
-
2004
- 2004-12-22 US US11/022,538 patent/US9385843B2/en active Active
-
2005
- 2005-12-21 EP EP09001024A patent/EP2058971B1/en not_active Not-in-force
- 2005-12-21 EP EP05855269A patent/EP1834434B1/en not_active Not-in-force
- 2005-12-21 WO PCT/US2005/046683 patent/WO2006069270A1/en active Search and Examination
- 2005-12-21 EP EP10150657A patent/EP2173053B1/en active Active
- 2005-12-21 AT AT09001024T patent/ATE555559T1/de active
- 2005-12-21 KR KR1020077016779A patent/KR100912159B1/ko active IP Right Grant
- 2005-12-21 JP JP2007548486A patent/JP5166039B2/ja not_active Expired - Fee Related
- 2005-12-21 AR ARP050105458A patent/AR052437A1/es active IP Right Grant
- 2005-12-21 ES ES10150657T patent/ES2368723T3/es active Active
- 2005-12-21 CN CN200580048530.2A patent/CN101124764B/zh not_active Expired - Fee Related
- 2005-12-21 CN CN200810099557XA patent/CN101447852B/zh not_active Expired - Fee Related
- 2005-12-21 CA CA2590654A patent/CA2590654C/en active Active
- 2005-12-21 DE DE05855269T patent/DE05855269T1/de active Pending
- 2005-12-21 AT AT05855269T patent/ATE429093T1/de not_active IP Right Cessation
- 2005-12-21 DE DE602005014013T patent/DE602005014013D1/de active Active
- 2005-12-21 KR KR1020087011911A patent/KR100911276B1/ko active IP Right Grant
- 2005-12-21 PL PL10150657T patent/PL2173053T3/pl unknown
- 2005-12-21 CN CN201010158620XA patent/CN101888290B/zh not_active Expired - Fee Related
- 2005-12-21 AT AT10150657T patent/ATE514247T1/de not_active IP Right Cessation
- 2005-12-21 ES ES05855269T patent/ES2293869T3/es active Active
- 2005-12-21 CA CA2634279A patent/CA2634279C/en active Active
- 2005-12-21 ES ES09001024T patent/ES2386232T3/es active Active
- 2005-12-22 TW TW097123538A patent/TWI364958B/zh not_active IP Right Cessation
- 2005-12-22 TW TW094145926A patent/TWI387271B/zh not_active IP Right Cessation
- 2005-12-22 TW TW099107688A patent/TWI403133B/zh not_active IP Right Cessation
-
2008
- 2008-05-21 AR ARP080102162A patent/AR066671A2/es active IP Right Grant
- 2008-09-16 JP JP2008236194A patent/JP2009089378A/ja not_active Withdrawn
-
2009
- 2009-11-13 HK HK09110608.4A patent/HK1130597A1/xx not_active IP Right Cessation
-
2010
- 2010-04-06 JP JP2010087823A patent/JP5290231B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-17 HK HK11104848.3A patent/HK1150913A1/xx not_active IP Right Cessation
- 2011-12-02 JP JP2011265152A patent/JP5889620B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-04 JP JP2013078803A patent/JP5714635B2/ja not_active Expired - Fee Related
-
2015
- 2015-10-28 JP JP2015212085A patent/JP6498591B2/ja not_active Expired - Fee Related
-
2016
- 2016-06-03 US US15/172,707 patent/US10291349B2/en active Active
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2293869T3 (es) | Procedimiento y aparato para utilizar distintos esquemas de modulacion para una transmision de un paquete. | |
| WO2019126510A1 (en) | Decoding signals by guessing noise | |
| US10944610B2 (en) | Decoding signals by guessing noise | |
| JP5579551B2 (ja) | 受信装置、受信方法及びプログラム | |
| WO2018233334A1 (zh) | 信息处理方法、装置、通信设备和通信系统 |