JP4995280B2 - パケットデータ通信システムにおける制御情報を送受信する方法及び装置 - Google Patents

Description

本発明は、移動通信システムにおけるパケットデータサービスを提供する方法及び装置に関し、特に、直交周波数分割多重接続（Orthogonal Frequency Division Multiple Access：以下、“ＯＦＤＭＡ”と称する。）方式を使用する移動通信システムにおけるパケットデータに関する制御情報を送受信する方法及び装置に関する。

最近では、直交周波数分割多重（Orthogonal Frequency Division Multiple：以下、“ＯＦＤＭ”と称する。）方式は、移動通信システムにおける有／無線チャネルを介して高速データの送信に使用可能な方式として活発に研究されている。

複数のキャリアを使用してデータを送信するＯＦＤＭ方式は、直列シンボルシーケンスを並列シンボルシーケンスに変換し、これらの各々を相互直交性を有する複数のサブキャリア（sub-carrier）、すなわち、複数のサブキャリアチャネル（sub-carrier channel）で変調するマルチキャリア変調（Multi-Carrier Modulation：以下、“ＭＣＭ”と称する。）方式の一種である。すなわち、ＯＦＤＭシステムにおけるＯＦＤＭ方式による送信にあたり、ユーザーに割り当てられた物理チャネルに相互に異なるサブキャリアを割り当てることによりユーザーの信号を識別する。一般的に、ＯＦＤＭＡシステムのシステムリソースは、周波数領域のリソースと時間領域のリソースとを含む２次元リソースを含む。すなわち、時間軸上で１つの物理チャネルを介してパケットデータが送信される最小単位を送信時間間隔（Transmission Time Interval：以下、“ＴＴＩ”と称する。）と呼び、フレーム又はパケット送信間隔とも呼ばれ、通常、ＴＴＩは、複数のＯＦＤＭシンボルを含み、各ＯＦＤＭシンボルは、周波数軸上で複数のサブキャリアを含む。したがって、１つのＴＴＩ内に定義されるリソースは、時間軸上の複数のＯＦＤＭシンボルと周波数軸上の複数のサブキャリアとを含む２次元リソースの形態を有する。

２次元リソースにおいて、１つの最小リソース単位、すなわち、１つのＯＦＤＭシンボルでの１つのサブキャリアは、一般的に時間-周波数ビン（time-frequency bin：以下、“ＴＦｂｉｎ”と称する。）と呼ばれ、これは、実際の物理チャネルを介してパケットデータを送信する際に１つの変調されたシンボルの送信のための単位である。

通常のＯＦＤＭシステムにおいて、パケットデータ送信のための物理チャネルは、パケットデータチャネルと呼ばれ、このパケットデータチャネルを復調するために必要とされる制御情報の送信のための物理チャネルは、パケットデータ制御チャネル（Packet Data Contol Channel：以下、“制御チャネル”と称する。）と呼ばれる。一般的に、パケットデータ及び制御情報は、パケットデータチャネル及びパケットデータ制御チャネルを介して送信される。

ＯＦＤＭシステムにおいて、順方向データチャネル（Forward Data Channel：以下、“Ｆ-ＤＣＨ”と称する。）は、パケットデータの送信に使用されることができ、順方向共用制御チャネル（Forward Shared Control Channel：以下、“Ｆ-ＳＣＣＨ”と称する。）は、この制御情報の送信に使用されることができる。

パケットデータチャネルの復調に必要とされるパケットデータ制御情報（以下、“制御情報”と称する。）は、パケットデータ制御チャネルを介して送信される。

すなわち、パケットデータチャネルを介してパケットデータを受信する受信器は、このパケットデータ制御チャネルを優先して復調することにより、このパケットデータチャネルの復調に必要な制御情報を取得する。その後に、この受信器は、この制御情報を使用することによりこのパケットデータチャネルを復調する。送信されたこのパケットデータ制御チャネルは、一般的に、ユーザー識別子（以下、“媒体アクセス制御識別子（Medium Access Control Identifier：ＭＡＣ ＩＤ）”と称する。）と、リソース割当情報と、変調符号化方式（Modulation and Coding Scheme：ＭＣＳ）情報とを含む。ここで使用されるように、ＭＡＣ ＩＤは、基地局（Access Network：ＡＮ）と端末機（Access Terminal：ＡＴ）との間で予め約束されているＡＴの識別子を意味する。通常のＯＦＤＭ方式のパケットデータ送受信システムにおいて、リソースは、複数のユーザーにより共有される。また、ＴＴＩごとに、基地局（ＡＮ）スケジューラーは、このシステムリソースを使用するユーザーを選択し、この選択されたユーザーに所定のリソースを通じてパケットデータを送信する。

ＡＮがパケットデータチャネルを介してパケットデータを特定のＡＴに送信する場合に、ＭＡＣ ＩＤは、このパケットデータチャネルを介して送信されるパケットデータがどのユーザーに送信されるものであるかを通知するために、ＡＮとＡＴとの間で予め約束された後に、ＴＴＩごとにパケットデータチャネルを介して送信される。したがって、システム内のすべてのＡＴは、このパケットデータ制御チャネルを連続してモニタリングし、このパケットデータ制御チャネルを介して受信されたＭＡＣ ＩＤがＡＴ自身のＭＡＣ ＩＤと同一であるか否かを継続して判定する。特定のＴＴＩの間に、このパケットデータチャネルを介して受信されたＭＡＣ ＩＤがＡＴ自身のＭＡＣ ＩＤと同一である場合には、ＡＴは、このパケットデータ制御チャネルとともに割り当てられたパケットデータチャネルが自身に割り当てられたものと判定し、このパケットデータチャネルの復調動作を実行する。

次いで、このパケットデータ制御チャネルを介して受信された制御情報は、リソース割当情報を含み、これは、パケットデータの送信のために使用されるリソースに関する情報を意味する。上述したように、物理チャネルを介したパケットデータ送信時に１つの変調シンボルが１つのＴＦビンにより送信されるので、この１つのＴＴＩ内の２次元リソースの中でこのパケットデータ送信のために実際に使用されるリソースに関する情報、すなわち、ＴＦビンに関する情報なく受信器からこのパケットデータチャネルを復調することができない。ここで、ＭＣＳ情報は、このパケットデータ送信のために使用される変調方式及び符号化率（coding rate）を意味する。この制御情報は、上述した情報だけではなく、特定の目的に従って他の種類の情報を含む。

図１は、一般的なＯＦＤＭ基盤移動通信システムにおけるパケットデータ制御チャネルを構成する送信器の構成を示すブロック図である。図１を参照すると、情報ビット（information bit）１００は、上述したように、この制御情報に対応し、これは、３４又は３６ビットを有すると仮定する。図１に示すビット数３４又は３６は、特定の例であるだけで、通信システムに従って変わることもある。

図１に示す送信器において、サイクリックリダンダンシーチェック（Cyclic Redundancy Check：以下、“ＣＲＣ”と称する。）ビット挿入器１０２は、このパケットデータ制御チャネルを介して送信される制御情報１００に送信エラーの検出のための１６ＣＲＣビットを付加する。また、エンコーダテールビット挿入器１０４は、コンボリューション（Convolution）エンコーディングのための８ビットのサイズを有するエンコーダテールビット（Encoder Tail Bit）をＣＲＣビット挿入器１０２から出力された５０又は５２ビットの制御情報に付加した後に、このエンコーダテールが付加された制御情報をコンボリューションエンコーダ１０６に出力する。コンボリューションエンコーダ１０６は、この入力されたビットのコンボリューションエンコーディングを実行した後に、レートマッチング器（Rate Matcher）１０８は、コンボリューションエンコーダ１０６から出力されたエンコーディングされたビットのレートマッチング（rate matching）を実行する。

レートマッチングを実行するにあたって、この制御チャネルの出力変調シンボルの数は、このパケットデータ制御チャネルに割り当てられた総サブキャリアの数及びこのパケットデータ制御チャネルに割り当てられたリソースの量に従って制御される。通常、このレートマッチングは、反復及びパンクチャーリングのステップを含む。

レートマッチング器１０８の出力は、四位相偏移変調（Quadrature Phase Shift Keying：以下、“ＱＰＳＫ”と称する。）変調器１１０に入力され、変調シンボル１１２は、ＱＰＳＫのような変調過程を介して生成される。その後に、変調シンボル１１２は、予め割り当てられたリソースを通じて送信される。

一方、通常のＯＦＤＭＡシステムにおいて、パケットデータは、複数のデータチャネルを介して同時に送信されることができる。すなわち、図１に示すように、複数の制御情報要素は、この制御チャネルを介して同時に送信されることができる。これは、ＡＮがパケットデータを複数のＡＴに同時に送信することができることを意味する。したがって、各ＡＴは、ＡＮから同時に受信された複数の制御チャネルを介して制御情報要素を復調し、どんな制御チャネルを介して自身のＭＡＣ ＩＤと同一のＭＡＣ ＩＤが受信されるかをこの復調された制御情報から検査する。上述したような動作をサポートするために、従来のシステムでは、この制御情報を送信することができる最大の制御チャネルの個数を予め定義しており、システム内のすべてのＡＴにシグナリングする。

例えば、ＡＮが“最大４個の制御チャネルの送信が可能である”という情報をシステム内のすべてのＡＴにシグナリングする場合には、ＡＴは、このシグナリングされた情報が変わらない間には、各制御情報が最大４個の制御チャネルを介して送信されることができるという前提に基づいて制御チャネル復調を実行する。この制御チャネルの送信に使用するためのリソースは、この決定された送信可能な最大制御チャネルの数に従って決定される。

図２は、一般的なＯＦＤＭ移動通信システムにおける４個の制御チャネルを介して各制御情報を同時に送信する場合におけるリソース割当ての例を示す図である。図２を参照すると、各四角形は、１つのＦ-ＳＣＣＨブロックを示し、この１つのＦ-ＳＣＣＨブロックは、割り当てられた所定のリソースを通じて送信される。図２において、Ｆ-ＳＣＣＨブロックサイズ２００は、１つの制御チャネルブロックが送信されるブロックサイズに対応し、制御チャネルブロックが送信されるのに必要な変調シンボルの数を示す。

一般的に、この制御チャネルブロックは、複数のＯＦＤＭシンボルを通じて複数のサブキャリアを介して送信される。図２は、説明の便宜のために、この制御チャネルブロックの論理的な構成のみを示す。しかしながら、この制御チャネルブロックは、物理的に分離されたサブキャリアを介して実際に送信されることができ、図１の最終出力である変調シンボル１１２がこの制御チャネルブロックの中の１つの制御チャネルブロックを介して送信される。上述したように、１つの制御チャネルブロックの送信のために所定量のリソースが割り当てられ、上記の例のように、１つのＴＴＩの間に４個の制御チャネルが送信されることができるシステムでは、この制御情報の送信のために４個の制御チャネルブロックが使用される。上記の例において、この制御情報を受信するＡＴは、図１に示した送信器の逆過程を介して４個の制御チャネルブロックの各々に対する復調を実行した後に、復調された各制御チャネルが自身のＭＡＣ ＩＤを含んでいるか否かを判定する。すなわち、上記の例において、ＡＴは、４個の制御チャネルブロックを介して送信された制御情報を受信するための動作を実行する。

しかしながら、この送信された最大制御チャネルの個数が４個であるという事実は、この制御情報がすべてのＴＴＩの間に４個の制御チャネルを介して常に送信されるのではない。実際に、各ＴＴＩの間に、制御情報を送信する制御チャネルの個数は、ＡＮのＡＴに対するスケジューリング結果、すなわち、リソース割当結果に従って変わる。例えば、任意のＴＴＩの間に、ＡＮがすべてのリソースを１つのＡＴに割り当てることに決定すると、ＴＴＩの間に、１つの制御チャネルだけがこの制御情報の送信のために実際に使用される。しかしながら、ＡＴがこの制御情報の送信のために実際に使用される制御チャネルの個数を認識していないため、ＡＴは、１つのＴＴＩの間にこの制御情報を送信するのに使用可能な最大制御チャネル個数だけ復調を試みる。

この制御情報の１回の送信のために使用された最大制御チャネルの個数が決定されると、この最大制御チャネルの個数だけを送信するためのリソースが割り当てられなければならない。また、この制御情報の送信のために割り当てられたリソースは、この制御チャネルを実際に送信する制御チャネルの個数がこの最大制御チャネルの個数より小さい場合にも、他の目的のために使用されることができない。したがって、このような観点では、この最大制御チャネルの個数を小さい数に制限することが好ましい。しかしながら、この最大制御チャネルの個数が小さい数に制限されると、この小さい数は、ＡＴによるデータチャネルの割当てを制限することがある。したがって、この最大制御チャネルの個数を小さい数に制限することが好ましくない。上記例におけるように、１つのＴＴＩの間に制御情報を送信することができる最大制御チャネルの個数が４個であるという事実は、ＡＮが同時にスケジューリング可能なＡＴの最大個数が４個だけであることを意味するためである。

一方、従来のＯＦＤＭＡシステムは、複数のレイヤーの送信をサポートする。この複数のレイヤーの送信は、送信器が複数の送信アンテナを使用して同一の時間及び周波数リソースを通じて複数のユーザー又は１人のユーザーに複数のパケットを同時に送信することを意味する。上述したような複数のレイヤーの送信をサポートする場合には、この複数のレイヤーの送信に必要な制御チャネルの個数は、このレイヤーの個数だけ増加する。その理由は、パケットデータが各レイヤーを通じて送信される度に１つの制御チャネルが使用されなければならないためである。上述したように、制御チャネルの数を増加させると、この制御チャネルに割り当てられたリソースの量を増加させる。したがって、このような増加は、このリソースを使用しないＴＴＩでリソースが浪費される問題が発生し、小さい最大制御チャネルの個数がリソース割当てに制限を課す問題があった。

したがって、本発明は、上述した従来技術の問題点を解決するために提案されたものであり、その目的は、ＯＦＤＭ基盤移動通信システムにおけるパケットデータサービスを提供するための制御情報送受信方法及び装置を提供することにある。

上記のような目的を達成するために、本発明の実施形態の一態様によれば、直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける基地局（ＡＮ）が制御情報を送信するための方法を提供する。上記方法は、フレーム内で制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、上記フレーム内で上記第１の変調方式の変調次数より高い変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とを送信する第１のステップと、上記フレーム内で上記第１の変調方式を使用して上記第１の最大個数に基づいて決定された第１の制御チャネルブロックを送信し、上記フレーム内で上記第２の変調方式を使用して上記第２の最大個数に基づいて決定された第２の制御チャネルブロックを送信する第２のステップと、を含むことを特徴とする。

本発明の実施形態の他の態様によれば、直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける端末機（ＡＴ）が制御情報を受信するための方法を提供する。上記方法は、フレーム内で制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、上記フレーム内で上記第１の変調方式の変調次数より高い変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とを受信する第１のステップと、上記端末機が上記第２の変調方式をサポートする場合には、上記第２の変調方式を使用して上記第２の最大個数に基づいて定められたパラメータ値だけの制御チャネルブロックを復調し、上記第１の変調方式を使用して上記第１の最大個数の制御チャネルブロックを復調する第２のステップと、を含むことを特徴とする。

本発明の実施形態のまた他の態様によれば、直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける制御情報を送信するための基地局（ＡＮ）装置を提供する。上記基地局装置は、前記制御情報を含むインデキシングされた複数の制御チャネルブロックを含むフレーム内で上記制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、上記フレーム内で上記第１の変調方式の変調次数より大きい変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とをブロードキャストし、端末機（ＡＴ）が上記第２の変調方式をサポートすることができるか否かを上記制御情報を受信する端末機と交渉し、上記第２の最大個数に基づいて定められたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックを上記第１の変調方式を使用して送信し、上記パラメータ値より小さいインデックスを有する制御チャネルブロックを上記第１の変調方式又は上記第２の変調方式を使用して送信することを決定する制御器と、上記制御器の決定に従って上記制御チャネルブロック、上記第１の最大個数、及び上記第２の最大個数を送信する送信モジュールと、を含むことを特徴とする。

本発明の実施形態のさらなる他の態様によれば、直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける制御情報を受信するための端末（ＡＴ）装置を提供する。上記端末装置は、前記制御情報を含むインデキシングされた複数の制御チャネルブロックを含むフレーム内で上記制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、上記フレーム内で上記第１の変調方式の変調次数より大きい変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とを受信することを決定し、端末機が上記第２の変調方式をサポートすることができるか否かを上記制御チャネルブロックを送信する基地局（ＡＮ）と交渉し、上記交渉の後に設定された値が上記端末装置が上記第２の変調方式をサポートすることを示す場合に、上記第２の最大個数に基づいて定められたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックを上記第１の変調方式を使用して復調することを決定し、上記パラメータ値より小さいインデックスを有する制御チャネルブロックを上記第１の変調方式及び上記第２の変調方式を使用して復調することを決定する制御器と、上記制御器の制御の下で、上記制御情報、上記第１の最大個数、及び上記第２の最大個数を受信する受信モジュールと、を含むことを特徴とする。

本発明によるＯＦＤＭ移動通信システムにおいて、パケットデータを復調するために必要な制御情報の送信のためのリソースを減少させることができ、したがって、向上したデータ歩留まりを期待することができる。

一般的なＯＦＤＭ基盤移動通信システムにおけるパケットデータ制御チャネルを構成する送信器の構成を示すブロック図である。 一般的なＯＦＤＭ移動通信システムにおける４個の制御チャネルを介して各制御情報を同時に送信する場合におけるリソース割当ての例を示す図である。 本発明の実施形態によるパケットデータの制御情報を送信するための基地局（ＡＮ）の動作を示すフローチャートである。 デフォルトブロックサイズとハイヤーＭＣＳブロックサイズとの関係を示す図である。 デフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）が４個であり、ハイヤーＭＣＳブロックの個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）が４個である場合における制御チャネルの送信を示す図である。 デフォルトブロックの個数が４個であり、ハイヤーＭＣＳブロックの個数が４個である場合における特定のＴＴＩでＡＮが制御チャネルブロックを送信する過程を示す図である。 本発明によるデフォルト構成及びハイヤーＭＣＳ構成を使用することにより制御情報を送信する送信器の構成を示すブロック図である。 本発明の実施形態による制御チャネルブロックを受信するＡＴの動作を示すフローチャートである。 図８に示した過程に従ってＡＴが受信した制御チャネルの構成を示す図である。 本発明の実施形態によるＡＴの構成を示すブロック図である。

以下、本発明の好適な一実施形態を、添付図面を参照しつつ詳細に説明する。下記の説明において、明瞭性と簡潔性の観点から、本発明に関連した公知の機能や構成に関する具体的な説明が本発明の要旨を不明瞭にすると判断される場合には、その詳細な説明を省略する。

図３は、本発明の実施形態によるパケットデータの制御情報を送信するための基地局（ＡＮ）の動作を示すフローチャートである。図３を参照すると、ＡＮは、ステップ３１０で、システムに相互に異なる構成を有する２種類の制御チャネルブロックを構成する。ステップ３１０で、この制御チャネルは、デフォルト変調符号化方式（Modulation and Coding Scheme：ＭＣＳ）共用制御チャネル（Shared Control Channel：ＳＣＣＨ）構成（configuration）（以下、“デフォルト構成”と称する。）及びＨｉｇｈｅｒ ＭＣＳ ＳＣＣＨ構成（以下、“ハイヤーＭＣＳ構成”と称する。）を有するように構成される。本発明において、デフォルト構成は、制御チャネルブロックを介して制御情報を送信する際にＱＰＳＫ（Quadrature Phase Shift Keying）変調方式の使用を意味する。また、ＡＮは、このデフォルト構成を使用して１つの制御チャネルブロックを送信する際に使用される変調シンボルの個数として、“The number of SCCH modulation symbols per block for default configuration”を定義し、１つの制御チャネルの送信に使用される変調シンボルの個数をブロードキャストチャネル（Broadcast Channel）を介してブロードキャストする。上述した１つの制御チャネルを介して制御情報を送信するのに使用される変調シンボルの個数は、図２に示すような１つのブロックサイズ２００に対応する。

ここでは、“制御チャネルの送信”は、制御チャネルを介した制御情報の送信を意味する。

下記の説明において、このデフォルト構成を使用して送信される制御情報、すなわち、制御チャネルブロックをデフォルトブロック４００と呼び、このデフォルト構成を使用して１つの制御チャネルブロックの送信に使用される変調シンボルの個数をデフォルトブロックサイズ４０２と呼ぶ。図４は、デフォルトブロックサイズ４０２とハイヤーＭＣＳブロックサイズ４０６との関係を示す。

このブロードキャストチャネルは、システム構成情報を送信するためのチャネルである。したがって、複数のＡＴは、このブロードキャストチャネルを介してシステム構成情報を取得し、この取得したシステム構成情報に基づいて信号受信を実行する。

本発明において、ハイヤーＭＣＳ構成は、制御チャネルブロックを介して制御情報を送信する際にＱＰＳＫ変調又は１６直交振幅変調（Quadrature Amplitude Modulation：以下、“ＱＡＭ”と称する。）変調方式を使用することを意味する。ＡＮは、ＱＰＳＫ変調及び１６ＱＡＭから選択された変調方式を定義し、このブロードキャストチャネルを介してこの制御情報をブロードキャストする。ハイヤーＭＣＳ構成を使用して制御情報を送信する際に変調方式として１６ＱＡＭを使用する場合に、ＡＮは、この制御情報とともにトラフィック-パイロット比率（ＴＰＲ）値も送信する。このＴＰＲは、ＡＴがハイヤーＭＣＳブロックを復調するために必要な基準値を測定するように制御チャネルの送信のために使用されるパワーとパイロットチャネルの送信の際に使用されるパワーとの間の比率を意味する。

また、このハイヤーＭＣＳ構成は、このハイヤーＭＣＳ構成を使用して制御情報を送信する際に使用される変調シンボルの個数、すなわち、ハイヤーＭＣＳブロックサイズがこのデフォルト構成を使用して制御情報を送信する際に使用される変調シンボルの個数の半分に対応する特徴を有する。これは、制御チャネルの送信時にデフォルト構成及びハイヤーＭＣＳ構成が混合された方式で使用される場合に、以下でさらに説明するＡＴの複雑度を最小化するためである。

したがって、制御情報を送信する際に、このデフォルト構成を使用する代わりに変調シンボルの個数を半分に減少させるためには、このデフォルト構成に使用される変調レベルより高い変調レベル又はこのデフォルト構成より２倍さらに高い符号化率（Code rate）を使用して制御情報を送信する。このような送信方式は、本明細書において、“ハイヤーＭＣＳ構成を使用した制御情報の送信”として表現される。

すなわち、同一の量の情報を送信する際に割り当てられた変調シンボルの個数が半分に減少することは、同一の変調方式、例えばＱＰＳＫ変調方式を使用する場合に符号化率が２倍となることを意味する。したがって、制御情報がこのデフォルト構成に使用される変調シンボルの個数の半分を使用して送信される場合に、この制御情報は、ハイヤーＭＣＳ構成を使用して送信される。また、同一の量の情報を送信するにあたり、割り当てられる変調シンボルの個数がこのデフォルト構成に使用される変調シンボルの個数の半分であり、このデフォルト構成を使用して制御情報を送信する際に使用されるＱＰＳＫより高い変調方式、すなわち、１６ＱＡＭを使用する場合に、このデフォルト構成の符号化率と同一の符号化率が使用されても、このデフォルト構成のレベルより１ステップさらに高いレベルを有する変調方式が使用されるために、この制御情報は、ハイヤーＭＣＳ構成を使用して送信される。

例えば、送信器がこのデフォルト構成を使用して制御情報を送信する際にＱＰＳＫ変調方式及び１／４の符号化率を使用した場合に、送信器は、デフォルト構成の変調方式と同一の変調方式（ＱＰＳＫ）を使用し、デフォルト構成の符号化率とは異なる符号化率（１／２）を使用して制御情報を送信してもよく、又は、変更された変調方式（１６ＱＡＭ）を使用し、デフォルト構成と同一の符号化率（１／４）を使用してもよい。

以下、ハイヤーＭＣＳ構成を使用して送信された制御情報のブロック、すなわち、制御チャネルブロックをハイヤーＭＣＳブロックと呼び、１つの制御チャネルブロックの送信に使用される変調シンボルの個数をＭＣＳブロックサイズと呼ぶ。図３のステップ３１０で定義された２種類の制御チャネル構成間の関係、すなわち、デフォルトブロックとハイヤーＭＣＳブロックとの間の関係は、図４を参照して説明する。

図４は、本発明によるデフォルトブロック４００とハイヤーＭＣＳブロック４０４との関係を示す図である。図４において、参照符号４００は、本発明の実施形態によるデフォルト構成を使用して送信される制御情報のブロックであるデフォルトブロックを示し、参照符号４０４は、本発明の実施形態によるハイヤーＭＣＳ構成を使用して送信される制御情報のブロックであるハイヤーＭＣＳブロックを示す。上述したように、デフォルトブロックサイズ４０２がＭＣＳブロックサイズ４０６の２倍となることを図４から分かる。

図３のステップ３２０で、ＡＮは、デフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）、ハイヤーＭＣＳブロックの個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）、及びチャネル品質指示子（Channel Quality Indicator：以下、“ＣＱＩ”と称する。）しきい値などをブロードキャストチャネルを介してブロードキャストする。

デフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）は、各ＴＴＩの間にデフォルト構成を使用して送信可能な制御チャネルブロックの最大個数を意味し、ハイヤーＭＣＳブロックの個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）は、各ＴＴＩの間にハイヤーＭＣＳ構成を使用して送信可能な制御チャネルブロックの最大個数を意味する。本発明によれば、ハイヤーＭＣＳブロックの個数は、偶数（０、２、４、...）である。本発明の実施形態によれば、デフォルトブロックの個数及びハイヤーＭＣＳブロックの個数をそれぞれ４個であると仮定する。

以下、ステップ３２０については、図５を参照してさらに詳細に説明する。
図５は、図３のステップ３２０で、デフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）が４個であり、ハイヤーＭＣＳブロックの個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）が４個である場合の制御チャネルの送信を示す。

４個のデフォルトブロックの存在は、このデフォルト構成を使用して送信されるデフォルトブロックの最大個数が参照符号５０１のように４個であることを意味する。示すように、このデフォルトブロックは、デフォルトブロック０、デフォルトブロック１、デフォルトブロック２、及びデフォルトブロック３のようにインデックスされることができる。また、４個のハイヤーＭＣＳブロックの存在は、参照符号５０２で示されるように、この４個のデフォルトブロックの中でさらに小さいインデックスを有する２個のデフォルトブロック（デフォルトブロック０及びデフォルトブロック１）を送信するためのリソースがハイヤーＭＣＳブロックを送信するために使用されることができることを意味する。

上述したように、ハイヤーＭＣＳブロックサイズがデフォルトブロックサイズの半分であるため、最大４個のハイヤーＭＣＳブロックは、２個のデフォルトブロックの送信のためのリソースを通じて送信されることができる。

ステップ３２０で、ＣＱＩしきい値は、上述したように構成された制御チャネルブロックを介して制御情報を受信する際に、ＡＴがハイヤーＭＣＳブロックを受信するか否かを判定するための基準として使用される基準値を意味する。下記では、このＣＱＩしきい値に基づくＡＴの動作について詳細に説明する。したがって、ＡＮがＣＱＩしきい値より低いＣＱＩを報告したＡＴに制御情報を送信する場合に、ＡＮは、このデフォルト構成を使用してこの制御情報をかならず送信しなければならない。また、ＡＮは、この制御情報をＣＱＩしきい値より高いＣＱＩを報告したＡＴに送信する際に、ハイヤーＭＣＳ構成を使用することができる。

また、ＡＮは、ＡＴが１６ＱＡＭ変調方式に従って変調された制御情報を復調することができるか否かについてＡＴと交渉し、この交渉の結果に従ってＥｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ値を定められた値として設定した後に、この設定されたＥｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ値を含むメッセージをＡＴに送信する。ここで、Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ値は、ＡＴが１６ＱＡＭ変調方式をサポートするか否かを示す値を意味する。Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ値が“１”に設定される場合には、この値は、ＡＴが１６ＱＡＭをサポートすることを意味する。他方、Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ値が“０”に設定される場合には、この値は、ＡＴが１６ＱＡＭをサポートしないことを意味する。

さらに、図３のステップ３３０で、ＡＮは、各ＴＴＩの間にｘ個のハイヤーＭＣＳ構成の制御チャネルブロックとｙ個のデフォルトＭＣＳ構成の制御チャネルブロックとを介して制御情報を送信する。ここで、ｘ及びｙは、下記の式（１）により定義される値を有する。

上述した定義において、ｘは、制御チャネルの送信に使用される２種類の変調方式の中で、１６ＱＡＭのようなさらに高い変調次数を有する変調レベルを使用して送信される制御チャネルブロックの個数に対応し、ｙは、制御チャネルの送信に使用される２種類の変調方式の中で、ＱＰＳＫのようなさらに低い変調次数を有する変調レベルを使用して送信される制御チャネルブロックの個数に対応する。

また、本発明によれば、ＡＮは、１６ＱＡＭを使用して送信される制御チャネルブロックの最大個数であるＮ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋの１／２値より大きいか又は同一のインデックスに対応する制御チャネルブロックを送信する際にはＱＰＳＫのみを使用し、このインデックスより小さいインデックスに対応する制御チャネルブロックを送信する際にはＱＰＳＫ又は１６ＱＡＭを使用する。

本発明において、Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋの１／２値は、ＱＰＳＫ又は１６ＱＡＭ変調方式を使用して送信される制御チャネルブロックのインデックス及びＱＰＳＫ変調方式のみを使用して送信される制御チャネルブロックのインデックスを決定するためのパラメータ値として定義する。

すなわち、本発明によれば、制御情報を含むインデキシングされた制御チャネルブロックを含む１つのフレーム（送信時間間隔（ＴＴＩ））内で、ＡＮは、この決定されたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックをＱＰＳＫ方式を使用して送信することができ、この決定されたパラメータ値より小さいインデックスを有する制御チャネルブロックを１６ＱＡＭ方式又はＱＰＳＫ方式を使用して送信することができる。

上述した図５において、このパラメータ値は、４／２、すなわち、２である。また、デフォルトブロック２及びデフォルトブロック３のようなパラメータ値“２”より大きいか又は同一のインデックスを有する図５のデフォルトブロックは、ＱＰＳＫ変調方式を使用して送信され、このパラメータ値より小さいインデックスを有するデフォルトブロックの送信のためのリソースを通じて送信される制御チャネルブロックは、１６ＱＡＭ変調方式を使用して送信される。

図６は、本発明の実施形態による図３のステップ３３０におけるような（ｘ＋ｙ）個の制御チャネルブロックを送信する過程を示す。

図６に示す実施形態において、ＡＮは、デフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）が４個であり、ハイヤーＭＣＳブロックの個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）が４個である場合に、特定のＴＴＩで制御チャネルブロックを介して制御情報を送信する。

図６において、参照符号６００は、ＡＮがハイヤーＭＣＳ構成を使用する４個の制御チャネルブロック及びデフォルト構成を使用する２個の制御チャネルブロックの実際の送信例を示す。すなわち、Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋは、ハイヤーＭＣＳ構成を使用して送信可能な最大制御チャネルブロックの個数を意味し、その個数は４である。したがって、最大制御チャネルブロックの個数が制御チャネルブロック送信６００で使用されることを分かる。すなわち、このパラメータ値は、図６の送信６００で“２”となる。

その後に、ステップ３４０で、ＡＮは、図５を参照して上述した通りに４個のデフォルトブロックの中でさらに低いインデックスを有する２つの制御チャネルブロック（デフォルトブロック０及びデフォルトブロック１）を送信するためのリソースを通じてステップ３３０で４個のハイヤーＭＣＳ構成を使用する制御チャネルブロックを送信する。

図６において、参照符号６０２は、ＡＮがハイヤーＭＣＳ構成を使用する０個の制御チャネルブロック及び４個のデフォルト構成を使用する制御チャネルブロックの実際の送信例を示す。すなわち、デフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）が４個であっても、これは、ただこのデフォルト構成を使用して送信可能な最大デフォルトブロックの個数に対応するため、ＡＮは、上記の例におけるように、ハイヤーＭＣＳ構成を使用する０個の制御チャネルブロックを実際に送信することもある。

言い換えれば、Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋが“４”であっても、これは、１つのフレーム内で送信可能な最大ハイヤーＭＣＳブロックの個数が４であることを意味するので、参照符号６０２におけるようなハイヤーＭＣＳ構成を使用する制御チャネルブロックを送信せず、このデフォルト構成を使用する４個の制御チャネルブロックだけを送信することができる。したがって、上述した式（１）が参照符号６０２に適用される場合には、０は、ｘの値として得られ、これは、デフォルトＭＣＳ構成を使用する送信可能な最大制御チャネルブロックの個数が４であることを意味する。したがって、参照符号６０２において、このデフォルト構成を使用する最大制御チャネルブロックの個数、すなわち、４個のデフォルトブロックが送信される。すなわち、参照符号６０２において、パラメータ値は“０”である。したがって、“０”よりさらに小さいインデックスを有するデフォルトブロックがないので、すべての制御チャネルブロックは、ＱＰＳＫだけを使用して送信している。

図７は、本発明によるデフォルト構成及びハイヤーＭＣＳ構成を使用して制御情報を送信するための送信器７００の構成を示すブロック図である。

本発明の実施形態によるハイヤーＭＣＳ構成を使用して制御情報を送信する送信器７００は、レートマッチング器７０８、変調器７１０、及び制御器７１４の動作の観点でデフォルト構成のみを使用して制御情報を送信する図１の送信器とは少し異なる。

まず、ＣＲＣビット挿入器７０２は、受信器による制御情報の送信エラーを検出するためのＣＲＣビットを入力された３４ビット又は３６ビットの制御情報７０１に挿入した後に、ＣＲＣが挿入された制御情報を出力する。その後に、エンコーダテールビット挿入器７０４は、ＣＲＣビット挿入器７０２からのＣＲＣビットが挿入された制御情報にテールビットを付加し、このテールビットが付加された制御情報をコンボリューションエンコーダ７０６に出力する。コンボリューションエンコーダ７０６は、エンコーダテールビット挿入器７０４の出力をコンボリューションエンコーディングし、エンコーディングされたシンボルをレートマッチング器７０８に出力する。

本発明の実施形態による特定のＴＴＩでハイヤーＭＣＳ構成を使用する制御チャネルブロックを送信する必要がある場合には、制御器７１４は、デフォルト構成を使用する制御チャネルブロックを送信する際に使用されるものとは異なる変調方式、符号化率、又はパンクチャーリング（puncturing）率を使用してこの制御情報を送信するように、レートマッチング器７０８又はＱＰＳＫ／１６ＱＡＭ変調器７１０を制御することによりハイヤーＭＣＳ構成を使用して送信される変調シンボル７１２を生成する。

例えば、このデフォルト構成がＱＰＳＫを変調方式として使用し、１／４を符号化率として使用するという仮定に基づいて、ハイヤーＭＣＳ構成を使用して送信される制御チャネルブロックがある場合には、次のような方法を使用してこの制御情報を送信することができる。

１．ハイヤーＭＣＳ構成にデフォルト構成の変調方式と同一の変調方式を使用する場合に、制御器７１４は、ＱＰＳＫ／１６ＱＡＭ変調器７１０及びレートマッチング器７０８を制御することにより、ＱＰＳＫ／１６ＱＡＭ変調器７１０は、この制御情報を変調する方式としてＱＰＳＫを使用し、レートマッチング器７０８は、このデフォルト構成に比べて、コンボリューションエンコーダ７０６から出力されたエンコーディングされたシンボルに対して２倍のパンクチャーリング率でレートマッチングを実行する。

２．ハイヤーＭＣＳ構成にデフォルト構成に使用した変調レベルに比べて高いレベルの変調方式を使用する場合に、制御器７１４は、レートマッチング器７０８及びＱＰＳＫ／１６ＱＡＭ変調器７１０を制御することにより、レートマッチング器７０８は、このデフォルト構成の符号化率と同一の符号化率を維持し、ＱＰＳＫ／１６ＱＡＭ変調器７１０は、レートマッチング器７０８によりレートマッチングされた信号を１６ＱＡＭ変調した後に、この１６ＱＡＭ変調された信号を出力する。

以下、図７において、参照符号７０２乃至参照符号７１０で示されるエレメントを含むユニットを送信モジュールとして称する。

すなわち、本発明の実施形態による送信器７００の制御器７１４は、制御情報を含むインデキシングされた複数の制御チャネルブロックを含む１つのフレーム（１つのＴＴＩ）内で、Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ及びＮ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋをブロードキャストすることを決定する。Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋは、この制御情報のために使用可能な２個の変調方式の中でさらに低い変調次数を有する第１の変調方式（ＱＰＳＫ）を使用して送信可能な制御チャネルブロックの第１の最大個数に対応し、Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋは、１つのフレーム内で第１の変調方式より高い変調次数を有する第２の変調方式（１６ＱＡＭ）を使用して送信可能な制御チャネルブロックの第２の最大個数に対応する。また、制御器７１４は、ＡＴが第２の変調方式をサポートすることができるか否かをこの制御情報を受信するＡＴと交渉する。この交渉の結果、ＡＴが第２の変調方式をサポートすることができる場合には、制御器７１４は、１つのフレーム内で第２の最大個数を考慮して定められたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックを送信する際に第１の変調方式を使用することを決定し、このパラメータ値より小さいインデックスを有する制御チャネルブロックを送信する際に第１の変調方式又は第２の変調方式を使用することを決定する。

また、制御器７１４の決定に基づいて、この送信モジュールは、この制御チャネルブロックを変調して送信し、この制御チャネルブロックの復調に必要な情報を送信する。

図８は、本発明の実施形態による制御チャネルブロックを受信するＡＴの動作を示すフローチャートである。
図８を参照すると、ステップ８００で、まず、ＡＴは、ブロードキャストチャネルを介して図３のステップ３１０及びステップ３２０で説明したパラメータ値を受信する。すなわち、ＡＴは、デフォルトブロックサイズ、ハイヤーＭＣＳブロックに使用される変調方式、デフォルトブロックの最大個数、及びハイヤーＭＣＳブロックの最大個数、及びＣＱＩしきい値などを受信して記憶する。その後に、ステップ８０２で、ＡＴは、ＡＴがハイヤーＭＣＳ構成を使用して送信される制御チャネルブロックを受信すべきであるかを決定するためにＡＮと交渉する。この交渉のためのシグナリング値の名称を説明の便宜上、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”と称する。

シグナリング値“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”がこの交渉の結果として得られる場合に、ＡＴは、この得られた値に基づいて、１６ＱＡＭに対応する復調方式又はＱＰＳＫに対応する復調方式を使用して制御チャネルブロックを復調する。

ステップ８０２は、ＡＮが各ＡＴに対してハイヤーＭＣＳ構成を使用する制御チャネルブロックを付加的に受信するようにすることにより、ＡＴの受信動作に複雑度を与えるか否かを決定するステップに対応する。

例えば、ＡＴがこのデフォルトブロックの送信に使用されたＱＰＳＫ変調方式よりさらに高い変調次数を使用する１６ＱＡＭ変調方式に従って送信される制御チャネルブロックを受信することができる場合には、ＡＮは、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値を“１”に設定することができる。そうではない場合には、ＡＮは、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値を“０”に設定することができる。

本明細書において、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値は、ＡＴが１６ＱＡＭ変調方式に対応する復調方式をサポートすることができるか否かを示す値に対応する。

ステップ８０４で、検査の結果、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値が“０”である場合には、ＡＴは、ステップ８１０に進み、ブロードキャストチャネルを介して受信されたデフォルトブロックの個数だけの制御チャネルブロックをデフォルト構成を使用して復調する。

すなわち、ステップ８０４で、検査の結果、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値が“０”である場合には、ＡＴは、１つのフレーム内で送信された制御チャネルブロックをＱＰＳＫ変調方式に対応する復調方式に従って復調する。

ステップ８１０での復調は、図９に示すように、ＡＮが図６の参照符号６０２と同一の方式で制御チャネルブロックを送信したという仮定に基づいている。すなわち、ＡＴは、ステップ８００で取得したデフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）だけデフォルト構成を有する制御チャネルブロックを復調する。このステップは、図９を参照してさらに説明する。一方、ステップ８０４で、検査の結果、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値が１である場合に、ＡＴは、ステップ８０６に進み、ＡＮに最近に報告されたＣＱＩ値がステップ８００で記憶されているＣＱＩしきい値より大きいか否かを判定する。ステップ８０６で、検査の結果、このＣＱＩ値がこのＣＱＩしきい値より大きくない場合には、ＡＴは、ステップ８１０を実行する。

他方、ステップ８０６で、検査の結果、このＣＱＩ値がこのＣＱＩしきい値より大きい場合には、ＡＴは、ステップ８０８を実行する。ステップ８０８で、ＡＴは、ステップ８００で取得したハイヤーＭＣＳブロックの個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）及びデフォルトブロックの個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）を使用して、ＡＮが制御チャネルブロックの送信の際に使用可能なすべての組合せに対する制御チャネルブロックの復調を試みる。言い換えれば、ＡＴは、ＡＮからブロードキャストチャネルを介して取得したデフォルトブロックの個数とハイヤーＭＣＳブロックの個数との可能な組合せのすべての場合に対して制御チャネルブロックの復調を試みる。

ハイヤーＭＣＳブロック及びデフォルトブロックが送信される場合には、Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ個のデフォルトブロックの中でさらに低いインデックスに対応するＮ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ／２個のデフォルトブロックがハイヤーＭＣＳ構成を使用するＮ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ／２個の制御チャネルブロックに対応するという仮定に基づいて復調を試みる。言い換えれば、本発明において、“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値が“１”に設定される場合には、ＡＴは、制御情報を含むインデキシングされた制御チャネルブロックを含む１つのフレーム（ＴＴＩ）内で、Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ／２より大きいか又は同一のインデックスを有する制御チャネルブロック（デフォルトブロック）をＱＰＳＫ方式に対応する復調方式を使用して復調し、Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ／２より小さいインデックスを有する制御チャネルブロックを１６ＱＡＭ方式又はＱＰＳＫ方式に対応する復調方式を使用して復調する。他方、このデフォルトブロックだけが送信される場合には、Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ／２は、“０”の値を有するので、ＡＴは、Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋブロックに対してデフォルト構成を使用する制御チャネルブロックの復調を試みる。上述したようなすべての試みの中で何れかの試みが正確であるかは、この送信された制御チャネルに含まれているＣＲＣビットに対するＣＲＣ検査を介して決定される。

図９は、図８に示した過程に従ってＡＴが受信した制御チャネルブロックの構成を示す図である。
まず、図８のステップ８０８で試みられた復調は、この制御チャネルブロックが参照符号９０８で示されるような構成を有するという仮定に基づいている。すなわち、このデフォルト構成を有する復調試みにあたり、デフォルトブロック９０８aの中で低いインデックスを有する２個のブロック９０８ｂが参照符号９０６で示されるようなハイヤーＭＣＳ構成を使用するＮ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ個の制御チャネルブロック（４個の制御チャネルブロック）であり、２個のブロック９０８ｂ後のインデックスを有するデフォルトブロック９０８ｃがハイヤーＭＣＳ構成を通じて送信されなかったことを仮定する。

他方、この制御チャネルブロックが参照符号９０８で示されるように構成される場合に、ＡＴは、まず、ＱＰＳＫ方式に従って４個のデフォルトブロック９０８ａの復調を試みた後に、低いインデックスを有する２個のデフォルトブロック９０８ｂの代わりにハイヤーＭＣＳ構成を有する４個のハイヤーＭＣＳブロックを受信してもよいので、１６ＱＡＭ方式に従ってハイヤーＭＣＳブロックを復調してもよい。すなわち、ＡＴは、ハイヤーＭＣＳブロックの個数とデフォルトＭＣＳブロックの個数とを参照して可能なすべての場合に対する復調を試みることができる。

また、図８のステップ８１０で試みられた復調は、図９の参照符号９１０で示されるようなハイヤーＭＣＳ構成を使用せず、このデフォルト構成だけを使用して制御チャネルブロックが送信されたという仮定に基づいている。すなわち、図８のステップ８１０で試みられた復調は、すべての制御チャネルブロックがデフォルトブロックであるという仮定に基づいている。

図１０は、本発明の実施形態によるＡＴの構成を示すブロック図である。
図１０に示す受信器１０００は、図７に示した送信器７００の逆過程を実行することにより制御チャネルを復調する。
ＱＰＳＫ／１６ＱＡＭ復調器１００２は、制御器１０１２の制御の下で、ＱＰＳＫ又は１６ＱＡＭ方式を使用して送信器からの変調シンボル１００１を復調し、レートデマッチング器１００４は、制御器１０１２の制御の下で、送信器７００内のレートマッチング器７０８の逆過程を実行する。

制御器１０１２は、制御情報を含むインデキシングされた複数の制御チャネルブロックを含む１つのフレーム（１つのＴＴＩ）内で、この制御情報のために使用可能な２個の変調方式の中でさらに低い変調次数を有するＱＰＳＫ方式を使用して送信可能な制御チャネルブロックの最大個数（Ｎ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）と、ＱＰＳＫより高い変調次数を有する１６ＱＡＭ方式を使用して送信可能な制御チャネルブロックの最大個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）とを受信することを決定する。その後に、制御器１０１２は、１６ＱＡＭ変調に対応する復調方式をサポートすることができるか否かを判定するためにＡＮと交渉する。

ＡＮと交渉した後に、１６ＱＡＭ変調に対応する復調方式をサポートすることができる場合には、制御器１０１２は、ハイヤーＭＣＳ構成を使用して送信された制御チャネルブロックの変調レベルがこのデフォルト構成を使用して送信された制御チャネルブロックの変調レベルより高い場合に、このデフォルト構成を有する制御チャネルブロックの復調の際には、ＱＰＳＫ方式を使用するようにＱＰＳＫ／１６ＱＡＭ復調器１００２を制御し、他方、ハイヤーＭＣＳ構成を有する制御チャネルブロックの復調の際には、ＱＰＳＫ方式より高い変調レベルを有する１６ＱＡＭ方式を使用するようにＱＰＳＫ／１６ＱＡＭ復調器１００２を制御する。

言い換えれば、制御器１０１２の制御の下で、ＱＰＳＫ／１６ＱＡＭ復調器１００２は、ＡＮと交渉した“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値が“０”である場合には、ＱＰＳＫ方式に従って受信された変調シンボルを復調し、ＡＮと交渉した“Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ”値が“１”である場合には、ＱＰＳＫ方式又は１６ＱＡＭ方式に従って受信された変調シンボルを復調する。

一方、このデフォルト構成を使用して送信された制御チャネルブロックの変調レベルがハイヤーＭＣＳ構成を使用して送信された制御チャネルブロックの変調レベルと同一である場合には、制御器１０１２は、ハイヤーＭＣＳ構成の制御チャネルブロックの復調の際に使用される符号化率がこのデフォルト構成の制御チャネルブロックの復調の際に使用される符号化率より２倍となるようにレートデマッチング器１００４を制御することもある。

制御器１０１２の制御の下で、レートデマッチング器１００４でレートデマッチングされた信号は、コンボリューションデコーダ１００６によりコンボリューションデコーディングされた後に、ＣＲＣ検査器１００８に出力される。ＣＲＣ検査器１００８は、エラーがあるか否かを検出するために入力信号に対するＣＲＣ検査を実行した後に、制御情報１０１０を出力する。

以下、図１０において、参照符号１００２乃至参照符号１００８で示されるエレメントを含むユニットを受信モジュールとして称する。

本発明による受信器１０００において、制御器１０１２は、制御情報を含む１つのフレーム（１つのＴＴＩ）内で、ＡＴがこの制御情報のために使用可能な２個の変調方式の中でさらに高い変調次数を有する変調方式をサポートすることができるか否かを示す所定値（Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ）を確認する。この所定値は、ＡＮから受信されることもある。また、この所定値が１６ＱＡＭ方式に対応する復調方式をサポートすることができる値に設定される場合には、ＡＴは、ハイヤーＭＣＳ構成を使用してＮ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ／２個のブロックの復調を試み、デフォルトＭＣＳ構成を使用してＮ_ＤｅｆａｕｌｔＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ個のブロックの復調を試みる。

以上、本発明を具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲及び趣旨を逸脱することなく様々な変更が可能であるということは、当業者には明らかであり、本発明の範囲は、上述の実施形態に限定されるべきではなく、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるべきである。

７００ 送信器
７０２ ＣＲＣビット挿入器
７０４ エンコーダテールビット挿入器
７０６ コンボリューションエンコーダ
７０８ レートマッチング器
７１０ ＱＰＳＫ／１６ＱＡＭ変調器
７１４ 制御器
１０００ 受信器
１００２ ＱＰＳＫ／１６ＱＡＭ復調器
１００４ レートデマッチング器
１００６ コンボリューションデコーダ
１００８ ＣＲＣ検査器
１０１２ 制御器

Claims (25)

1. 直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける基地局（ＡＮ）が制御情報を送信するための方法であって、
   フレーム内で制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、前記フレーム内で前記第１の変調方式の変調次数より高い変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とを送信する第１のステップと、
   前記フレーム内で第１の制御チャネルブロックを前記第１の変調方式を使用して送信し、前記フレーム内で第２の制御チャネルブロックを前記第２の変調方式を使用して送信する第２のステップと、
   を有し、
   前記第１の制御チャネルブロック及び前記第２の制御チャネルブロックは、制御チャネルブロックのインデックスと前記第２の最大個数に基づいて定められたパラメータ値とを比較して決定されることを特徴とする方法。
2. 前記第１の変調方式は、四位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、１６直交振幅変調（ＱＡＭ）方式であることを特徴とする請求項１に記載の方法。
3. 前記第１の変調方式を使用して送信される第１の制御チャネルブロックの個数及び前記第２の変調方式を使用して送信される第２の制御チャネルブロックの個数は、前記第１の最大個数及び前記第２の最大個数を考慮して決定されることを特徴とする請求項１に記載の方法。
4. 前記第２の変調方式を使用して送信される制御チャネルブロックは、前記制御チャネルブロックの中で低いインデックスを有する前記第１の変調方式を使用して制御チャネルブロックを送信するためのリソースを通じて送信されることを特徴とする請求項１に記載の方法。
5. 前記第２のステップは、
   前記第２の最大個数に基づいて定められたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックを前記第１の変調方式を使用して送信するステップと、
   前記パラメータ値より小さいインデックスを有する制御チャネルブロックを前記第１の変調方式又は前記第１の変調方式及び前記第２の変調方式を使用して送信するステップとを含むことを特徴とする請求項１に記載の方法。
6. 前記パラメータ値は、前記第２の最大個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）の１／２に対応することを特徴とする請求項５に記載の方法。
7. 端末機（ＡＴ）が前記第２の変調方式をサポートすることができるか否かを前記制御情報を受信する前記端末機と交渉するステップをさらに含むことを特徴とする請求項１に記載の方法。
8. 前記交渉の結果に基づいて、前記端末機が前記第２の変調方式に対応する復調方式をサポートすることができるか否かを示す所定値（Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ）を送信するステップをさらに含むことを特徴とする請求項７に記載の方法。
9. 前記交渉の結果、前記端末機が前記第２の変調方式をサポートすることができない場合には、前記フレーム内で送信可能な制御チャネルブロックを前記第１の変調方式を使用して送信するステップをさらに含むことを特徴とする請求項７に記載の方法。
10. 直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける端末機（ＡＴ）が制御情報を受信するための方法であって、
    フレーム内で制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、前記フレーム内で前記第１の変調方式の変調次数より高い変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とを受信する第１のステップと、
    前記端末機が前記第２の変調方式をサポートする場合には、第２の制御チャネルブロックを前記第２の変調方式を使用して復調し、前記第１の変調方式を使用して第１の制御チャネルブロックを復調する第２のステップと、
    を有し、
    前記第１の制御チャネルブロック及び前記第２の制御チャネルブロックは、制御チャネルブロックのインデックスと前記第２の最大個数に基づいて定められたパラメータ値とを比較して決定されることを特徴とする方法。
11. 前記パラメータ値は、前記第２の最大個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）の１／２に対応することを特徴とする請求項１０に記載の方法。
12. 前記第１の変調方式は、四位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、１６直交振幅変調（ＱＡＭ）方式であることを特徴とする請求項１０に記載の方法。
13. 前記端末機が前記第２の変調方式をサポートすることができるか否かを前記制御チャネルブロックを送信する基地局（ＡＮ）と交渉するステップをさらに含むことを特徴とする請求項１０に記載の方法。
14. 前記交渉の結果、前記端末機が前記第２の変調方式をサポートすることができない場合には、前記第１の変調方式に対応する復調方式を使用して前記フレーム内で送信された制御チャネルブロックを復調するステップをさらに含むことを特徴とする請求項１３に記載の方法。
15. 前記交渉の結果に基づいて、前記端末機が前記第２の変調方式に対応する復調方式をサポートすることができるか否かを示す所定値（Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ）を受信するステップをさらに含むことを特徴とする請求項１３に記載の方法。
16. 前記第２のステップは、前記第２の最大個数に基づいて定められたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックが前記第１の変調方式に対応する復調方式を使用して復調され、前記パラメータ値より小さいインデックスを有する制御チャネルブロックが前記第１の変調方式及び前記第２の変調方式に対応する復調方式を使用して復調されるステップであることを特徴とする請求項１０に記載の方法。
17. 前記パラメータ値は、前記第２の最大個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）の１／２に対応することを特徴とする請求項１６に記載の方法。
18. 直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける制御情報を送信するための基地局（ＡＮ）装置であって、
    前記制御情報を含むインデキシングされた複数の制御チャネルブロックを含むフレーム内で前記制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、前記フレーム内で前記第１の変調方式の変調次数より大きい変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とをブロードキャストし、端末機（ＡＴ）が前記第２の変調方式をサポートすることができるか否かを前記制御情報を受信する端末機と交渉し、前記第２の最大個数に基づいて定められたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックを前記第１の変調方式を使用して送信し、前記パラメータ値より小さいインデックスを有する制御チャネルブロックを前記第１の変調方式又は前記第２の変調方式を使用して送信することを決定する制御器と、
    前記制御器の決定に従って前記制御チャネルブロック、前記第１の最大個数、及び前記第２の最大個数を送信する送信モジュールと、
    を有することを特徴とする基地局装置。
19. 前記第１の変調方式は、四位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、１６直交振幅変調（ＱＡＭ）方式であることを特徴とする請求項１８に記載の基地局装置。
20. 前記パラメータ値は、前記第２の最大個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）の１／２に対応することを特徴とする請求項１８に記載の基地局装置。
21. 前記制御器は、前記交渉の結果に基づいて、前記端末機が前記第２の変調方式に対応する復調方式をサポートすることができるか否かを示す所定値（Ｅｎａｂｌｅ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｄｅｃｏｄｉｎｇ）を送信することを決定することを特徴とする請求項１８に記載の基地局装置。
22. 直交周波数分割多重接続（ＯＦＤＭＡ）方式を使用する移動通信システムにおける制御情報を受信するための端末（ＡＴ）装置であって、
    前記制御情報を含むインデキシングされた複数の制御チャネルブロックを含むフレーム内で前記制御情報のために使用可能な複数の変調方式の変調次数の中でさらに低い変調次数を有する第１の変調方式を使用して送信可能な制御チャネルブロックの第１の最大個数と、前記フレーム内で前記第１の変調方式の変調次数より大きい変調次数を有する第２の変調方式を使用して送信可能な制御チャネルブロックの第２の最大個数とを受信することを決定し、前記端末装置が前記第２の変調方式をサポートすることができるか否かを前記制御チャネルブロックを送信する基地局（ＡＮ）と交渉し、前記交渉の後に設定された値が前記端末装置が前記第２の変調方式をサポートすることを示す場合に、前記第２の最大個数に基づいて定められたパラメータ値より大きいか又は同一のインデックスを有する制御チャネルブロックを前記第１の変調方式を使用して復調することを決定し、前記パラメータ値より小さいインデックスを有する制御チャネルブロックを前記第１の変調方式及び前記第２の変調方式を使用して復調することを決定する制御器と、
    前記制御器の制御の下で、前記制御情報、前記第１の最大個数、及び前記第２の最大個数を受信する受信モジュールと、
    を有することを特徴とする端末装置。
23. 前記第１の変調方式は、四位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、１６直交振幅変調（ＱＡＭ）方式であることを特徴とする請求項２２に記載の端末装置。
24. 前記パラメータ値は、前記第２の最大個数（Ｎ_ＨｉｇｈｅｒＭＣＳ_ＳＣＣＨ_Ｂｌｏｃｋ）の１／２に対応することを特徴とする請求項２２に記載の端末装置。
25. 前記制御器は、前記交渉の結果、前記端末機が前記第２の変調方式をサポートすることができない場合に、前記フレーム内で送信可能な制御チャネルブロックを前記第１の変調方式に対応する復調方式を使用して復調することを決定することを特徴とする請求項２２に記載の端末装置。

Images