ES2280229T3

ES2280229T3 - Metodo y dispositivo de adaptacion de velocidad para un sistema de comunicaciones de datos.

Info

Publication number: ES2280229T3
Application number: ES00944447T
Authority: ES
Inventors: Min-Goo c/o Samsung Electr. Co. Ltd. KIM; Beong-Jo c/o Samsung Electr. Co. Ltd. KIM; Se-Hyoung Kim; Soon-Jae Choi; Young-Hwan Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-07-06
Filing date: 2000-07-06
Publication date: 2007-09-16
Anticipated expiration: 2020-07-06
Also published as: US6751772B1; JP2003503952A; EP1101321B1; JP5478454B2; EP1101321A4; CN100397815C; JP4115701B2; EP1101321A1; CY1107052T1; US20040243904A1; EP1487117A2; EP2019503B1; US7987414B2; EP2019503A3; JP2004072794A; EP1487117B1; EP1806864A2; JP2011004434A; IL141800A0; US7451383B2

Abstract

Un dispositivo para adaptación de velocidad de códigos turbo para un sistema de comunicaciones de datos, comprendiendo el dispositivo: un codificador turbo (220) para codificar los bits de información de entrada con una tasa de codificación predeterminada y sacar un flujo de bits sistemático, un primer flujo de bits de paridad y un segundo flujo de bits de paridad para los bits de información de la entrada para generar bits codificados de los bits de información de entrada; y un primer medio de adaptación de velocidad (231) para recibir el primer flujo de bits de paridad y entresacar un número predeterminado de los primeros bits de paridad en el primer flujo de bits de paridad por un primer patrón de entresacado que comprende un primer periodo de entresacado; y un segundo medio de adaptación de velocidad (232) para entresacar un número predeterminado de los segundos bits de paridad en el segundo flujo de bits de paridad por un segundo patrón de entresacado que comprende un segundo periodo de entresacado; caracterizado porque el dispositivo está adaptado para calcular el primer periodo de entresacado basado en los primeros valores de parámetros y el segundo periodo de entresacado basado en los segundos valores de parámetros, siendo dichos primero y segundo periodos de entresacado diferentes entre sí al menos por algunos de dichos valores de parámetros primeros y segundos.

Description

Método y dispositivo de adaptación de velocidad para un sistema de comunicaciones de datos.

Antecedentes de la invención 1. Campo de la invención

La presente invención se refiere en general a un dispositivo de codificación de canal y un método para un sistema de comunicaciones de datos, y en particular, a un dispositivo y un método para adaptar la velocidad de símbolos con codificación de canal.

2. Descripción de la técnica relacionada

En general, en sistemas de comunicaciones digitales tales como los sistemas de satélite, sistemas ISDN (Red Digital de Servicios Integrados), sistemas celulares digitales, sistemas W-CDMA (Acceso Múltiple por División de Código de Banda Ancha), UMTS (Sistemas de Telecomunicaciones Móviles Universales) y sistemas IMT-2000 (Telecomunicaciones Móviles Internacionales 2000), los datos del usuario fuente se codifican en el canal con un código de corrección de errores antes de su transmisión para incrementar la fiabilidad del sistema. Típicamente se usan un código de convolución y un código de bloque lineal para la codificación de canal y, se usa un decodificador único, para el código de bloque lineal. Recientemente, además de tales códigos, se está usando también ampliamente un código turbo, que es útil para la transmisión y recepción de datos.

En sistemas de comunicaciones de acceso múltiple que soportan usuarios múltiples y sistemas de comunicaciones multi-canales con canales múltiples, los símbolos codificados de canal se adaptan a un número determinado de símbolos de canal de transmisión, para incrementar la eficacia de la transmisión de datos y para mejorar el funcionamiento del sistema. Tal proceso se llama "adaptación de velocidad". También se realiza una adaptación de velocidad para adaptar la velocidad de símbolos de salida con la tasa de símbolos de transmisión. Los métodos típicos de adaptación de velocidad incluyen el entresacado (puncturing) o la repetición de parte de los símbolos con codificación de
canal.

En la Fig. 1 se muestra un dispositivo de adaptación de velocidad convencional. Refiriéndonos a la Fig. 1, el codificador de canal 100 codifica los bits de información de entrada (k) a una tasa de codificación R = k/n, y saca los símbolos codificados (n). El multiplexor (MUX) 110 multiplexa los símbolos codificados. El bloque de adaptación de velocidad 120 adapta la velocidad de los símbolos codificados multiplexados entresacando o repitiendo, y saca los símbolos con la velocidad adaptada al transmisor (no mostrado). El codificador de canal 100 opera a cada periodo del reloj de símbolo que tiene una velocidad de RELOJ, y el multiplexor 110 y el bloque de adaptación de velocidad 120 operan a cada periodo predeterminado de un reloj que tiene una velocidad de n x RELOJ.

Se observará que se propone aplicar el dispositivo de adaptación de velocidad de la Fig. 1 en el caso en el que se use un código no sistemático tal como un código de convolución o un código de bloque lineal para codificación de canal. Para los símbolos, codificados en el canal con un código no sistemático tal como un código de convolucional o un código de bloque lineal, como no hay peso entre símbolos, es decir como la sensibilidad al error de la salida de símbolos codificados del codificador de canal 100 es similar para cada símbolo dentro de una trama, es posible que los símbolos codificados por el codificador de canal 100 se proporcionen al bloque de adaptación de velocidad 120 sin distinción y experimenten entresacado o repetición, como se muestra en la Fig. 1.

No obstante, cuando se usan códigos sistemáticos, tales como el código turbo, hay un peso entre símbolos, de modo que no es bueno para los símbolos con codificación de canal que se proporcionen al bloque de adaptación de velocidad 120 experimentar por igual entresacado o repetición. Como el peso no es igual entre símbolos de información y símbolos de paridad, se recomienda que el bloque de adaptación de velocidad 120 pueda entresacar los símbolos de paridad fuera de los símbolos de codificación turbo, pero no entresacará los símbolos de información. Como un caso alternativo, el bloque de adaptación de velocidad 120 puede repetir los símbolos de información fuera de los símbolos con codificación turbo para incrementar la energía de los símbolos, pero no repetirá los símbolos de paridad, si es posible. Esto es, es difícil usar el dispositivo de adaptación de velocidad de la Fig. 1 cuando se está usando un código turbo. Esto es natural a la luz de los hechos que la estructura de la Fig. 1 es aprovechable sólo para códigos no sistemáticos tales como los códigos convolucionales o los códigos de bloque lineales, y el código turbo tiene nuevas propiedades diferentes de las de los códigos convolucionales y de los códigos de bloque lineales.

Recientemente, para resolver estos problemas, se ha propuesto un método para adaptar la velocidad de los símbolos con codificación de canal con el código turbo. No obstante, tal método puede usarse sólo cuando se adapta la velocidad con los símbolos codificados con el código turbo, y no pueden usarse cuando se adapta la velocidad con los símbolos con codificación de canal con los códigos convolucionales existentes o los códigos de bloque lineales.

Por lo tanto, hay una necesidad de un dispositivo y métodos únicos para adaptar la velocidad tanto en símbolos con codificación de canal con un código no sistemático existente como en símbolos con codificación de canal con un código sistemático. Por ejemplo, un sistema de comunicaciones diseñado para soportar tanto códigos no sistemáticos como códigos sistemáticos requiere dos estructuras diferentes para adaptar la velocidad con ambos códigos, causando un aumento de complejidad. No obstante, si es posible adaptar la velocidad con los diferentes códigos usando una estructura única, la complejidad de la implementación se reducirá.

El documento WO 99/07076 describe un método y un dispositivo de codificación de canal adaptativo que usa un dispositivo de adaptación de velocidad con dos módulos de adaptación de velocidad diferentes -uno para bits de información y otro para bits de paridad- para un código turbo original de uno/tres. La deriva de los patrones de entresacado depende de la tasa objetivo que en la técnica anterior es la tasa de codificación de canal. Esta técnica anterior usa un primer medio y un segundo medio de entresacado uno para entresacar bits de información y el otro para entresacar datos codificados recibidos de los componentes codificadores primero y segundo que están conectados a la salida del generador de bits de cola. Los medios de entresacado primero y segundo sirven para ajustar la tasa de transmisión de datos. Un multiplexor multiplexa las salidas de los generadores de bits de cola.

La base de datos www.3gpp.org (en línea) del Proyecto de Asociación de Tercera Generación de abril de 1999 (04/1999) de RAN-WG1.: "TS 1.22 V2.0.0." XP002202244 describe un proceso de adaptación de velocidad realizado por un dispositivo de adaptación de velocidad único. Esta técnica anterior usa un codificador SCCC de cuatro estados que está equipado dentro con un elemento de entresacado para obtener la tasa de codificación deseada por dos codificadores serie y un intercalador.

La base de datos www.3gpp.org (en línea) del Proyecto de Asociación de Tercera Generación del 12 de mayo de 1999 (12/05/1999) de NORTEL NETWORKS.: "TSGR1#4(99)467: Proposal for rate matching for Turbo Codes" XP002202243 describe un dispositivo de adaptación de velocidad por el que los datos codificados se separan por una pluralidad de intercaladores de canal. El dispositivo de adaptación de velocidad tiene bloques de adaptación de velocidad que realizan individualmente el entresacado y repetición, en el que se proporciona un bloque de adaptación de velocidad por repetición después de un bloque de adaptación de velocidad por entresacado.

El objeto de esta invención es proporcionar un sistema y un método para adaptar la velocidad tanto para símbolos con codificación de canal con un código no sistemático como para símbolos con codificación de canal con un código sistemático, usando una estructura única, para incrementar la eficacia de la transmisión de datos y mejorar el funcionamiento del sistema en un sistema de comunicación de datos.

Este objeto se resuelve por el tema de las reivindicaciones independientes. Las realizaciones preferidas son el tema de las reivindicaciones dependientes.

Los dispositivos y los métodos de adaptación de velocidad pueden aplicarse a un sistema de comunicaciones de datos que usa uno o ambos códigos, un código no sistemático (código convolucional o código de bloque lineal) y un código sistemático (código turbo). Los dispositivos de adaptación de velocidad incluyen una pluralidad de bloques de adaptación de velocidad, siendo el número de bloques de adaptación de velocidad igual al inverso de la tasa de codificación del codificador de canal. Los dispositivos de adaptación de velocidad pueden adaptar la velocidad de los símbolos codificados con un código no sistemático o de los símbolos codificados con un código sistemático, cambiando los parámetros iniciales incluyendo el número de símbolos de entrada, el número de símbolos de salida, y el patrón de entresacado/repetición que determinan los parámetros.

Breve descripción de los dibujos

El anterior y otros objetos, características y ventajas de la presente invención resultarán más evidentes desde la descripción detallada siguiente tomada en conjunción con los dibujos que se acompañan en los que:

la Fig. 1 es un diagrama que ilustra una estructura de un dispositivo de adaptación de velocidad de acuerdo con la técnica anterior;

las Fig. 2 y 3 son diagramas que ilustran estructuras de dispositivos de adaptación de velocidad de acuerdo con la realización de la presente invención;

la Fig. 4 es un diagrama que ilustra una estructura de un dispositivo de adaptación de velocidad por entresacado de acuerdo con una realización de la presente invención;

la Fig. 5 es un diagrama que ilustra una estructura de un dispositivo de adaptación de velocidad por entresacado de acuerdo con otra realización adicional de la presente invención;

la Fig. 6 es un diagrama detallado que ilustra una estructura del codificador turbo mostrado en la Fig. 5;

la Fig. 7 es un diagrama de flujo que ilustra un procedimiento de adaptación de velocidad por entresacado de acuerdo con una realización de la presente invención;

la Fig. 8 es un diagrama que ilustra una estructura de un dispositivo de adaptación de velocidad por entresacado de acuerdo con otra realización adicional de la presente invención;

\newpage

la Fig. 9 es un diagrama que ilustra una estructura de un dispositivo de adaptación de velocidad por repetición de acuerdo con una realización de la presente invención;

la Fig. 10 es un diagrama que ilustra una estructura de un dispositivo de adaptación de velocidad por repetición de acuerdo con otra realización de la presente invención; y

la Fig. 11 es un diagrama de flujo que ilustra un procedimiento de adaptación de velocidad por repetición de acuerdo con una realización de la presente invención.

Descripción detallada de la realización preferida

A continuación se describirán en este documento las realizaciones preferidas de la presente invención con referencia a los dibujos que se acompañan. En la siguiente descripción, no se describen en detalle las funciones o construcciones bien conocidas ya que ensombrecerían la invención en detalles innecesarios.

Condiciones Requeridas Cuando se Diseña un Dispositivo de Adaptación de velocidad

En primer lugar, antes de describir la invención, se hará referencia a las condiciones que se considerarán cuando se adapta la velocidad de símbolos con códificación de canal con un código no sistemático tal como un código convolucional o un código de bloque lineal (en la descripción que sigue, se asume que el código no sistemático es un código convolucional). Las condiciones de 1A a 3A siguientes son las condiciones que se considerarán cuando se adapta la velocidad de símbolos codificados por entresacado, y las Condiciones 1C y 2C siguientes son las condiciones que se considerarán cuando se adapta la velocidad de símbolos codificados por repetición.

Condición 1A: Una secuencia de símbolos de entrada, que son símbolos codificados, se entresacará usando un patrón de entresacado que tiene un periodo específico.

Condición 2A: El número de bits entresacados de los símbolos de entrada se minimizará, si es posible.

Condición 3A: Se usará un patrón de entresacado uniforme de modo que la secuencia de símbolos de entrada, que es la salida de símbolos codificados del codificador, se entresacará de modo uniforme.

Condición 1C: Una secuencia de símbolos de entrada, que son símbolos codificados, se repetirán usando un patrón de repetición que tiene un periodo específico.

Condición 2C: Se usará un patrón de repetición uniforme de modo que la secuencia de símbolos de entrada, que es la salida de símbolos codificados del codificador, se repetirá de modo uniforme.

Estas condiciones se basan en la suposición de que la sensibilidad de error de la salida de símbolos del codificador usando un código convolucional es casi la misma para cada símbolo dentro de una trama (o palabra código). Realmente, es conocido que cuando se usan las condiciones anteriores como factores de limitación principales en la realización del entresacado para adaptación de velocidad, se obtienen resultados afirmativos como se muestra por las siguientes referencias: [1] G. D. Forney, "Convolutional codes I: Algebraic structure" IEEE Trans. Inform. Theory, volumen IT-16, páginas 720-738, de noviembre de 1970, [2] J. B. Cain, G. C. Clark y J. M. Geist, "Punctured codes convolutional codes of rate (n-1)/n and simplified maximum likelihood decoding", IEEE Trans. Inform. Theory, volumen IT-25, páginas 97-100, de enero de 1979.

A continuación se hará referencia a las condiciones que se considerarán cuando la adaptación de velocidad de los símbolos con codificación de canal con un código sistemático (en la descripción que sigue a continuación, se asumirá que el código sistemático es un código turbo). Las condiciones de 1B a 5B siguientes son las condiciones que se considerarán cuando se adapta la velocidad de los símbolos codificados por entresacado, y las Condiciones 1D a 5D son las condiciones que se considerarán cuando se adapta de velocidad de los símbolos codificados por repetición.

Condición 1B: Como el código turbo es un código sistemático, la porción correspondiente a símbolos de información fuera de los símbolos codificados por el codificador no se entresacarán. Además, por la razón adicional de que se usa un decodificador interactivo como un decodificador para el código turbo, la porción correspondiente a los símbolos de información no se entresacará.

Condición 2B: Como un codificador turbo está comprendido por dos componentes codificadores conectados en paralelo, es preferible maximizar la distancia de libre mínima de cada uno de los dos componentes codificadores, para la distancia libre mínima del código global. Por lo tanto, para obtener el funcionamiento óptimo, los símbolos de paridad a la salida de los dos componentes codificadores se entresacarán de forma uniforme.

Condición 3B: En la mayor parte de los decodificadores iterativos, como la decodificación se realiza desde el primer decodificador interno, el primer símbolo de salida del primer componente codificador no se entresacará. En otras palabras, el primer símbolo de un codificador no se entresacará independientemente de si son bits sistemáticos o de paridad, ya que el primer símbolo indica el punto de arranque de la codificación.

Condición 4B: Los símbolos de paridad de salida de cada componente codificador se entresacarán usando un patrón de entresacado uniforme de modo que la salida de símbolos codificados del codificador, tal como el código convolucional existente, se entresacará de forma uniforme.

Condición 5B: Los bits de cola de terminación usados por el codificador turbo no se entresacarán debido al efecto perjudicial sobre el funcionamiento del codificador. Por ejemplo un decodificador SOVA (Algoritmo Viterbi de Salida Suave) tiene un bajo funcionamiento cuando se entresacan los bits de cola de terminación, comparado con el caso en el que los bits de cola de terminación no se entresacan.

Condición 1D: Como un código turbo es un código sistemático, la parte correspondiente a los símbolos de información fuera de los símbolos codificados por el codificador se repetirán para incrementar la energía de los símbolos. Además, como se usa un decodificador iterativo como decodificador para el código turbo, la parte correspondiente a los símbolos de información se repetirá frecuentemente.

Condición 2D: Como el codificador turbo está comprendido de dos componentes codificadores conectados en paralelo, es preferible maximizar la distancia libre mínima de cada uno de los dos componentes codificadores, para la distancia libre mínima del código global. Por lo tanto, cuando se repiten los símbolos de paridad, los símbolos de paridad de salida de los dos componentes codificadores se repetirán de forma uniforme para obtener el funcionamiento óptimo.

Condición 3D: En la mayor parte de los decodificadores iterativos, como la decodificación se realiza desde el primer decodificador interno, el primer símbolo de salida del primer componente decodificador se repetirá preferentemente cuando se repiten los símbolos de paridad.

Condición 4D: Los símbolos de paridad a la salida de cada componente codificador se repetirán usando un patrón de repetición uniforme de modo que la salida de símbolos codificados del codificador, tal como el código convolucional existente, se repetirán de forma uniforme.

Condición 5D: Los bits de cola de terminación usados por el codificador turbo se repetirán debido al efecto sobre el funcionamiento del decodificador. Por ejemplo un decodificador SOVA (Algoritmo Viterbi de Salida Suave) tiene diferente funcionamiento de acuerdo a si los bits de cola de terminación se repiten o no.

La presente invención tiene por objeto implementar un dispositivo de adaptación de velocidad que satisface no sólo las Condiciones 1A-3A y 1C-2C sino también las Condiciones 1B-5B y 1D-5D. Esto es, un dispositivo de adaptación de velocidad por entresacado de acuerdo con la presente invención sirve como un dispositivo de adaptación de velocidad, que satisface las Condiciones de 1A a 3A, para símbolos con un código convolucional, y también sirve como un dispositivo de adaptación de velocidad, que satisface las Condiciones de 1B a 5B, para símbolos con código turbo. El dispositivo de adaptación de velocidad por repetición de acuerdo con la presente invención sirve como un dispositivo de adaptación de velocidad, que satisface las Condiciones 1C a 2C, para símbolos con código convolucional, y también sirve como dispositivo de adaptación de velocidad, que satisface las Condiciones de 1D a 5D, para símbolos con código turbo.

Estructura Fundamental del Dispositivo de Adaptación de Velocidad

En las Fig. 2 y 3 se muestran las realizaciones de las estructuras de un dispositivo de adaptación de velocidad de acuerdo con la presente invención. Más específicamente, la Fig. 2 muestra un ejemplo de un dispositivo de adaptación de velocidad implementado en hardware de acuerdo con una realización de la presente invención, y la Fig. 3 muestra un ejemplo de un dispositivo de adaptación de velocidad implementado en software de acuerdo con una realización de la presente invención.

Refiriéndonos a la Fig. 2, el codificador de canal 200 realiza la codificación de canal de los bits de información de entrada con una tasa de codificación R = k/n, y saca los símbolos codificados. En este punto, n indica el número de símbolos codificados que constituyen una palabra código, y k indica el número de bits de información de entrada que constituyen una palabra de información de entrada. Hay n bloques de adaptación de velocidad 231-239, cada uno de los cuales recibe por separado símbolos codificados, la salida del codificador de canal 200, determinado por un número de símbolos de entrada de acuerdo con la tasa de codificación, y el entresacado/repetición de los símbolos recibidos. Cada uno de los n bloques de adaptación de velocidad 231-239 reciben por separado los símbolos codificados, a la salida del codificador de canal 200, por el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación. Por ejemplo, si el número de símbolos codificados en una trama es 10 y la tasa de codificación es R = 1/5, cada uno de los 5 bloque de adaptación de velocidad recibe 2 símbolos por separado. Cada uno de los bloques de adaptación de velocidad 231-239 entresacan los símbolos recibidos de acuerdo con un patrón de entresacado determinado o repiten los símbolos recibidos de acuerdo con un patrón de repetición de predeterminado. El multiplexor 240 multiplexa los símbolos adaptados en velocidad desde los bloques de adaptación de velocidad 231-239, y saca los símbolos multiplexados al transmisor de canal (no mostrado). Como el transmisor de canal está fuera del alcance de la presente invención, se omitirá en este documento la descripción detallada del transmisor de canal. La operación de adaptación de velocidad de los bloques de adaptación de velocidad 231-239 resultará más evidente a partir de la siguiente descripción detallada de las realizaciones de la presente invención.

Refiriéndonos a la Fig. 3, el codificador de canal 200 codifica en el canal los bits de información de entrada a una tasa de codificación R = k/n, y saca los símbolos codificados. El procesador digital de señal (DSP) 250 que tiene un módulo de adaptación de velocidad, realiza la adaptación de velocidad (o entresacado/repetición) sobre los símbolos con codificación de canal por el codificador de canal 200, usando el módulo de adaptación de velocidad. Los símbolos adaptados en velocidad por el DSP 250 se sacan al transmisor de canal. El DSP 250 de adaptación de velocidad recibe por separado los símbolos codificados de una trama desde los n flujos de datos separados, donde el número de símbolos recibidos desde cada flujo es igual que el número de símbolos de entrada determinado de acuerdo con la tasa de codificación, y entresaca/repite los símbolos recibidos, de la misma forma que se muestra en la Fig. 2. En otras palabras, aunque el DSP 250 es un único elemento hardware, realiza la misma operación de adaptación de velocidad que los n bloques de adaptación de velocidad de la Fig. 2. El DSP 250 puede implementarse también por una CPU (Unidad de Proceso Central), y la operación de adaptación de velocidad puede implementarse por una subrutina. Cuando se usa el término "bloques de adaptación de velocidad" en este documento, nos intentamos referir también a los módulos de adaptación de velocidad en el DSP 250.

Como se muestra en las Fig. 2 y 3, un dispositivo de adaptación de velocidad de acuerdo con la presente invención puede tener una estructura que incluye tantos bloques de adaptación de velocidad como el número correspondiente a la tasa de codificación (es decir, el inverso de la tasa de codificación cuando k = 1, pero si k \neq 1 entonces el número de bloques de adaptación de velocidad puede ser igual al inverso de la tasa de codificación multiplicado por k), y cada uno de los bloques de adaptación de velocidad recibe tantos símbolos como el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación, y entresaca los símbolos recibidos de acuerdo con un patrón de entresacado predeterminado o repite los símbolos recibidos de acuerdo con un patrón de repetición predeterminado. Esta estructura tiene la característica de que los símbolos con codificación de canal se procesan por separado, mientras que el dispositivo de adaptación de velocidad convencional de la Fig. 1 procesa los símbolos con codificación de canal en una unidad de trama. El dispositivo de adaptación de velocidad modificado de acuerdo con la presente invención puede usarse tanto para códigos convolucionales como para códigos turbo. Esto es, un dispositivo de adaptación de velocidad de acuerdo con la presente invención tiene una estructura única que puede aplicarse tanto a códigos convolucionales como a códigos turbo, incluso aunque se requieren dos conjuntos de condiciones diferentes.

El dispositivo de adaptación de velocidad de acuerdo con la presente invención puede tener también la estructura de la Fig. 8. Este dispositivo de adaptación de velocidad tiene una estructura combinada del dispositivo de adaptación de velocidad convencional de la Fig. 1 y el nuevo dispositivo de adaptación de velocidad de las Fig. 2 y 3. Incluyendo un bloque de adaptación de velocidad único, el dispositivo de adaptación de velocidad tiene una baja complejidad, incluso aunque se implemente por hardware.

Refiriéndonos a la Fig. 8, el codificador de canal 200 codifica en el canal los bits de información de entrada a una tasa de tasa de codificación R = k/n, y saca los símbolos codificados. Los símbolos codificados se multiplexan por el multiplexor 260, y los símbolos codificados multiplexados se sacan la bloque de adaptación de velocidad 230. Los símbolos adaptados en velocidad por el bloque de adaptación de velocidad 230 por entresacado/repetición se transmiten al transmisor de canal. La memoria RAM (Memoria de Acceso Aleatorio) 270 almacena el valor inicial recibido durante la adaptación de velocidad realizada por el bloque de adaptación de velocidad 230, y proporciona el valor inicial al bloque de adaptación de velocidad 230. El codificador de canal 200 opera a cada periodo del reloj de símbolo que tiene la velocidad de RELOJ, y el multiplexor 260 y el bloque de adaptación de velocidad 230 operan a un periodo de reloj predeterminado que tiene una velocidad de n x RELOJ. El valor inicial proporcionado a la RAM 270 incluye el número de símbolos de entrada Nc, el número de símbolos de salida Ni, el valor del error "e", y el patrón de entresacado/repetición que determinan los parámetros "a" y "b". El número de símbolos a entresacar por cada trama de símbolos codificados se determina por el número de símbolos de entrada Nc y el número de símbolos de salida Ni. La RAM 270 almacena el número de símbolos de entrada Nc correspondiente a cada reloj de símbolo en un periodo predeterminado, el número de símbolos de salida Ni, el valor de error "e", y el patrón de entresacado/repetición que determinan los parámetros "a" y "b". Cuando el valor de error "e" y el patrón de entresacado que determinan los parámetros "a" y "b", almacenados en la RAM 270, a cada periodo de reloj de símbolo, para determinar si el símbolo particular que se está procesando a cada periodo de reloj de símbolo necesita ser entresacado, y realiza el entresacado de acuerdo con el patrón de entresacado correspondiente. Cuando la adaptación de velocidad se realiza por repetición, el bloque de adaptación de velocidad 230 recibe el número de símbolos de entrada Nc correspondiente, el número de símbolos de salida Ni, el valor de error "e", y el patrón de repetición que determinan los parámetros "a" y "b" almacenados en la RAM 270, a cada periodo de reloj de símbolo, para determinar si el símbolo particular que se está procesando a cada periodo de reloj de símbolo necesita ser entresacado, y realiza la repetición de acuerdo con el patrón de repetición correspondiente.

Cuando se usa un código convolucional o un código de bloque lineal en el codificador de canal 200, el valor inicial se fija a un parámetro específico de entresacado/repetición (Nc, Ni, e, b, a) en la RAM 270. Esto es, el bloque de adaptación de velocidad (RMB) 230 opera como se muestra en la Fig. 1, sin actualizar la RAM 270.

Cuando se usa un código turbo en el codificador de canal 200, el bloque de adaptación de velocidad 230 que operará en secuencia desde RMB1 hasta RMBn (cada RMBx [x = de 1 a n] está asociado con un conjunto de valores para Nc, Ni, e, b, y a) a cada periodo de reloj de símbolo indicado como periodo "n" (es decir, el periodo n = el periodo de un reloj que tiene una velocidad de RELOJ). En otras palabras, a cada periodo de reloj que tiene la velocidad de n x RELOJ, el bloque de adaptación de velocidad 230 se actualiza con los valores para Nc, Ni, e, a, y b desde uno de los RMBx [x = de 1 a n]. De este modo, para cada periodo de n, el bloque de adaptación de velocidad 230 se actualiza con los valores para Nc, Ni, e, b y a desde cada uno de los RMBx. Por ejemplo, durante un periodo de 1/(n x RELOJ), el bloque de adaptación de velocidad 230 puede recibir los valores para Nc, Ni, e, a y b desde RMB1 y a continuación recibir los valores para Nc, Ni, e, a y b desde RMB2 en el siguiente periodo de 1/ (n x RELOJ), y así sucesivamente, hasta que se reciben por el bloque de adaptación de velocidad 230 los valores desde RMBn. En el siguiente periodo "n" se repite de nuevo el mismo ciclo. Por lo tanto, los valores de estado de RMBx procesados en cierto punto temporal, es decir los valores de los parámetros (Nc, Ni, e, b, a) para determinar los símbolos y los patrones para entresacado/repetición, se almacenan en la RAM 270 para el proceso en el siguiente punto temporal. Por lo tanto, si se usa este valor cuando se procesa RMBx de nuevo la siguiente vez, es posible realizar la operación de n RMB (RMB1-RMBn) usando un RMB único. Para una tasa de procesamiento, como se usa n x RELOJ como se muestra en las Fig. 1 y 2, no se aumenta la complejidad.

Entretanto, en la Fig. 2, los bloques de adaptación de velocidad 231-239 reciben cada uno por separado tantos símbolos codificados por el codificador de canal 200 como el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación. No obstante, se observará que cada uno de los bloques de adaptación de velocidad 231-239 puede también recibir por separado un número diferente de símbolos codificados por el codificador de canal 200. Por ejemplo, uno de los bloques de adaptación de velocidad 231-239 podría recibir por separado un número de símbolos codificados que es menor que el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación, y otro bloque de adaptación de velocidad podría recibir por separado un número de símbolos codificados que es mayor que el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación. No obstante, por simplicidad, describiremos un caso en el que cada uno de los bloques de adaptación de velocidad 231-239 recibe por separado el mismo número de símbolos codificados por el codificador de canal 200.

Realizaciones del Dispositivo de Adaptación de velocidad

A continuación se realizará una descripción de un dispositivo de adaptación de velocidad de acuerdo con una realización de la presente invención. En este documento, por conveniencia, se hará la descripción asumiendo que la tasa de codificación es R = 1/3 y se proporcionan 3 bloques de adaptación de velocidad. No obstante, se observará que el dispositivo de adaptación de velocidad de acuerdo con la presente invención se aplica a cualquier caso en el que hay n bloques de adaptación de velocidad, es decir, la tasa de codificación es R = k/n. Además, en la descripción siguiente, Ncs indica el número total de símbolos codificados incluidos en una trama, a la salida del codificador de canal. Nc indica el número de símbolos que entran dentro de cada bloque de adaptación de velocidad, y el número de símbolos de entrada se determinan como Nc = R x Ncs. En la siguiente descripción, R x Ncs = 1/3 x Ncs = Ncs/3. Ni indica el número de símbolos a la salida de cada bloque de adaptación de velocidad, y el número de símbolos de salida se determina como Ni = RxNis, que es Nis/3, donde Nis indica el número total de símbolos a la salida después del proceso de adaptación de velocidad. Esto es, Nis es el número total de símbolos a la salida de los bloques de adaptación de velocidad respectivos. Por lo tanto, el número y de símbolos (bits) a entresacar/repetir por cada uno de los bloques de adaptación de velocidad se determina y = Nc - Ni. El valor de Nc y el valor de Ni pueden variar.

Además, la invención usa los parámetros "a" y "b", que son números enteros determinados de acuerdo con el patrón de entresacado/repetición dentro de una trama, es decir, números enteros para determinar el patrón de entresacado/repetición. El parámetro "a" es el valor de la desviación para determinar la posición del primer símbolo en el patrón de entresacado/repetición. Esto es, el parámetro "a" determina cuál de los símbolos codificados incluidos en una trama se debe tomar como el primer símbolo del patrón de entresacado/repetición. Si el valor del parámetro "a" aumenta, se entresacará/repetirá un símbolo localizado en el frente de la trama. El parámetro "b" es un valor para controlar el periodo de entresacado o repetición en la trama. Variando el valor de este parámetro, es posible entresacar/repetir todos los símbolos codificados incluidos en la trama.

Como se ha descrito anteriormente, un dispositivo de adaptación de velocidad de acuerdo con la presente invención puede realizar la adaptación de velocidad no sólo por entresacado sino también por repetición. La descripción del dispositivo de adaptación de velocidad de acuerdo con la presente invención se divide en un dispositivo para realizar adaptación de velocidad por entresacado y un dispositivo para realizar la adaptación de velocidad por repetición.

A. Realizaciones del Dispositivo de Adaptación de velocidad por Entresacado 1. Realización de un Dispositivo de Adaptación de velocidad por Entresacado (para un Código Convolucional)

La Fig. 4 muestra la estructura de un dispositivo de adaptación de velocidad por entresacado de acuerdo con una realización de la presente invención. Esta estructura se usa cuando los dispositivos de adaptación de velocidad de las Fig. 2 y 3 adaptan la velocidad de símbolos con codificación convolucional por entresacado.

Refiriéndonos a la Fig. 4, el codificador convolucional 210 codifica los bits de información de entrada Ik a una tasa de codificación R = 1/3, y saca los símbolos codificados C1k, C2k y C3k. Los símbolos codificados C1k, C2k y C3k se proporcionan por separado a los bloques de adaptación de velocidad 231, 232 y 233, respectivamente. El primer bloque de adaptación de velocidad 231 entresaca el símbolo codificado C1k. En este punto, el proceso de entresacado se realiza en base al número de símbolos entresacados y = Nc - Ni, que se determina por el número de símbolos de entrada Nc y el número de símbolos de salida Ni, y el patrón de entresacado que determinan los parámetros "a" y "b". Por ejemplo, el primer bloque de adaptación de velocidad 231 puede sacar los símbolos "...11x10x01x..." (donde x indica un símbolo entresacado). El segundo bloque de adaptación de velocidad 232 entresaca el símbolo codificado C2k. En este punto, el proceso de entresacado se realiza en base al número de símbolos entresacados y = Nc - Ni, que se determina por el número de símbolos de entrada Nc y el número de símbolos de salida Ni, y el patrón de entresacado que determinan los parámetros "a" y "b". Por ejemplo, el segundo bloque de adaptación de velocidad 232 puede sacar los símbolos "...11x11x10x..." (donde x indica un símbolo entresacado). El tercer bloque de adaptación de velocidad 233 entresaca el símbolo codificado C3k. En este punto, el proceso de entresacado se realiza en base al número de símbolos entresacados y = Nc - Ni, que se determina por el número de símbolos de entrada Nc y el número de símbolos de salida Ni, y el patrón de entresacado que determinan los parámetros "a" y "b". Por ejemplo, el tercer bloque de adaptación de velocidad 233 puede sacar los símbolos "...01x11x11x..." (donde x indica un símbolo entresacado). Los símbolos codificados con velocidad adaptada por los bloques de adaptación de velocidad 231, 232, y 233 se multiplexan por el multiplexor 240 (no mostrado en la Fig. 4) y se proporcionan al transmisor de canal.

En la Fig. 4, el número de símbolos de entrada Nc y el número de símbolos de salida Ni se determinan igualmente como Nc = RxNcs y Ni = RxNis, respectivamente, para bloque de adaptación de velocidad. Cada bloque de adaptación de velocidad entresaca por separado el mismo número de símbolos con codificación de canal, sobre la suposición de que la sensibilidad de error de los símbolos codificados es casi la misma para cada símbolo en una trama. Esto es, se proporciona un patrón de entresacado casi uniforme dentro de una trama independientemente de los diversos números de bits entresacados determinados de acuerdo con el tipo de servicio. Esto es porque es posible que todos los símbolos de una trama puedan entresacarse uniformemente por el código de convolución.

Por lo tanto, de acuerdo con una realización de la presente invención, los símbolos codificados por el codificador de convolución 210 se separan y se proporcionan en el mismo número a los bloques de adaptación de velocidad 231, 232 y 233. Los bloques de adaptación de velocidad 231, 232 y 233 entresacan cada un el mismo número de símbolos de entrada. En este punto, pueden determinarse los parámetros del patrón de entresacado igualmente o diferentemente. Esto es, los patrones de entresacado pueden determinarse bien igualmente o diferentemente para los bloques de adaptación de velocidad 231, 232 y 233.

2. Otra Realización del Dispositivo de Adaptación de velocidad por Entresacado (para el Código Turbo)

La Fig. 5 muestra una estructura de un dispositivo de adaptación de velocidad por entresacado de acuerdo con otra realización de la presente invención. Esta estructura se usa cuando los dispositivos de adaptación de velocidad de las Fig. 2 y 3 adaptan la velocidad de símbolos con codificación turbo por entresacado.

Refiriéndonos a la Fig. 5, el codificador turbo 220 codifica los bits de información de entrada Ik a una tasa de codificación R = 1/3, y saca los símbolos codificados C1k, C2k y C3k. En medio de los símbolos codificados, el símbolo de información C1k se proporciona por separado al primer bloque de adaptación de velocidad 231, y los símbolos de paridad (o símbolos de redundancia) C2k y C3k se proporcionan por separado al segundo y tercer bloques de adaptación de velocidad 232 y 233, respectivamente. El codificador turbo 220 está comprendido de un primer componente codificador 222, un segundo componente codificador 224 y un intercalador 226, como se muestra en el Fig. 6. La estructura del codificador turbo 220 es bien conocida por los especialistas en la técnica. De este modo, se omitirá una descripción detallada. La entrada X(t) al codificador turbo 220 corresponde a los bits de información de la entrada Ik mostrada en la Fig. 5. Las salidas X(t), Y(t) e Y'(t) del codificador turbo 220 corresponden a los símbolos codificados C1k, C2k y C3k mostrados en la Fig. 5, respectivamente. Para la primera salida del codificador turbo 220, los bits de información de entrada Ik = X(t) se sacan tal como están, de modo que, en la Fig. 5, los bits de información de entrada Ik se sacan como C1k.

El primer bloque de adaptación de velocidad 231 entresaca los símbolos codificados C1k en base a los siguientes criterios. Como la tasa de codificación es R = 1/3, el número de símbolos de entrada Nc se determina como Nc = RxNcs = Ncs/3, que es 1/3 del número total de símbolos codificados. El número de símbolos de salida Ni se determina también como Ni = RxNcs, porque no se realiza el entresacado sobre la porción correspondiente a los símbolos de información de acuerdo a la Condición 1B. El patrón de entresacado que determinan los parámetros "a" y "b" puede fijarse a un número entero pero no es significativo, ya que el entresacado no se realiza de acuerdo con la Condición 1B. Por ejemplo, el primer bloque de adaptación de velocidad 231 puede sacar los símbolos "...111101011...".

El segundo bloque de adaptación de velocidad 232 entresaca los símbolos codificados C2k en base a los siguientes criterios. Como la tasa de codificación es R = 1/3, el número de símbolos de entrada Nc se determina como Nc=Rx Ncs = Ncs/3, que es 1/3 del número total de símbolos codificados. Como los bits de paridad de salida de los dos componentes decodificadores se entresacarán de forma uniforme de acuerdo con la Condición 2B y la Condición 4B, y el número total de símbolos de salida después del entresacado es Nis para el total de símbolos de entrada (Ncs) en una trama, el número de símbolos de salida Ni desde el bloque de adaptación de velocidad 232 después del entresacado es Ni=[Nis - ( RxNcs)]/2. Si Ni=[Nis - (RxNcs)] es un número impar, el número de símbolos de salida se convierte en Ni = [Nis - (RxNcs)+ 1]/2 o [Nis - (RxNcs) - 1 ]/2. Se selecciona uno de los dos valores de acuerdo con la relación ente el segundo bloque de adaptación de velocidad 232 y el tercer bloque de adaptación de velocidad 233. Esto es, cuando el número de símbolos de salida del segundo bloque de adaptación de velocidad 232 se determina como [Nis - (RxNcs) + 1]/2, el número de símbolos de salida del tercer bloque de adaptación de velocidad 233 se determina como [Nis - (RxNcs) - 1]/2. Por el contrario, cuando el número de símbolos de salida del segundo bloque de adaptación de velocidad 232 se determina como [Nis - (RxNcs) - 1]/2, el número de símbolos de salida del tercer bloque de adaptación de velocidad 233 se determina como [Nis - (RxNcs) + 1]/2.

El patrón de entresacado que determinan los parámetros "a" y "b" puede seleccionarse como números enteros de acuerdo con el patrón de entresacado deseado. Estos números enteros se determinan de acuerdo sólo con el patrón de entresacado, y los parámetros pueden fijarse a b=1 y a=2. Se hará una descripción detallada de un método para determinar los números enteros para el patrón de entresacado que determinan los parámetros con referencia a las tablas que se dan más adelante. Por ejemplo, el segundo bloque de adaptación de velocidad 232 puede sacar los símbolos "...11x11x10x..." (donde x indica un símbolo entresacado).

El tercer bloque de adaptación de velocidad 233 entresaca los símbolos codificados C3k en base a los siguientes criterios. Como la tasa de codificación es R = 1/3, el número de símbolos de la entrada Nc se determina como Nc = RxNcs = Ncs/3, que es 1/3 del número total de símbolos de entrada (símbolos codificados). Como el total de los símbolos de paridad de salida de los dos componentes decodificadores se entresacará de forma uniforme de acuerdo con la Condición 2B y la Condición 4B, y el número total de símbolos de salida después del entresacado es Nis para el total de símbolos de entrada en una trama, el número Ni de los símbolos de salida desde el segundo bloque de adaptación de velocidad 232 después del entresacado es Ni = [Nis - (RxNcs)]/2. Si Ni = Nis - (RxNcs) es un número impar, el número de símbolos de salida se convierte en Ni = [Nis - (RxNcs) + 1]/2 o Ni = [Nis - (RxNcs) - 1]/2. Se selecciona uno de los dos valores de acuerdo con la asociación entre el segundo bloque de adaptación de velocidad 232 y el tercer bloque de adaptación de velocidad 233. Esto es, cuando el número de símbolos de salida de segundo bloque de adaptación de velocidad 232 se determina como [Nis - (RxNcs) + 1]/2, el número de símbolos de salida del tercer bloque de adaptación de velocidad 233 se determina como [Nis - (RxNcs) - 1]/2. Por el contrario, cuando el número de símbolos de salida del segundo bloque de adaptación de velocidad 232 se determina como [Nis - (RxNcs) - 1]/2, el número de símbolos de la salida del tercer bloque de adaptación de velocidad 233 se determina como [Nis - (RxNcs) + 1]/2.

El patrón de entresacado que determinan los parámetros "a" y "b" puede seleccionarse como números enteros de acuerdo con el patrón de entresacado deseado. Estos números enteros se determinan de acuerdo sólo con el patrón de entresacado, y los parámetros pueden fijarse como b=1 y a=2. Se hará una descripción detallada de un método para determinar los números enteros para el patrón de entresacado que determinan los parámetros con referencia a las tablas que se dan más adelante. Por ejemplo, el tercer bloque de adaptación de velocidad 233 puede sacar los símbolos "...01x11x11x..." (donde x indica un símbolo entresacado).

En la Fig. 5, los símbolos codificados por el codificador turbo 220 se separan y a continuación se proporcionan en números iguales a los bloques de adaptación de velocidad 231, 232 y 233. El primer bloque de adaptación de velocidad 231 saca los símbolos de entrada, como están. El segundo y tercer bloques de adaptación de velocidad 232 y 233 entresacan el mismo número de símbolos de entrada. En este punto, los patrones de entresacado pueden determinarse igualmente o diferentemente. Esto es, los patrones de entresacado pueden determinarse bien igualmente o diferentemente para los bloques de adaptación de velocidad 232 y 233.

3. Determinación de Parámetros por Entresacado

En las realizaciones de la presente invención discutidas en este punto, los bloques de adaptación de velocidad entresacan el mismo número de símbolos (exceptuando el bloque de adaptación de velocidad 231 de la Fig. 5). No obstante, los bloques de adaptación de velocidad pueden entresacar diferentes números de símbolos. Si el número de símbolos Ni de salida de símbolos de los bloques de adaptación de velocidad respectivos se fijan diferentemente, el número de símbolos entresacados por los bloques de adaptación de velocidad respectivos se determinarán diferentemente. Además, el patrón de símbolos entresacados por los respectivos bloques de adaptación de velocidad pueden determinarse bien igualmente o diferentemente, cambiando el patrón de entresacado que determinan los parámetros "a" y "b". Esto es, incluso aunque tenga una estructura única, un dispositivo de adaptación de velocidad de acuerdo con la presente invención puede determinar parámetros tales como el número de símbolos de entrada, el número de símbolos de salida, el número de símbolos a entresacar y el patrón de entresacado que determinan los parámetros diferentemente. La tabla 1 de más adelante muestra diversos casos de parámetros, a modo de ejemplo. En este documento, se asume que la tasa de codificación es R = 1/3. Por lo tanto, se proporcionan tres bloques de adaptación de velocidad, y los respectivos bloques de adaptación de velocidad reciben por separado el mismo número de símbolos, es decir Nc=Ncs/3 símbolos. En este documento, los bloques de adaptación de velocidad reciben por separado el mismo número de símbolos, determinado al multiplicar el número de símbolos codificados por la tasa de codificación. No obstante, se observará que la presente invención puede también aplicarse al caso en el que los bloques de adaptación de velocidad reciben por separado diferente número de símbolos, es decir un número de símbolos que es menor que el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación, o un número de símbolos que es mayor que el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación. En la descripción de más adelante, RMB1, RMB2 y RMB3 indican los bloques de adaptación de velocidad primero a tercero, respectivamente.

TABLA 1

100

\vskip1.000000\baselineskip

En la Tabla 1, RMB1, RMB2 y RMB3 indican los bloques de adaptación de velocidad, y p, q, r, s, t, w, x ,y y z son números enteros. En el Caso 9 y en el Caso 10, \left(\frac{1}{p} + \frac{1}{q} + \frac{1}{r} \right) = 1.0. Esto es porque Nis \left(\frac{1}{p} + \frac{1}{q} + \frac{1}{r} \right) = Nis. NA
(No Disponible) indica que los símbolos de la entrada se sacan tal como están, sin entresacado, por lo que los parámetros "a" y "b" pueden fijarse a cualquier valor. En este punto, los parámetros "a" y "b" son números positivos. Además, se muestra el caso en el que los símbolos de entrada se entresacan para realizar la adaptación de velocidad de modo que el número de símbolos de entrada es mayor que el número de símbolos de salida (es decir, Ncs >Nis). Se hará referencia a cada Caso.

Caso 1, Caso 2: En el Caso 1 y en el Caso 2, los símbolos en una trama se entresacan según un patrón uniforme. Especialmente en el Caso 1, los bloques de adaptación de velocidad tienen el mismo patrón de entresacado porque los parámetros "a" y "b" son los mismos, y en el Caso 2, los bloques de adaptación de velocidad tienen diferentes patrones de entresacado porque los parámetros "a" y "b" son diferentes.

Caso 3: En el entresacado sistemático, los símbolos de información no se entresacan pero los símbolos de paridad se entresacan. En este punto, como los patrones de entresacado que determinan los valores de los parámetros "a" y "b" son iguales entre sí, RMB2 y RMB3 realizan un entresacado uniforme mitad-y-mitad usando el mismo patrón de entresacado.

Caso 4: En el entresacado sistemático, los símbolos de información no se entresacan y los símbolos de paridad se entresacan. En este punto, como los patrones de entresacado que determinan los parámetros "a" y "b" son diferentes entre sí, RMB2 y RMB3 realizan un entresacado uniforme mitad-y-mitad usando diferentes patrones de entresacado.

Caso 5: Este es un caso general para el Caso 3. En este caso, el patrón de entresacado que determina el parámetro "a" se fija al número entero "p" de modo que es posible fijar los diversos patrones de entresacado. El parámetro "a" se fija al mismo valor para ambos RMB2 y RMB3.

Caso 6: Este es un caso general para el Caso 4. En este caso, el patrón de entresacado que determina el parámetro "a" se fija a los números enteros "p" y "q" de modo que es posible fijar los diversos patrones de entresacado. El parámetro "a" se fija a "p" para RMB2 y a "q" para RMB3.

Caso 7: Este es un caso general adicional para el Caso 5. En este caso, el patrón de entresacado que determina el parámetro "a" se fija al número entero "p" y el patrón de entresacado que determina el parámetro "b" se fija al número entero "q" de modo que es posible fijar los diversos patrones de entresacado. Los parámetros "a" y "b" se fijan al mismo valor tanto para RMB2 como para RMB3.

Caso 8: Este es un caso general adicional para el Caso 6. En este caso, el patrón de entresacado que determina el parámetro "a" se fija a los números enteros "p" y "r" para RMB2 y RMB3 respectivamente, y el patrón de entresacado que determina el parámetro "b" se fija a los números enteros "q" y "s" para RMB2 y RMB3, respectivamente, de modo que es posible fijar diversos patrones de entresacado. Los parámetros "a" y "b" se fijan a "p" y "q" para RMB2 y a "r" y "s" para RMB3.

Caso 9, Caso 10: En estos casos, todos los parámetros posibles están cambiados. Esto es, el número de símbolos de salida pueden fijarse a cualquier número entero y el patrón de entresacado que determinan los parámetros "a" y "b" puede fijarse también a cualesquiera números enteros dados.

En la Tabla 1, el Caso 1 y el Caso 2 pueden aplicarse cuando la adaptación de velocidad se realiza sobre símbolos con codificación convolucional, y los Casos 3 a 8 pueden aplicarse cuando la adaptación de velocidad se realiza sobre símbolos con codificación turbo.

Los patrones de entresacado pueden variarse de acuerdo con un cambio en el patrón de entresacado que determina el parámetro "a". La Tabla 2 de más adelante muestra una variación de los patrones de entresacado de acuerdo con un cambio en el parámetro "a". En la Tabla 2 se asume que Nc=10, Ni = 8, y=Nc-Ni= 2, y b=1. Los símbolos entresacados de acuerdo con el patrón de entresacado se representan por "x".

TABLA 2

101

En la Tabla 2 se observa que es posible obtener los diferentes patrones de entresacado fijando "b" a "1" y fijando "a" a diferentes valores. Puede entenderse que el primer símbolo del patrón de entresacado se localiza en el frente, cuando el valor de "a" aumenta. Por supuesto es posible obtener más patrones de entresacado diversos cambiando también el parámetro "b". Además, es posible impedir que el primer símbolo se entresaque fijando el parámetro "b" a "1" y usando un valor que satisfaga la Ecuación 1 de más adelante para el parámetro "a". Por lo tanto, para satisfacer la Condición 3B, el parámetro "a" se fijará a un valor dentro del rango de la Ecuación 1.

(1)1 \leq \ a \ < \lfloor Nc/y \rfloor . . . . .

donde \lfloor Nc/y \rfloor es el mayor número entero menor o igual que Nc/y.

En la ecuación 1, para Nc=10 e y=2, Nc/y= 10/2=5. Por lo tanto, si "a" es un valor de 1, 2, 3 y 4, los primeros símbolos no se entresacarán.

Para satisfacer la Condición 5B, los bits de cola no se entresacarán. Con este fin, Nc se fijará a un valor determinado por la resta del número de bits de cola del mismo. Esto es, si el número de símbolos de entrada Nc se fija a Nc-NT donde NT indica el número de bits de cola, los bits de cola no se entresacarán, satisfaciéndose de este modo la Condición 5B. En otras palabras, los bits de cola no entran al bloque de adaptación de velocidad. De este modo, el patrón de adaptación de velocidad sólo considera un tamaño de trama de Nc-NT. Después de entresacar o repetir por el bloque de adaptación de velocidad, los bits de cola se concatenan en secuencia a los símbolos de salida del bloque de adaptación de velocidad. Los bits de cola no se procesan y sólo se adjuntan al final de los símbolos de salida.

4. Algoritmo de Adaptación de Velocidad por Entresacado

La Fig. 7 muestra un procedimiento de adaptación de velocidad por entresacado de acuerdo con una realización de la presente invención. Este procedimiento se realiza en base al algoritmo de adaptación de velocidad mostrado en la Tabla 3 de más adelante. En la Tabla 3, "So={d1, d2, ...dNc}" indica la entrada de símbolos para un bloque de adaptación de velocidad, es decir, la entrada de símbolos en una unidad de trama para un bloque de adaptación de velocidad, y está comprendido por Nc símbolos en total. El parámetro de desplazamiento S(k) es un valor inicial usado en el algoritmo, y se fija constantemente a "0" cuando el dispositivo de adaptación de velocidad de acuerdo con la presente invención se usa en un enlace descendente de un sistema de comunicaciones digitales (es decir, cuando la adaptación de velocidad se realiza sobre los símbolos codificados a transmitir desde la estación base a la estación móvil). "m" indica el orden de la entrada de símbolos para la adaptación de velocidad, y tiene el orden de 1, 2, 3, ..., Nc. En la Tabla 3 se observa que pueden cambiarse los parámetros incluyendo el número de símbolos de entrada Nc, el número de símbolos de salida Ni y el patrón de entresacado que determinan los parámetros "a" y "b". Por ejemplo, los parámetros pueden cambiarse como se muestra en la Tabla 1. El número de símbolos de entrada Nc puede determinarse como un valor distinto que Ncs/3, de acuerdo con la tasa de codificación R. La Fig. 7 corresponde al caso en el que el algoritmo de la Tabla 3 se aplica a un enlace descendente del sistema de comunicaciones digitales, es decir S(k) = 0.

\vskip1.000000\baselineskip

TABLA 3

103

Cuando se usa el algoritmo de la Tabla 3, se proporcionan las siguientes ventajas.

En primer lugar, es posible entresacar de forma variable los símbolos codificados de la unidad de trama.

En segundo lugar, es posible generar diversos patrones de entresacado ajustando los parámetros Nc, Ni, a y b.

En tercer lugar es posible reducir la complejidad y el tiempo de cálculo de cada bloque de adaptación de velocidad por 1/R. Esto es porque si se usa una pluralidad de bloques de adaptación de velocidad, el número de símbolos a entresacar por cada bloque de adaptación de velocidad se reducirá, comparado con el caso en el que se usa un bloque de adaptación de velocidad.

Refiriéndonos a la Fig. 7, en la etapa 701, se inicializan todo tipo de parámetros incluyendo el número de símbolos de entrada Nc, el número de símbolos de salida Ni y el patrón de entresacado que determinan los parámetros "a" y "b" para el proceso de adaptación de velocidad. Cuando Nc y Ni se determinan por inicialización de parámetros, el número de símbolos a entresacar se determina por y=Nc-Ni, en la etapa 702. En la etapa 703, se calcula un valor del error inicial "e" entre la proporción de entresacado actual y la deseada. El valor de error inicial se determina por e = b * Nc mod a * Nc.

A continuación, en la etapa 704, "m" que indica el orden de los símbolos de entrada se fija a "1" (m=1). Después de esto, en las etapas de 705 a 709, se examinan los símbolos desde el símbolo inicial para determinar si se entresacarán o no. Si en la etapa 707 se determina que el valor de error calculado "e" es más pequeño o igual que "0", el símbolo correspondiente se entresaca y a continuación el valor de error se actualiza mediante e=e+a * Nc, en la etapa 708. Por el contrario, si en la etapa 707 se determina que el valor de error calculado es mayor que "0", no se realiza el entresacado. La operación de recibir los símbolos codificados para, determinar si realizar entresacado sobre los símbolos recibidos, y realizar entresacado consecuentemente, se realiza repetidamente hasta que en la etapa 705 se determina que se han recibido completamente todos los símbolos de una trama.

Como se muestra por el algoritmo anterior, la posición del primer símbolo a entresacar o repetir se controla por los parámetros (a, b) (sea la Desviación_Inicial_m = la posición del primer símbolo a entresacar). En el algoritmo anterior, la Desviación_Inicial_m = "m" cuando "e" \leq 0 por primera vez. La tabla siguiente muestra un ejemplo de determinar la Desviación_Inicial_m. En el ejemplo siguiente, se asume que bNc es mnor que aNc.

105

"Desviación_Inicial_m=k=4"

En las ecuaciones de más adelante, Ppnc significa el periodo de entresacado o repetición en el algoritmo anterior.

106

Como se muestra por las ecuaciones anteriores, controlando los parámetros (a,b), puede controlarse la posición del primer símbolo a entresacar o repetir.

Por ejemplo, el valor de Desviación_Inicial_m disminuye al aumentar "a" si "b" permanece constante. De este modo, incrementando "a", la posición del primer símbolo a entresacar/repetir se desplazará más cerca de la primera posición. Si se elige "a" mayor que Nc, entonces la Desviación_Inicial_m =1 que significa que el primer símbolo se entresacará o repetirá. Como resultado, la posición del primer símbolo a entresacar/repetir puede manipularse eligiendo un valor para "a" entre 1 y Ppnc. Por ejemplo, su "b" =1 y "a" =2, la posición del primer símbolo a entresacar/repetir será siempre igual a Ppnc/2.

Como para el parámetro "b", controla la Desviación_Inicial_m junto con "a", y como se muestra más adelante, una vez que el valor de "a" se ha decidido, el valor de "b" puede expresarse como 1\leq "b" \leq "a". Si "a" permanece constante, la Desviación_Inicial_m aumentará si "b" aumenta y disminuirá si "b" disminuye. De este modo, pueden controlarse las posiciones de entresacado/repetición manipulando los valores de los parámetros (a,b). Aunque el valor de "b" puede ser cualquiera, no es significativo elegir un valor de "b" mayor que "a", como se muestra más adelante, porque el valor inicial de "e" se hace cíclico una vez que el valor de "b" se hace mayor que "a", (es decir, el propio valor de "e" se repite).

Sea "a" = 3;

el valor inicial de "e" = (2*S(k)*y + bNc) mod aNc;

e = bNc mod aNc ya que S(k) = 0 en el enlace descendente;

si b = 1: entonces e = Nc;

si b = 2: entonces e = 2Nc;

si b = 3: entonces e = 3Nc;

si b = 4: entonces e = Nc;

si b = 5: entonces e = 2Nc;

si b = 6: entonces e = 3Nc;

Como se muestra por el ejemplo anterior, el valor inicial de "e" cambia a medida que cambia el valor de "b". No obstante, una vez que el valor de "b" llega a ser mayor que "a", el propio valor inicial de "e" se repite cíclicamente. De este modo, no es significativo asignar a "b" un valor mayor que "a". En conclusión, el patrón de entresacado o repetición, puede controlarse manipulando los parámetros (a, b).

B. Realizaciones del Dispositivo de Adaptación de Velocidad por Repetición 1. Realización del Dispositivo de Adaptación de velocidad por Repetición (para un Código Convolucional)

La Fig. 9 muestra una estructura de un dispositivo de adaptación de velocidad por repetición de acuerdo con una realización de la presente invención. Esta estructura se usa cuando los dispositivos de adaptación de velocidad de las Fig. 2 y 3 adaptan la velocidad a símbolos con codificación convolucional por repetición.

Refiriéndonos a la Fig. 9, el codificador convolucional 210 codifica los bits de información de entrada Ik a una tasa de codificación R = 1/3, y saca los símbolos codificados C1k, C2k y C3k. Los símbolos codificados C1k, C2k y C3k se proporcionan por separado a los bloques de adaptación de velocidad 231, 232 y 233, respectivamente. El primer bloque de adaptación de velocidad 231 repite selectivamente el símbolo codificado C1k. En este punto, el proceso de repetición se realiza en base al número de símbolos de repetición y=Ni - Nc determinado por el número de símbolos de entrada Nc y el número de símbolos de salida Ni, y el patrón de repetición que determinan los parámetros "a" y "b". Por ejemplo, el primer bloque de de adaptación de velocidad 231 puede sacar los símbolos "...11(11)101(00)010..." (donde (11) y (00) indican símbolos repetidos).

El segundo bloque de adaptación de velocidad 232 repite selectivamente el símbolo codificado C2k. En este punto, se realiza el proceso de repetición basado en el número de símbolos de repetición y=Ni - Nc determinado por el número de símbolos de entrada Nc y el número de símbolos de salida Ni, y el patrón de repetición que determinan los parámetros "a" y "b". Por ejemplo, el segundo bloque de adaptación de velocidad 232 puede sacar los símbolos "...(11)01(00)1100..." (donde (11) y (00) indican símbolos repetidos).

El tercer bloque de adaptación de velocidad 233 repite el símbolo codificado C3k. En este punto, se realiza el proceso de repetición basado en el número de símbolos de repetición y=Ni - Nc determinado por el número de símbolos de entrada Nc y el número de símbolos de salida Ni, y el patrón de repetición que determinan los parámetros "a" y "b". Por ejemplo, el tercer bloque de adaptación de velocidad 233 puede sacar los símbolos "...0(11)1101(11)..." (donde (11) y (00) indican símbolos repetidos). Los símbolos codificados adaptados en velocidad por los bloques de adaptación de velocidad 231, 232 y 233 se multiplexan por el multiplexor 240 y se proporcionan al canal transmisor.

En la Fig. 9, el número de símbolos de entrada Nc y el número de símbolos de salida Ni se determinan igualmente como Nc = RxNcs y Ni = RxNis, respectivamente, para cada bloque de adaptación de velocidad. Se determina que cada bloque de adaptación de velocidad repite por separado el mismo número de símbolos codificados de canal, asumiendo que la sensibilidad de error de los símbolos codificados es casi la misma para cada símbolo en una trama. Esto es, se proporciona un patrón de repetición casi uniforme dentro de una trama independientemente de los diversos números de bits de repetición (y=Ni - Nc) determinados de acuerdo con el tipo de servicio. Esto es porque es posible que la totalidad de símbolos de una trama puedan repetirse uniformemente por el código convolucional.

Por lo tanto, de acuerdo con la realización de la presente invención, los símbolos codificados por el codificador convolucional 210 se separan por el mismo número y se proporcionan a los bloques de adaptación de velocidad 231, 232 y 233. Los bloques de adaptación de velocidad 231, 232 y 233 repiten cada uno el mismo número de símbolos de entrada. En este punto, los parámetros del patrón de repetición pueden determinarse bien igualmente o diferentemente para los bloques de adaptación de velocidad 231, 232 y 233.

2. Otra Realización de un Dispositivo de Adaptación de Velocidad por Repetición (para el Código Turbo)

La Fig. 10 muestra la estructura de un dispositivo de adaptación de velocidad por repetición de acuerdo con otra realización de la presente invención. Esta estructura se usa cuando los dispositivos de adaptación de velocidad de la Fig. 2 y la Fig. 3 adaptan la velocidad para símbolos con código turbo por repetición.

Refiriéndonos a la Fig. 10, el codificador turbo 220 codifica los bits de información de entrada Ik con una tasa de codificación R = 1/3, y saca los símbolos codificados C1k, C2k y C3k. Entre los símbolos codificados, el símbolo de información C1k se proporciona por separado al primer bloque de adaptación de velocidad 231, y los símbolos de paridad (o símbolos de redundancia) C2k y C3k se proporcionan por separado al segundo y tercer bloques de adaptación de velocidad 232 y 233, respectivamente. El codificador turbo 220 está comprendido por un primer componente codificador 222, un segundo componente codificador 224 y un intercalador 226, como se muestra en la Fig. 6. Los componentes codificadores 222 y 223 pueden usar códigos sistemáticos recursivos (RSC). La estructura del codificador turbo 220 es bien conocida por los especialistas en la técnica. Por lo tanto, se evitará una descripción detallada. La entrada X(t) al codificador turbo 220 corresponde a la entrada de bits de información Ik mostrada en la Fig. 10. Las salidas X(t), Y(t) e Y' (t) del codificador turbo 220 corresponden a los símbolos codificados C1k, C2k y C3k mostrados en la Fig. 10, respectivamente. Para la primera salida del codificador turbo 220, los bits de información de en-
trada Ik se sacan tal cual están, de modo que los bits de información de la entrada Ik se sacan como C1k en la Fig. 10.

El primer bloque de adaptación de velocidad 231 repite los símbolos codificados C1k en base a los siguientes criterios. Como la tasa de codificación es R = 1/3, el número de símbolos de entrada Nc se determina como Nc = RxNcs = Ncs/3, que es 1/3 del número total de símbolos de entrada (símbolos codificados). El número de símbolos de salida se determina como Ni=Nis - (2RxNcs), ya que se realizará la repetición de acuerdo con la Condición 1D. El patrón de repetición que determinan los parámetros "a" y "b" puede fijarse para números enteros determinados de acuerdo con el patrón de repetición deseado. Los números enteros se determinan dependiendo sólo del patrón de repetición, y los parámetros pueden fijarse típicamente como b=1 y a=2. Se hará una descripción detallada de un método para determinar los números enteros para el patrón de repetición que determinan los parámetros con referencia a las tablas anteriores. Por ejemplo, el primer bloque de adaptación de velocidad 231 puede sacar los símbolos "...1(11)101(00)11..." (donde (11) y (00) indican símbolos repetidos).

El segundo bloque de adaptación de velocidad 232 saca los símbolos codificados C2k sin repetición. No obstante, el segundo bloque de adaptación de velocidad 232 puede repetir los símbolos codificados C2k en ciertas condiciones tales como repetición intensa. Como la tasa de codificación es R=1/3, el número de símbolos de entrada Nc se determina como Nc=RxNcs=Ncs/3, que es 1/3 del número total de símbolos de entrada. El número de símbolos de salida Ni se determina como Ni=RxNcs que es igual al número de símbolos de entrada, ya que no se repetirán las dos clases de símbolos de paridad de acuerdo con la Condición 2D y la Condición 4D. Por ejemplo, el segundo bloque de adaptación de velocidad 232 puede sacar los símbolos "...110111101..." donde no hay repetición.

El tercer bloque de adaptación de velocidad saca los símbolos codificados C3k sin repetición. No obstante, el tercer bloque de adaptación de velocidad 233 puede repetir también los símbolos codificados C3k bajo repetición intensa. Como la tasa de codificación es R=1/3, el número de símbolos de entrada Nc se determina como Nc=RxNcs=Ncs/3, que es 1/3 del número total de símbolos de entrada. El número de símbolos de salida Ni se determina como Ni=RxNcs que es igual al número de símbolos de entrada, ya que las dos clases de símbolos de paridad no se repetirán de acuerdo con la Condición 2D y la Condición 4D. El patrón de repetición que determinan los parámetros "a" y "b" puede fijarse a números enteros determinados de acuerdo con el patrón de repetición deseado. No obstante, si los bloques 232 ó 233 no usan la repetición, entonces los parámetros (a,b) son insignificantes para los bloques de adaptación de velocidad 232 y 233. Los números enteros se determinan dependiendo sólo del patrón de repetición, y los parámetros pueden fijarse típicamente a b=1 y a=2. Con referencia a tablas de más adelante se hará una descripción detallada de un método para determinar los números enteros para el patrón de repetición que determinan los parámetros. Por ejemplo, el tercer bloque de adaptación de velocidad 233 puede sacar los símbolos "...0101101..." que no han experimentado repetición.

En la Fig. 10, los símbolos codificados por el codificador turbo 220 se separan en el mismo número y a continuación se proporcionan a los bloques de adaptación de velocidad 231, 232 y 233. El primer bloque de adaptación de velocidad 231 recibe los símbolos de información fuera de los símbolos codificados y repite los símbolos recibidos de acuerdo con un patrón de repetición predeterminado. El segundo y el tercer bloques de adaptación de velocidad 232 y 233 reciben los símbolos de paridad fuera de los símbolos codificados, y saca los símbolos recibidos como están, sin repetición.

3. Determinación de los Parámetros para Repetición

Como se ha descrito anteriormente, los patrones de repetición usados por los respectivos bloques de adaptación de velocidad pueden ser idénticos o diferentes. Esto es, el patrón de repetición de símbolos usado en los bloques de adaptación de velocidad y el número de símbolos repetidos puede determinarse de forma variable. Si el número Ni de salida de símbolos desde los bloques de adaptación de velocidad respectivos se fija de modo diferentemente, el número de símbolos repetidos por los bloques de adaptación de velocidad respectivos se determinará diferentemente. Además, el patrón de símbolos repetidos por los bloques de adaptación de velocidad respectivos pueden determinarse igualmente o diferentemente, cambiando el patrón de repetición que determinan los parámetros "a" y "b". Esto es, incluso aunque tengan una estructura única, el dispositivo de adaptación de velocidad de acuerdo con la presente invención puede determinar parámetros diferentemente tal como el número de símbolos de entrada, el número de símbolos de salida, el número de símbolos a repetir y el patrón de repetición que determinan los parámetros.

La Tabla 4 de más adelante muestra diversos casos de parámetros, a modo de ejemplo. En este documento se asume que la tasa de codificación es R= 1/3. Por lo tanto se proporcionan tres bloques de adaptación de velocidad, y los bloques de adaptación de velocidad respectivos reciben por separado el mismo número de símbolos, es decir, Nc=Ncs/3 símbolos. En este documento, los bloques de adaptación de velocidad reciben por separado el mismo número de símbolos, determinado al multiplicar el número de símbolos codificados por la tasa de codificación. No obstante, se observará que la presente invención puede aplicarse también a un caso en el que los bloques de adaptación de velocidad reciben por separado un número de símbolos diferente, es decir un número de símbolos más pequeño que el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación, o un número de símbolos que es mayor que el número determinado al multiplicar el número de símbolos codificados en una trama por la tasa de codificación. En la descripción de más adelante, RMB1, RMB2 y RMB3 indican los bloques de adaptación de velocidad primero a tercero, respectivamente.

TABLA 4

107

En la Tabla 4, RMB1, RMB2 y RMB3 indican los bloques de adaptación de velocidad, y p, q, r, s, t, w y x son números enteros determinados. NA (No Disponible) indica que los símbolos de entrada se sacan tal como están, sin repetición, por lo que los parámetros "a" y "b" pueden fijarse a cualquier valor. En este punto, los parámetros "a" y "b" son números positivos. Además, se muestra el caso en el que se repiten símbolos de entrada para realizar la adaptación de velocidad de modo que el número de símbolos de entrada es menor o igual que el número de símbolos de salida (es decir, Ncs <=Nis). Se hará referencia a cada Caso.

Caso 1: En repetición sistemática, se repiten los símbolos de información pero no se repiten los símbolos de paridad. El patrón de repetición que determinan los parámetros se fija con a=2 y b=1.

Caso 2: En repetición sistemática, se repiten los símbolos de información pero no se repiten los símbolos de los símbolos de paridad. El patrón de repetición que determinan los parámetros se fija con a=p y b=q.

El Caso 1 y el Caso 2 pueden aplicarse cuando sólo se repiten los símbolos de información con codificación turbo como se muestra en la Fig. 10.

Caso 3: Se repiten tanto los símbolos de información como los símbolos de paridad, y los patrones de repetición se determinan igualmente para todos de RMB1, RMB2 y RMB3. El número de símbolos repetidos es igual para RMB1, RMB2 y RMB3.

Caso 4: Se repiten tanto los símbolos de información como los símbolos de paridad y los patrones de repetición se determinan de modo diferente para todos o algunos de RMB1, RMB2 y RMB3. El número de símbolos repetidos es igual para RMB2 y RMB3.

La Tabla 5 mostrada a continuación muestra la variación en los patrones de repetición para un cambio en el parámetro "a". Se asume en la Tabla 5 que Nc=8, Ni=10, y=Ni - Nc =10 - 8 = 2, y b=1. Los símbolos repetidos de acuerdo con el patrón de repetición se representan por "( )".

TABLA 5

108

Se observa en la Tabla 5 que es posible obtener los diversos patrones de repetición fijando "b" a 1 y fijando "a" a diferentes valores. Por supuesto, es posible obtener más patrones de repetición diversos cambiando también el parámetro "b". Además, es posible repetir siempre el primer símbolo fijando el parámetro "b" a 1 y usando un valor que satisfaga la Ecuación 2 siguiente para el parámetro "a". Por lo tanto, para satisfacer la Condición 3D, el parámetro "a" se fijará a un valor dentro del rango de la Ecuación 2

(2)a \ > \ \lfloor Nc/y \rfloor . . . .

donde \lfloor Nc/y \rfloor es el mayor número entero menor o igual que Nc/y.

En la ecuación (2), para Nc=8 e y=2, Nc=8/2=4. Por lo tanto, si "a" tiene un valor mayor que 4, los primeros símbolos se repetirán.

Para satisfacer la Condición 5D, los bits de cola se repetirán. Para este fin, Nc se fijará al valor determinado sumando al mismo el número de bits de cola. Esto es, si el número de símbolos de entrada Nc se fija a Nc+NT donde NT indica el número de bits de cola, los bits de cola para los símbolos de información siempre se repetirán, satisfaciendo de este modo la Condición 5D. En otras palabras, para repetición, incluso los bits de cola se introducen dentro del bloque de adaptación de velocidad y se consideran para repetición.

4. Algoritmo de Adaptación de Velocidad por Repetición

La Fig. 11 muestra un procedimiento de adaptación de velocidad por repetición de acuerdo con una realización de la presente invención. Este procedimiento se realiza en base al algoritmo de adaptación de velocidad mostrado en la Tabla 6 más adelante. En la Tabla 6, "So={d1, d2, ..., dNc}" indica la entrada de símbolos para la adaptación de velocidad, es decir, la entrada de símbolos en una unidad de trama para adaptación de velocidad, y está comprendida por Nc símbolos en total. El parámetro de desplazamiento S(k) es un valor inicial usado en el algoritmo, y se fija constantemente a "0" cuando el dispositivo de adaptación de velocidad de acuerdo con la presente invención se usa en un enlace descendente de un sistema de comunicación digital (es decir, cuando la adaptación de velocidad se realiza sobre los símbolos codificados a transmitir desde la estación base a la estación móvil). "m" indica el orden de los símbolos de entrada para adaptación de velocidad, y tiene el orden de 1, 2, 3, ...,Nc. Se observa en la Tabla 6 que pueden cambiarse los parámetros que incluyen el número de símbolos de entrada Nc, el número de símbolos de salida Ni y el patrón de repetición que determinan los parámetros "a" y "b". Por ejemplo, los parámetros pueden cambiarse como se muestra en la Tabla 4. El número de símbolos de entrada Nc puede determinarse como un valor distinto que Ncs/3, de acuerdo con la tasa de codificación R. La Fig. 11 corresponde al caso en el que se aplica el algoritmo de la Tabla 6 a un enlace descendente del sistema de comunicaciones digital, es decir S(k) = 0.

TABLA 6

109

\vskip1.000000\baselineskip

Cuando se usa el algoritmo de la Tabla 6, se proporcionan las siguientes ventajas.

En primer lugar es posible repetir de modo variable los símbolos codificados (o símbolos de palabras código) de la unidad de trama.

En segundo lugar, es posible generar diversos patrones de repetición ajustando los parámetros Nc, Ni, a y b.

En tercer lugar, es posible reducir la complejidad y el tiempo de cálculo de cada bloque de adaptación de velocidad por 1/R. Esto es porque si se usa una pluralidad de bloques de adaptación de velocidad, el número de símbolos a repetir por cada bloque de adaptación de velocidad se reducirá, comparado con el caso en el que se usa un bloque de adaptación de velocidad. Por ejemplo, el número de símbolos que pueden repetirse por cada bloque de adaptación de velocidad puede reducirse por la tasa de codificación R, comparados con el caso en el que se usa un bloque de adaptación de velocidad.

Refiriéndonos a la Fig. 11, en la etapa 1101, se inicializan toda la clase de parámetros incluyendo el número de símbolos de entrada Nc, el número de símbolos de salida Ni y el patrón de repetición que determinan los parámetros "a" y "b" para el proceso de adaptación de velocidad. Cuando Nc y Ni se determinan por inicialización de parámetros, el número de símbolos a repetir se determina por y=Ni - Nc, en la etapa 1102. En la etapa 1103, se calcula el valor de error inicial "e" entre las proporciones de repetición actual y deseada. El valor del error inicial se determina por e=b * Nc mod a * Nc.

A continuación, en la etapa 1104, "m" que indica el orden de los símbolos de entrada se fija a "1" (m=1). En lo sucesivo, en las etapas 1105 a 1109, se examinan los símbolos desde el símbolo inicial tanto si se repetirá como si no. Si en la etapa 1107 se determina que el valor del error calculado "e" es menor o igual que "0", el símbolo correspondiente se repite y a continuación el valor del error inicial se actualiza por e=e+a * Nc, en la etapa 1108. Por el contrario, si en la etapa 1107 se determina que el valor del error calculado "e" es mayor que "0", no se realiza la repetición. La operación de recibir los símbolos codificados para, determinar si realizar repetición sobre los símbolos recibidos, y realizar repetición consecuentemente, se realiza repetidamente hasta que en la etapa 1105 se determina que todos los símbolos en una trama se han recibido completamente. Durante el proceso de repetición, el valor de error se actualiza por e=e - a * y en la etapa 1106.

Como se ha descrito anteriormente, el sistema de comunicaciones de datos de acuerdo con la presente invención puede realizar la adaptación de velocidad tanto sobre símbolos con codificación de canal con un código no sistemático como sobre símbolos con codificación de canal con un código sistemático, usando una estructura única. Por lo tanto, el sistema de comunicaciones de datos que soporta tanto códigos no sistemáticos como códigos sistemáticos puede adaptar la velocidad selectivamente de símbolos con codificación de canal con un código no sistemático o símbolos con codificación de canal con un código sistemático, aumentando por lo mismo la eficacia de la transmisión de datos y mejorando el funcionamiento del sistema.

La presente invención tiene las siguientes ventajas.

En primer lugar, es posible fijar libremente el conjunto de patrones de entresacado/repetición ajustando los parámetros de los bloques de adaptación de velocidad, y todas las condiciones que se considerarán cuando la adaptación de velocidad de los símbolos con codificación turbo puede satisfacerse simplemente ajustando los parámetros.

En segundo lugar, es posible implementar todos los bloques de adaptación de velocidad de acuerdo con la tasa de codificación R usando el mismo algoritmo, y los bloques de adaptación de velocidad son simples en su estructura.

En tercer lugar, un sistema que usa tanto códigos convolucionales como códigos turbo puede soportar tanto códigos convolucionales como códigos turbo, usando un dispositivo de adaptación de velocidad único en lugar de usar diferentes dispositivos de adaptación de velocidad, simplemente fijando diferentes parámetros iniciales.

En cuarto lugar, no es necesario implementar los bloques de adaptación de velocidad de modo diferente de acuerdo con un código convolucional o un código turbo.

En quinto lugar, fijando el número de símbolos de entrada al valor determinado sumando el número de bits de cola del mismo de modo que se repiten los bits de cola, el nuevo dispositivo de adaptación de velocidad es útil cuando se usa un decodificador SOVA o cuando el funcionamiento se degrada debido a la no repetición de los símbolos de cola. Fijando el número de símbolos de entrada a un valor determinado sumando el número de bits de cola al número de bits de no cola de modo que los bits de cola se repiten, el nuevo dispositivo de adaptación de velocidad es útil cuando se usa un decodificador SOVA o cuando el funcionamiento se degrada debido a la no repetición de los bits de cola.

Fijando el número de símbolos de entrada al valor determinado sumando el número de bits de cola del mismo de modo que los bits de cola se repiten, el nuevo dispositivo de adaptación de velocidad es útil cuando se usa un decodificador SOVA o cuando se degrada el funcionamiento debido a la no repetición de los bits de cola.

En sexto lugar, fijando el patrón de entresacado que determina el parámetro "b" a "1" y fijando el parámetro "a" a un valor dentro de un intervalo específico es posible impedir que se entresaque el primer símbolo en una trama. Además, es posible repetir el primer símbolo de una trama fijando el patrón de repetición determinando "b" a "1" y fijando el parámetro "a" a un valor dentro de un intervalo específico.

Claims

```
\global\parskip0.970000\baselineskip
```
1. Un dispositivo para adaptación de velocidad de códigos turbo para un sistema de comunicaciones de datos, comprendiendo el dispositivo:

un codificador turbo (220) para codificar los bits de información de entrada con una tasa de codificación predeterminada y sacar un flujo de bits sistemático, un primer flujo de bits de paridad y un segundo flujo de bits de paridad para los bits de información de la entrada para generar bits codificados de los bits de información de entrada; y

un primer medio de adaptación de velocidad (231) para recibir el primer flujo de bits de paridad y entresacar un número predeterminado de los primeros bits de paridad en el primer flujo de bits de paridad por un primer patrón de entresacado que comprende un primer periodo de entresacado; y

un segundo medio de adaptación de velocidad (232) para entresacar un número predeterminado de los segundos bits de paridad en el segundo flujo de bits de paridad por un segundo patrón de entresacado que comprende un segundo periodo de entresacado;

caracterizado porque

el dispositivo está adaptado para calcular el primer periodo de entresacado basado en los primeros valores de parámetros y el segundo periodo de entresacado basado en los segundos valores de parámetros, siendo dichos primero y segundo periodos de entresacado diferentes entre sí al menos por algunos de dichos valores de parámetros primeros y segundos.
2. El dispositivo de la reivindicación 1, en el que el dispositivo incluye además un multiplexor (240) para recoger el flujo de bits sistemático y los flujos de bits de paridad primero y segundo con la velocidad adaptada.
3. El dispositivo de acuerdo con la reivindicación 1, en el que los valores de parámetros primeros y segundos comprenden además un valor de parámetro adicional (a) para determinar la posición del primer bit a entresacar en una trama.
4. El dispositivo de acuerdo con la reivindicación 1, en el que los patrones de entresacado primero y segundo de los medios de adaptación de velocidad (231, 232) son diferentes entre sí.
5. El dispositivo de acuerdo con cualquiera de las reivindicaciones 1 a 4, que comprende además un medio de adaptación de velocidad para recibir el flujo de bits sistemático y sacar el flujo de bits sistemático.
6. Un método de adaptación para adaptar en velocidad códigos turbo para un sistema de comunicaciones de datos que tiene un codificador turbo (220) para codificar los bits de información de la entrada con una tasa de codificación predeterminada y sacar un flujo de bits sistemático, un primer flujo de bits de paridad y un segundo flujo de bits de paridad para los bits de información de la entrada para generar bits codificados de los bits de información de entrada, y medios de adaptación de velocidad (231, ...., 239, 230, 250) para entresacar varios bits de los bits codificados, comprendiendo el método las etapas de:

recibir por separado, en cada medio de adaptación de velocidad, el flujo de bits de paridad respectivo;

determinar un número de bits codificados a entresacar comparado con el número de bits de entrada y el número de símbolos de salida en el medio de adaptación de velocidad; y

recibir el primer flujo de bits de paridad en el primer medio de adaptación de velocidad, y entresacar el número determinado de los primeros bits de paridad en el primer flujo de bits de paridad por un primer patón de entresacado que comprende un primer periodo de entresacado;

en el segundo medio de adaptación de velocidad, entresacar un número determinado de los segundos bits de paridad en el segundo flujo de bits de paridad por un segundo patrón de entresacado que comprende un segundo periodo de entresacado; y

caracterizado porque

calcula el primer periodo de entresacado basado en los primeros valores de parámetros y el segundo periodo de entresacado basado en los segundos valores de parámetros, siendo diferentes entre sí dichos primero y segundo periodo de entresacado al menos en algunos de dichos valores de los parámetros primeros y segundos.
7. El método de acuerdo con la reivindicación 6, en el que además el flujo de bits sistemático y el flujo de bits de paridad entresacados se introducen por separado en el medio de adaptación de velocidad respectivo.
8. El método de acuerdo con la reivindicación 6 ó 7, en el que además el flujo de bits sistemático y los flujos de bits de paridad entresacados se multiplexan y el flujo de bits multiplexados se saca al canal de transmisión.
9. Un sistema de comunicaciones de datos para adaptación de velocidad de códigos turbo que comprende:

un codificador turbo (220) para codificar bits de información de la entrada con una tasa de codificación predeterminada y que saca un flujo de bits sistemático, un primer flujo de bits de paridad y un segundo flujo de bits de paridad para los bits de información de entrada para generar bits codificados de los bits de información de entrada; y

un medio de adaptación de velocidad para adaptar la velocidad un número de bits de los bits codificados,

caracterizado porque

el medio de adaptación de velocidad comprende:

un primer medio de adaptación de velocidad (231) para recibir el flujo de bits sistemático y repetir un número predeterminado de bits sistemáticos en el flujo de bits sistemático,

un segundo medio de adaptación de velocidad (232) para recibir el primer flujo de bits de paridad y repetir un número predeterminado de los primeros bits de paridad en el primer flujo de bits de paridad, y

un tercer medio de adaptación de velocidad (233) para repetir un número predeterminado de los segundos bits de paridad en el segundo flujo de bits de paridad;

en el que al menos uno de los medios de adaptación de tasas (231, 232, 233) está adaptado para repetir los bits sistemáticos o de paridad respectivos de acuerdo con el patrón de repetición correspondiente, y puede controlarse el patrón de repetición de cada uno de los medios de adaptación de velocidad de acuerdo con el patrón de repetición respectivo que determinan los parámetros.
10. Un método de adaptación de velocidad para adaptar la velocidad de códigos turbo en un sistema de comunicaciones de datos que tiene un codificador turbo (220) para codificar los bits de información de entrada con una tasa de codificación predeterminada y sacar un flujo de bits sistemático, un primer flujo de bits de paridad y un segundo flujo de bits de paridad para los bits de información de la entrada para generar bits codificados de los bits de información de la entrada, y medios de adaptación de velocidad (231, ..., 239, 230, 250) para adaptar la velocidad un número de bits de los bits codificados, comprendiendo el método las etapas de:

recibir por separado, en cada uno de los medios de adaptación de velocidad, el flujo de bits sistemático o el flujo de bits de paridad respectivo;

determinar un número de bits codificados a repetir comparado con el número de bits de entrada y el número de bits de salida de cada medio de adaptación de velocidad; y

repetir en al menos uno de los medios de adaptación de velocidad un número determinado de bits sistemáticos o de paridad recibidos de acuerdo con el patrón de repetición correspondiente, y puede controlarse el patrón de repetición de cada uno de los medios de adaptación de velocidad de acuerdo con los parámetros que determinan el patrón de repetición respectivo.
11. El método de acuerdo con la reivindicación 10, que comprende además las etapas de:

(a) determinar el número "y" de bits a repetir recibiendo un número Nc de bits de entrada y un número Ni de bits de salida;

(b) calcular el valor de error inicial "e" que indica el valor de la diferencia entre la proporción de repetición actual y la proporción de repetición deseada;

(c) actualizar el valor de error de cada uno de los bits de entrada;

(d) repetir el símbolo de entrada correspondiente cuando el valor de error es inferior o igual a "0"; y

(e) realizar repetidamente las etapas (c) y (d) hasta que el número de símbolos contados "m" sea mayor que "Nc".
12. El método de acuerdo con la reivindicación 11, en el que el valor del error inicial "e" que indica un valor de diferencia entre la proporción de repetición actual y la proporción de repetición deseada se calcula por la fórmula {{(2 x S(k) x y) + (b x Nc)} mod {a x Nc}}, recibiendo cada uno de los medios de adaptación de velocidad un conjunto de bits codificados.
13. El método de acuerdo con la reivindicación 12, en el que S(k) indica un parámetro de desplazamiento fijado a "0" en el enlace descendente, "a" indica un parámetro para determinar la posición de primer bit a repetir en una trama, "b" indica un parámetro para determinar el periodo de bits a repetir en un flujo de bits.