ES2276815T3 - Arq hibrido para la transmision de paquetes de datos. - Google Patents

Abstract

Un método para que un nodo receptor dé acuse de recibo a un nodo transmisor en cuanto a la recepción de un paquete de datos transmitido que incluye un identificador y un primer y un segundo tipo de bits, siendo el primer tipo de bits más importante para la decodificación que el segundo tipo de bits, que consta de los pasos de: mandar un mensaje de acuse de recibo en respuesta si se determina que es posible decodificar el paquete de datos recibido, o alternativamente, mandar un mensaje de acuse de recibo negativo si se determina que se necesitan recibir bits adicionales del segundo tipo para decodificar el paquete de datos, caracterizado por el paso alternativo de: mandar un mensaje de pérdida si el paquete de datos no se recibe dentro de un periodo esperado de tiempo, solicitando por lo tanto que se retransmita al menos el primer tipo de bits.

Description

ARQ híbrido para la transmisión de paquetes de datos.

Campo de la invención

La presente invención versa acerca de las comunicaciones de datos, y más en particular, acerca de una entrega fiable de datos en un sistema de comunicaciones de datos.

Antecedentes de la invención

En los sistemas de comunicaciones de datos digitales, es habitual que los paquetes de datos transmitidos por un canal de comunicaciones estén corrompidos por errores, por ejemplo, cuando se comunica en entornos hostiles. Las comunicaciones radiofónicas inalámbricas se llevan a cabo normalmente en entornos especialmente hostiles. El canal radiofónico está sujeto a una multitud de factores corruptores que incluyen ruido, características del canal de comunicaciones que cambian rápidamente, desvanecimiento multi-ruta y dispersión temporal que pueden causar interferencias entre símbolos e interferencias debidas a canales de comunicaciones adyacentes.

Hay numerosas técnicas que pueden ser empleadas por un receptor para detectar dichos errores. Un ejemplo de una técnica de detección de errores es la bien conocida comprobación cíclica de redundancia (cyclic redundancy check, CRC). Otras técnicas utilizadas en comunicaciones de paquetes de datos emplean tipos más avanzados de códigos de bloque o códigos convolucionales para llevar a cabo la detección de errores y la corrección de errores. Tanto para la detección de errores como para la corrección de errores, se aplica una codificación de canal que añade redundancia a los datos. Cuando la información se recibe por el canal de comunicaciones, los datos recibidos se decodifican utilizando la redundancia para detectar si los datos han sido corrompidos por errores. Cuanta más redundancia haya incluida en una unidad de datos, más probablemente se puedan detectar con precisión los errores, y en algunos casos, corregirlos utilizando un modelo de corrección directa de errores (forward error correcting, FEC). En un plan FEC puro, el flujo de información es unidireccional, y el receptor no reenvía información al transmisor si se da un error de decodificación del paquete.

En muchos sistemas de comunicaciones, incluyendo comunicaciones inalámbricas, es deseable tener un servicio de entrega de datos fiable que garantice la entrega de las unidades de datos enviadas de una máquina a otra sin la duplicación de datos ni pérdida de datos. La mayoría de dichos protocolos fiables de entrega de datos utilizan una técnica fundamental de retransmisión en la que el receptor de los datos responde al transmisor de los datos con un acuse de recibo y/o un acuse de recibo negativo. Esta técnica se conoce comúnmente como un procesamiento de transacción de solicitud de repetición automática (automatic repeat request, ARQ). Se transmiten paquetes de datos codificados desde un transmisor a un receptor por un canal de comunicaciones. Utilizando los bits de detección de error (la redundancia) incluidos en el paquete de datos codificados, cada paquete de datos recibido es procesado por el receptor para determinar si el paquete de datos se recibió correctamente o si está corrompido por errores. Si el paquete se recibió correctamente, el receptor transmite una señal de acuse de recibo (acknowledgement, ACK) al transmisor. Si el receptor detecta errores en el paquete, también puede enviar un acuse de recibo negativo (negative acknowledgement, NACK) explícito al transmisor. Cuando se recibe el NACK, el transmisor puede reenviar el paquete. En un sistema ARQ puro, el código de canal solo se utiliza para la detección de errores.

En un ARQ híbrido (hybrid ARQ, HARQ), se combinan características de un plan FEC puro y de un plan ARQ puro. Las funciones de corrección de errores y la de detección de errores se realizan a la vez que la señalización de retroalimentación ACK/NACK. El código de canal en un plan ARQ híbrido puede ser utilizado tanto para corrección de errores como de detección de errores. Alternativamente, se pueden utilizar dos códigos distintos: uno para la corrección de errores y otro para la detección de errores. Se envía una señal NACK al transmisor si se detecta un error después de la corrección de errores. El paquete de datos recibido erróneamente en este primer tipo de sistema ARQ híbrido se descarta.

Un plan ARQ híbrido más eficiente consiste en salvar el paquete de datos recibido erróneamente y objeto de acuse de recibo negativo y luego combinarlo de alguna forma con la retransmisión. Los modelos de ARQ híbrido que utilizan combinación de paquetes se denominan ARQ híbrido con combinación. En un plan ARQ híbrido con combinación, la "retransmisión" puede ser un copia idéntica del paquete original. Si la retransmisión es idéntica a la transmisión original, los símbolos individuales de paquetes múltiples se combinan para formar un paquete nuevo formado por símbolos más fiables. Alternativamente, la retransmisión puede utilizar redundancia incremental (incremental redundance, IR). En una combinación de paquete IR, se transmiten bits de paridad adicionales que hacen que el código de corrección de errores sea más potente que la combinación de paquete idéntico, y generalmente superior a la misma.

Hay codificadores de canal FEC sistemáticos y no sistemáticos. Un codificador sistemático crea palabras código adjuntando bits redundantes, a veces llamados bits de paridad, a un bloque de bits de información. Un codificador no sistemático establece una correspondencia de un conjunto de bits de información en un conjunto completamente diferente de bits codificados. Una clase de códigos sistemáticos potentes son los turbo códigos. Un turbo codificador utiliza al menos dos codificadores convolucionales recursivos separados por un intercalador. Los bits de información se mandan directamente al primer codificador, y mediante el intercalador al segundo codificador. Las palabras codificadas con un turbo codificador incluyen los bits de información originales (o sea, los bits sistemáticos) y bits de paridad adicionales del primer y segundo codificador. Dado a que los bits sistemáticos se utilizan tanto en el primero como en el segundo codificador, los bits sistemáticos son más importantes para el decodificador del receptor que los bits de paridad. Claro está, si los bits sistemáticos se pierden, puede ser imposible que el decodificador decodifique correctamente el paquete de datos aun cuando se reciba subsiguientemente un número sustancial de bits de paridad.

Tanto los códigos sistemáticos como los no sistemáticos pueden ser utilizados como código FEC en un modelo de ARQ híbrido con combinación. Sin embargo, el uso de la combinación de paquetes IR puede ser más difícil de combinar con un código de canal en el que distintos bits de código tienen distinta importancia para el codificador. El uso de turbo códigos y combinación IR, por ejemplo, resulta problemático porque cuando se transmite un nuevo paquete de datos por primera vez, se incluyen todos los bits sistemáticos en la primera transmisión para garantizar un buen rendimiento del turbo decodificador. En la combinación de paquetes IR, cualquier retransmisión contiene bits de paridad, pero no contiene los bits sistemáticos. Hay un problema si el receptor no recibe en absoluto la transmisión original o si la transmisión original está tan corrompida que es inservible para el decodificador. Debido a que las retransmisiones subsiguientes contienen bits de paridad adicionales sin los bits sistemáticos, el paquete de datos puede no ser decodificado correctamente. Si el canal no es altamente fiable, por ejemplo un canal de radio, este escenario de paquete original perdido puede darse relativamente a menudo, desencadenando un gran número de retransmisiones innecesarias y retrasos que dan como resultado una menor eficiencia y un menor caudal de procesamiento. Se muestran ejemplos de sistemas de transmisión que utilizan corrección de error de paquetes de datos en las patentes WO 98/05140 o en EP-A-O 703 685.

Es un objeto de la presente invención incrementar el caudal de procesamiento y disminuir el retraso en un sistema de comunicaciones por paquetes de datos.

Es un objeto de la presente invención proporcionar un esquema ARQ híbrido mejorado y más flexible.

Es un objeto de la presente invención superar los problemas que se dan cuando se utiliza un ARQ híbrido con un sistema de combinación de paquetes por un canal de comunicaciones poco fiable donde algunos de los bits codificados son más importantes para la decodificación que otros bits codificados.

En transmisiones de paquetes de datos entre un transmisor y un receptor, un paquete de datos incluye un primer tipo de bits y un segundo tipo de bits. En el ejemplo de realización preferido, el primer tipo de bits es más importante para decodificar el paquete de datos en el receptor que el segundo tipo de bits. Por ejemplo, el primer tipo de bits puede incluir bits de información real o bits sistemáticos (bits de información real además de otros bits como bits de cola), mientras que el segundo tipo de bits puede incluir bits de paridad. Sin los bits de información real, puede ser bastante difícil o incluso imposible decodificar exactamente el paquete de datos solamente utilizando los bits de paridad. Cuando un paquete tiene un acuse de recibo negativo por parte del receptor, el transmisor retransmite información que ha de ser utilizada en una operación subsiguiente de decodificación en el receptor. Dicha retransmisión incluye el segundo tipo de bits. En un ejemplo de realización de la invención, la retransmisión también puede incluir el primer tipo de bits. En otro ejemplo de realización preferido, el segundo tipo

\hbox{de  bits  se
retransmite sin el primer tipo de  bits .}

Si un paquete de datos se encuentra ausente o si está sustancialmente corrupto, se envía una señal de LOST (pérdida) al transmisor en vez de un acuse de recibo negativo. En respuesta a la señal de LOST, el transmisor envía una primera retransmisión al receptor que incluye el primer tipo de bits de datos en el paquete, y preferiblemente, también el segundo tipo de bits. Esa primera retransmisión es decodificada, y si no tiene éxito, se envía un acuse de recibo negativo al transmisor. En respuesta al acuse de recibo negativo, el transmisor, en un ejemplo de realización preferido, envía una segunda retransmisión que incluye el segundo tipo de bits sin el primer tipo de bits. En otros ejemplos de realización, se retransmiten ambos tipos de bits.

Un receptor ejemplar incluye circuitería para emitir y/o recibir para recibir un paquete de datos codificado transmitido por un canal de comunicaciones. Un paquete de datos codificado, transmitido inicialmente incluye tanto bits del primer tipo como del segundo. Si se detecta la ausencia de un paquete esperado, la circuitería de procesamiento de paquetes transmite una señal de LOST al transmisor. Se decodifica una retransmisión del paquete esperado, incluyendo al menos el primer tipo de bits y posiblemente el segundo tipo de bits también. Además, si un paquete de datos codificados recibido está sustancialmente corrupto, también se puede mandar una señal de LOST al transmisor. La circuitería para el procesamiento del paquete incluye un buffer para almacenar información de paquetes recibidos, un combinador para combinar información guardada en el buffer con información retransmitida, un decodificador para decodificar una salida del combinador, y un controlador para controlar la operación del buffer, combinador, y decodificador. En un ejemplo de realización preferido, el buffer y el combinador llevan a cabo una operación de redundancia incremental. Si no tiene éxito decodificar la primera retransmisión, pero se cree que los datos recibidos son útiles para intentos de decodificación subsiguientes, entonces se envía un acuse de recibo negativo al transmisor. En respuesta, se recibe una segunda retransmisión, incluyendo un conjunto del segundo tipo de bits bien con o sin el primer tipo de bits, dependiendo de la implementación.

Un transmisor ejemplar incluye un procesador de señales para procesar los datos que han de ser transmitidos y generar los bits sistemáticos y bits de paridad correspondientes. Un combinador recibe selectivamente bits sistemáticos y/o de paridad del procesador de señales y genera un paquete de datos codificados. La circuitería emisora/receptora transmite el paquete de datos codificado por un canal de comunicaciones. Un controlador controla qué bits son seleccionados por el combinador para generar el paquete de datos codificado basándose en la señal de retroalimentación del receptor. Cuando se recibe un acuse de recibo negativo, se retransmiten por el canal al receptor los bits de paridad correspondientes a los bits sistemáticos. Cuando (1) se recibe una señal de LOST o (2) no se recibe acuse de recibo ni un acuse de recibo negativo para un paquete de datos codificado, los bits sistemáticos y posiblemente algunos bits de paridad se transmiten por el canal de comunicaciones al receptor. En un ejemplo de realización, los bits sistemáticos se retransmiten junto con un conjunto de bits de paridad transmitidos originalmente con los bits sistemáticos. Alternativamente, los bits sistemáticos se retransmiten con un conjunto de bits de paridad diferentes de aquellos transmitidos originalmente. Después de la primera retransmisión en respuesta a (1) o (2), si el transmisor recibe un acuse de recibo negativo como respuesta a la primera retransmisión, se retransmiten un conjunto de bits de paridad asociados con los bits sistemáticos con o (preferiblemente) sin los bits sistemáticos.

Breve descripción de los dibujos

Lo anterior y los otros objetos, características, y ventajas de la presente invención pueden ser más fácilmente entendibles haciendo referencia a la siguiente descripción tomada en conjunto con los dibujos adjuntos.

La Fig. 1 es un diagrama de un sistema ARQ que muestra una transmisión exitosa de un paquete en el primer intento;

la Fig. 2 es un diagrama de un sistema ARQ híbrido con una combinación idéntica de paquetes;

la Fig. 3 muestra un sistema ARQ híbrido con una combinación de paquetes con una IR completa;

la Fig. 4 muestra un sistema ARQ híbrido con una combinación de paquetes con una IR parcial;

la Fig. 5 muestra un sistema ARQ híbrido con una combinación de paquetes con una IR completa en el que la transmisión del paquete original se pierde;

la Fig. 6 muestra un sistema ARQ híbrido con una combinación de paquetes con una IR parcial en el que la transmisión perdida del paquete original se recupera;

la Fig. 7 muestra un sistema ARQ híbrido con una combinación de paquetes con una IR completa en el que la transmisión perdida del paquete original se recupera;

la Fig. 8 es un diagrama que muestra un sistema de comunicaciones que emplea un ARQ híbrido para la transmisión de paquetes de datos en el que se puede emplear la presente invención;

la Fig. 9 es un diagrama de flujo que ilustra el procedimiento para un ejemplo de implementación de la presente invención;

la Fig. 10 es un diagrama de bloques de funciones más detallado de un transmisor ARQ híbrido ejemplar;

la Fig. 11 es un diagrama de bloques de funciones más detallado de un receptor ARQ híbrido ejemplar;

la Fig. 12 es un gráfico que ilustra el rendimiento de varios sistemas ARQ híbridos;

la Fig. 13 ilustra un sistema de comunicaciones por radio en el que la presente invención se puede emplear de forma ventajosa; y

la Fig. 14 ilustra en formato de bloque un turbo codificador.

Descripción detallada de la invención

En la siguiente descripción, con la finalidad de explicar y no limitar, se exponen detalles específicos, tales como ejemplos de realización particulares, procedimientos, técnicas, etc. para que la presente invención se comprenda a fondo. Sin embargo, será aparente para los versados en la especialidad que la presente invención puede ser practicada en otros ejemplos de realización que se alejan de estos detalles específicos. Por ejemplo, la presente invención puede ser implementada en cualquier sistema de comunicaciones de datos entre cualquier transmisor de datos y receptor de datos, por ejemplo, ver Fig. 8. Una aplicación específica, no limitante de la invención es en un sistema de comunicaciones de radio CDMA (Code Division Multiple Access, acceso múltiple por división de código), por ejemplo, ver Fig. 13.

En algunos ejemplos, se omiten descripciones detalladas de métodos bien conocidos, interfaces, dispositivos, y técnicas de señalización para no oscurecer la descripción de la presente invención con detalles innecesarios. Además, se muestran bloques de funciones individuales en algunas de las figuras. Los versados en la especialidad se darán cuenta de que las funciones pueden ser implementadas utilizando circuitos de hardware individuales, que utilicen software que funcione en conjunto con un microprocesador digital programado adecuadamente o un ordenador de uso general, utilizando un circuito integrador específico para la aplicación (application specific integrated circuit, ASIC), y/o utilizando uno o más procesadores de señales digitales (digital signal processors, DSPs).

La Fig. 1 muestra un ejemplo de una transmisión con éxito de un paquete de datos en un intento. En la Fig. 1 y en diversas figuras subsiguientes (por ejemplo, las Figuras 2-7), las cajas en la fila de arriba representan transmisiones de paquetes de datos desde el transmisor al receptor, y las cajas en la fila de abajo representan transmisión de información de retroalimentación del receptor al transmisor. En comunicaciones codificadas de canal descritas más abajo, los bits que forman el paquete de datos enésimo incluye dos grupos o tipos designados S_{n} y P_{n}. Los bits en el grupo S_{n} son más importantes para el proceso de decodificación en el receptor que los bits en el grupo P_{n}. Por ejemplo, el grupo S_{n} puede incluir todos los bits sistemáticos de un codificador, y P_{n} puede incluir todos los bits de paridad del mismo codificador. El grupo P_{n} está dividido además en subgrupos P_{n,1}, P_{n,2}, P_{n,3}, ... que representan bits de paridad que se transmiten en el primer, el segundo, el tercer, etc. intento de transmisión, respectivamente. Pueden crearse subgrupos P_{n,k}, k = 1, 2, 3, etc., por ejemplo, por diferente cribado del conjunto de todos los bits de paridad P_{n}. En la Fig. 1, la primera transmisión del primer paquete de datos incluye los bits en los grupos_{1} y P_{1,1}. Después de algo de retraso introducido por el canal directo, el paquete llega al receptor que lo decodifica. Si la detección de error en el receptor determina que el paquete de datos se ha recibido correctamente, la señal ACK se vuelve a mandar al transmisor. Después de un retraso introducido por un canal inverso, el transmisor recibe la señal ACK, y el siguiente paquete de datos se transmite constando de los bits de datos en S_{2} y P_{2,1}.

La Fig. 2 muestra el principio de un ARQ híbrido con una combinación idéntica de paquetes. Cada vez que el transmisor recibe una señal NACK del receptor, retransmite los mismos bits. Así, si la transmisión original incluye los bits en S_{1} y P_{1,1}, entonces todas las retransmisiones también incluyen S_{1} y P_{1,1}. El receptor combina la transmisión original con todas las retransmisiones para así formar un conjunto más fiable de símbolos recibidos. Finalmente, el paquete se decodifica correctamente, y el receptor envía una señal ACK al transmisor.

La Fig. 3 muestra el principio de un ARQ híbrido con una combinación de paquetes con una redundancia incremental (IR). Cada vez que el transmisor recibe una señal NACK del receptor, el transmisor transmite un nuevo conjunto de bits designados P_{1,k}, (k = 2, 3, ...). Por ejemplo, los bits P_{1,2} en la segunda transmisión consisten únicamente de bits de paridad adicionales utilizados por el decodificador FEC en el receptor. El decodificador FEC en el receptor combina los bits sistemáticos y de paridad transmitidos en el primer intento (S_{1} y P_{1,1}) y los bits de paridad transmitidos en la primera retransmisión (P_{1,2}). Puesto que los bits sistemáticos se reciben, el decodificador es más probable que decodifique exactamente un paquete que utilice un mayor número de bits de paridad, especialmente en entornos hostiles. En este ejemplo, el número de bits de paridad en P_{1,2} es en general mucho mayor que en P_{1,1} porque los bits del grupo S_{1} no se transmiten cuando se transmite P_{1,2}. Finalmente el paquete se decodifica correctamente, y el receptor envía una señal ACK al transmisor.

La Fig. 4 muestra un ARQ híbrido con una combinación de paquetes con una redundancia incremental (IR) parcial en conformidad con un ejemplo de realización de la invención. Aquí se utilizan las propiedades de ambos tipos de combinación ilustrados en la Fig. 2 y la Fig. 3. Cada vez que el transmisor recibe una señal NACK del receptor, retransmite los mismos bits de S_{1}, pero se selecciona un nuevo conjunto de bits de paridad P_{1,k} (k = 2, 3, ...) para cada retransmisión. El receptor combina las diferentes transmisiones de los bits en S_{1} para así hacerlas más fiables, y el decodificador FEC utiliza los bits en los diferentes conjuntos de bits de paridad P_{1,k} (k = 2, 3, ...), para mejorar la capacidad de corrección de error del decodificador FEC. Finalmente, el paquete se decodifica correctamente, y el receptor envía una señal ACK al transmisor.

Los sistemas de combinación de paquetes ARQ híbridos mostrados en las Figuras 2-4 tienen diferentes ventajas y desventajas. Por ejemplo, ARQ híbridos con combinación de paquetes idénticos requieren menos memoria de buffer en el receptor que los dos sistemas de combinación IR. Cuando se combina una transmisión original con una retransmisión idéntica en el receptor, el resultado combinado puede ser almacenado en la misma zona del buffer que el receptor utilizó para almacenar la transmisión original. Dado que el resultado después de la combinación es más fiable que el resultado antiguo almacenado de la transmisión original, la información antigua ya no se necesita. Sin embargo, para sistemas de combinación con IR la retransmisión contiene nueva información de paridad que debe ser almacenada por separado de la información antigua. Una desventaja importante del sistema ARQ híbrido con una combinación de paquetes idénticos de la Fig. 2 es un rendimiento más pobre en comparación con los otros dos sistemas. El sistema mostrado en la Fig. 3 tiene potencialmente el mejor rendimiento de los tres sistemas en términos de las características del caudal de procesamiento y de retraso de los paquetes de datos transmitidos. Sin embargo, una desventaja del sistema con una IR completa se da cuando la transmisión del paquete original deja de llegar al receptor. Esta transmisión fallada del paquete original se ilustra en la Fig. 5. Alternativamente, la calidad de la transmisión original puede ser tan pobre que sea inútil para el decodificador FEC. En ambos casos, los bits importantes en el grupo S_{1}, (por ejemplo, los bits sistemáticos de un codificador), no se retransmiten. Las retransmisiones en la Fig. 3 y la Fig. 5 incluyen bits solo del grupo menos importante de bits P_{1} (por ejemplo, los bits de paridad de un codificador sistemático). Se necesita un gran número de retransmisiones porque puede ser muy difícil decodificar el paquete de datos sin haber recibido al menos algunos de los bits más importantes del grupo S_{1}.

En contraste, el sistema ARQ híbrido con una IR parcial mostrado en la Fig. 4 resuelve este problema de paquete perdido. Como se muestra en la Fig. 6, el sistema ARQ híbrido con una IR parcial es más robusto que el sistema ARQ híbrido con una IR completa porque supera la situación cuando la transmisión original se pierde o se corrompe sustancialmente. Las retransmisiones en este sistema incluyen los bits en S_{1}, y para cada retransmisión, un nuevo conjunto de bits de paridad P_{1,k} (k = 2, 3, ...). Dado que el decodificador recibe los bits importantes, por ejemplo, S_{1}, en la retransmisión, el paquete puede ser decodificado. Sin embargo, debido a que cada retransmisión contiene relativamente pocos bits de redundancia, se reduce la correspondiente ganancia de codificación en comparación con aquella de un sistema con una IR completa en el que las retransmisiones incluyen únicamente los bits de redundancia. Así, se intercambian en el sistema con una IR parcial rendimiento y eficacia a cambio de robustez en el manejo de las retransmisiones de los paquetes perdidos.

Otra solución para un problema de transmisión de un paquete original perdido/sustancialmente corrupto se muestra en otro ejemplo de realización de la presente invención mostrado en la Fig. 7. Si el receptor no recibe un paquete de datos o el paquete de datos recibido está seriamente corrupto, el receptor envía una señal de LOST, (o sea, no una señal de NACK, ni una ACK), de nuevo al transmisor. La señal LOST hace que el transmisor incluya los bits más importantes en el grupo S_{1} en la siguiente retransmisión, y preferiblemente (aunque no necesariamente), bits del grupo menos importante P_{1}, por ejemplo, P_{1,1}. Por otra parte, si el receptor decide que el paquete de datos recibido es útil, pero aún se detectan errores en la salida del decodificador, el receptor envía una señal NACK al transmisor. La señal NACK hace que el transmisor mande una retransmisión que incluya bits del grupo menos importante P_{1}, por ejemplo, P_{1,2}, sin tener que incluir los bits más importantes, por ejemplo, S_{1}. De este modo, cada retransmisión tiene una mayor ganancia de codificación que la solución en la Fig. 4. Una vez decodifica el receptor el paquete de datos, se envía una señal ACK al transmisor que desencadena la transmisión del siguiente paquete de datos. Una interpretación de las señales NACK y LOST es que el receptor transmite un NACK para pedir una retransmisión que contenga principalmente los bits menos importantes adicionales y una señal LOST para pedir una retransmisión que contenga principalmente los bits importantes.

En el ejemplo de realización de la Fig. 7, el sistema ARQ híbrido que incluye una combinación de paquetes con una IR completa utiliza tres respuestas de retroalimentación: ACK, NACK o LOST. Si el receptor no detecta que el transmisor ha enviado un paquete de datos o no puede decodificarlo, una respuesta alternativa del receptor puede ser un silencio completo en vez de mandar una señal de LOST para sistemas ARQ simples, como un ARQ de parada y espera. El receptor interpreta una ausencia de respuesta del transmisor como una señal LOST, y esto hace que el transmisor retransmita el paquete. Este enfoque reduce la señalización de enlace inverso del receptor al transmisor si solo se emplean las respuestas ACK y NACK. Sin embargo, para sistemas ARQ más sofisticados, por ejemplo, el retroceso N y de repetición selectiva, puede resultar deseable o necesario mandar una señal de LOST para un paquete concreto identificado.

El sistema ARQ híbrido con una combinación de paquetes de datos con una IR completa de la Fig. 7 combina las ventajas de la combinación de paquetes idénticos y una combinación de paquetes de datos con una IR completa. Introduciendo una señalización de retroalimentación de tres niveles (ACK, NACK o LOST), el sistema saca partido a la naturaleza robusta de la combinación de paquetes de datos idénticos y del buen rendimiento resultante de una mayor ganancia de codificación proporcionada por un sistema de combinación de paquetes de datos con una IR completa. Los beneficios finales son un mayor caudal de procesamiento y un menor retraso del sistema de comunicaciones del paquete de datos. Un mayor caudal de procesamiento y un menor retraso significan mejores servicios de
comunicaciones.

En los ejemplos de realización de la Fig. 4 y de la Fig. 6, el receptor no siempre necesita tres respuestas de retroalimentación (ACK/NACK/LOST). Siempre que el receptor pueda estar al tanto de cuáles son los bits menos importantes que se incluyen en una retransmisión, es suficiente utilizar dos respuestas de retroalimentación (ACK/NACK). Sin embargo, hay situaciones en las que utilizar tres respuestas de retroalimentación puede ser aún beneficioso incluso para el sistema combinador con una IR parcial. Por ejemplo, cuando el receptor pierde completamente la transmisión original o una de las retransmisiones pierde la cuenta de las retransmisiones. Así, si el receptor detecta que el conjunto de bits menos importantes en una retransmisión no se corresponde con lo que el receptor esperaba, puede mandar una señal de LOST al transmisor, lo que hace que el transmisor comience de nuevo todo con la transmisión original. Alternativamente, el receptor puede no tener suficiente memoria buffer en el buffer combinador para almacenar más bits menos importantes adicionales. Enviando una señal de LOST al transmisor, la siguiente retransmisión contendrá solo bits menos importantes que los transmitidos anteriormente, y que no requieren de más memoria de buffer
nueva.

Los sistemas ARQ híbridos con una combinación de paquetes en conformidad con las Figuras 4, 6 y 7 pueden estar cada uno implementados en un sistema de comunicaciones de datos 1 como se muestra en la Fig. 8. Los paquetes de datos transmitidos se reciben y procesan por un transmisor ARQ híbrido 2. La información codificada de canal, incluyendo un primer grupo de bits importantes para la decodificación y un segundo grupo de bits menos importantes para decodificar se transmiten por un canal directo 4. Un receptor ARQ híbrido 6 recibe información por el canal directo 4 e incluye corrección de error y detección de funcionalidad para procesar los paquetes de datos recibidos a la vez que detecta la ausencia de un paquete de datos. Para decodificar satisfactoriamente sin errores los paquetes, el receptor ARQ híbrido 6 envía una señal de acuse de recibo (ACK) por un canal de retroalimentación 8 a un transmisor ARQ híbrido 2. Los paquetes de datos con acuse de recibo también son proporcionados por el receptor a aplicaciones de nivel superior en el receptor. Para paquetes de datos decodificados que tengan errores detectados, se transmite un acuse de recibo negativo (NACK) al transmisor 2 a través del canal de retroalimentación 8. Si se emplea el sistema de la Fig. 4, el transmisor 2 retransmite tanto los bits importantes, por ejemplo, S_{1}, como un conjunto de los bits menos importantes, por ejemplo, P_{1,2}. Este proceso continúa hasta que el paquete de datos está decodificado de manera exitosa y se tiene acuse de recibo. Si se emplea el sistema de la Fig. 7, el transmisor ARQ híbrido 2 transmite un conjunto de los bits menos importantes, por ejemplo, P_{1,2}, sin mandar los bits más importantes, por ejemplo, S_{1}. Se prefiere este último sistema debido a su mejor rendimiento.

Sin embargo, si un paquete de datos se detecta ausente o se determina que está lo suficientemente corrupto para ser incorregible (o prácticamente) por el decodificador del receptor, el receptor 6 envía una señal de LOST a través del canal de retroalimentación 8 al transmisor ARQ híbrido. Para sistemas simples ARQ de parada y espera, el no recibir un ACK o un NACK dentro de una ventana de tiempo concreto después de la transmisión puede ser interpretado por el transmisor como un paquete LOST. Un acuse de recibo negativo subsiguiente de esa primera retransmisión da como resultado una segunda retransmisión de los mismos bits importantes, así como de un conjunto de los bits menos importantes. Este conjunto de bits menos importantes puede ser el mismo que en la primera retransmisión, por ejemplo, P_{1,2}, o puede ser un conjunto diferente, por ejemplo, P_{1,3}. Se prefiere un conjunto diferente. En la solución de la Fig. 7, si de la primera retransmisión se recibe un acuse de recibo negativo, se envía una segunda retransmisión al receptor que incluya un conjunto de bits menos importantes sin incluir los bits más importantes. De nuevo, los bits menos importantes incluidos en la segunda retransmisión pueden ser los mismos que los incluidos en la primera retransmisión o pueden ser distintos (preferido).

Se describen ahora procedimientos que pueden ser utilizados en un ejemplo de implementación de la presente invención en conformidad con el diagrama de flujo ilustrado en la Fig. 9. La Fig. 9 ilustra el procedimiento cuando el receptor espera recibir un paquete (bloque 10). El receptor decide si un paquete de datos esperado está ausente o no (bloque 11). Si el paquete esperado se encuentra ausente, el receptor envía una señal de LOST al transmisor (bloque 12). En respuesta a la recepción de la señal de LOST, el transmisor envía una retransmisión que incluye los bits más importantes, y posiblemente bits menos importantes (bloque 13). El receptor entonces sigue la bandera C de nuevo hasta el bloque 11. Una vez detecta el receptor en el bloque 11 que un paquete esperado no se encuentra ausente, el receptor decodifica el paquete (bloque 14). Se toma una decisión de si el paquete ha sido decodificado con éxito (bloque 15). Si es así, el receptor envía una señal de acuse de recibo ACK al transmisor (bloque 16). Cuando se recibe la señal de acuse de recibo, el transmisor envía el siguiente paquete de datos (bloque 17).

Por otra parte, si el paquete no ha sido decodificado con éxito en el bloque 15, el receptor toma la decisión de si los resultados de la decodificación provisional son aceptables y si el receptor puede beneficiarse de bits menos importantes adicionales (bloque 18). Una forma de determinar si el resultado de la decodificación provisional es aceptable o en su defecto utilizable en una metodología de corrección de errores con combinación de paquetes es simplemente comparar el resultado de la decodificación provisional con un umbral predeterminado. Una razón por la que el receptor puede decidir que no puede beneficiarse de bits menos importantes adicionales, es si el buffer combinador (ver Fig. 11, bloque 54) está lleno y no hay más memoria buffer para almacenar más bits menos importantes
adicionales.

Si la respuesta en el bloque 18 es SÍ, el receptor almacena la información recibida y envía una señal de NACK al transmisor (bloque 21). En respuesta a la señal de NACK, el transmisor envía bits menos importantes en la retransmisión (ver Fig. 7), o alternativamente, tanto los bits más importantes como los menos importantes (ver Fig. 4 y Fig. 6). Entonces el receptor continúa con el bloque 23.

Si en el bloque 18 se determina que el resultado de la decodificación provisional no es aceptable (por ejemplo, los datos están tan corruptos que no pueden ser prácticamente corregidos), o si el receptor decide que no puede beneficiarse de bits menos importantes adicionales (por ejemplo, el buffer combinador está lleno), el controlador procede al bloque 19 y el receptor envía una señal de LOST al transmisor. En respuesta a la recepción de una señal de LOST, el transmisor envía una retransmisión que incluye los bits más importantes, y posiblemente algunos bits menos importantes. Los bits menos importantes transmitidos como respuesta a la señal de LOST pueden ser los mismos transmitidos en la transmisión original (preferido) o pueden ser diferentes. Entonces el receptor continúa con el bloque
23.

En el bloque 23 el receptor decide si la retransmisión está ausente o no. Si la retransmisión está ausente, el receptor sigue la bandera B de nuevo hasta el bloque 18. Si la retransmisión no se encuentra ausente, el receptor repite la operación de decodificación utilizando los bits retransmitidos y la información almacenada (bloque 24). Después de esta operación de decodificación, el receptor sigue la bandera A hasta el bloque 15.

Como se ha descrito anteriormente, en el sistema de la Fig. 8, el transmisor puede responder de diferentes maneras cuando se recibe una señal de LOST. En un enfoque preferido, el transmisor comienza de nuevo y retransmite tanto los bits importantes como los menos importantes transmitidos originalmente, por ejemplo, S_{1} y P_{1,1}, cuando se recibe una señal de pérdida (preferido). Alternativamente, la retransmisión puede incluir los bits importantes S_{1} junto con un nuevo conjunto de bits menos importantes no transmitidos previamente, por ejemplo, P_{1,2} cuando se recibe una señal de LOST. La ventaja de enviar un nuevo conjunto de bits menos importantes es una mejora en el rendimiento en comparación con enviar los bits menos importantes originales. La ventaja de empezar todo de nuevo y retransmitir los mismos bits como en el primer intento es que esto asegura que la información recibida en la retransmisión cabrá en el buffer combinador del receptor.

Las Figuras 10 y 11, respectivamente, muestran en formato de bloque de funciones un transmisor ARQ híbrido 31 y un receptor ARQ híbrido 50 que pueden ser utilizados en una implementación ejemplar de la presente invención. El transmisor ARQ híbrido 31 de la Fig. 10 incluye un codificador de canal 32 que lleva a cabo funciones de codificación de canal incluyendo codificar datos originales con corrección directa de errores y bits de detección de errores. La salida del codificador de canal 32 incluye bits importantes como bits sistemáticos y bits menos importantes como bits de paridad. Los bits sistemáticos son más importantes, por ejemplo, para la operación de decodificación en el receptor que los bits de paridad. El controlador 42 controla la operación del codificador de canal 32, los buffers 34 y 36, y el combinador 38. Dependiendo de la señal de retroalimentación recibida (ACK/NACK/LOST) proporcionada por el receptor 44 al controlador 42, se combinan bits de uno o ambos de los buffers 34 y 36 en el combinador 38 y se proporcionan a la parte frontal del transmisor 40 para su transmisión por el canal de comunicaciones. Como se describe anteriormente, dependiendo de la señal de retroalimentación recibida y del ejemplo de realización empleado en particular, los bits sistemáticos pueden estar o no combinados en la retransmisión, y ciertos bits de los bits de paridad pueden estar seleccionados y combinados en la
retransmisión.

El receptor ARQ híbrido 50 de la Fig. 11 incluye una parte frontal del receptor 52 que recibe la señal transmitida por el canal de comunicaciones. La información de la señal recibida se almacena en realidad en un buffer combinador 54 y también se proporciona a un combinador 56. La salida del combinador 56 se procesa en un decodificador de corrección de errores "hacia adelante" (FEC) 58. La salida decodificada se procesa en el bloque de detección de errores 60 para detectar errores en la salida decodificada. Si no se detectan errores, el paquete de datos es una salida para un mayor procesamiento por aplicaciones de mayor nivel en el receptor. Para paquetes decodificados exactamente, el controlador 62 envía una señal ACK por medio de un transmisor 64 al transmisor 31. Por otra parte, si se detectan errores en la salida del decodificador, el controlador 62 transmite una señal NACK mediante el transmisor 64 solicitando una retransmisión. Además, el controlador 62 puede también determinar cuándo un paquete no ha sido recibido durante una ventana de tiempo particular. Se incluyen identificadores de paquetes típicamente en los paquetes de datos para especificar la secuencia, así como para identificar un paquete particular. Utilizando esta información identificadora, el receptor puede detectar si no se ha recibido un paquete específico y enviar una señal de LOST al transmisor 31. Esta información identificadora de secuencia también es utilizada por el combinador 56 para llevar a cabo combinaciones de redundancia incremental de bits sistemáticos y de paridad. Además, si el controlador recibe una señal del bloque de detección de errores 60 que indica que hay demasiados errores de salida por el decodificador FEC 58, haciendo que la corrección de errores sea bien demasiado difícil o bien improbable, el controlador 62 envía una señal de LOST desde su transmisor 64.

Lo siguiente es un ejemplo de cómo los bits en S_{1} y P_{1,1} pueden ser combinados de manera incremental con P_{1,2}. Se asigna un turbo codificador con velocidad R = 1/5 para la corrección de errores. (Se describe un turbo codificador en conjunción con la Fig. 14). El turbo codificador calcula cuatro chorros de bits de paridad, o sea, cuatro bits para cada bit sistemático. Así, si el paquete de datos que ha de ser transmitido consiste de N bits, obtendremos 4N bits de paridad del codificador de canal 32. En un primer intento de transmisión podría ser innecesario transmitir la totalidad de los 5N bits, dado que transmitir esta cantidad de bits todo el rato incrementaría el ancho de banda requerido para el sistema de comunicaciones. En cambio, solo los N bits sistemáticos en S_{1} y N de los bits de paridad (o sea, P_{1,1}) se envían en el primer intento de transmisión. Por ejemplo, P_{1,1} puede incluir bits de paridad numerados impares del primer chorro y bits numerados pares del tercer chorro de bits de paridad. Así, en este ejemplo, no se envían en el primer intento de transmisión bits de los chorros de bits de paridad segundo y cuarto.

Si se recibe una señal de NACK, se envían 2N bits de paridad nuevos P_{1,2}. Para el segundo intento de transmisión, P_{1,2} puede incluir todos los bits numerados pares del primer chorro de bits de paridad, bits numerados impares del segundo, bits numerados impares del tercero, y bits de paridad numerados pares del cuarto. El decodificador FEC 58 en el receptor ha obtenido ahora todos los bits de los chorros primero y tercero, y la mitad de los bits de los chorros segundo y cuarto, respectivamente. Los bits en S_{1}, P_{1,1}, y P_{1,2} son colocados en el orden correcto por el combinador 56 y los bits que faltan se ignoran, (o sea, los bits numerados pares del segundo chorro de bits de paridad y los bits numerados impares del cuarto chorro). Después del segundo intento de transmisión, el decodificador 58 tiene un código de canal mucho más potente para decodificar, y esto mejora significativamente la probabilidad de una decodificación correcta.

Los diferentes sistemas ARQ híbridos se comparan utilizando una simulación ejemplar, los resultados de la cual se muestran en la Fig. 12. Lo que sigue a continuación son los supuestos de simulación. El codificador FEC es un turbo codificador estándar de velocidad ½ con un longitud limitadora 3. Los bits del turbo codificador son modulados por un modulador QPSK y son transmitidos por un canal AWGN. El turbo codificador utiliza un bloque de tamaño de 960 bits y el turbo decodificador utiliza 4 iteraciones. La Fig. 12 muestra la tasa de errores de intervalo simulado (simulated slot error rate, SLER) en función de E_{S}/N_{0} en dB, donde E_{S} se define como la energía media por símbolo de modulación, y N_{0} es la densidad espectral unilateral del ruido blanco por el canal. Las tasas de error de intervalo presentadas en la Fig. 12 se interpretan como la probabilidad de que el paquete de datos no sea comunicado correctamente después de uno, dos, tres o cuatro intentos de transmisión, respectivamente. El rendimiento de la tasa de errores de intervalo para la transmisión original de cada paquete de datos se muestra utilizando una línea sólida sin marcas. Los rendimientos de la tasa de errores de intervalo después de uno, dos y tres retransmisiones se muestran con cuadrados negros, círculos blancos, y triángulos negros, respectivamente. Las líneas discontinuas con marcas representan el sistema de combinación de paquetes idénticos mostrado en la Fig. 2. Las líneas a trazos y a puntos con marcas representan el sistema de combinación de paquetes de datos con una IR parcial mostrado en la Fig. 4. Las líneas sólidas con marcas representan el sistema de combinación de paquetes de datos con una IR completa mostrado en la Fig. 3. El rendimiento de todos los sistemas mejora según aumenta el número de intentos de transmisión. La diferencia entre la combinación de paquetes idénticos y la combinación con una IR parcial es de aproximadamente 0,5 dB. El sistema de combinación con una IR completa es 0,5 dB mejor que el sistema de combinación con una IR parcial. En este ejemplo de simulación, el sistema de combinación con una IR completa mejora el rendimiento del sistema de combinación de paquetes simples en aproximadamente 1 dB, que es por lo que se prefiere el ARQ híbrido con una combinación con una IR completa en la Fig. 7 frente al ARQ híbrido con una combinación con una IR parcial en las
Figuras 4/6.

Utilizando la presente invención, es posible implementar un sistema de combinación idéntico, una IR parcial, y una IR completa en el mismo protocolo ARQ híbrido. Si el receptor solo es capaz de gestionar combinaciones de paquetes idénticos, entonces puede mandar señales de LOST en vez de señales de NACK para que el transmisor retransmita los datos originales hasta que el receptor pueda decodificarlos correctamente. Una vez que el paquete de datos haya sido decodificado correctamente, el receptor transmite una señal ACK. Un receptor más avanzado puede aprovecharse de esta mejora en el rendimiento del ARQ híbrido con una IR parcial o completa transmitiendo señales NACK para hacer que el transmisor mande más información y más variada. Otro posible uso de la invención es permitir que el receptor utilice combinaciones con una IR completa hasta que se le agote la memoria en el buffer combinador del receptor. Una vez que el buffer combinador del receptor está lleno, el receptor puede revertir a combinaciones de paquetes idénticos. Esto también permite que el receptor utilice combinaciones con una IR completa para paquetes de datos pequeños y combinaciones de paquetes idénticos para paquetes de datos más grandes. Así, el receptor puede compensar entre el coste de la memoria buffer combinada y el rendimiento.

Un tipo de sistema en el que esto puede ser una ventaja es un sistema radiofónico de comunicaciones de teléfonos móviles en el que el transmisor es la estación base y el receptor es la unidad móvil o viceversa. Una unidad móvil más avanzada capaz de combinar paquetes de datos con una IR parcial o completa logrará un mayor caudal de procesamiento que una unidad móvil más sencilla (y menos cara). La Fig. 13 ilustra un ejemplo de un sistema de comunicaciones CDMA 100. Redes exteriores 102, que pueden incluir redes tipo de circuitos conmutados, así como redes tipo de paquetes conmutados, conectadas a una red de acceso de radio CDMA 104 que incluye uno o más controladores de red de radio (radio network controllers, RNCs) 106. Cada RNC 106 está conectado a una pluralidad de estaciones base (base stations, BSs) de radio 108 y a otros RNCs en la red de acceso radiofónico 104. Las comunicaciones por radio entre una o más estaciones base 108 y un equipo inalámbrico de usuario (wireless user equipment, WUE) 110 se llevan a cabo mediante una interfaz de radio. Un terminal móvil de radio es un ejemplo de un equipo inalámbrico de usuario 110. El acceso por radio en este ejemplo no limitante está basado en CDMA con canales de radio individuales, distinguiéndose mediante la utilización de códigos de esparcimiento. El CDMA proporciona un amplio ancho de banda de radio para servicios multimedia que incluyen aplicaciones de paquetes de datos con unos altos requerimientos de velocidad de datos/ancho de banda. Un escenario en el que se puede necesitar transmitir datos a alta velocidad de bajada desde una red de acceso de radio 104 por la interfaz de radio a un equipo inalámbrico de usuario 110 es cuando el equipo inalámbrico de usuario 110 solicita información a un ordenador conectado a Internet, por ejemplo, una página web.

Cada WUE y BS incluye un codificador y un decodificador de canal. Un codificador de canal establece una correspondencia de un bloque (o una secuencia) de bits de información de entrada en un bloque (o una secuencia) de bits codificados. En esta aplicación WCDMA no limitante de la presente invención, el codificador y el decodificador de canal son preferiblemente un turbo codificador y decodificador. A continuación, se describe un turbo codificador con mayor detalle.

La Fig. 14 ilustra un turbo codificador ejemplar de velocidad R = 1/3 que incluye dos codificadores convolucionales sistemáticos recursivos (Recursive Systematic Convolutional, RSC). A los codificadores RSC se les llama convolucionales porque la estructura de desplazamiento lineal recuerda a un filtro lineal digital estándar, y los filtros lineales combina la entrada con la respuesta al impulso del filtro. El término "recursivo" hace referencia al hecho de que hay presente un bucle de retroalimentación en los codificadores RSC. Los dos codificadores RSC están concatenados en paralelo y están separados por un intercalador. El intercalador toma un bloque de bits de entrada y los reordena de forma aleatoria. Los bits de entrada se envían directamente al primer codificador RSC y, mediante el intercalador, al segundo codificador RSC. Un turbo codificador opera sobre un bloque de bits de entrada, N_{tot}, y también el tamaño del intercalador es igual a N_{tot}.

El codificador en la Fig. 14 no es tan "turbo" como el decodificador correspondiente en el receptor. Los bits sistemáticos recibidos y los bits de paridad correspondientes al primer codificador RSC se utilizan en un decodificador que solo tiene en cuenta a RSC-1. De este proceso de decodificación se obtiene algo de conocimiento acerca de los bits de información transmitidos. Esta llamada "información blanda" se utiliza para decodificar una versión intercalada de los bits sistemáticos recibidos y de los bits de paridad recibidos de RSC-2. Después de esta operación de decodificación, se conoce más acerca de qué información se transmitió. El proceso de decodificación se repite, pero esta vez utilizando lo que se aprendió acerca de los bits de información durante la iteración previa del proceso de decodificación. El proceso de decodificación puede ser repetido, y el rendimiento incrementa un poco con cada nueva iteración. De ahí, el uso del término "turbo". Las cualidades deseadas de los turbo codificadores incluyen: (1) las palabras de código parecen palabras de código aleatorias para el canal, y (2) es sencillo construir palabras de código muy largas. La estructura impuesta por el turbo codificador sobre las palabras de código es suficiente como para hacer que el proceso de decodificación resulte práctico, pero no tanto como para que se pierdan las deseables propiedades de
aleatoriedad.

Aunque la presente invención ha sido descrita con respecto a ejemplos de realización particulares, los versados en la especialidad reconocerán que la presente invención no está limitada a esos ejemplos de realización específicos descritos e ilustrados en este documento. También se pueden utilizar diferentes formatos, ejemplos de realización, y adaptaciones, aparte de aquellas mostradas y descritas, al igual que muchas modificaciones, variaciones y disposiciones equivalentes para implementar la invención. Aunque los bits sistemáticos y los bits de paridad se dan como ejemplos de bits importantes y menos importantes, se pueden identificar otros grupos y tipos de bits como importantes y menos importantes. Por lo tanto, se expresa que la invención solo está limitada por el ámbito de las reivindicaciones adjuntas a este documento.

Al implementar las reivindicaciones, el que un paquete se encuentre ausente se interpretará como que el paquete esperado con un identificador específico no se ha detectado como recibido dentro de un periodo de tiempo específico, y una señal de pérdida se entenderá como que debe mandarse, debido a la ausencia del paquete.

Claims (24)

1. Un método para que un nodo receptor dé acuse de recibo a un nodo transmisor en cuanto a la recepción de un paquete de datos transmitido que incluye un identificador y un primer y un segundo tipo de bits, siendo el primer tipo de bits más importante para la decodificación que el segundo tipo de bits, que consta de los pasos de:

mandar un mensaje de acuse de recibo en respuesta si se determina que es posible decodificar el paquete de datos recibido, o alternativamente,

mandar un mensaje de acuse de recibo negativo si se determina que se necesitan recibir bits adicionales del segundo tipo para decodificar el paquete de datos,

caracterizado por el paso alternativo de:

mandar un mensaje de pérdida si el paquete de datos no se recibe dentro de un periodo esperado de tiempo, solicitando por lo tanto que se retransmita al menos el primer tipo de bits.

2. El método de la reivindicación 1, en el que el primer tipo de bits incluye bits de información real y el segundo tipo de bits incluye bits de paridad.

3. Un método para el manejo de una solicitud de repetición automática híbrida en un nodo transmisor que consta de los pasos de:

transmitir un paquete de datos que incluye un primer y un segundo tipo de bits, siendo el primer tipo de bits más importante para la decodificación del paquete de datos en un extremo receptor que el segundo tipo de bits;

transmitir un paquete de datos subsiguiente si se recibe un mensaje de acuse de recibo en respuesta al paquete de datos transmitido;

transmitir el segundo tipo de bits si se recibe un mensaje de acuse de recibo negativo en respuesta al paquete de datos transmitido, caracterizado por el siguiente paso de:

retransmitir el primer tipo de bits si se recibe un mensaje de pérdida o si no se recibe ningún mensaje en respuesta al paquete de datos transmitido.

4. Un método en conformidad con la reivindicación 3 en el que el primer tipo de bits se retransmite junto con el segundo tipo de bits.

5. Un aparato para su uso en un transmisor que transmite datos por un canal de comunicaciones, que consta de:

un procesador de señales (32, 34, 36) configurado para procesar datos y generar bits sistemáticos y bits de paridad correspondientes;

un combinador (38) configurado para recibir selectivamente bits sistemáticos y de paridad y generar un paquete de datos codificado;

circuitería emisora/receptora (40) configurada para transmitir paquetes de datos codificados por un canal de comunicaciones;

un controlador (42) configurado para controlar los bits seleccionados por el combinador para generar el paquete de datos codificado basándose en la retroalimentación de un receptor, estando el aparato adaptado de tal manera que, cuando se recibe un acuse de recibo negativo, se retransmiten bits de paridad por el canal de comunicaciones al receptor, y cuando se recibe una señal de pérdida o no se recibe una señal de acuse de recibo ni de acuse de recibo negativo, los bits sistemáticos se retransmiten por el canal de comunicaciones al receptor.

6. El aparato de la reivindicación 5, en el que el procesador de señales y el combinador se implementan utilizando un turbo codificador.

7. El aparato de la reivindicación 6, en el que el canal de comunicaciones es un canal de radio.

8. El aparato de la reivindicación 5, en el que los bits sistemáticos se retransmiten por un canal de comunicaciones al receptor a la vez que los bits de paridad transmitidos originalmente con los bits sistemáticos.

9. El aparato de la reivindicación 5, en el que cuando se recibe una señal de pérdida o no se recibe una señal de acuse de recibo o acuse de recibo negativo, los bits sistemáticos se retransmiten por el canal de comunicaciones al receptor junto con bits de paridad distintos de los bits de paridad transmitidos originalmente con los bits sistemáticos.

10. El aparato de la reivindicación 5, en el que cuando se retransmiten los bits sistemáticos, y se recibe una señal de acuse de recibo negativo en respuesta a la retransmisión, los bits de paridad asociados con los bits sistemáticos se retransmiten por el canal de comunicaciones al receptor sin los bits sistemáticos.

11. El aparato de la reivindicación 5, en el que cuando se recibe una señal de acuse de recibo negativo, los bits sistemáticos se retransmiten por el canal de comunicaciones al receptor junto con bits de paridad.

12. El aparato de la reivindicación 5, en el que cuando se recibe una señal de acuse de recibo negativo, los bits de paridad se transmiten por el canal de comunicaciones al receptor sin los bits sistemáticos.

13. Un aparato para su uso en un receptor que recibe datos por un canal de comunicaciones, que consta de:

circuitería emisora/receptora (52) configurada para recibir un paquete de datos codificado transmitido por el canal de comunicaciones por un transmisor, en el que un paquete de datos codificado transmitido inicialmente incluye un primer tipo de bits y un segundo tipo de bits, siendo el primer tipo de bits más importante para la decodificación que el segundo tipo de bits;

circuitería para el procesamiento de paquetes (54, 56, 58, 60, 62, 64) configurada para detectar la ausencia de un paquete esperado incluyendo una identidad específica cuando no se detecta como recibido ningún paquete con la identidad específica dentro de un periodo de tiempo específico, y para transmitir una señal de pérdida al transmisor, cuando se detecta la ausencia, y después, para decodificar una primera retransmisión del paquete esperado que incluye el primer tipo de bits.

14. El aparato de la reivindicación 13, en el que la circuitería para el procesamiento del paquete incluye:

un buffer (54) para almacenar información del paquete de datos recibido;

un combinador (56) para combinar información del buffer con información retransmitida;

un decodificador (58) para decodificar una salida del combinador; y

un controlador (62) acoplado al buffer, combinador y decodificador.

15. El aparato de la reivindicación 14, en el que el decodificador es un turbo decodificador.

16. El aparato de la reivindicación 14, en el que el buffer y el combinador llevan a cabo una operación de redundancia incremental.

17. El aparato de la reivindicación 14, en el que el decodificador lleva a cabo una corrección de errores y la circuitería para el procesamiento de paquetes detecta además errores en la salida del decodificador.

18. El aparato de la reivindicación 14, en el que si la salida del decodificador no es aceptable, el controlador envía una señal de acuse de recibo negativo al transmisor.

19. El aparato de la reivindicación 18, en el que en respuesta al acuse de recibo negativo, el receptor recibe una retransmisión que incluye un conjunto del segundo tipo de bits sin el primer tipo de bits.

20. El aparato de la reivindicación 18, en el que en respuesta al acuse de recibo negativo, el receptor recibe una retransmisión que incluye un conjunto del segundo tipo de bits junto con el primer tipo de bits.

21. El aparato de la reivindicación 18, en el que el primer tipo de bits incluye bits de información real y el segundo tipo de bits incluye bits de paridad.

22. El aparato de la reivindicación 13, en el que la primera retransmisión también incluye un primer conjunto del segundo tipo de bits.

23. El aparato de la reivindicación 13, en el que si la decodificación de la primera retransmisión no tiene éxito, se envía un acuse de recibo negativo al transmisor, y en respuesta, se envía una segunda retransmisión incluyendo un conjunto del segundo tipo de bits sin el primer tipo de bits.

24. El aparato de la reivindicación 23, en el que la segunda retransmisión recibida incluye el primer tipo de bits y el segundo tipo de bits.