KR20010080224A

KR20010080224A - 수신 패킷 복구 방법 및 이를 구현하기 위한 수신기

Info

Publication number: KR20010080224A
Application number: KR1020017004848A
Authority: KR
Inventors: 데메트레스큐크리스티안; 루슈이카를로; 샌델매그너스
Original assignee: 루센트 테크놀러지스 인크
Priority date: 1998-10-19
Filing date: 1999-10-12
Publication date: 2001-08-22
Also published as: WO2000024153A1; EP1018816A1; CA2347226A1; JP2002528960A; EP1123600A1; AU2255000A

Abstract

수신된 패킷의 각각의 비트에 대한 소프트값을 생성하고, 이 수신된 패킷의 소프트값을 저장하고, 이 수신된 패킷에 대해 에러 검사를 수행하며, 에러 검출에 응답하여 i)패킷의 재전송을 수신하고, ii)이 재전송된 패킷의 각각의 비트에 대한 소프트값을 생성하고, iii)생성된 각각의 소프트값을 각각의 최종 저장된 소프트값과 결합하고, iv)이 결합된 소프트값을 저장하고, v)이 결합된 소프트값에 기반하여 에러 검사를 수행하며, 에러 검출에 응답하여 단계(i)) 내지 단계(v))가 반복하는 단계를 포함하는 수신된 패킷을 복구하는 방법이 개시되어 있다.

수신기에서 이 방법을 구현하기 위한 회로가 또한 개시되어 있다.

Description

수신 패킷 복구 방법 및 이를 구현하기 위한 수신기{ACCUMULATIVE ARQ METHOD AND SYSTEM}

무선파를 사용하는 디지털 이동 통신은 페이딩(fading)과 원하지 않는 간섭으로 인한 에러를 경험한다. 전송 채널이 무선 기반(radio based errors)이 아닌 통신 시스템이라도 잡음으로 인해 인조 장치 대부분에서 에러가 발생한다. 통신 산업에서 이러한 에러를 정정하기 위해 두 가지 주요 방법, 즉 순방향 에러 정정 코딩(forward error correcting coding)과 패킷 재전송 방법이 현재 사용된다. 패킷 재전송 방법은 매우 낮은 비트 에러율(bit error rate)이 필요하고 또한 패킷 지연 제약이 엄격하지 않는 패킷 스위칭 네트워크에서 주로 사용된다.

대부분의 효율적인 패킷 재전송 프로토콜은 선택적 자동 반복 요청(Automatic Repeat Request : ARQ) 방법에 기반한다. 이 방법에서 송신기는여러 데이터 패킷을 인터페이스(예를 들어, 무선 채널)상으로 수신기에 전송한다. 데이터 패킷은 예를 들어 수신된 데이터 패킷내에서 에러를 검출하기 위해 수신기가 사용하는 순환 여유 검사(Cyclic Redundancy Check : CRC) 코드에 의해 검출된다. 에러가 CRC 검사에 의해 검출되면, 수신기는 송신기에게 에러 패킷을 알리기 위해 부정 응답 신호를 송신기에 전송한다. 부정 응답 신호를 수신하면, 송신기는 부정 응답 신호가 에러로서 표시하는 그러한 데이터 패킷만을 재전송한다. 이 재전송 프로세스는 CRC 검사가 모든 전송된 데이터 패킷에 대해 수행되거나, 재전송의 최대 허용 횟수에 도달하거나 혹은 패킷마다의 지연이 만료될 때까지 반복된다. 이 기본 선택적 ARQ 방법의 예는 다음의 문헌, 즉 "Energy-conserving selective repeat ARQ protocols for wireless data networks", I. Chlamtac et al., Proc. PIRME, 1998 ; "Optimal design of error control schemes for packet radio networks", S. Gupta 및 M. E. Zarki, Proc. of International Conference on Personal Wireless Communications, 1994, pp. 229 - 233; 및 "Throughput analysis of ARQ selective-repeat protocol with time diversity in Markov channels", Proc. IEEE Globecom, 1995, pp. 1673 - 1677에서 찾을 수 있다.

이 기본 선택적 ARQ 방법에 있어서, 데이터 패킷이 CRC 검사를 실패한다면, 이 패킷은 버려지고 패킷 재전송이 요청된다. 이 방법은 특히 낮은 신호 대 잡음비(SNR)를 갖는 시스템에 대해 낮은 효율(poor throughput)과 큰 패킷 전송 지연을 야기한다.

이와 다른 방법에서, 잘못(erroneously) 수신된 데이터 패킷은 수신기에서버려지는 대신에 이 잘못 수신된 데이터 패킷을 동일한 패킷의 후속 재전송 카피(copy)와 결합함으로써 데이터 패킷의 신뢰성을 개선하는데 사용된다. 이 패킷 결합 방법은 여러 문헌, 예를 들어, "Code Combining-a maximum likelihood decoding approach for combing an arbitrary number of noisy packets", D. Chase, IEEE Transactions on Communications, vol. COM-33, No. 5, 1985, pp. 385 - 393 ; "Type-1 hybrid ARQ scheme with time diversity for binary digital FM cellular radio", H. Zhou 및 R. H. Deng, IEE Proceedings on Communications, vol. 143, No. 1, 1996, pp. 29 - 36 ; 및 "Performance of punctured channel codes with APQ for multimedia transmission in Rayleigh fading channels", H. Lou 및 A. S. Cheung, IEEE Vehicular Technologies Conference 46^th, 1996, pp. 282 - 286에 개시되어 있다.

그러나 이러한 문헌에서 사용되는 패킷 결합 방법은 비트 에러 확률(bit error probability) 보다는 패킷 에러 확률(packet error probability)을 최소화한다.

"Performance of punctured channel codes with APQ for multimedia transmission in Rayleigh fading channels", H. Lou 및 A. S. Cheung, IEEE Vehicular Technologies Conference 46^th, 1996, pp. 282 - 286에 있어서, 저자는 타입-Ⅱ 하이브리드 ARQ 방법(증분식 여유(incremental redundancy))을 제공하는데, 여기서 데이터 패킷에 대한 CRC 검사가 실패할 때는 추가 패리티 비트가 전송된다.

따라서 개선된 반복 전송 결합 방법을 제공하는 것이 본 발명의 목적이다.

발명의 개요

본 발명은 자동 반복 패킷 재전송 메카니즘에 기반하여 데이터 패킷을 에러 정정하는 방법에 관한 것이다. 특히, 잘못 수신된 데이터 패킷의 심볼마다의(symbol-by-symbol) 최적 결합이 제공된다.

본 발명에 따르면 다음의 단계, 즉

a)수신된 패킷의 각각의 비트에 대한 소프트값을 생성하는 단계와,

b)이 수신된 패킷의 소프트값을 저장하는 단계와,

c)수신된 패킷에 대해 에러 검사를 수행하는 단계와,

d)에러 검출에 응답하여 i)패킷의 재전송을 수신하고, ii)이 재전송된 패킷의 각각의 비트에 대한 소프트값을 생성하고, iii)생성된 각각의 소프트값을 각각의 최종 저장된 소프트값과 결합하고, iv)이 결합된 소프트값을 저장하고, v)이 결합된 소프트값에 기반하여 에러 검사를 수행하며, vi)에러 검출에 응답하여 단계(i)) 내지 단계(v))가 반복하는 단계를 포함하는 수신된 패킷을 복구하는 방법이 제공된다.

재전송된 패킷의 각각의 소프트 출력값을 각각의 저장된 소프트 출력값과 결합하는 단계는 각각의 소프트값을 가산하는 것을 포함할 수 있다.

이 방법은 수신된 패킷의 소프트값으로부터 하드값(hard value)을 판정하는단계를 포함할 수 있다. 단계(c))의 에러 검사는 이 하드값에 대해 수행될 수 있다.

이 방법은 또한 결합된 소프트값으로부터 하드값을 판정하는 단계를 포함할 수 있다. 단계(v))의 에러 검사는 이 하드값에 대해 수행될 수도 있다.

이 방법은 또한 단계(a)) 또는 단계(i))에 앞서 수신된 패킷을 등화(equalising)하는 단계를 포함할 수 있다. 에러 검사는 순환 여유 코드 검사를 포함할 수 있다. 단계(vi))에서, 단계(i)) 내지 단계(v))는 사전설정된 횟수만큼 반복될 수 있다. 단계(vi))에서, 단계(i)) 내지 단계(v))는 시스템이 허용하는 재전송의 최대 횟수 또는 패킷마다의 최대 지연 동안 반복될 수 있다.

본 발명은 또한 이 방법을 수행하기 위한 수신기 회로를 제공한다.

본 발명의 다른 측면에 따르면,

e)전송된 패킷을 수신하기 위한 입력 회로와,

f)입력 회로에 연결되어 수신된 패킷의 각각의 비트에 대한 소프트값을 생성하기 위한 생성 회로와,

g)이 생성된 소프트값을 저장하기 위한 저장 회로와,

h)수신된 패킷에 대해 에러 검사를 수행하기 위한 에러 검사 회로와,

i)결합 회로를 포함하는 수신기가 제공되는데, 여기서

에러 검출에 응답하여 i)입력 회로는 패킷의 재전송을 수신하고, ii)생성 회로는 재전송된 패킷의 각각의 비트에 대한 소프트값을 생성하고, iii)결합 회로는 생성된 각각의 소프트값을 각각의 저장된 소프트값과 결합하고, iv)저장 회로는 저장된 소프트값 대신에 결합된 소프트값을 저장하고, v)에러 검사 회로는 이 결합된 소프트값에 기반하여 에러 검사를 수행하며, vi)단계(v))에서의 에러 검출에 응답하여 단계(i)) 내지 단계(v))가 반복된다.

이동 통신 시스템은 이 수신기를 포함할 수 있다.

본 발명은 타입Ⅰ하이브리드 선택 ARQ 메카니즘과도 관련되는데, 여기서 정보 비트와 패리티 비트 모두는 송신기가 부정 응답을 수신할 때 재전송된다. 본 발명은 신규하고 최적인 심볼마다의 소프트 결합 방법을 개시한다. 본 발명이 개시한 ARQ 방법은 전술한 문헌에 개시된 결합 방법에 비해 덜 복잡하여, 실제 통신 시스템에 구현하는 것이 쉽다.

본 발명은 에러를 정정하기 위해 패킷 재전송 방법(packet retransmission schemes)을 이용하는 통신 시스템에 관한 것으로, 구체적으로 그런 방법을 이용하는 이동 통신 시스템에 관한 것이지만, 이에 국한되지는 않는다.

도 1은 본 발명의 예시적인 구현의 흐름도,

도 2는 본 발명의 예시적인 구현을 도시하는 도면,

도 3(a) 내지 3(c)은 종래의 방법에 대한 본 발명의 성능 특성을 도시하는 도면,

도 4는 본 발명의 성능 특성을 예시하는 도면.

이제 도 1 내지 도 2를 참조하여 본 발명에 따른 소프트 결합 방법을 설명하겠다. 도 1은 본 발명의 예시적인 구현의 흐름도이고, 도 2는 도 1에 도시된 단계를 수행하기 위한 회로의 예시적인 구현이다.

도 2를 참조하면, 입력/출력 회로(100), 소프트-출력 등화기 회로(102), 디코더(106), 에러 검사 회로(108), 버퍼(110), 결합기(112) 및 제어 회로(114)를 포함하는 수신기 회로가 도시되어 있다.

수신기 회로는 수신기와 송신기(도시되지 않음) 사이의 전송 인터페이스인 전송 라인(116)에 연결된다. 입력/출력 회로(100)는 전송 라인(116)에 연결되고, 수신된 데이터 패킷을 라인(118)상으로 소프트-출력 등화기 회로(102)에 출력한다. 소프트-출력 등화기 회로(102)는 신호를 라인(122)상으로 디코더(106), 버퍼(110) 및 결합기(112)에 출력한다. 디코더는 신호를 라인(126)상으로 에러 검사 회로(108)에 출력한다. 에러 검사 회로(108)는 신호를 라인(128)상으로 제어 회로(114)에 출력한다. 버퍼는 신호를 라인(130)상으로 결합기(112)에 출력하고, 결합기는 신호를 라인(132)상으로 버퍼(110)와 디코더(106)에 출력한다. 입력/출력 회로(100), 소프트-출력 등화기 회로(102), 디코더(106), 에러 검사 회로(108), 버퍼(110) 및 결합기(112) 각각은 제어 회로(114)로부터 제어 신호를 수신한다. 라인(126)상의 디코더(106)로부터의 신호는 후술할 에러 정정 후에 추가 프로세싱을 위해 수신기 회로의 다른 부분(도시되지 않음)에 제공된다.

본 발명은 GSM(디지털 셀룰러 통신 시스템 ; 범용 무선 서비스(GPRS) ; 이동국-기지국 서브 시스템 무선 제어 레이어(layer)/중간 액세스 제어 레이어 시방서(medium access control layer specification), GSM 04.60을 참조하기 바란다)용 범용 패킷 무선 서비스를 위해 구현될 수 있다. 그러나 본 발명은 GSM 시스템에 제한되지 않으며, 패킷이 송신기로부터 수신기로 전송되고 반복 요청 메카니즘을 구비하며 소프트-출력 등화기와 에러 검출 장치를 포함하는 임의의 통신 시스템에서 구현될 수 있다. 본 발명의 예시를 위해 GPRS 시스템에 관계되는 수신기의 특정한 예를 다음에서 설명하지만, 본 발명은 이와 다른 수신기에서도 구현될 수 있다는 것을 알 것이다. 다음의 예는 특히 GPRS 시스템에 관한 것이다. RLC/MAC 블록은 GPRS내에서 가장 작은 패킷이다.

첫 번째 단계(2)에서, 입력/출력 회로는 통신 링크(116)상으로 송신기(도시되지 않음)로부터 n번째 전송된 패킷을 포함하는 M번째 무선 링크 제어(Radio Link Control : RLC)/중간 액세스 제어(Medium Access Control : MAC) 블록을 수신한다. 이 예에서, 블록은 무선 인터페이스상으로 전송되지만, 본 발명은 어떤 유형의 인터페이스, 무선 또는 이와 다른 것에서도 이용될 수 있다는 것을 알 것이다.

특정한 블록의 포맷 및 이 블록에 포함된 패킷은 본 발명에서 중요하게 고려되지 않으며, 본 발명은 어떤 유형의 블록 또는 패킷으로도 구현될 수 있다.

단계(4)에서, 소프트-출력 등화기 회로(102)는 입력/출력 회로로부터 라인(118)상으로 n번째 데이터 패킷을 포함하는 수신된 블록을 수신하여, 채널 추정을 수행한 후 채널 등화를 수행하는데, 당업자라면 이러한 수행에 익술할 것이다.

송신기(즉, 이동국 또는 기지국 트랜시버(transceiver))가 멀티-타임 슬롯(multi-time slot)이 가능하다면, 도 1에 도시된 등화기는 다수의 등화기로 형성된다, 즉 송신기가 각각의 타임슬롯 동안 하나의 등화기를 사용하고, 또한 각각의 등화기와 연관되는 하나의 버퍼가 존재한다. 이러한 버퍼는 동일한 물리적 메모리를 공유하거나 혹은 본 발명의 범주 밖인 다른 메카니즘에 의해 서로 통신한다. 따라서, 전송시 무선 채널에 대해 사용되는 타임 슬롯이 변할 때, 이전 타임슬롯에 대응하는 버퍼 컨텐츠(content)는 새롭게 할당된 무선 채널에 대응하는 버퍼에 저장된다. 따라서, 시스템은 무선 채널이 재할당될 때라도 동작한다. 타임슬롯을 고려하는 것은 이 알고리즘의 구현을 제한하지 않는다. 어떤 전송 채널은 할당된 버퍼를 가지고 모든 버퍼는 서로 통신한다.

단계(6)에서, 소프트 출력 등화기 회로(102)는 수신된 블록에서 각각의 데이터 패킷에 대한 소프트 출력을 생성하고, 이러한 소프트 출력을 라인(122)상에 출력한다. 이 생성된 소프트 출력은 신호 라인(122)상으로 디코더(106)와 버퍼(110)에 제공된다.

패킷의 각각의 비트에 대한 소프트 출력은 SO이다, 즉

이다.

따라서, 소프트 출력은 기본적으로 2개의 확률의 대수비(logarithm of a ratio)이다. 이 소프트값을 생성하는 것이 알려져 있다. 이 계산의 결과가 양이라면 비트가 1로 추정되고, 양이 아니라면 비트는 0이다.

도 1에 도시되지는 않았지만, 당업자라면 원래의 순서대로 블록에 포함된 전송된 패킷을 복구하기 위해 수신된 블록을 디인터리빙(de-interleaving)하는 단계를 알 것이다. 이 디인터리빙은 소프트 출력 등화기 회로(102)의 출력에서 수행될수 있다.

본 명세서에서 설명하는 수신기 회로의 동작은 제어 회로(114)에 의해 제어된다는 것을 알 것이다. 수신기 회로에서 다양한 블록의 고유한 제어는 본 발명의 범주 밖이며 본 명세서에서 구체적으로 설명하지는 않겠다. 다만 본 발명을 설명하기 위해 고려할 필요가 있는 제어 회로의 동작 특징만을 설명하겠다.

제어 회로(114)로부터의 제어 신호(124)의 제어에 따라서, 단계(8)에서 라인(122)상의 수신된 블록의 소프트 출력은 버퍼(110)에 저장된다. 동시에 라인(122)상의 소프트 출력은 단계(10)에서 수신된 블록의 각각의 패킷에 대한 하드 출력을 생성하기 위해 디코더(106)에 의해 디코딩된다. 그 후 하드 출력은 라인(126)상으로 에러 검사 회로(108)에 제공된다. 디코더는 소프트 출력값, 즉 각각의 비트에 관한 대수의 결과가 1 혹은 0인지를 판정하는 소프트 출력값을 디코딩하고 하드값인 적합한 비트를 출력한다.

단계(12)에서, 에러 검사 회로는 수신된 블록의 디코딩된 하드 출력 패킷에 대해 에러 검사를 수행하고, 라인(128)상으로 블록의 각각의 패킷에 대한 에러 검사의 결과를 표시하는 신호를 제어 회로(114)에 제공한다. 바람직한 실시예에 있어서, 에러 검사는 CRC 검사인데, 에러 검사가 각각의 개별 패킷에 대한 에러 신호를 생성하도록 각각의 개별 패킷에 대해 수행된다. 단계(14)에서 라인(114)상의 에러 신호가 블록의 모든 패킷에 대해 어떠한 에러도 검출되지 않았다는 것을 표시한다면, 제어 회로는 라인(126)상의 디코더의 출력에서 하드값을 수신하기 위해 제어 라인(124)을 통해 수신기에서의 다른 회로를 제어한다. 그 후 하드값은 수신회로에서의 추가 디코딩 및 라우팅(routing)을 위한 다른 회로에 라인(126)상으로 제공된다. 단계(16)는 이것을 나타낸다.

어떠한 에러도 검출되지 않는다면, 단계(42)에서 제어 회로(114)는 라인(124)을 통해 입력/출력 회로(100)를 제어하여 응답 신호를 송신기에 되전송한다. 이 응답 신호는 RLC/MAC 블록의 성공적인 전송을 표시한다. 그 후 송신기는 다음의 블록을 전송하고 입력/출력 회로(100)는 전송 라인(116)상으로 다음의 블록을 수신한다. 이 블록에 대해 단계(2) 내지 단계(12)가 반복된다.

단계(14)에서, 라인(128)상의 에러 검사 회로(108)로부터의 에러 신호가 블록의 적어도 하나의 데이터 패킷(n번째 데이터 패킷을 나타내는)의 디코딩된 하드 출력이 에러 검사를 실패했다고 표시하면, 제어 회로는 라인(124)을 통해 입력/출력 회로를 제어하여 라인(116)을 통해 송신기가 동일한 데이터 패킷을 다시 재전송하도록 요청한다. 따라서 입력/출력 회로(100)는 단계(18)가 나타내는 바와 같이 라인(116)상으로 부정 응답 신호를 송신기에 전송한다. 부정 응답 신호는 실패인 데이터 패킷을 나타낸다.

부정 응답 신호에 응답하여, 송신기(도시되지 않음)는 n번째 데이터 패킷을 다시 재전송하고, 단계(20)가 도시하는 바와 같이 입력/출력 회로(100)는 전송 라인(116)상으로 n번째 데이터 패킷을 다시 수신한다.

하나의 블록에서 여러 패킷이 에러 검사를 실패할 수 있어서, 결과적으로 여러 패킷이 재전송될 수 있다는 것을 알 것이다. 버퍼는 이러한 패킷의 원래의 패킷뿐만 아니라 다음에서 설명할 이러한 패킷의 결합 결과를 저장할 것이다. 상이한 횟수의 재전송 후에 패킷에 대해 에러 검사가 수행될 것이다.

응답/부정 응답 신호를 전송하는 주파수는 모든 잘못 수신된 RLC/MAC 블록을 저장하기 위해 수신기에서 필요로 하는 메모리의 용량과 역 채널 시그널링 오버헤드(reverse channel signalling overhead) 사이에서 타협한다. 동시에 에러 없는 RLC/MAC 블록의 소프트값을 저장하는 버퍼(110)의 컨텐츠는 모든 RLC/MAC 블록의 저장된 소프트값에 대한 응답이 송신기에 되전송될 때 비워진다.

전술한 바와 같이, 재전송된 n번째 데이터 패킷은 라인(118)상으로 단계(22)에서 등화가 이루어지는 소프트-출력 등화기 회로(102)에 출력된다. 단계(24)에서, 소프트 출력 등화기 회로(102)는 전술한 바와 같이 재전송된 데이터 패킷의 소프트값을 생성한다. 재전송된 데이터 패킷의 소프트값은 라인(122)상으로 출력된다.

제어 회로(114)의 제어 라인(124)의 제어에 따라서, 라인(122)상의 소프트값은 버퍼(110)에 저장된 원래 전송된 패킷에 대한 소프트값과 함께 결합기(112)에 제공된다. 원래 전송된 신호의 소프트값은 라인(130)상으로 결합기(112)에 제공된다.

단계(26)에서, 결합기(112)는 재전송된 패킷과 연관된 각각 하나의 소프트값을 버퍼(110)에 저장된 각각 하나의 소프트값에 가산하는데, 이 단계에서 버퍼에 저장된 각각 하나의 소프트값은 원래 전송된 패킷의 소프트 출력을 나타낸다. 이 결합 동작의 결과는 라인(132)상으로 출력되고, 원래 전송된 신호의 소프트 출력에 대신하여 버퍼에 저장된다. 따라서 버퍼(110)는 이 결합된 소프트값을 저장한다.

본 발명에 따른 결합기(112)는 소프트값을 결합하나 하드값을 결합하지는 않는다. 이것은 비트 에러율을 최소화하기 때문에 최적 결합 방법이다. 2개의 소프트값, 즉 SO의 값을 가산함으로써, 로그 함수의 정의에 따라 확률은 곱해진다. 패킷 재전송 프로세스가 독립적이기 때문에, 모든 비트마다의 SO 값의 합(또는 확률의 곱)이 최소 비트 에러율을 제공한다는 것을 수학적으로 증명할 수 있다. 이것은 비트마다의 최적화로서, 비트 에러율을 최소화하는 소프트 비트값(SO)의 결합 방법이다. 이 최적화 방법의 결과는 소프트값의 합이 최소 비트 에러율을 제공한다는 것이다. 이것은 이전의 소프트값이 최적 방법을 제공하기 위해 새로운 소프트값에 간단히 가산될 수 있기 때문에 구현의 관점에서 매우 유용하다.

이것은 전술한 기본 ARQ 방법의 패킷 결합과 비교된다. 패킷 결합시 전체(joint or global) 등화 및 디코딩이 패킷마다(packet by packet) 수행된다. 전체 패킷 결합 방법은 패킷 에러율을 최소화한다. 다수의 경로(multi-path)하에서 등화기가 필요할 때, 이 전체 최적화 방법은 실제 시스템에서 구현되기 매우 어렵다.

이와 반대로, 본 발명은 등화와 디코딩 문제를 완화하는 하나의 비트마다의 등화기(a simple bit by bit equaliser)를 사용한다.

패킷 결합의 단점은 이 전체 최적화 방법에 의한 방법이 성가시고 구현하기 어렵다는 점인데 반해, 비트 결합시 필요한 것은 간단히 가산하는 것이다.

이 결합된 신호는 또한 라인(132)상으로 디코더(106)에 입력으로서 제공된다. 단계(30)에서, 디코더(106)는 결합된 소프트값을 디코딩하고 라인(126)상으로하드값을 에러 검사 회로(108)에 제공한다. 전술한 바와 같이, 단계(32)에서 에러 검사 회로는 하드값에 대해 에러 검사를 수행하고 에러 검사의 결과를 나타내는 신호를 라인(128)상으로 제어 회로(114)에 출력한다.

단계(34)에서, 제어 회로(114)는 에러 검사를 통과했는지 혹은 실패했는지를 판정한다. 어떠한 에러도 없다면, 단계(36)에서 제어 회로(114)는 수신기에서 프로세싱하기 위해 라인(126)상으로 하드값을 출력시킨다. 단계(42)에서, 제어 회로는 입력/출력 회로(100)를 제어하여 응답 신호를 송신기에 전송하고, 다음의 블록(M)을 수신하는 것을 준비시킨다. 라인(126)상의 하드값은 버퍼(110)에서 결합된 소프트값으로부터 직접 유도된다.

단계(34)에서, 에러 검사 회로로부터의 에러 신호가 여전히 에러 검사를 실패했다고 표시하면, 제어 회로는 단계(38)로 이동한다.

단계(38)에서, 제어 회로는 데이터 패킷의 추가 재전송을 요청하는 것이 적합한지를 판정한다. 적합하다면, 단계(18) 내지 단계(34)가 다시 반복되고 추가 부정 응답 신호가 송신기에 전송되어, RLC/MAC 블록의 에러 패킷의 재전송을 요청한다. 재전송된 패킷의 수신시, 수신기는 전술한 바와 같이 이 패킷에 대한 소프트 등화기 출력을 다시 유도한다. 이 소프트값은 그 후 버퍼 컨텐츠에 가산되고 이 합은 디코더에 입력된다. 이것은 수학적으로

으로 표현될 수 있는데,

여기서 L_k는 N 패킷 재전송 후에 패킷의 k번째 수신된 코드화된 비트에 대응하는 총 소프트값이다. 유사하게, K_ki는 i번째 블록 재전송에서 패킷의 k번째 수신된 코드화된 비트에 대응하는 소프트값이다. 이 비트마다의 소프트 결합 방법은 비트 에러율을 최소화하는데 최적이다.

RLC/MAC 블록의 패킷은 이 패킷이 CRC 검사를 통과할 때까지 수차례 재전송된다. 결합된 블록의 갯수는 계획된 방법에서 얻어지는 다이버시티 이득의 오더(the order of the diversity gain)를 제공한다. 따라서, 이 방법은 "다이버시티-ARQ"로 지칭될 수 있는데, 다이버시티 이득에 초점을 맞추고 다른 현존 ARQ 메카니즘 사이에서 구별된다.

추가 재전송을 요청하는 것이 적합하지 않다면, 제어 회로는 단계(40)로 이동하여 버퍼(110)에서 결합된 패킷이 수신기에서 프로세싱하기에 적합한 에러 신호와 함께 라인(130)상으로 출력되게 한다. 그 때 수신기에서의 후속 단계가 에러 패킷을 어떻게 프로세싱할지를 판정할 수 있다.

그 후 제어 회로는 단계(42)에서 입력/출력 회로를 제어하여 다음에 전송된 패킷(M)을 수신하게 한다.

본 발명의 다이버시티 자동 반복 요청 방법과 전술한 기본적인 자동 반복 요청 방법 사이의 성능 비교가 도 3 내지 도 4에 도시되어 있다.

도 3(a)은 신호 대 잡음비에 대한 재전송의 도표이고, 도 3(b)은 신호 대 잡음비에 대한 지연(초당)의 도표이며, 도 3(c)은 신호 대 잡음비에 대한 효율(비트/초)의 도표이다. 도 3(a) 내지 도 3(c)에 있어서, 라인(200)은 본 발명의 다이버시티 ARQ 방법의 성능을 나타내고, 라인(202)은 종래의 ARQ 결합기 성능을 나타내며, 라인(204)은 기본 ARQ 성능을 나타낸다.

본 발명의 다이버시티 ARQ 메카니즘이 기본 ARQ 메카니즘의 효율 보다 뛰어나다는 것을 도 3의 시뮬레이션 결과로부터 알 수 있다. 특히, 낮은 신호 대 잡음비에서 효율은 기본 ARQ 보다 다이버시티 ARQ에서 거의 3배가 높다.

도 4는 RLC/MAC 블록 마다의 2개 및 3개의 블록 전송 후에 얻어지는 비트 에러율(BER)의 비교를 도시한다. 라인(208)은 2개의 블록 전송에 대한 성능을 도시하고, 라인(206)은 3개의 블록 전송에 대한 성능을 도시한다. 도 4로부터 알 수 있는 바와 같이. 3개의 재전송(라인(206)으로 표시되는) 후의 6dB 보다 큰 신호 대 잡음비에서 평균 비트 에러율은 거의 0으로 진행한다. 이것은 블록 전송 지연을 희생함으로써 얻어진다. 모든 전술한 시뮬레이션에서, 코딩 방법(1)(GPRS의 CS-1)이 사용된다.

Claims

수신된 패킷을 복구(recover)하는 방법에 있어서,

a)상기 수신된 패킷의 각각의 비트에 대한 소프트값(a soft value)을 생성하는 단계와,

b)상기 수신된 패킷의 상기 소프트값을 저장하는 단계와,

c)상기 수신된 패킷에 대해 에러 검사를 수행하는 단계와,

d)에러 검출에 응답하여 i)상기 패킷의 재전송을 수신하고, ii)상기 재전송된 패킷의 각각의 비트에 대한 소프트값을 생성하고, iii)생성된 각각의 소프트값을 각각의 최종 저장된 소프트값과 결합하고, iv)상기 결합된 소프트값을 저장하고, v)상기 결합된 소프트값에 기반하여 에러 검사를 수행하며, vi)에러 검출에 응답하여 단계(i)) 내지 단계(v))가 반복하는 단계를 포함하는

수신 패킷 복구 방법.
제 1 항에 있어서,

상기 재전송된 패킷의 각각의 소프트 출력값을 상기 각각의 저장된 소프트 출력값과 결합하는 단계는 상기 각각의 소프트값을 가산하는 단계를 포함하는 수신 패킷 복구 방법.
제 1 항 또는 제 2 항에 있어서,

상기 수신된 패킷의 상기 소프트값으로부터 하드값(a hard value)을 판정하는 단계를 더 포함하는 수신 패킷 복구 방법.
제 3 항에 있어서,

상기 단계(c))의 에러 검사는 상기 하드값에 대해 수행되는 수신 패킷 복구 방법.
제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,

상기 결합된 소프트값으로부터 하드값을 판정하는 단계를 더 포함하는 수신 패킷 복구 방법.
제 5 항에 있어서,

상기 단계(v))의 에러 검사는 상기 하드값에 대해 수행되는 수신 패킷 복구 방법.
제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,

단계(c))에서 어떠한 에러도 검출되지 않는다면, 상기 하드값은 출력을 형성하는 수신 패킷 복구 방법.
제 1 항 내지 제 6 항 중 어느 하나의 항에 있어서,

단계(v))에서 어떠한 에러도 검출되지 않는다면, 상기 하드값은 출력을 형성하는 수신 패킷 복구 방법.
제 1 항 내지 제 8 항 중 어느 하나의 항에 있어서,

단계(a)) 또는 단계(i))에 앞서, 상기 수신된 패킷을 등화(equalising)하는 단계를 더 포함하는 수신 패킷 복구 방법.
제 1 항 내지 제 9 항 중 어느 하나의 항에 있어서,

상기 에러 검사는 순환 여유 코드 검사(a cyclic redundancy code check)를 포함하는 수신 패킷 복구 방법.
제 1 항 내지 제 10 항 중 어느 하나의 항에 있어서,

단계(vi))에서, 단계(i)) 내지 단계(v))는 사전설정된 횟수만큼 반복되는 수신 패킷 복구 방법.
제 1 항 내지 제 11 항 중 어느 하나의 항에 있어서,

단계(vi))에서, 단계(i)) 내지 단계(v))는 시스템에 의해 허용된 재전송의 최대 횟수(the maximum number of retransmissions) 또는 패킷마다의 최대 지연(the maximum delay per packet) 동안 반복되는 수신 패킷 복구 방법.
제 1 항 내지 제 13 항 중 어느 하나의 항에 따라서 이동 통신 시스템의 수신기를 동작시키는 방법.
a)전송된 패킷을 수신하기 위한 입력 회로와,

b)상기 입력 회로에 연결되어 상기 수신된 패킷의 각각의 비트에 대한 소프트값을 생성하기 위한 생성 회로(generating circuitry)와,

c)상기 생성된 소프트값을 저장하기 위한 저장 회로와,

d)상기 수신된 패킷에 대해 에러 검사를 수행하기 위한 에러 검사 회로와,

e)결합 회로를 포함하는 수신기이되,

에러 검출에 응답하여 i)상기 입력 회로는 상기 패킷의 재전송을 수신하고, ii)상기 생성 회로는 상기 재전송된 패킷의 각각의 비트에 대한 소프트값을 생성하고, iii)상기 결합 회로는 생성된 각각의 소프트값을 상기 각각의 저장된 소프트값과 결합하고, iv)상기 저장 회로는 상기 저장된 소프트값 대신에 결합된 소프트값을 저장하고, v)상기 에러 검사 회로는 상기 결합된 소프트값에 기반하여 에러 검사를 수행하며, vi)단계(v))에서의 에러 검출에 응답하여 단계(i)) 내지 단계(v))가 반복되는

수신기.
제 14 항의 수신기를 포함하는 이동 통신 시스템.