ES2252277T3 - Medicion discreta de una corriente muy debil. - Google Patents

Abstract

Procedimiento para la medición discreta de una corriente muy débil, en el que se mide en un ciclo de medición una corriente de medición de una fuente (0) de corriente de medición, en un condensador (1) integrador conmutable, tras una duración determinada del ciclo de medición, tras una duración determinada del ciclo de medición, por medio de una tensión de salida de un amplificador operacional (3) integrador que representa la corriente de medición, y en un ciclo siguiente de reposición se realiza una integración de reposición conectado con un conmutador semiconductor (26) de reposición una corriente de reposición que fluye desde el condensador integrador (1), caracterizado porque una modificación de tensión causada por cargas perturbadoras acopladas a la salida del amplificador operacional (3) integrador, modificación que se provoca por cargas perturbadoras acopladas en el proceso de conmutación del conmutador semiconductor (26) de reposición al principio y al final del ciclo de medición, es compensada durante el ciclo de medición por medio de la adición de una señal de compensación, apropiada en posición de fase y en amplificación, a la corriente de medición de la fuente (0) de corriente de medición en la entrada del amplificador operacional (3) integrador.

Description

Medición discreta de una corriente muy débil.

El invento se refiere a un procedimiento para la medición discreta de una corriente muy débil, en el que se mide en un ciclo de medición una corriente de medición, de una fuente de medición, en un condensador integrador conectable, tras una duración determinada del ciclo de medición, por medio una tensión de salida de un amplificador operacional integrador, que representa la corriente de medición. En un ciclo siguiente de reposición se realiza una integración de reposición, al conectarse por un conmutador semiconductor de reposición una corriente de reposición que fluye desde el condensador integrador.

El invento se refiere además a una disposición de circuito para la realización del procedimiento antes mencionado.

Procedimiento y disposiciones de circuito para la medición discreta de una corriente muy débil, es decir la medición discontinua de corrientes muy débiles, hasta ahora es conocida sólo hasta un orden de magnitud de 10-14 A. Como está descrito en el documento DD 125170, aquí son conocidos procedimientos de medición y su realización en disposiciones de circuito, estando aquí divididos en al menos dos ciclos, integrándose en un integrador una corriente de medición durante un ciclo de medición y midiéndose la tensión de salida correspondiente en la salida del integrador al cabo de una duración determinada del ciclo de medición. Durante un ciclo de reposición allí conectado se descarga el integrador por medio de un conmutador semiconductor de reposición por una resistencia de corriente de reposición, de modo que pueda conectarse de nuevo un ciclo de medición consecutivo, en el que se presenten para el integrador las mismas condiciones de inicio que en el ciclo de medición precedente.

Para la medición de corrientes <10-14 A son usuales mediciones de tiempo largo por medio de mediciones electrométricas, por ejemplo con dosímetros termoluminiscentes.

Otra solución para la medición de la corriente muy débil con un procedimiento indirecto de medición, que por la frecuencia de la magnitud indirecta de salida averigua el valor de medición para la corriente muy débil, es conocida por el documento DE 23 43 20 817 A. El procedimiento aquí empleado de equilibrio de carga representa el principio medidor de la medición diferencial, la cual está realizada de forma especialmente clásica con el empleo de un diferenciador según el documento DE 43 20 817 A.

En la realización técnica los convertidores de tensión/frecuencia, realizados preferiblemente con el procedimiento de equilibrio de carga, están caracterizados por los atributos de una magnitud de entrada conectada constantemente (por ejemplo la integración de la corriente de entrada no conectada) y de un quantum de integración de reposición determinado en correspondencia.

Para esto la integración de ida, que es causada por la impulsión permanente del integrador por la señal de entrada de medición, se pone opuesta a una integración de reposición.

Una exposición respecto al ajuste de equilibrio de carga puede en esto efectuarse integrando, es decir sólo con la consideración del proceso de medición por un lapso de tiempo mínimo determinado. Esta exposición alcanza entonces el presente equilibrio de carga total, si se consigue este ajuste con la realización de un número de integraciones consecutivas de ida y reposición, estadísticamente en el centro, es decir si está equilibrada, porque un tal "valor cero" puede aceptarse para el valor residual despreciable para la exactitud pretendida.

Al mismo tiempo así el número de integraciones de vuelta representa el valor de medición, que conducían a esta nivelación de equilibrio en este lapso de tiempo.

En esta solución especial se compensa una corriente de error que se presenta en el integrador por una corriente de compensación, que se alimenta constantemente en la entrada de la conexión que trabaja como integrador.

En esto la magnitud de la corriente de compensación se ajusta en una igualdad de la conexión al más bajo efecto sumario de error, no consiguiéndose de este modo la causa de la corriente de error y su reducción.

Otro ejemplo de medición de corriente muy débil por medio de un procedimiento de equilibrado de carga es conocido por el documento DD 119 940 A.

La desventaja de las soluciones conocidas para las mediciones de corrientes < 10-14 A consiste en que, con el procedimiento de medición que integra una pluralidad de integraciones de ida y de vuelta, ya no son realizables un procedimiento y montaje de una disposición de circuito para la medición discreta de corriente muy débil.

El invento basa ahora la misión en exponer un procedimiento y una disposición de circuito para la medición discreta de corrientes en el orden de magnitud de 0,1 10-15 A, con la compensación de magnitudes perturbadoras, como influencias de carga perturbadora de conmutadores semiconductores, tensión no convergente y deriva de divergencia.

Por parte del procedimiento se soluciona el suministro de tareas, porque una modificación de tensión unida a través de cargas perturbadoras acopladas en la salida del amplificador operacional integrador, la cual es causada por cargas perturbadoras acopladas en la conmutación del conmutador semiconductor de reposición, al principio y al final del ciclo de medición, se compensa por medio del añadido de una señal de compensación en Posición de fase y amplificación a la corriente de medición de la fuente de corriente de medición en la entrada del amplificador operacional integrador durante el ciclo de medición.

Por una parte de este modo no sólo se descarga el condensador integrador cargado con la corriente de medición, antes de cada medición dentro de un ciclo de reposición, sino que durante este ciclo de reposición se conecta adicionalmente un condensador de acoplamiento, de modo que éste se carga con la tensión divergente de un amplificador operacional integrador empleado, y de modo que debido a la conexión del amplificador operacional que se invierta está a disposición un valor de tensión inicial que compensa la tensión divergente en la salida del integrador en el ciclo consecutivo de medición. Ya que este proceso de compensación se realiza antes de cada ciclo de medición, puede también así registrarse y compensarse la deriva de la tensión divergente. La descarga requerida antes de cada medición del condensador integrador, con un conmutador semiconductor de reposición dentro de un ciclo de reposición, presupone que este conmutador semiconductor de reposición se impulsa durante la integración de la corriente de medición con una diferencia de potencial lo más pequeña posible, para reducir la alimentación de corrientes de error indeseadas, lo que en la técnica de conmutación puede obtenerse por la compensación de la tensión divergente.

Por otra parte se compensan cargas perturbadoras acopladas, que por la conmutación de conmutadores semiconductores, especialmente en la conmutación de ciclo de medición a ciclo de reposición y vuelta, causan una modificación de tensión en la salida del amplificador operacional integrador, por la alimentación de una señal correspondiente de medición en la entrada del amplificador operacional integrador.

Una variante especialmente ventajosa del procedimiento resalta que, el transcurso de señal de la señal de compensación se produce allí en una conmutación de compensador unida a la exploración exacta con desacoplado capacitivo de la modificación dinámica de tensión, en la salida del amplificador operacional integrador en una conmutación de compensador, y en la entrada se añade la corriente de medición en tal posición de fase y amplitud, de modo que se compensen los efectos de las cargas perturbadoras. Se efectúa así la producción de la señal de compensación para esto requerida, de modo que el transcurso dinámico de señal se desacopla de condensador en la salida del amplificador operacional integrador, y se modifica en cuanto a amplificación por exploración exacta en posición de fase y amplitud, tanto que por el consecutivo acoplamiento capacitivo en la entrada del amplificador operacional integrador se compensa este efecto perturbador hasta un residuo desprecia-
ble.

Otra variante ventajosa del procedimiento prevé que antes de cada medición, fluya en un ciclo de reposición la corriente de integración de la medición precedente al mismo tiempo por una resistencia de corriente de reposición a través de un conductor semiconductor conectado a tierra, y además con esto en la salida del amplificador operacional integrador se carga el primer condensador de acoplamiento conectado a tierra, tanto que al final del ciclo de reposición lleva tal tensión que representa la tensión divergente del amplificador operacional integrador, y tras la desconexión de la fuente de corriente de conmutación del ciclo de medición con tiempo de desconexión final, son aproximadamente cero todas las diferencias de potencial en el primer transistor FET de conmutación.

La solución por parte de la disposición del suministro de tareas, prevé que una conexión en serie, consistente en una primera resistencia de acoplamiento y un primer condensador de acoplamiento, esté conectada entre el conmutador semiconductor de reposición y la unión común de las resistencias que determinan la amplificación conectadas en serie, consistente en una primera resistencia de integrador, que por esta unión común esté conectado un segundo condensador de acoplamiento a la salida del amplificador operacional integrador, que esté dispuesto por la salida del amplificador operacional integrador un tercer condensador de acoplamiento en un entrada de una conexión de compensador, que la salida de la conexión de compensador esté unida con un segundo condensador integrador y éste a su vez con la primera entrada del amplificador operacional integrador.

Además, la solución por parte de la disposición del suministro de tareas prevé una realización ventajosa del conmutador Semiconductor de reposición, que el conmutador semiconductor de reposición consista en una conexión en serie de un primer transistor FET de conmutación y un segundo transistor FET de conmutación, así como de una resistencia de conmutación asociada, estando unido el terminal de drenaje del primer transistor FET de conmutación por una parte con la resistencia de corriente de reposición, y por otra parte su conmutación de fuente con el terminal de drenaje del segundo transistor FET de conmutación, con la primera resistencia de acoplamiento y un terminal de la resistencia de conmutación, estando esta última conectada con su otro terminal al electrodo de mando del primer transistor FET de conmutación, que en el terminal de fuente del segundo transistor FET de conmutación está unida a tierra y su terminal de electrodo de mando a la primera fuente de señal del ciclo de medición. Según el invento se emplea un conductor semiconductor de reposición, que consiste en una conexión en serie de un primer transistor FET de conmutación y un segundo transistor FET de conmutación, estando conectado a tierra el segundo transistor FET de conmutación con el terminal de fuente, así como teniendo en terminal de drenaje una unión común con el terminal de fuente del primer transistor FET de conmutación. El terminal de drenaje del primer transistor FET de conmutación está conectado a la resistencia de corriente de reposición, la cual crea la corriente de descarga del integrador durante el ciclo de reposición. La primera fuente de tensión de ciclo de medición, que está contigua al electrodo de mando del segundo transistor FET de conmutación, conecta en el ciclo de reposición con este segundo transistor FET de conmutación por medio de alto potencial. Por una fuente de corriente de conmutación del ciclo de medición, que está conectada por la unión común de ambos transistores FET de conmutación, cuya caída de tensión con la conexión efectuada del segundo transistor FET de conmutación opera también la conexión del primer transistor FET de conmutación, de modo que la corriente de descarga del integrador puede fluir a tierra. Ya que adicionalmente está conectada a la unión común de los transistores FET de conmutación una primera resistencia de acoplamiento, que está dispuesta en serie con un primer condensador de acoplamiento, este primer condensador de acoplamiento se halla puesto a tierra en cuanto a potencial en este estado del ciclo de reposición. Debido a que el primer condensador de acoplamiento está unido también con su otra conexión a la entrada inversora de un amplificador operacional integrador, se puede cargar el primer condensador de acoplamiento al potencial de la tensión divergente durante el ciclo de reposición.

Otra solución por parte de la disposición del suministro de tareas prevé la configuración ventajosa de la conexión de compensación de modo, que la conexión de compensador está dispuesta por un conexión parcial, que consta de un amplificador operacional separador, que dispone de una entrada no inversora y una salida, estando unida su entrada no inversora con el tercer condensador de acoplamiento y su salida a una entrada inversora de un amplificador operacional inversor, el cual además está equipado con una segunda entrada, la entrada no inversora y una salida, estando conectada a tierra la entrada no inversora, y estando unida la salida del amplificador operacional inversor con un electrodo de mando del transistor FET compensador, que en su terminal de drenaje está conectado a la fuente de tensión de funcionamiento y su terminal de fuente está unido por una parte con el segundo condensador integrador, estando éste a su vez unido con su segundo terminal al primer condensador integrador, que por otra parte el terminal de fuente del transistor FET compensador está unido con un terminal de una resistencia de compensador, estando unido el otro terminal de resistencia de compensador por una parte con un terminal de un condensador compensador, y por otra parte con una resistencia de trabajo, que el condensador está conectado a tierra con la otra conexión, que el otro terminal de la resistencia de trabajo está conectado al terminal de drenaje de un transistor compensador de conmutación, estando conectado al electrodo de mando del transistor compensador de conmutación la segunda fuente de señal de ciclo de medición y estando conectado a tierra su terminal de fuente. Su entrada no inversora está puesta a tierra. La salida del amplificador operacional inversor está unida con el electrod9o de mando de un transistor FET compensador, estando su terminal de drenaje conectado a la tensión de funcionamiento y estando su terminal de fuente unido a una resistencia de compensador. La resistencia de compensador está en conexión con su otro terminal con un condensador de compensador y al mismo tiempo con una resistencia de trabajo, hallándose puesta a tierra el otro terminal del condensador compensador. Además, el otro terminal de la resistencia de trabajo está unido con el terminal de drenaje de un transistor compensador de conmutación, cuyo terminal de fuente se halla puesto a tierra y cuyo electrodo de mando está conectado a la segunda fuente de señal de ciclo de medición. Un segundo condensador integrador está conectado por una parte con la unión común de resistencia de compensador y el terminal de fuente del transistor FET compensador, y por otra parte con el primer condensador integrador, así como con la entrada no inversora del amplificador operacional integrador.

El invento debe explicarse más de cerca en lo que sigue con la ayuda de un ejemplo de realización. En los dibujos correspondientes muestra,

la fig. 1 un esquema de conexiones de la disposición de circuito según el invento,

la fig. 2 la disposición de circuito según el invento del conmutador semiconductor de reposición,

la fig. 3 la disposición de circuito según el invento del circuito de compensación.

Como se ve en la fig. 1, la integración de la corriente de medición de la fuente 0 de la corriente de medición se efectúa en el primer condensador integrador 1, y la tensión de integración se amplifica por el amplificador operacional 3 integrador con la ayuda de la primera resistencia de integrador que determina la amplificación y de la segunda resistencia 12 de integrador como tensión de carga resultante, y puede medirse al final del ciclo de medición como tensión que representa la corriente de medición en la salida del amplificador operacional 3 integrador. En el ciclo de reposición que viene a continuación se conecta el conmutador semiconductor 26 de reposición por medio de la fuente 8 de señal de ciclo de medición y la fuente de corriente de conmutación de ciclo de medición y tiempo finito 16 de desconexión, de modo que el primer condensador integrador 1 se descarga a tierra. Al mismo tiempo se pone también a tierra en cuanto a potencial, por la primera resistencia 9 de acoplamiento, una conexión del primer condensador 10 de acoplamiento, el cual está conectado en serie con la primera resistencia 9 de acoplamiento, de modo que él puede cargarse al final del ciclo de reposición a la tensión divergente actual del amplificador operacional 3 integrador y compensa el efecto de tensión divergente del amplificador operacional 3 integrador en el siguiente ciclo de medición. Durante los procesos de conmutación del conmutador semiconductor 26 de reposición, accionados por los desarrollos de señal de la fuente de corriente de conmutación del ciclo de medición con tiempo finito 16 de desconexión, en las transiciones de ciclo de reposición a ciclo de medición y viceversa, en el primer condensador 1 integrador y en el segundo condensador 1 integrador se incorporan cargas perturbadoras.

Estas se desacoplan en su efecto dinámico de tensión en la salida del amplificador operacional 3 integrador por los condensadores segundo y tercero 13, 14 de acoplamiento y preparan en la entrada de una conexión 25 de compensador. Esta produce una señal de compensación, la cual se incorpora controlada por el curso de señal de la segunda fuente 24 de señal de ciclo de medición, por el segundo condensador integrador 2, y compensa los efectos perturbadores en el ciclo de medición subsiguiente.

Medición discreta de corriente muy débil Lista de símbolos de referencia

0

fuente de corriente de medición

1

primer condensador integrador

2

condensador integrador

3

amplificador operacional integrador

4

resistencia de corriente de reposición

5

primer transistor FET de conmutación

6

segundo transistor FET de conmutación

7

resistencia de conmutación

8

primera fuente de señal de ciclo de medición

9

primera resistencia de acoplamiento

10

primer condensador de acoplamiento

11

primera resistencia de integrador

12

segunda resistencia de integrador

13

segundo condensador de acoplamiento

14

tercer condensador de acoplamiento

15

amplificador operacional separador

16

fuente de corriente de conmutación del ciclo de medición con tiempo finito de conmutación

17

amplificador operacional inversor

18

transistor FET compensador

19

resistencia de compensador

20

condensador de compensador

21

resistencia de trabajo

22

transistor de conmutación compensador

23

fuente de tensión de funcionamiento

24

segunda fuente de señal del ciclo de medición

25

conmutador compensador

26

conmutador semiconductor de reposición

Claims (6)

1. Procedimiento para la medición discreta de una corriente muy débil, en el que se mide en un ciclo de medición una corriente de medición de una fuente (0) de corriente de medición, en un condensador (1) integrador conmutable, tras una duración determinada del ciclo de medición, tras una duración determinada del ciclo de medición, por medio de una tensión de salida de un amplificador operacional (3) integrador que representa la corriente de medición, y en un ciclo siguiente de reposición se realiza una integración de reposición conectado con un conmutador semiconductor (26) de reposición una corriente de reposición que fluye desde el condensador integrador (1), caracterizado porque una modificación de tensión causada por cargas perturbadoras acopladas a la salida del amplificador operacional (3) integrador, modificación que se provoca por cargas perturbadoras acopladas en el proceso de conmutación del conmutador semiconductor (26) de reposición al principio y al final del ciclo de medición, es compensada durante el ciclo de medición por medio de la adición de una señal de compensación, apropiada en posición de fase y en amplificación, a la corriente de medición de la fuente (0) de corriente de medición en la entrada del amplificador operacional (3) integrador.

2. Procedimiento según la reivindicación 1, caracterizado porque el curso de la señal de compensación se produce en un circuito (26) compensador por la exploración exacta unida con el desacoplamiento capacitivo de la modificación dinámica de tensión en la salida del amplificador operacional (3) integrador en una conmutación (25) de compensador y se añade en la entrada a la corriente de medición en tal posición de fase y amplitud que se compensan los efectos de las cargas perturbadoras.

3. Procedimiento según la reivindicación 1, caracterizado porque en un ciclo de reposición antes de cada medición, la corriente de integración de la medición previa fluye al mismo tiempo por una resistencia (4) de corriente de reposición a través de un conmutador semiconductor (26) de reposición que está conectado a tierra, y además un primer condensador (10) de acoplamiento conectado para esto a tierra a la salida del amplificador operacional (3) integrador se carga hasta que al final del ciclo de reposición soporta una tensión tal, que representa la tensión de compensación del amplificador operacional (3) integrador, y tras la desconexión de la fuente de corriente del ciclo de medición con un tiempo finito (16) de desconexión y de la segunda fuente de señal de medición, todas las diferencias de potencial en el primer transistor FET (5) de conmutación son aproximadamente iguales a cero.

4. Disposición de circuito para la medición discreta de una corriente muy débil con un amplificador operacional (3) integrador, cuya primera entrada está unida con una fuente (0) de corriente de medición y un primer condensador integrador (1), estando este último conectado a tierra, así como estando unido con una resistencia (4) de corriente de reposición, que a su vez está unida con un conmutador semiconductor (26) de reposición, estando éste conectado a tierra y adicionalmente a una primera fuente (8) de señal de ciclo de medición con un tiempo finito (16) de desconexión, y con un circuito en serie que determina la amplificación, consistente en una primera resistencia (11) de integrador y una segunda resistencia (12) de integrador, que están conectadas entre la salida del amplificador operacional (3) integrador y tierra, estando conectada la segunda entrada del amplificador operacional (3) integrador en su unión común, caracterizada porque está conectado un circuito en serie, consistente en una primera resistencia (9) de acoplamiento y un primer condensador (10) de acoplamiento, entre el conmutador semiconductor (26) de reposición y la unión común de las resistencias conectadas en serie que determinan la amplificación, consistentes en la primera resistencia (11) de integrador y la segunda resistencia (12) de integrador, porque desde esta unión común está conectado un segundo condensador (13) de acoplamiento a la salida del amplificador operacional (3) integrador, porque la salida del amplificador operacional (3) integrador está unida por un tercer condensador (14) de acoplamiento con una entrada de un circuito (25) compensador, y porque la salida del circuito (25) compensador está unida con un segundo condensador (2) integrador y éste a su vez con la primera entrada del amplificador operacional (3) integrador.

5. Disposición de circuito según la reivindicación 4, caracterizada porque el conmutador semiconductor (26) de reposición consiste en un circuito en paralelo de un primer transistor FET (5) de conmutación y un segundo transistor FET (6) de conmutación, así como de una resistencia asociada (7) de conexión, estando unido por una parte el terminal de drenaje del primer transistor FET (5) de conmutación con la resistencia (4) de corriente de reposición y por otra parte su terminal de fuente con el terminal de drenaje del segundo transistor FET (6) de conmutación a la primera resistencia (9) de acoplamiento y un terminal de la resistencia (7) de conexión, estando conectada esta última con su otro terminal al electrodo de mando del primer transistor FET (5) de conmutación, porque el terminal de fuente del segundo transistor FET (6) de conmutación está unido a tierra y su terminal de mando está unido a la primera fuente (8) de señal de ciclo de medición, y porque el terminal de mando del primer transistor FET (5) de conmutación está unido con la fuente de corriente de conexión del ciclo de medición con tiempo finito (16) de desconexión.

6. Disposición de circuito según las reivindicaciones 4 y 5, caracterizada porque circuito (25) compensador está formado por un circuito parcial, consistente en un amplificador operacional (15) separador, que dispone de una entrada no inversora, una entrada inversora y una salida, estando unida su entrada no inversora con el tercer condensador (14) de acoplamiento y estando unida su salida a una entrada inversora de un amplificador operacional (17) inversor, el cual está además equipado con una segunda entrada, la entrada no inversora, y una salida, estando conectada a tierra la entrada no inversora y estando unida la salida del amplificador operacional (17) inversor con un electrodo de mando de un transistor FET (18) de compensador, porque su terminal de drenaje está conectado a la fuente (23) de tensión de funcionamiento y su terminal de fuente está unido por una parte con el segundo condensador integrador (2), estando éste a su vez unido con su segundo terminal al primer condensador integrador (1), porque por otra parte el terminal de fuente del compensador FET (18) está unida con un terminal de una resistencia (19) de compensador, estando unido el otro terminal de la resistencia (19) de compensador por una parte con un terminal de un condensador (20) de compensador, y por otra parte con una resistencia (21) de trabajo, porque el condensador (20) de compensador está conectado a tierra con el otro terminal, porque el otro terminal de la resistencia (21) de trabajo está conectado al terminal de drenaje de un transistor conmutador (22) de compensador, estando conectado al electrodo de mando del transistor conmutador (22) de compensador la segunda fuente (24) de señal de ciclo de medición, y estando conectado a tierra su terminal de fuente.