ES2208984T3 - Circuito integrado inviolable. - Google Patents
Circuito integrado inviolable.Info
- Publication number
- ES2208984T3 ES2208984T3 ES98103098T ES98103098T ES2208984T3 ES 2208984 T3 ES2208984 T3 ES 2208984T3 ES 98103098 T ES98103098 T ES 98103098T ES 98103098 T ES98103098 T ES 98103098T ES 2208984 T3 ES2208984 T3 ES 2208984T3
- Authority
- ES
- Spain
- Prior art keywords
- external
- electrical signal
- pins
- active component
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
UN APARATO DE CIRCUITO INTEGRADO (IC) RESISTENTE A MANIPULACIONES SE ADAPTA PARA UTILIZARLO CON UN IC QUE INCLUYE UN COMPONENTE ACTIVO, TAL COMO UN PROCESADOR DE SEGURIDAD, QUE NECESITA UNA SEÑAL DE POTENCIA CONSTANTE PARA FUNCIONAR. SI SE INTERRUMPE LA SEÑAL DE POTENCIA, SE BORRAN LOS DATOS DE UNA MEMORIA VOLATIL DEL PROCESADOR DE SEGURIDAD. LA MEMORIA SE ENCUENTRA DENTRO DEL PAQUETE DEL IC. UNA SEÑAL DE POTENCIA EXTERNA SE ACOPLA A LA MEMORIA POR MEDIO DE UNA RUTA CONDUCTORA, QUE SE LLEVA FUERA DEL CONTENEDOR Y QUE PUEDE ESTAR INCRUSTADA EN UNA TARJETA DECODIFICADORA, EN UN SUBSTRATO DE MICROMODULO O EN EL CUERPO DE UNA TARJETA INTELIGENTE EN LA QUE SE INCLUYE EL IC. LA RUTA CONDUCTORA PUEDE LLEVAR LA SEÑAL DE POTENCIA DIRECTAMENTE A LA MEMORIA, O BIEN PUEDE LLEVARLA A CONTROLAR UN TRANSISTOR. LA RETIRADA DEL PAQUETE DEL IC DE LA PLACA DECODIFICADORA, DEL SUBSTRATO DE MICROMODULO O DE LA TARJETA INTELIGENTE ABRIRA LA RUTA CONDUCTORA E INTERRUMPIRA LA SEÑAL DE POTENCIA QUE LLEGA A LA MEMORIA, CAUSANDO UN CORTOCIRCUITO O LA APERTURA DEL CIRCUITO. COMO RESULTADO, SE PERDERAN LOS DATOS QUE SE ALMACENABAN EN LA MEMORIA. DE ESTA FORMA, EL APARATO IMPIDE QUE LOS PIRATAS MANIPULEN EL INTERIOR DEL IC.
Description
Circuito integrado inviolable.
La presente invención se refiere a la protección
de circuitos integrados (CI), y más particularmente, a un esquema
para evitar la retrotecnia de los CI. La invención es
particularmente útil para la protección segura de los CI que se
utilizan en decodificadores de televisión por satélite o por cable,
con fines de evitar que los usuarios no autorizados reciban
difusiones televisivas. La invención es igualmente útil para la
protección segura de CI utilizados en otras aplicaciones, que
incluyen terminales y tarjetas inteligentes para transacciones
electrónicas de fondos, control de acceso a premisas, juegos
electrónicos y similares.
Debido a la continua popularidad del mercado de
la televisión de pago, existe una enorme motivación financiera
para las personas no autorizadas conocidas como "piratas" para
modificar el control de acceso de las terminales de usuario (por
ejemplo, decodificadores) para poder recibir programación
televisiva sin el pago de las tasas de suscripción necesarias. Los
individuos sin escrúpulos compran decodificadores modificados a
través de varios mercados y éstos se utilizan para recibir y ver de
manera ilegal las señales televisivas.
Para producir un decodificador modificado, un
pirata debe extraer cierta información desde un decodificador
original, que normalmente conoce sólo el fabricante autorizado.
Normalmente, el decodificador incluye un procesador seguro (por
ejemplo, criptográfico) que contiene información, tal como claves
criptográficas que se utilizan en el descifrado de una señal de
televisión cifrada u otra señal de programación de servicio (por
ejemplo, de sonido o de datos). Ya que el procesador seguro ejecuta
funciones de control de acceso, es un centro de atención del
pirata. Por consiguiente, el pirata utilizará varias técnicas en un
intento de conseguir información del procesador seguro.
Una técnica de ataque común es conocida como
"exploración". Un procesador seguro incluye un circuito
integrado (CI) que está fabricado como un dispositivo monolítico con
un conjunto de componentes pasivos y activos, que incluyen
transistores, resistencias, condensadores, y diodos que están
interconectados dentro de un bloque monolítico de material
semiconductor. El CI puede estar colocado en un alojamiento que
está instalado en una placa del decodificador, o puede formar parte
de un micro-módulo que está encastrado en una
tarjeta inteligente. Durante la exploración, los CI, tales como
circuitos integrados a escala muy grande (VLSI) están sometidos a
un ataque invasivo en el que la pastilla (por ejemplo, CI o
"chip") se deja al descubierto por eliminación del
encapsulado. Durante la eliminación del encapsulado, el material
compuesto que encapsula o rodea la pastilla se elimina
sistemáticamente. A continuación, se utilizan sondas que miden la
corriente y otros parámetros para vigilar las señales electrónicas
en los componentes activos del chip.
Un pirata puede ejecutar las siguientes etapas de
eliminación del encapsulado con fines de preparar un chip para la
exploración. En primer lugar, el chip se retira de la placa del
decodificador, con la pastilla todavía dentro del paquete del CI.
Generalmente, éste es el caso cuando un chip está montado en una
placa de gran tamaño. En segundo lugar, la posición de la pastilla
dentro del compuesto de encapsulado del paquete del CI puede
determinarse tomando un rayo x del paquete de CI. En tercer lugar,
puede utilizarse una muela mecánica para eliminar la máxima
cantidad posible de compuesto de encapsulado de la superficie
superior de la pastilla sin dañar la pastilla. En cuarto lugar, se
realiza el grabado químico o grabado por plasma para eliminar las
últimas partes de compuesto de encapsulado que quedan sobre la zona
de la pastilla que se va a explorar. Algunos agentes de corrosión
química trabajan tan bien en el compuesto de encapsulado que,
frecuentemente, se puede saltar la etapa de molido.
La placa del decodificador puede ser una placa
informática tal como las utilizadas en un ordenador personal (PC).
Normalmente, el chip requiere una corriente continua procedente de
una batería u otra fuente de alimentación para conservar los
contenidos de una memoria volátil, tal como una memoria de acceso
aleatorio (RAM). En este caso, los hilos de batería se sueldan a
una patilla positiva (por ejemplo, V_{bat}) y a una patilla
negativa (por ejemplo, V_{SS}) fuera del chip antes de retirarlos
de la placa. A continuación, el chip se retira de la placa con los
hilos de batería todavía unidos. Si la potencia de la batería se
interrumpe, el chip se "autodestruirá" borrando (por ejemplo,
perdiendo) información crítica almacenada en la memoria. El pirata
puede identificar las patillas de batería apropiadas tomando
mediciones de resistencia de las líneas en la placa que están
conectadas a la batería, y a continuación, confirmándolo tomando
lecturas de tensión de las líneas con una tensión principal (por
ejemplo V_{CC}) desconectada.
El CI debe retirarse de la placa del
decodificador ya que el equipo utilizado por el pirata en las
etapas posteriores de eliminación del encapsulado no puede albergar
la huella de gran tamaño de la placa de decodificador de gran
tamaño. Las estaciones comerciales de eliminación del encapsulado
que utilizan agentes químicos de corrosión pueden albergar
únicamente placas de decodificador relativamente pequeñas. Esto es
cierto porque el CI debe colocarse en una cámara para proteger al
operario de los agentes de corrosión, que pueden ser tóxicos.
Frecuentemente, se crea un pequeño vacío en la cámara para evitar
la fuga del fluido del agente de corrosión y de la pulverización.
Normalmente, tales cámaras son de tamaño limitado debido al aumento
del gasto y tiempo asociados con la evacuación de una cámara de
volumen mayor.
Alternativamente, el CI puede estar colocado en
un micro-módulo, que está conectado, circuito en
miniatura compuesto de micro elementos tales como resistencias,
condensadores, y/o transistores. La pastilla del micromódulo puede
estar fabricada dentro de una matriz de sustrato. Una superficie de
la matriz de sustrato contiene contactos, mientras la matriz se une
mediante hilos a la superficie opuesta. Una cavidad de un cuerpo de
tarjeta lleva dentro el micromódulo. Comúnmente, un pirata extrae
el micromódulo del cuerpo de tarjeta y coloca el micromódulo para
obtener acceso a la zona de contacto. La zona de contacto está
pegada a una superficie de montaje, y la superficie de la pastilla
está al descubierto para permitir retirar el adhesivo epoxídico que
se utiliza para sujetar la pastilla dentro del cuerpo de
tarjeta.
De este modo, la tarea del pirata se facilita
cuando el chip está consolidado en un factor de forma más pequeña
del mismo chip o una placa mucho más pequeña. La presente
invención pretende dificultar al pirata la retiración de un CI de
una placa o micromódulo, o la retiración de un micromódulo de una
tarjeta inteligente.
En los diseños actuales de chips, que incluyen
aquellos para CI de aplicaciones específicas (ASICs), generalmente,
un pirata no encontrará obstáculos significativos para ejecutar
las cuatro etapas anteriores. Retirar el chip de la placa con los
hilos de batería todavía unidos normalmente se considera la
operación más delicada. De este modo, un pirata puede dejar al
descubierto la pastilla sin daño alguno, que está protegida por un
recubrimiento de pasivado de vidrio inerte, siempre que no se
produzca un cortocircuito o circuito abierto de la potencia de la
batería. Además, también pueden evitarse fácilmente los daños a los
hilos de unión. Los hilos de unión conectan zonas de unión del chip
a las zonas de paquete en el paquete protector del encapsulado, y
están situados en la periferia del dispositivo. Una vez que la
pastilla está al descubierto sin provocar el corte o la apertura
del suministro eléctrico al chip, entonces puede iniciarse la
exploración. Si la retiración del chip de la placa o del
micro-módulo al que está conectado puede evitarse o
dificultarse de otro modo, entonces la piratería puede hacerse más
difícil o evitarse totalmente.
En la patente de los EE.UU n° 4.933.898
comúnmente asignada emitida el 12 de junio de 1990 a Gilberg et
al., titulada "Secure Integrated Circuit Chip With Conductive
Shield" se expone una propuesta para impedir la exploración.
Gilberg et al. describen el uso de una o más capas conductoras para
recubrir una zona segura de un CI. Las capas conductoras protegen
la zona segura de inspecciones y llevan una señal eléctrica al CI.
La extracción de una de las capas por un pirata produce la pérdida
de potencia a los componentes de la zona segura. Sin embargo, esta
propuesta no trata directamente el problema de la extracción de un
CI de una placa del decodificador o de una tarjeta inteligente.
El documento EP 0 495 645 describe un dispositivo
de seguridad de datos que incluye un alojamiento formado por una
placa superior, una placa base y cuatro placas laterales. Cada
placa lleva un segmento de trayectoria serpenteante eléctricamente
conductora. Una placa de circuito impreso está montada en el
alojamiento y lleva componentes de circuitos electrónicos que
incluyen una memoria para datos confidenciales almacenados. Los
segmentos conductores de trayectoria en las placas laterales están
interconectados a través de material epoxídico perecedero
eléctricamente conductor y pistas conductoras, excepto el segmento
conductor de trayectoria de la cuarta placa que está conectado
directamente al segmento conductor de trayectoria de una placa
adyacente mediante un bloque de interconexión de 6 lados. Si se
retira el adhesivo que une conjuntamente los componentes del
alojamiento, se evita un giro de la placa lateral por la
disposición lado con lado y/o el material epoxídico perecedero y/o
el bloque de interconexión. La interrupción de los segmentos de
trayectoria serpenteante eléctricamente conductora en las placas
del alojamiento da como resultado el borrado de los contenidos de
la memoria.
El documento EP 0 510 433 describe una estructura
de circuito segura que incluye un par de sustratos opuestos que
tienen un circuito volátil fabricado en al menos uno de los
sustratos. Entre los sustratos, se extiende un circuito de
mantenimiento para el circuito volátil, de manera que éste se
interrumpe si los sustratos se mueven uno con respecto a otro por
la apertura del paquete de circuito. El circuito de mantenimiento
incluye una serie de resaltes de indio conductores de ajuste, que
se extienden desde los sustratos opuestos y unen mecánicamente los
sustratos entre sí.
Es un objeto de la presente invención
proporcionar un aparato que impida que un pirata manipule los chips
de CI.
Este objeto se soluciona mediante un aparato de
circuito integrado inviolable según las reivindicaciones
independientes 1 y/o 6 y/o 11.
Realizaciones ventajosas adicionales son el
asunto de las reivindicaciones dependientes 2 a 5, 7 a 10 y 12 a
16.
Según la presente invención, se dificulta la
tarea del pirata de extraer un CI de una placa del decodificador,
de un sustrato de micro-módulo o de un cuerpo de
tarjeta inteligente sin dañar el CI. Además, el aparato inventivo
es compatible con diseños de chips existentes y es económico de
realizar.
Una ventaja adicional del aparato inventivo es
que dificulta la deposición de rayos iónicos. Los dispositivos de
deposición de rayos iónicos se utilizan para inyectar moléculas o
átomos cargados en una pastilla, y normalmente utilizan una pequeña
cámara evacuada para sostener la pastilla. La evacuación de la
cámara se dificulta si la pastilla se deja en una placa o sustrato
de micro-módulo debido a la desgasificación (por
ejemplo, la liberación de gases absorbidos por calentamiento) de la
placa o del sustrato. Al hacer más difícil y arriesgado para un
pirata la extracción de la pastilla de la placa o del
micro-módulo, los costes de manipulación del pirata
aumentan ya que aumenta el periodo necesario para evacuar la
cámara.
Según una realización de la presente invención,
se presenta un aparato de circuito integrado (CI) inviolable. El
aparato está adaptado para su uso con un CI que lleva un componente
activo, tal como un procesador seguro que requiere un suministro
eléctrico constante para funcionar. Si se interrumpe el suministro
eléctrico, los datos se borran de una memoria volátil del
procesador seguro.
El aparato de circuito integrado (CI) inviolable
incluye un cuerpo de CI, que es un alojamiento en el que el CI está
empaquetado antes de instalarse en una placa del decodificador o
tarjeta inteligente. Un componente activo, tal como un procesador
seguro está dispuesto dentro del cuerpo.
En una primera realización, está previsto un
conjunto de patillas redundantes, que están asociadas con el cuerpo
de CI, para conectar una señal eléctrica que es externa al cuerpo
de CI al componente activo a través de una trayectoria eléctrica.
La señal eléctrica permite que el componente activo funcione. Un
conmutador, tal como un transistor está dispuesto dentro del cuerpo
de CI, y recibe la señal eléctrica a través de al menos una de las
patillas redundantes. El conmutador está adaptado para interrumpir
la señal eléctrica al componente activo cuando se interrumpe la
señal eléctrica a al menos una de las patillas. La señal eléctrica
puede interrumpirse, por ejemplo, cuando el cuerpo de CI se extrae
de una placa del decodificador o de una tarjeta inteligente. El
conmutador puede estar adaptado para proporcionar un cortocircuito
o circuito abierto de la trayectoria eléctrica cuando se
interrumpe la señal eléctrica a al menos una de las patillas. El
componente activo puede comprender una memoria segura, tal como
una RAM, para almacenar datos criptográficos, cuando una
interrupción de la señal eléctrica a al menos una de las patillas
produce el borrado de los datos criptográficos.
En una segunda realización, están previstas una
primera y segunda patillas primarias asociadas con el cuerpo de CI
para conectar la señal eléctrica al componente activo. Una primera
patilla adicional está eléctricamente conectada a una de las
primera o segunda patillas primarias a través de un primer elemento
eléctricamente conductor, tal como una línea, y una segunda patilla
adicional está eléctricamente conectada a la primera patilla
adicional a través de un segundo elemento eléctricamente conductor.
Al menos uno de los primer y segundo elementos eléctricamente
conductores se extiende, al menos parcialmente, fuera del cuerpo de
CI. La señal eléctrica está conectada al componente activo a través
de una trayectoria serial que incluye las primera y segunda
patillas primarias y las primera y segunda patillas
adicionales.
Opcionalmente, al menos uno de los primer y
segundo elementos eléctricamente conductores está encastrado, al
menos parcialmente, dentro de una placa, un sustrato de
micro-módulo o tarjeta inteligente que lleva el
cuerpo de CI, de manera que la extracción del cuerpo de CI de la
placa, del sustrato de micro-módulo o de la tarjeta
inteligente interrumpe la conexión de la señal eléctrica a través
de la trayectoria serial al componente activo. El componente activo
puede comprender una memoria segura para almacenar datos
criptográficos, cuando una interrupción de la señal eléctrica en la
trayectoria serial produce el borrado de los datos
criptográficos.
En una tercera realización, el componente activo
comprende una pluralidad de segmentos que están dispuestos dentro
del cuerpo. Está prevista una correspondiente pluralidad de
patillas asociadas con el cuerpo de CI para conectar una señal
eléctrica a los segmentos a través de trayectorias internas
eléctricamente conductoras respectivas que son internas, al menos
parcialmente, al cuerpo de CI. La señal eléctrica permite que los
segmentos funcionen. Las patillas reciben la señal eléctrica a
través de una trayectoria externa eléctricamente conductora que se
extiende, al menos parcialmente, fuera del cuerpo de CI. La
conexión de la señal eléctrica a al menos uno, sino todos, de la
pluralidad de segmentos se interrumpe cuando la pluralidad de
patillas ya no lleva la señal eléctrica.
Opcionalmente, el elemento externo eléctricamente
conductor está encastrado, al menos parcialmente, dentro de una
placa, sustrato de micro-módulo o tarjeta
inteligente que lleva el cuerpo de CI, de manera que la extracción
de dicho cuerpo de CI de la placa, sustrato de
micro-módulo o tarjeta inteligente interrumpa el
envío de la señal eléctrica a través de la pluralidad de patillas.
Sin embargo, no se requiere ocultar el elemento conductor. Por
ejemplo, el CI puede llevarse en una placa de dos lados que no
tiene capas adicionales, cuando las líneas conductoras están
situadas en una superficie superior de la placa. En un caso de este
tipo, pueden realizarse algún esfuerzo para conducir las líneas por
debajo del CI. La simple manipulación de la potencia en la patilla
o en la zona producirá un problema.
Los segmentos del componente activo pueden
comprender una memoria segura para almacenar datos criptográficos,
cuando una interrupción de la señal eléctrica a la pluralidad de
patillas produce el borrado de los datos criptográficos.
La figura 1 es un diagrama simplificado que
ilustra una primera realización del circuito integrado (CI)
inviolable según la presente invención.
La figura 2 es un diagrama simplificado que
ilustra una segunda realización del CI inviolable según la presente
invención.
La figura 3 es un diagrama simplificado que
ilustra una tercera realización del CI inviolable según la presente
invención.
Se presenta un circuito integrado (CI) inviolable
para evitar la manipulación (por ejemplo, por retrotecnia) de
componentes activos, tales como un procesador seguro utilizado en
un decodificador de televisión. Particularmente, cualquier intento
de extraer el CI de una placa del PC, tarjeta inteligente, u otro
lugar en el que está instalado el CI interrumpirá una señal
eléctrica del componente activo y dará como resultado la pérdida de
datos.
La figura 1 es un diagrama simplificado que
ilustra una primera realización del circuito integrado (CI)
inviolable según la presente invención. El CI 100 incluye un
componente activo, tal como una memoria 130 de acceso aleatorio
(RAM) segura, que forma parte de un procesador seguro. Una unidad
de procesamiento central (CPU) del procesador seguro, no mostrado,
puede transferir datos a y desde la memoria 130. La RAM 130 es una
memoria volátil que requiere una señal eléctrica continua para
conservar sus contenidos.
Un hilo u otro elemento 151 eléctricamente
conductor y una patilla 110 conectan una terminal positiva (por
ejemplo, V_{SS}) de una fuente 150 de tensión con la RAM 130.
Normalmente, la patilla 110 y la fuente 150 de tensión son externas
al CI 100. El término "patilla", tal como se utiliza en el
presente documento, pretende abarcar cualquier terminal
eléctricamente conductora. De manera similar, los elementos 152 y
153 eléctricamente conductores, y una patilla 105 conectan una
terminal negativa (por ejemplo V_{bat}) de la fuente 150 de
tensión con la RAM 130. Las patillas 105 y 110 son patillas
primarias. En un modo operativo nominal, la señal eléctrica se
lleva desde la terminal positiva de la batería 150, a la RAM 130 a
través de la patilla 110 y los conductos 151, y se llevan de vuelta
a la terminal negativa de la fuente de tensión a través de los
conductos 152 y 153 y la patilla 105. En efecto, se entenderá que
la polaridad de la fuente 150 de tensión puede invertirse.
Según la presente invención, están previstos
medios para interrumpir la señal eléctrica a la RAM 130.
Particularmente, están previstas una o más patillas 115, 120 y 125
secundarias o adicionales para llevar la señal eléctrica a los
conmutadores 135, 140 y 145, respectivamente. La señal eléctrica
suministrada desde la terminal positiva de la fuente 150 de tensión
está conectada a un elemento 160 eléctricamente conductor (por
ejemplo, conducto, hilo o línea) que se extiende desde la patilla
110 a la patilla 125. Las patillas 115 y 120 también conectan con
el conducto 160. Aunque se muestran tres patillas adicionales, y
puede estar previsto cualquier cantidad, se apreciará que
únicamente se requiere el uso de una patilla adicional para
realizar el esquema de la presente invención.
La patilla 115 proporciona la señal eléctrica
positiva a un conmutador 135 a través del conducto 116. El
conmutador 135 está conectado al conducto 151 a través del conducto
136, y al conducto 153 a través del conducto 137. El conmutador 135
puede comprender un transistor, tal como un transistor de efecto
de campo (FET), aunque los expertos en la técnica apreciarán que
pueden utilizarse otros tipos de dispositivos de conmutación. Un
FET está caracterizado por una tensión de compuerta que controla la
cantidad de corriente de alimentación que se introduce en el
transistor y la cantidad de corriente de drenaje que existe en el
transistor. Si la tensión de compuesta está por debajo de un valor
umbral, no fluye corriente a través del transistor. Si la tensión
de compuerta excede el valor umbral, la corriente fluye a través
del transistor. De geste modo, el transistor puede actuar como un
conmutador que tiene dos modos. En un primer modo, el transistor
tiene una resistencia baja, y la corriente pasa fácilmente,
mientras que en un segundo modo, el transistor tiene una
resistencia muy elevada, y esencialmente no pasa corriente.
Si el conmutador 135 es un transistor, la señal
eléctrica suministrada a través del conducto 116 puede desviar el
transistor a un modo en el que no pase corriente entre los
conductos 136 y 137. De manera similar, el conmutador 140 puede
desviarse a través de la patilla 120 y el conducto 121 de manera
que no pase corriente entre los conductos 141 y 142, y el
conmutador 145 puede desviarse a través de la patilla 125 y el
conducto 126 de manera que no pase corriente entre los conductos 146
y 147. Esto representa un modo operativo nominal del CI 100, en el
que los conmutadores 135, 140 y 145 actúan como resistencias
infinitas.
En el caso en el que un pirata intente extraer el
CI de una placa del decodificador o de una tarjeta inteligente en el
que esté instalado el CI, la configuración de la figura 1
presentará varios obstáculos. En primer lugar, el pirata necesitará
asegurarse de que se mantenga la señal eléctrica apropiada en cada
una de las patillas 105, 110, 115, 120 y 125. de este modo, en lugar
de necesitar únicamente dos conexiones de baterías, por ejemplo, a
través de patillas 105 y 110, para suministrar la potencia
necesaria a la memoria 130, el pirata deberá suministrar una o más
conexiones de batería adicionales a través de patillas 115, 120 y
125 adicionales. La corriente llevada por las patillas 105, 110 es
generalmente del orden de varios micro-amperios,
aunque la capacidad máxima de las patillas normalmente es de cien a
mil veces superior. En el estado actual de la técnica, la
corriente llevada por las patillas puede retroceder a una memoria
que tiene aproximadamente de kilobytes de memoria de acceso
aleatorio (RAM).
En la práctica, el pirata conecta una nueva
fuente de tensión (por ejemplo, batería) al CI 100 antes de
intentar extraer el CI de la placa o tarjeta inteligente. Sin
embargo, debe tenerse muchísimo cuidado para soldar una batería a un
CI antes de la extracción de una placa. La nueva batería se
conecta a través de nuevos conductores e hilos que sustituyen
aquellos suministrados por la placa o la tarjeta inteligente. Una
vez que el CI está conectado a la nueva batería, entonces, las
conexiones entre el CI y la antigua batería deben romperse para que
el CI pueda despegarse de la placa.
El pirata se enfrentará a varios problemas cuando
intente romper las conexiones entre el CI y la antigua batería.
Particularmente, cuando intente utilizar calor para romper las
conexiones de soldadura a la antigua batería, pueden romperse
también una o más de las conexiones a la nueva batería, dando como
resultado la interrupción de la señal eléctrica al CI 100 y el
borrado de los datos en la memoria 130 volátil. Adicionalmente, si
las conexiones eléctricas entre el CI y la nueva batería se
realizaran con una soldadura que no estuviera a la temperatura
apropiada, pueden formarse juntas débiles conocidas como juntas de
soldadura en frío. Tales juntas son particularmente propensas a
fallos cuando se manipulan las nuevas conexiones.
De hecho, la manipulación del CI puede producir
tensiones significativas en los nuevos conductores de la batería que
están conectados al paquete de CI. Alternativamente, cuando el Ci
está alojado en un micro-módulo, las tensiones
pueden inducir en los hilos de unión que conectan la nueva batería
al micro-módulo. Estas tensiones pueden producir
que las patillas u otros elementos de conexión se desprendan
literalmente del paquete de CI. Cuando esto ocurre, se pierden
todos los contenidos volátiles de la memoria 130. Adicionalmente,
puede producirse un cortocircuito accidental de los conductores de
batería del CI si el CI se manipula sin la debida atención por
parte del pirata. Con la presente invención, un cortocircuito de
este tipo también interrumpe el flujo de corriente al CI y produce
la pérdida de datos en la memoria 130. Para evitar los problemas de
un circuito abierto o de un cortocircuito de la señal eléctrica al
CI, un pirata debe elegir entre dejar el CI en la placa del
decodificador o en el micro-módulo. En este caso, el
pirata pude intentar cortar una parte de la placa que incluye el
CI. O, cuando un micro-módulo de una tarjeta
inteligente lleva el CI, el pirata puede intentar cortar el
micro-módulo del sustrato del
micro-módulo y el cuerpo de tarjeta inteligente.
Tales intentos pueden disminuir el tiempo y los gastos del pirata
en manipular el Ci, pero destruirán la placa. Normalmente, el coste
de la destrucción de una placa completa es significativo y
representará un impedimento significativo para el pirata.
Adicionalmente, si la placa se deja intacta, será necesaria una
manipulación especial por parte del pirata en una estación de
eliminación del encapsulado por agente de corrosión húmedo. Además,
si la placa puede alojarse en una cámara de rayos fónicos
concentrada, la cámara necesitará más tiempo para evacuar debido a
la desgasificación, tal como se ha expuesto anteriormente.
De este modo, al aumentar el número de patillas
que deben conectarse a la nueva batería para mantener la señal
eléctrica al CI 100, las posibilidades de que un pirata estropee el
procedimiento de retrotecnia e inutilice el Ci aumentan.
Adicionalmente, todos o parte de los hilos o
líneas 160 pueden estar encastrado (por ejemplo, enterrados) en la
placa o en la tarjeta inteligente en al que está montado el CI 100.
Normalmente, una placa del decodificador comprende una estructura
de múltiples capas. El conducto 160 puede estar encastrado en la
placa, de manera que cuando el Ci se extrae de la placa, la
trayectoria 160 conductora no se rompe, pero se interrumpe la
corriente al chip debido a un cortocircuito entre los conductos 151
y 153. Por ejemplo, sino se suministra la corriente apropiada a la
patilla 125, entonces, se interrumpirá la señal eléctrica que se
suministra nominalmente al conmutador 145 a través del conducto
126. En este caso, el conmutador 146 producirá que la corriente
fluya entre los conductos 146 y 147, cortocircuitando de este modo
los conductos 151 y 153.
De manera similar, si no se suministra la
corriente apropiada a las patillas 115 y 120, cada uno de los
conmutadores 140 y 145, respectivamente, cortocircuitará la señal
eléctrica a la memoria 130. de este modo, al disponer las patillas
115, 120 y 125 adicionales y el conducto 160 en lugares
estratégicos, por ejemplo, alrededor de la periferia del CI 100, es
posible proporcionar numerosas "trampas" al pirata que puedan
producir la interrupción de la señal eléctrica al CI 100.
Por tanto, la configuración mostrada en la figura
1 sólo es un ejemplo, y se apreciará que pueden utilizarse varias
cantidades de patillas adicionales y lugares para el conducto 160.
Por ejemplo, el conducto puede extenderse sustancialmente alrededor
de la circunferencia del CI 100. Alternativamente, la polaridad de
la fuente 150 de tensión puede invertirse, y pueden utilizarse más
de una fuente de tensión. Adicionalmente, pueden utilizarse varios
esquemas de conmutación. Por ejemplo, el conmutador 135 puede estar
dispuesto para suministrar un circuito abierto (en lugar de un
cortocircuito) en cada uno de los conductos 151 y 153 cuando se
interrumpe la señal eléctrica.
La figura 2 es un diagrama simplificado que
ilustra una segunda realización del Ci inviolable según la presente
invención. Aquí, una señal procedente de la fuente 150 de tensión
está conectada a la memoria 130 a través de varias patillas y
conductos que están dispuestos en serie. Particularmente, la
terminal positiva de la fuente de tensión está conectada a una
patilla 205, mientras que la terminal negativa de la fuente de
tensión está conectada a una patilla 245. La patilla 205 está
conectada a la memoria 130 a través de un conducto 207, la patilla
210, el conducto 212, la patilla 215, el conducto 217, la patilla
220, el conducto 222, la patilla 225 y el conducto 227. La patilla
245 está conectada a la memoria 130 a través de un conducto 242, la
patilla 240, el conducto 237, la patilla 235 y el conducto 230. La
interrupción de la corriente a cualquiera de las patillas
interrumpirá el suministro eléctrico a la memoria 130 y producirá
la pérdida de datos en la misma.
Adicionalmente, un pirata puede provocar
fácilmente un cortocircuito conectando una de las patillas o
conductos positivamente polarizados con una de las patillas o
conductos negativamente polarizados. Por ejemplo, si la patilla 225
está eléctricamente conectada con la patilla 235, se producirá un
cortocircuito por el CI 100. Como resultado, se interrumpirá la
señal eléctrica que se lleva a la memoria 130 a través de los
conductos 227 y 230, produciendo de este modo la pérdida de datos
almacenados en la memoria. Opcionalmente, los conductos o líneas
212, 222 y 237 pueden estar encastrados, al menos parcialmente, en
una placa del decodificador o tarjeta inteligente sobre la que se
lleva el CI 100. Esto puede dificultar la detección de la presencia
de líneas. Se entenderá que la realización en serie de la figura 2
es únicamente un ejemplo, y son posibles varias modificaciones.
Además, es posible combinar las configuraciones de las figuras 1 y
2, por ejemplo trazando el conducto 160 con patillas adicionales en
una trayectoria serial que se extiende, parcialmente, dentro del CI
100.
La figura 3 es un diagrama simplificado que
ilustra una tercera realización del CI inviolable según con la
presente invención. Aquí, el CI 100 incluye una memoria 360
segmentada, con segmentos 362, 264, 366 y 368. Cada segmento recibe
una señal eléctrica desde la fuente 150 de tensión. De este modo,
la fuente 150 de tensión es común a cada segmento de memoria.
Particularmente, un conducto 310 común, que se extiende entre la
patilla 320 y la patilla 345, conecta la terminal positiva de la
fuente 150 de tensión al segmento 362 a través de la patilla 330 y
el conducto 331, al segmento 366 a través de la patilla 335 y el
conducto 336, al segmento 368 a través de la patilla 345 y el
conducto 346, y al segmento 364 a través de la patilla 220 y el
conducto 321. De manera similar, un conducto 305 común, que se
extiende entre la patilla 315 y la patilla 350, conecta la terminal
negativa de la fuente 150 de tensión al segmento 362 a través de la
patilla 325 y el conducto 326, al segmento 366 a través de la
patilla 340 y el conducto 341, al segmento 368 a través de la
patilla 350 y el conducto 351, y al segmento 364 a través de la
patilla 315 y el conducto 316. Opcionalmente, los conductos 305 y
310 pueden estar parcial o completamente encastrados en una placa
del decodificador o tarjeta inteligente en el que se lleva el CI
100 para dificultar la detección de su presencia.
Con la configuración de la figura 3, puede
observarse que la extracción del CI 100 de la placa del
decodificador o tarjeta inteligente se interrumpirse la corriente
suministrada por cada uno de los conductos 305 y 310,
interrumpiendo de este modo la señal eléctrica que se suministra a
los segmentos 362, 364, 366 y 368 de memoria. Adicionalmente, las
señales eléctricas a los segmentos de memoria también pueden
interrumpirse si un pirata provoca un cortocircuito al conectar
eléctricamente los conductos 305 y 310.
La realización de la figura 3 puede modificarse
de varias formas. Es posible combinar las configuraciones de las
figuras 2 y 3, por ejemplo, trazando cada uno o ambos de los
conductos 305 y 310 en una trayectoria serial que se extiende,
parcialmente, dentro del CI 100. Alternativamente, la realización
de la figura 1 también puede incorporarse conectando un conmutador
para proporcionar un cortocircuito o circuito abierto que
interrumpa la señal eléctrica de los segmentos de memoria.
Por consiguiente, puede observarse que existen
muchas configuraciones posibles del CI inviolable de la presente
invención que evitan la extracción no autorizada del CI de una
placa del descodificador, tarjeta inteligente, u otro lugar en el
que está montado el CI. Unos conductos eléctricamente conductores
están dispuestos de manera que la ruptura o apertura de uno de los
conductos interrumpa una señal eléctrica que se suministra a un
componente activo del CI, produciendo de este modo la pérdida de
datos almacenados en una memoria volátil. Además, la interrupción
puede estar producida por un circuito abierto o cortocircuito
provocados por la interrupción de una señal polarizada en un
conmutador tal como un transistor. Por tanto, se dificulta mucho
más la tarea del pirata de retrotecnia del CI, lleva más tiempo y es
más costosa.
Aunque la invención se ha descrito en relación
con varias realizaciones específicas, aquellos expertos en la
técnica apreciarán que pueden realizarse a la misma numerosas
adaptaciones y modificaciones sin apartarse del espíritu y alcance
de la invención, tal como se ha expuesto en las
reivindicaciones.
Claims (16)
1. Aparato de circuito integrado (CI) inviolable,
que comprende:
un cuerpo (100) de CI;
un componente (130) activo dispuesto dentro de
dicho cuerpo (100);
un conjunto de patillas (105, 110, 115, 120, 125)
externas asociadas con dicho cuerpo (100) de CI, comprendiendo
dichas patillas externas, patillas (105, 110) primarias externas
que están adaptadas para conectar una señal desde una fuente (150)
de tensión que es externa a dicho cuerpo (100) de CI a dicho
componente (130) activo a través de una trayectoria (151, 152, 153)
eléctrica para permitir que dicho componente (130) activo
funcione;
caracterizado porque
dicho componente (130) activo está adaptado para
obtener una señal eléctrica continua para conservar sus
contenidos;
porque al menos un conmutador (135, 140, 145)
está dispuesto dentro de dicho cuerpo (100) de CI;
porque dicho conmutador (135, 140, 145) está
adaptado para recibir dicha señal eléctrica a través de al menos
una patilla (115, 120, 125) externa secundaria comprendida por
dichas patillas externas;
porque al menos un conmutador (135, 140, 145)
está adaptado para interrumpir la señal eléctrica a dicho
componente (130) activo cuando se interrumpe la señal eléctrica a
al menos una de dichas patillas (115, 120, 125) secundarias
externas.
2. Aparato según la reivindicación 1, en el
que:
dicho conmutador (135, 140, 145) está adaptado
para cortocircuitar dicha trayectoria (151, 152, 153) eléctrica
cuando se interrumpe la señal eléctrica a al menos una de dichas
patillas (115, 120, 125) secundarias externas.
3. Aparato según la reivindicación 1, en el
que:
dicho conmutador (130) está adaptado para abrir
dicha trayectoria eléctrica cuando se interrumpe la señal eléctrica
a al menos una de dichas patillas (115, 120, 125) secundarias
externas.
4. Aparato según una de las reivindicaciones
anteriores, en el que:
dicho conmutador (130) comprende un transistor
que está polarizado por dicha señal eléctrica.
5. Aparato según una de las reivindicaciones
anteriores, en el que:
dicho componente (130) activo comprende una
memoria segura para almacenar datos criptográficos; y
una interrupción de la señal eléctrica a al menos
una de dichas patillas (105, 110, 115, 120, 125) externas produce
el borrado de dichos datos criptográficos.
6. Aparato de circuito integrado (CI) inviolable,
que comprende:
un cuerpo (100) de CI;
un componente (130) activo dispuesto dentro de
dicho cuerpo (100);
una primera y segunda patillas (225, 235)
primarias externas asociadas con dicho cuerpo (100) de CI para
conectar una señal eléctrica que es externa a dicho cuerpo (100) de
CI a dicho componente (130) activo para permitir que dicho
componente (130) activo funcione;
estando adaptado dicho componente (130) activo
para obtener una señal eléctrica continua para conservar sus
contenidos
caracterizado porque
está prevista al menos una primera patilla (220,
240) externa adicional, que está eléctricamente conectada a una de
dichas primera y segunda patillas (225, 235) primarias externas a
través de un primer elemento (222, 237) eléctricamente
conductor;
porque está prevista al menos una segunda patilla
(215, 245) externa adicional, que está eléctricamente conectada a
dicha primera patilla (220, 240) externa adicional a través de un
segundo elemento (217, 242) eléctricamente conductor;
porque al menos uno de dichos primero y segundo
elementos (222, 237, 217, 242) eléctricamente conductores se
extiende, al menos parcialmente, fuera de dicho cuerpo (100) de
CI;
porque dicha señal eléctrica está conectada a
dicho componente (130) activo a través de una trayectoria serial
que incluye dichas primera y segunda patillas (225, 235) primarias
externas y dichas primera y segunda patillas (220, 240, 215, 245)
externas adicionales.
7. Aparato según la reivindicación 6, en el
que:
al menos uno de dichos primer y segundo elementos
(222, 237, 217, 242) eléctricamente conductores está encastrado, al
menos parcialmente, dentro de una placa que lleva dicho cuerpo
(100) de CI, dé manera que la extracción de dicho cuerpo (100) de
CI de dicha placa interrumpa la conexión de la señal eléctrica a
través de dicha trayectoria serial a dicho componente (130)
activo.
8. Aparato según la reivindicación 6, en el
que:
al menos uno de dichos primer y segundo elementos
(222, 237, 217, 242) eléctricamente conductores está encastrado, al
menos parcialmente, dentro de un cuerpo de tarjeta inteligente que
lleva dicho cuerpo (100) de CI, de manera que la extracción de
dicho cuerpo (100) de CI de dicho cuerpo de tarjeta inteligente
interrumpa la conexión de la señal eléctrica a través de dicha
trayectoria serial a dicho componente (130) activo.
9. Aparato según la reivindicación 6, en el
que:
al menos uno de dichos primer y segundo elementos
(222, 237, 217, 242) eléctricamente conductores está encastrado, al
menos parcialmente, dentro de un sustrato de
micro-módulo que lleva dicho cuerpo (100) de CI, de
manera que la extracción de dicho cuerpo (100) de CI de dicho
sustrato de micro-módulo interrumpa la conexión de
la señal eléctrica a través de dicha trayectoria serial a dicho
componente (130) activo.
10. Aparato según una de las reivindicaciones 6 a
9, en el que:
dicho componente activo comprende una memoria
(130) segura para almacenar datos criptográficos; y
una interrupción de la señal eléctrica en dicha
trayectoria serial produce el borrado de dichos datos
criptográficos.
11. Aparato de circuito integrado (CI)
inviolable, que comprende:
un cuerpo (100) de CI;
un componente (130) activo dispuesto dentro de
dicho cuerpo (100), al menos dos patillas (310, 320, 325, 330, 335,
340, 345, 350) externas asociadas con dicho cuerpo de CI, que
están adaptadas para conectar una señal eléctrica que es externa a
dicho cuerpo (100) de CI a dicho componente (360) activo,
caracterizado porque
dicho componente (360) activo comprende una
pluralidad de segmentos (362, 364, 366, 368),
porque una pluralidad correspondiente de patillas
(315, 320, 325, 330, 335, 340, 345, 350) externas está asociada con
dicho cuerpo (100) de CI que está adaptada para conectar dicha
señal eléctrica que es externa a dicho cuerpo (100) de CI a cada
uno de dichos segmentos (362, 364, 366, 368) a través de
trayectorias (316, 321, 326, 331, 336, 341, 346, 351) internas
eléctricamente conductoras respectivas que son internas, al menos
parcialmente, a dicho cuerpo (100) de CI, para permitir que dichos
segmentos (362, 364, 366, 368) funcionen y conserven sus contenidos
siempre que se obtenga una señal eléctrica continua por cada uno de
dichos segmentos,
porque dichas patillas (315, 320, 325, 330, 335,
340, 345, 350) externas están adaptadas para recibir dicha señal
eléctrica a través de una trayectoria (305, 310) externa
eléctricamente conductora que se extiende, al menos parcialmente,
fuera de dicho cuerpo (100) de CI;
porque dicha conexión de dicha señal eléctrica a
al menos uno de dicha pluralidad de segmentos se interrumpe cuando
dicha señal eléctrica ya no se lleva a través de al menos una de
dicha pluralidad de patillas (315, 320, 325, 330, 335, 340, 345,
350) externas.
12. Aparato según la reivindicación 11, en el
que:
porque dicha conexión de dicha señal eléctrica a
cada uno de dicha pluralidad de segmentos (363, 364, 366, 368) se
interrumpe cuando dicha señal eléctrica ya no se lleva a través de
cada una de dicha pluralidad de patillas (315, 320, 325, 330, 335,
340, 345, 350) externas.
13. Aparato según la reivindicación 11 ó 12, en
el que:
dicha trayectoria (305, 310) externa
eléctricamente conductora está encastrada, al menos parcialmente,
dentro de una placa que lleva dicho cuerpo (100) de CI, de manera
que la extracción de dicho cuerpo (100) de CI de dicha placa
interrumpe el transporte de dicha señal eléctrica en dicha
pluralidad de patillas (315, 320, 325, 330, 335, 340, 345, 350)
externas.
14. Aparato según la reivindicación 11 ó 12, en
el que:
dicha trayectoria (305, 310) externa
eléctricamente conductora está encastrada, al menos parcialmente,
dentro de un cuerpo de tarjeta inteligente que lleva dicho cuerpo
(100) de CI, de manera que la extracción de dicho cuerpo (100) de
CI de dicho cuerpo de tarjeta inteligente interrumpe el transporte
de dicha señal eléctrica en dicha pluralidad de patillas (315, 320,
325, 330, 335, 340, 345, 350) externas.
15. Aparato según la reivindicación 11 ó 12, en
el que:
al menos una de dichas trayectorias (316, 321,
326, 331, 336, 341, 346, 351) internas de elementos eléctricamente
conductores está encastrada, al menos parcialmente, dentro de un
sustrato de micro-módulo que lleva dicho cuerpo
(100) de CI, de manera que la extracción de dicho cuerpo (100) de CI
de dicho sustrato de micro-módulo interrumpe la
conexión de dicha señal eléctrica a través de dicha trayectoria
serial a dicho componente (360) activo.
16. Aparato según una de las reivindicaciones 11
a 15, en el que:
dichos segmentos (362, 364, 366, 368) comprenden
una memoria segura para almacenar datos criptográficos; y
una interrupción de la señal eléctrica a dicha
pluralidad de patillas (315, 320, 325, 330, 335, 340, 345, 350)
externas produce el borrado de dichos datos criptográficos.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US806530 | 1997-02-24 | ||
| US08/806,530 US5880523A (en) | 1997-02-24 | 1997-02-24 | Anti-tamper integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2208984T3 true ES2208984T3 (es) | 2004-06-16 |
Family
ID=25194253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES98103098T Expired - Lifetime ES2208984T3 (es) | 1997-02-24 | 1998-02-21 | Circuito integrado inviolable. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5880523A (es) |
| EP (1) | EP0860881B1 (es) |
| JP (1) | JPH10301858A (es) |
| KR (1) | KR19980071652A (es) |
| CN (1) | CN1202448C (es) |
| CA (1) | CA2230009C (es) |
| DE (1) | DE69818535T2 (es) |
| ES (1) | ES2208984T3 (es) |
| TW (1) | TW375766B (es) |
Families Citing this family (99)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19629086A1 (de) * | 1996-07-18 | 1998-01-29 | Siemens Ag | Tragbare Datenübertragungsvorrichtung und Befestigungselement |
| JP3454471B2 (ja) * | 1999-07-09 | 2003-10-06 | 沖電気工業株式会社 | 半導体装置 |
| US6387206B1 (en) | 1999-08-17 | 2002-05-14 | Advanced Micro Devices, Inc. | Method and system for plastic package decapsulation of electronic devices |
| DE19938890C2 (de) * | 1999-08-17 | 2001-08-09 | Infineon Technologies Ag | Integrierter Schaltkreis und Schaltungsanordnung zur Stromversorgung eines integrierten Schaltkreises |
| US6414884B1 (en) * | 2000-02-04 | 2002-07-02 | Lucent Technologies Inc. | Method and apparatus for securing electronic circuits |
| AU2001239854A1 (en) * | 2000-02-23 | 2001-09-03 | Iridian Technologies, Inc. | Tamper proof case for electronic devices having memories with sensitive information |
| US6895509B1 (en) | 2000-09-21 | 2005-05-17 | Pitney Bowes Inc. | Tamper detection system for securing data |
| FR2819070B1 (fr) * | 2000-12-28 | 2003-03-21 | St Microelectronics Sa | Procede et dispositif de protection conte le piratage de circuits integres |
| US7290144B1 (en) | 2002-06-21 | 2007-10-30 | Paul Thomas Kitaj | Access-control method for software modules and programmable electronic device therefor |
| KR100528464B1 (ko) * | 2003-02-06 | 2005-11-15 | 삼성전자주식회사 | 스마트카드의 보안장치 |
| US7540008B2 (en) * | 2003-04-15 | 2009-05-26 | Nds Limited | Secure clock |
| US7398544B2 (en) * | 2003-05-12 | 2008-07-08 | Sony Corporation | Configurable cableCARD |
| US6996953B2 (en) * | 2004-01-23 | 2006-02-14 | Pitney Bowes Inc. | System and method for installing a tamper barrier wrap in a PCB assembly, including a PCB assembly having improved heat sinking |
| US7180008B2 (en) * | 2004-01-23 | 2007-02-20 | Pitney Bowes Inc. | Tamper barrier for electronic device |
| GB2412996B (en) * | 2004-04-08 | 2008-11-12 | Gore & Ass | Tamper respondent covering |
| US7156233B2 (en) * | 2004-06-15 | 2007-01-02 | Pitney Bowes Inc. | Tamper barrier enclosure with corner protection |
| US7343496B1 (en) | 2004-08-13 | 2008-03-11 | Zilog, Inc. | Secure transaction microcontroller with secure boot loader |
| US7668068B2 (en) * | 2005-06-09 | 2010-02-23 | Searete Llc | Rotation responsive disk activation and deactivation mechanisms |
| US8220014B2 (en) * | 2005-05-09 | 2012-07-10 | The Invention Science Fund I, Llc | Modifiable memory devices having limited expected lifetime |
| US7916592B2 (en) | 2005-05-09 | 2011-03-29 | The Invention Science Fund I, Llc | Fluid mediated disk activation and deactivation mechanisms |
| US7596073B2 (en) * | 2005-05-09 | 2009-09-29 | Searete Llc | Method and system for fluid mediated disk activation and deactivation |
| US7748012B2 (en) * | 2005-05-09 | 2010-06-29 | Searete Llc | Method of manufacturing a limited use data storing device |
| US8159925B2 (en) * | 2005-08-05 | 2012-04-17 | The Invention Science Fund I, Llc | Limited use memory device with associated information |
| US8462605B2 (en) | 2005-05-09 | 2013-06-11 | The Invention Science Fund I, Llc | Method of manufacturing a limited use data storing device |
| US7519980B2 (en) * | 2005-05-09 | 2009-04-14 | Searete Llc | Fluid mediated disk activation and deactivation mechanisms |
| US7916615B2 (en) * | 2005-06-09 | 2011-03-29 | The Invention Science Fund I, Llc | Method and system for rotational control of data storage devices |
| US7512959B2 (en) * | 2005-05-09 | 2009-03-31 | Searete Llc | Rotation responsive disk activation and deactivation mechanisms |
| US8099608B2 (en) | 2005-05-09 | 2012-01-17 | The Invention Science Fund I, Llc | Limited use data storing device |
| US7565596B2 (en) * | 2005-09-09 | 2009-07-21 | Searete Llc | Data recovery systems |
| US8121016B2 (en) * | 2005-05-09 | 2012-02-21 | The Invention Science Fund I, Llc | Rotation responsive disk activation and deactivation mechanisms |
| US7770028B2 (en) * | 2005-09-09 | 2010-08-03 | Invention Science Fund 1, Llc | Limited use data storing device |
| US20110181981A1 (en) * | 2005-05-09 | 2011-07-28 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Method and system for rotational control of data storage devices |
| US8218262B2 (en) | 2005-05-09 | 2012-07-10 | The Invention Science Fund I, Llc | Method of manufacturing a limited use data storing device including structured data and primary and secondary read-support information |
| US9396752B2 (en) * | 2005-08-05 | 2016-07-19 | Searete Llc | Memory device activation and deactivation |
| US7694316B2 (en) * | 2005-05-09 | 2010-04-06 | The Invention Science Fund I, Llc | Fluid mediated disk activation and deactivation mechanisms |
| US8140745B2 (en) * | 2005-09-09 | 2012-03-20 | The Invention Science Fund I, Llc | Data retrieval methods |
| US7668069B2 (en) * | 2005-05-09 | 2010-02-23 | Searete Llc | Limited use memory device with associated information |
| US7907486B2 (en) * | 2006-06-20 | 2011-03-15 | The Invention Science Fund I, Llc | Rotation responsive disk activation and deactivation mechanisms |
| US7962766B2 (en) * | 2005-07-14 | 2011-06-14 | Atmel Corporation | Method and system for encryption-based design obfuscation for an integrated circuit |
| US8432777B2 (en) * | 2006-06-19 | 2013-04-30 | The Invention Science Fund I, Llc | Method and system for fluid mediated disk activation and deactivation |
| US8264928B2 (en) * | 2006-06-19 | 2012-09-11 | The Invention Science Fund I, Llc | Method and system for fluid mediated disk activation and deactivation |
| US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| US8690065B2 (en) | 2007-08-15 | 2014-04-08 | Nxp B.V. | Secure storage of a codeword within an integrated circuit |
| US9704817B2 (en) * | 2007-09-06 | 2017-07-11 | Qortek, Inc. | Integrated laser auto-destruct system for electronic components |
| US8539596B2 (en) | 2008-06-24 | 2013-09-17 | Cisco Technology Inc. | Security within integrated circuits |
| US8201267B2 (en) * | 2008-10-24 | 2012-06-12 | Pitney Bowes Inc. | Cryptographic device having active clearing of memory regardless of state of external power |
| US20100116429A1 (en) * | 2008-11-10 | 2010-05-13 | George Edward Berkey | Method for layered glass micro-reactor fabrication |
| FR2943153B1 (fr) * | 2009-03-13 | 2014-09-12 | Airbus France | Aeronef comprenant des moyens de destruction des donnees |
| US8646094B2 (en) * | 2011-12-07 | 2014-02-04 | Owl Computing Technologies, Inc. | Method and apparatus for preventing unauthorized access to information stored in a non-volatile memory |
| CN103198282B (zh) * | 2013-04-19 | 2015-11-11 | 邓永芳 | 一种禽畜防伪跟踪管理装置 |
| US10866711B1 (en) | 2013-12-16 | 2020-12-15 | Amazon Technologies, Inc. | Providing account information to applications |
| US10362026B2 (en) | 2013-12-16 | 2019-07-23 | Amazon Technologies, Inc. | Providing multi-factor authentication credentials via device notifications |
| US9473491B1 (en) * | 2014-12-16 | 2016-10-18 | Amazon Technologies, Inc. | Computing device with integrated authentication token |
| US10841297B2 (en) | 2013-12-16 | 2020-11-17 | Amazon Technologies, Inc. | Providing multi-factor authentication credentials via device notifications |
| US9578763B1 (en) * | 2014-05-22 | 2017-02-21 | Square, Inc. | Tamper detection using internal power signal |
| JP2016031708A (ja) * | 2014-07-30 | 2016-03-07 | 日本電産サンキョー株式会社 | カードリーダ |
| US9560737B2 (en) | 2015-03-04 | 2017-01-31 | International Business Machines Corporation | Electronic package with heat transfer element(s) |
| US9819673B1 (en) | 2015-06-24 | 2017-11-14 | Amazon Technologies, Inc. | Authentication and authorization of a privilege-constrained application |
| US10426037B2 (en) | 2015-07-15 | 2019-09-24 | International Business Machines Corporation | Circuitized structure with 3-dimensional configuration |
| US9864852B2 (en) | 2015-07-27 | 2018-01-09 | Amazon Technologies, Inc. | Approaches for providing multi-factor authentication credentials |
| US9911012B2 (en) | 2015-09-25 | 2018-03-06 | International Business Machines Corporation | Overlapping, discrete tamper-respondent sensors |
| US9924591B2 (en) | 2015-09-25 | 2018-03-20 | International Business Machines Corporation | Tamper-respondent assemblies |
| US9591776B1 (en) | 2015-09-25 | 2017-03-07 | International Business Machines Corporation | Enclosure with inner tamper-respondent sensor(s) |
| US9578764B1 (en) | 2015-09-25 | 2017-02-21 | International Business Machines Corporation | Enclosure with inner tamper-respondent sensor(s) and physical security element(s) |
| US10175064B2 (en) | 2015-09-25 | 2019-01-08 | International Business Machines Corporation | Circuit boards and electronic packages with embedded tamper-respondent sensor |
| US10172239B2 (en) | 2015-09-25 | 2019-01-01 | International Business Machines Corporation | Tamper-respondent sensors with formed flexible layer(s) |
| US10098235B2 (en) | 2015-09-25 | 2018-10-09 | International Business Machines Corporation | Tamper-respondent assemblies with region(s) of increased susceptibility to damage |
| US9894749B2 (en) | 2015-09-25 | 2018-02-13 | International Business Machines Corporation | Tamper-respondent assemblies with bond protection |
| US10143090B2 (en) | 2015-10-19 | 2018-11-27 | International Business Machines Corporation | Circuit layouts of tamper-respondent sensors |
| US9978231B2 (en) | 2015-10-21 | 2018-05-22 | International Business Machines Corporation | Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s) |
| US9565021B1 (en) | 2015-11-16 | 2017-02-07 | International Business Machines Corporation | Shape actuation encapsulant of a cryptographic module |
| US9913389B2 (en) | 2015-12-01 | 2018-03-06 | International Business Corporation Corporation | Tamper-respondent assembly with vent structure |
| US9555606B1 (en) | 2015-12-09 | 2017-01-31 | International Business Machines Corporation | Applying pressure to adhesive using CTE mismatch between components |
| US10327343B2 (en) | 2015-12-09 | 2019-06-18 | International Business Machines Corporation | Applying pressure to adhesive using CTE mismatch between components |
| US9554477B1 (en) | 2015-12-18 | 2017-01-24 | International Business Machines Corporation | Tamper-respondent assemblies with enclosure-to-board protection |
| US9916744B2 (en) | 2016-02-25 | 2018-03-13 | International Business Machines Corporation | Multi-layer stack with embedded tamper-detect protection |
| US9904811B2 (en) | 2016-04-27 | 2018-02-27 | International Business Machines Corporation | Tamper-proof electronic packages with two-phase dielectric fluid |
| US9881880B2 (en) | 2016-05-13 | 2018-01-30 | International Business Machines Corporation | Tamper-proof electronic packages with stressed glass component substrate(s) |
| US9913370B2 (en) | 2016-05-13 | 2018-03-06 | International Business Machines Corporation | Tamper-proof electronic packages formed with stressed glass |
| US9858776B1 (en) | 2016-06-28 | 2018-01-02 | International Business Machines Corporation | Tamper-respondent assembly with nonlinearity monitoring |
| FR3054344B1 (fr) * | 2016-07-25 | 2018-09-07 | Tiempo | Circuit integre protege. |
| US10251260B1 (en) | 2016-08-29 | 2019-04-02 | Square, Inc. | Circuit board to hold connector pieces for tamper detection circuit |
| US10192076B1 (en) | 2016-08-29 | 2019-01-29 | Square, Inc. | Security housing with recesses for tamper localization |
| US10321589B2 (en) | 2016-09-19 | 2019-06-11 | International Business Machines Corporation | Tamper-respondent assembly with sensor connection adapter |
| US10299372B2 (en) | 2016-09-26 | 2019-05-21 | International Business Machines Corporation | Vented tamper-respondent assemblies |
| US10271424B2 (en) | 2016-09-26 | 2019-04-23 | International Business Machines Corporation | Tamper-respondent assemblies with in situ vent structure(s) |
| US10595400B1 (en) | 2016-09-30 | 2020-03-17 | Square, Inc. | Tamper detection system |
| US10372946B1 (en) | 2016-10-17 | 2019-08-06 | Altera Corporation | Systems and methods for configuring a secure computing environment on an integrated circuit |
| US9999124B2 (en) | 2016-11-02 | 2018-06-12 | International Business Machines Corporation | Tamper-respondent assemblies with trace regions of increased susceptibility to breaking |
| US10725077B2 (en) | 2016-12-01 | 2020-07-28 | Nxp B.V. | Tamper detector |
| US10327329B2 (en) | 2017-02-13 | 2019-06-18 | International Business Machines Corporation | Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor |
| EP3364333B1 (en) * | 2017-02-17 | 2022-04-06 | Nxp B.V. | Electronic tamper detection device |
| US10504096B1 (en) | 2017-04-28 | 2019-12-10 | Square, Inc. | Tamper detection using ITO touch screen traces |
| US10306753B1 (en) | 2018-02-22 | 2019-05-28 | International Business Machines Corporation | Enclosure-to-board interface with tamper-detect circuit(s) |
| US11122682B2 (en) | 2018-04-04 | 2021-09-14 | International Business Machines Corporation | Tamper-respondent sensors with liquid crystal polymer layers |
| US10535617B2 (en) | 2018-05-10 | 2020-01-14 | International Business Machines Corporation | Implementing transient electronic circuits for security applications |
| US20200074120A1 (en) * | 2018-08-29 | 2020-03-05 | Varex Imaging Corporation | Anti-tamper circuitry |
| JP7010864B2 (ja) * | 2019-02-26 | 2022-02-10 | ファナック株式会社 | ケースが回路基板から取り外されたか否かを記録するケース開封記録装置及びケース開封記録システム |
| US12008101B2 (en) * | 2021-06-22 | 2024-06-11 | International Business Machines Corporation | Secure enablement of a removable security module on a logic board |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3934122A (en) * | 1974-08-15 | 1976-01-20 | Riccitelli James A | Electronic security card and system for authenticating card ownership |
| US4004133A (en) * | 1974-12-30 | 1977-01-18 | Rca Corporation | Credit card containing electronic circuit |
| US4105156A (en) * | 1976-09-06 | 1978-08-08 | Dethloff Juergen | Identification system safeguarded against misuse |
| EP0128672A1 (en) * | 1983-05-13 | 1984-12-19 | Ira Dennis Gale | Data security device |
| US4593384A (en) * | 1984-12-21 | 1986-06-03 | Ncr Corporation | Security device for the secure storage of sensitive data |
| EP0387383B1 (de) * | 1989-03-17 | 1995-05-24 | Siemens Aktiengesellschaft | Autarkes photonengetriebenes Bauelement |
| US5027397A (en) * | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
| US5053992A (en) * | 1990-10-04 | 1991-10-01 | General Instrument Corporation | Prevention of inspection of secret data stored in encapsulated integrated circuit chip |
| GB9101207D0 (en) * | 1991-01-18 | 1991-02-27 | Ncr Co | Data security device |
| US5072331A (en) * | 1991-04-26 | 1991-12-10 | Hughes Aircraft Company | Secure circuit structure |
| GB9206974D0 (en) * | 1992-03-31 | 1992-05-13 | Lawson Mardon Group Uk Ltd | Improvements in or relating to bags |
| US5389738A (en) * | 1992-05-04 | 1995-02-14 | Motorola, Inc. | Tamperproof arrangement for an integrated circuit device |
| US5535148A (en) * | 1993-09-23 | 1996-07-09 | Motorola Inc. | Method and apparatus for approximating a sigmoidal response using digital circuitry |
| JP3827741B2 (ja) * | 1994-07-26 | 2006-09-27 | 大日本印刷株式会社 | Ｉｃカード |
| US5576988A (en) * | 1995-04-27 | 1996-11-19 | National Semiconductor Corporation | Secure non-volatile memory array |
| US5861662A (en) * | 1997-02-24 | 1999-01-19 | General Instrument Corporation | Anti-tamper bond wire shield for an integrated circuit |
-
1997
- 1997-02-24 US US08/806,530 patent/US5880523A/en not_active Expired - Fee Related
-
1998
- 1998-02-20 CA CA002230009A patent/CA2230009C/en not_active Expired - Fee Related
- 1998-02-21 TW TW087102494A patent/TW375766B/zh active
- 1998-02-21 EP EP98103098A patent/EP0860881B1/en not_active Expired - Lifetime
- 1998-02-21 ES ES98103098T patent/ES2208984T3/es not_active Expired - Lifetime
- 1998-02-21 DE DE69818535T patent/DE69818535T2/de not_active Expired - Fee Related
- 1998-02-24 JP JP10082374A patent/JPH10301858A/ja active Pending
- 1998-02-24 CN CNB981070515A patent/CN1202448C/zh not_active Expired - Fee Related
- 1998-02-24 KR KR1019980005770A patent/KR19980071652A/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69818535T2 (de) | 2004-08-05 |
| DE69818535D1 (de) | 2003-11-06 |
| US5880523A (en) | 1999-03-09 |
| CA2230009C (en) | 2005-05-03 |
| CA2230009A1 (en) | 1998-08-24 |
| CN1202448C (zh) | 2005-05-18 |
| EP0860881A3 (en) | 1999-08-18 |
| JPH10301858A (ja) | 1998-11-13 |
| KR19980071652A (ko) | 1998-10-26 |
| EP0860881B1 (en) | 2003-10-01 |
| TW375766B (en) | 1999-12-01 |
| CN1197968A (zh) | 1998-11-04 |
| EP0860881A2 (en) | 1998-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2208984T3 (es) | Circuito integrado inviolable. | |
| JP4456066B2 (ja) | 電子メモリを備えたアクティブセキュリティデバイス | |
| CA2230065C (en) | Anti-tamper bond wire shield for an integrated circuit | |
| US6414884B1 (en) | Method and apparatus for securing electronic circuits | |
| US20220373593A1 (en) | Security circuitry for bonded structures | |
| EP0128672A1 (en) | Data security device | |
| US5736777A (en) | Method and apparatus for fast self-destruction of a CMOS integrated circuit | |
| US20090146267A1 (en) | Secure connector grid array package | |
| WO2008127267A1 (en) | Package-on-package secure module having bga mesh cap | |
| WO2010104543A2 (en) | Integrated circuits secure from invasion and methods of manufacturing the same | |
| ES2183095T3 (es) | Dispositivo de seguridad de una pastilla semiconductora. | |
| EP0893751A1 (en) | Integrated circuit and method for secure data processing by means of this integrated circuit | |
| JP3037191B2 (ja) | 半導体装置 | |
| TWI591645B (zh) | 高密度單電晶體反熔絲記憶體單元 | |
| WO2009036609A1 (en) | Security protection box | |
| MXPA98001451A (es) | Circuito integrado a prueba de violaciones | |
| JP3420944B2 (ja) | 自己破壊型半導体装置 | |
| KR101066454B1 (ko) | 칩 내부 회로에 대한 오류 주입 공격에 강화된 부채널 공격 대응 장치 및 이를 구비하는 반도체소자 | |
| JPH07200414A (ja) | 記憶内容の解読防止方法及び記憶内容の解読防止用基板 | |
| JP3125352B2 (ja) | 半導体装置 | |
| JP3563593B2 (ja) | Ｉｃカード | |
| JP4836995B2 (ja) | 集積回路モジュール | |
| JP4181068B2 (ja) | 集積回路モジュール | |
| CN118355596A (zh) | 电力变换器 | |
| KR20030012975A (ko) | 퓨즈 보호 메탈을 갖는 반도체 메모리 장치 |