KR20030012975A - 퓨즈 보호 메탈을 갖는 반도체 메모리 장치 - Google Patents
퓨즈 보호 메탈을 갖는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20030012975A KR20030012975A KR1020010047243A KR20010047243A KR20030012975A KR 20030012975 A KR20030012975 A KR 20030012975A KR 1020010047243 A KR1020010047243 A KR 1020010047243A KR 20010047243 A KR20010047243 A KR 20010047243A KR 20030012975 A KR20030012975 A KR 20030012975A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- fuse box
- memory device
- fuse
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 퓨즈 보호 메탈을 갖는 반도체 메모리 장치에 관한 것으로서, 다수개의 퓨즈들을 포함하는 퓨즈 박스; 및 상기 퓨즈 박스를 둘러싸며, 외부 습기가 상기 퓨즈 박스로 침투하는 것을 방지함과 동시에 소정의 신호를 전송하는 역할을 하는 도전체를 구비함으로써 퓨즈 박스 주변의 도전체간 공간과 폭에 관한 디자인 룰의 제약을 제거할 수 있다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 퓨즈 박스를 갖는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하는 메모리를 구비한다. 반도체 메모리 장치의 종류에 따라 메모리 용량이 큰 것도 있고 메모리 용량이 작은 것도 있다. 큰 메모리 용량을 갖는 반도체 메모리 장치는 가격이 높아진다. 메모리는 다수개의 메모리 셀(Memoey Cell)들로 구성되며, 상기 다수개의 메모리 셀들 중 하나라도 불량이면 반도체 메모리 장치는 불량으로 폐기된다. 한 두 개의 메모리 셀들의 불량 때문에 고가의 반도체 메모리 장치를 폐기시킨다는 것은 비효율적이므로 이를 방지하기 위하여 반도체 메모리 장치는 리던던시(Redundancy) 메모리 셀들을 구비하여 불량 메모리 셀들이 발생할 경우 이를 리던던시 메모리 셀들로 대체한다.
이와 같이 불량 메모리 셀들을 리던던시 메모리 셀들로 대체할 때 필요한 것이 퓨즈이며, 다수개의 퓨즈들을 구비하고 있는 것이 퓨즈 박스이다. 퓨즈 박스는 테스트 후 퓨즈 절단을 위해 폴리이미드(Polyimide)막으로 보호되지 않고 오픈(open)되어 있다. 폴리이미드막에 의해 보호받지 못하고 공기 중에 노출된 퓨즈 박스는 습기 침투에 의해 부식될 우려가 있다. 상기 부식을 방지하기 위하여 메탈을 이용하여 퓨즈 박스를 둘러싸는 방지벽을 설치한다. 상기 메탈을 이용할 경우, 습기 침투를 방지하는 효과는 있으나, 상기 메탈의 형성을 위해 설계상 일정한 면적을 할당해야하므로 디자인 룰(Design Rule)에 의해 상기 메탈 주위의 메탈들은 공간 및 폭에 있어서 제약을 받게 된다.
본 발명이 이루고자하는 기술적 과제는 퓨즈 박스 주변의 도전체들을 하나로 결합시켜서 퓨즈 박스를 둘러쌈으로써 퓨즈 박스 주변의 도전체간 공간과 폭에 관한 디자인 룰의 제약을 제거하기 위한 반도체 메모리 장치를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 바람직한 실시예에 따라 반도체 메모리 장치의 퓨즈 박스 및 퓨즈 박스를 둘러싸는 도전체를 도시한 도면이다.
도 2는 도 1에 도시된 퓨즈 박스 및 그 주변의 구조의 단면을 도시한 도면이다.
상기 기술적 과제를 이루기 위하여 본 발명은,
다수개의 퓨즈들을 포함하는 퓨즈 박스; 및 상기 퓨즈 박스를 둘러싸며, 외부 습기가 상기 퓨즈 박스로 침투하는 것을 방지함과 동시에 소정의 신호를 전송하는 역할을 하는 도전체를 구비하는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
바람직하기는, 상기 도전체는 메탈이다.
바람직하기는 또한, 상기 퓨즈 박스는 외부에서 퓨징할 수 있도록 위가 오픈되어있다.
바람직하기는 또한, 상기 메탈의 상부에 상기 메탈을 외부 충격으로부터 보호하기 위한 폴리이미드막이 형성된다.
바람직하기는 또한, 상기 신호는 상기 반도체 메모리 장치의 동작에 필요한 소정 전압, 예컨대, 전원 전압이다.
상기 본 발명에 의하여 퓨즈 박스 주변의 도전체간 공간과 폭에 관한 디자인 룰의 제약이 제거된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 바람직한 실시예에 따라 반도체 메모리 장치(100)의 퓨즈 박스(111) 및 퓨즈 박스를 감싸는 도전체(121)를 도시한 도면이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 퓨즈 박스(111)와 퓨즈 박스를 둘러싸는 도전체를 구비한다.
퓨즈 박스(111)는 다수개의 퓨즈들을 포함한다. 퓨즈들은 초기에 연결된 상태로 구성되나 필요에 따라 절단 즉 퓨징(fusing)될 수도 있다. 퓨징할 때는 반도체 메모리 장치(100)의 상부에서 레이저 또는 이와 유사한 빛이 조사된다. 따라서, 퓨즈 박스(111)는 퓨징시에 레이저에 의해 선택된 퓨즈들이 퓨징될 수 있도록 윗부분이 오픈된 상태로 형성된다.
도전체(121)는 퓨즈 박스(111)를 둘러싸고 있어서, 외부로부터 습기가 퓨즈 박스(111)로 침투하는 것을 방지한다. 도전체(121)로는 반도체 메모리 장치(100)에 주로 사용되는 메탈로 구성하며, 구성에 따라서는 구리나 기타 다른 도전성이 좋은 물질로 구성할 수도 있다.
도전체(121)는 또한, 신호, 예컨대 반도체 메모리 장치(100)의 동작에 필요한 소정 전압을 전송하는 역할을 한다. 도전체(121)는 그 폭이 넓게 형성되기 때문에 즉, 폭(W1)만큼 넓어지기 때문에 한 번에 많은 전류를 흘려줄 수가 있다. 따라서, 도전체(121)는 전압이 높은 신호를 전송하기에 적합하다. 전압이 높은 신호로는 전원 전압이나 접지 전압이 있으며, 회로의 특성상 전원 전압을 전송하는 라인(line)으로 사용되는 것이 보다 바람직하다.
퓨즈 박스(111)는 윗 부분이 오픈되어 있으나 도전체(121)는 외부 충격으로부터 보호받기 위하여 폴리이미드(Polyimide)막으로 덮여진다.
도 1에 도시된 구조는 디램(DRAM; Dynamic Random Access Memory) 반도체 장치에 주로 많이 이용된다.
도 2는 도 1에 도시된 퓨즈 박스(111) 및 그 주변의 구조의 단면을 도시한 도면이다. 도 2에 도시된 바와 같이 퓨즈 박스(111)의 좌우측에 외부로부터 습기가 퓨즈 박스(111)로 침투하는 것을 방지하기 위하여 메탈(121), 비어 콘택(211) 및 폴리실리콘(221)으로 이루어지는 방지벽이 형성된다. 또한, 메탈(121)은 그 폭이 넓어서 전원 전압을 전송하기에 적합하게 되어있다.
퓨즈 박스(111)의 윗 부분(231)은 퓨징될 수 있도록 오픈되어있으며, 도전체(121)의 상부는 폴리이미드막으로 덮여 있어서 도전체(121)는 외부 충격으로부터 보호받게 된다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 퓨즈 박스(111) 주변의 도전체(121)를 이용하여 퓨즈 박스(111)를 둘러쌈으로써 도전체(121)는 신호를 전송하기도 하면서 동시에 외부로부터 습기가 퓨즈 박스(111)로 침투하는 것을 방지한다. 또한, 퓨즈 박스(111) 주변의 도전체(121)를 이용하여 퓨즈 박스(111)를 둘러싸기 때문에 도전체(121)의 형성을 위한 일정한 면적을 할당할 필요가 없어지게 되어 디자인 룰(Design Rule)에 의해 퓨즈 박스(111) 주변의 도전체(121)는 설계시 공간 및 폭에 있어서 제약을 받지 않게 된다.
Claims (7)
- 다수개의 퓨즈들을 포함하는 퓨즈 박스; 및상기 퓨즈 박스를 둘러싸며, 외부 습기가 상기 퓨즈 박스로 침투하는 것을 방지함과 동시에 소정의 신호를 전송하는 역할을 하는 도전체를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제1 항에 있어서, 상기 도전체는 메탈인 것을 특징으로 하는 반도체 메모리 장치.
- 제1 항에 있어서, 상기 퓨즈 박스는 외부에서 퓨징할 수 있도록 위가 오픈되어있는 것을 특징으로 하는 반도체 메모리 장치.
- 제1 항에 있어서, 상기 메탈의 상부에 상기 메탈을 외부 충격으로부터 보호하기 위한 폴리이미드막이 형성되는 것을 특징으로 하는 반도체 메모리 장치.
- 제1 항에 있어서, 상기 신호는 상기 반도체 메모리 장치의 동작에 필요한 소정 전압인 것을 특징으로 하는 반도체 메모리 장치.
- 제5 항에 있어서, 상기 소정 전압은 전원 전압인 것을 특징으로 하는 반도체 메모리 장치.
- 제1 항에 있어서, 상기 반도체 메모리 장치는 디램 반도체 장치인 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010047243A KR20030012975A (ko) | 2001-08-06 | 2001-08-06 | 퓨즈 보호 메탈을 갖는 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010047243A KR20030012975A (ko) | 2001-08-06 | 2001-08-06 | 퓨즈 보호 메탈을 갖는 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030012975A true KR20030012975A (ko) | 2003-02-14 |
Family
ID=27718052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010047243A KR20030012975A (ko) | 2001-08-06 | 2001-08-06 | 퓨즈 보호 메탈을 갖는 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030012975A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714483B1 (ko) * | 2005-07-18 | 2007-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| US7659601B2 (en) | 2006-10-20 | 2010-02-09 | Samsung Electronics Co., Ltd. | Semiconductor device having moisture-proof dam and method of fabricating the same |
-
2001
- 2001-08-06 KR KR1020010047243A patent/KR20030012975A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714483B1 (ko) * | 2005-07-18 | 2007-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| US7659601B2 (en) | 2006-10-20 | 2010-02-09 | Samsung Electronics Co., Ltd. | Semiconductor device having moisture-proof dam and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105514112A (zh) | 一次可编程非挥发性存储器 | |
| US6172896B1 (en) | Layout arrangements of fuse boxes for integrated circuit devices, including bent and straight fuses | |
| EP0874401B1 (en) | Semiconductor device having a protective wiring layer | |
| US20040227612A1 (en) | Rectangular contact used as a low voltage fuse element | |
| US20050181680A1 (en) | Semiconductor device | |
| KR100338842B1 (ko) | 점유 면적이 적은 용장성 퓨즈블록 | |
| US6969892B2 (en) | Input protection circuit preventing electrostatic discharge damage of semiconductor integrated circuit | |
| KR20030012975A (ko) | 퓨즈 보호 메탈을 갖는 반도체 메모리 장치 | |
| JP2016009840A (ja) | 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法 | |
| KR100316716B1 (ko) | 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치 | |
| US6291844B1 (en) | Semiconductor memory device with an improved layout of programmable fuses | |
| JP2008186847A (ja) | 半導体装置 | |
| KR101976039B1 (ko) | 반도체 장치 | |
| KR100322526B1 (ko) | 퓨즈를 구비한 입력 회로 및 이를 구비한 반도체 장치 | |
| KR20110132791A (ko) | 퓨즈 구조체, 상기 퓨즈 구조체를 포함하는 이퓨즈 및 상기 이퓨즈를 포함하는 반도체 소자 | |
| US5525827A (en) | Unerasable electronic programmable read only memory (UPROM™) | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
| US20050047248A1 (en) | Memory module | |
| KR20030020975A (ko) | 터미널 비아 퓨즈 윈도우를 통과하는 배선 | |
| KR20000043832A (ko) | 반도체 메모리의 퓨즈 구조 | |
| UA56177C2 (uk) | Напівпровідникова схема, захищена від зовнішніх впливів | |
| JPS6288338A (ja) | 半導体記憶装置 | |
| US6650576B2 (en) | Semiconductor memory and memory board therewith | |
| US20030038338A1 (en) | Semiconductor device incorporating a fuse | |
| CN107689348B (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |