ES2206258T3 - Sistema de control de carga que tiene un circuito de proteccion contra sobrecarga. - Google Patents
Sistema de control de carga que tiene un circuito de proteccion contra sobrecarga.Info
- Publication number
- ES2206258T3 ES2206258T3 ES00941384T ES00941384T ES2206258T3 ES 2206258 T3 ES2206258 T3 ES 2206258T3 ES 00941384 T ES00941384 T ES 00941384T ES 00941384 T ES00941384 T ES 00941384T ES 2206258 T3 ES2206258 T3 ES 2206258T3
- Authority
- ES
- Spain
- Prior art keywords
- circuit
- fet
- threshold
- switching element
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B39/00—Circuit arrangements or apparatus for operating incandescent light sources
- H05B39/04—Controlling
- H05B39/041—Controlling the light-intensity of the source
- H05B39/044—Controlling the light-intensity of the source continuously
- H05B39/045—Controlling the light-intensity of the source continuously with high-frequency bridge converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Abstract
Un circuito de protección para uso en un sistema de control de carga para limitar la potencia disipada por un componente electrónico (26), conmutando dicho componente electrónico una fuente de AC (12) a una carga (30), comprendiendo dicho circuito de protección: un circuito integrador (40) que integra un parámetro medido de dicho componente electrónico (26) durante un período de tiempo predeterminado y produce un valor de salida (PAVG); un circuito generador de umbral (50) que genera un primer umbral (VTH) indicativo de una disipación de potencia media máxima de dicho componente electrónico; y un circuito comparador (42) que comprende el citado primer umbral y el citado valor de salida, y proporciona una señal para apagar dicho componente electrónico cuando dicho valor de salida excede del citado primer umbral, caracterizado porque dicho primer umbral es determinado de acuerdo con una resistencia en estado ENCENDIDO de dicho componente electrónico (26) y dicha disipación de potencia media máxima de dicho componente electrónico.
Description
Sistema de control de carga que tiene un circuito
de protección contra sobrecarga.
La presente invención se refiere generalmente a
sistemas de control de carga, y más particularmente, a un sistema
de control de alumbrado que tiene un circuito de protección contra
sobrecarga para limitar la disipación de potencia de un elemento de
conmutación en el sistema de control frente a exceder un nivel
máximo predeterminado.
Controladores de alumbrado de fase controlada son
bien conocidos y realizan funciones de regulación conectando
selectivamente una fuente de potencia AC a una carga durante cada
semiciclo. La potencia AC puede ser conmutada utilizando
dispositivos conductivos controlables tales como triacs, SCRs
anti-paralelos, transistores de efecto de campo
(FETs) o transistores bipolares de puerta aislada (IGBT). La
magnitud de regulación es determinada por la proporción de tiempo
"ENCENDIDO" a tiempo "APAGADO" del dispositivo conductivo
controlable. En la regulación convencional de fase controlada hacia
adelante, el dispositivo conductivo controlable (triac o SCR) está
APAGADO al principio de cada semiciclo (es decir, en el cruce cero)
y abierto a ENCENDIDO más adelante en el semiciclo. En la
regulación de fase controlada inversa, el dispositivo conductivo
controlable (FET o IGBT) es conmutado a ENCENDIDO para suministrar
potencia a la carga en o cerca del cruce cero y es conmutado a
APAGADO más adelante durante el semiciclo. Para cada procedimiento
de regulación de fase controlada, la proporción de tiempo ENCENDIDO
a tiempo APAGADO se determina sobre la base del nivel de intensidad
deseado seleccionado por el usuario.
Los controladores de alumbrado están evaluados
para controlar una carga máxima predeterminada. Si el controlador
es sobrecargado, la evaluación de la temperatura máxima del
dispositivo conductivo controlable puede ser superada y el
dispositivo no tendrá una duración tan larga como la de un
dispositivo adecuadamente cargado o fallará catastróficamente
inutilizando el controlador. Un controlador de alumbrado puede ser
fácilmente sobrecargado por un instalador que conecte demasiadas
lámparas al controlador o por un encargado de mantenimiento que
sustituye las lámparas fundidas por otras de mayor vatiaje.
Otro factor que puede dar lugar a una temperatura
elevada del dispositivo es hacer funcionar el controlador de
alumbrado a una temperatura ambiente elevada. Los controladores de
alumbrado están concebidos para funcionar en una gama de
temperatura ambiente habitualmente de 0 a 40ºC. Una temperatura
ambiente elevada haría que un dispositivo adecuadamente cargado
funcionara por encima de su temperatura de funcionamiento
seguro.
Varios procedimientos para detectar condiciones
de sobrecarga pueden encontrarse en la técnica anterior. Por
ejemplo, la Patente de los Estados Unidos Nº 5.325.258, de Choi y
otros., describe un circuito excitador de puerta que utiliza
resistores de detección para determinar la corriente que fluye a
través de un FET de lado bajo y de lado alto. Mientras el FET actúa
(es decir, está ENCENDIDO), un voltaje a través del resistor de
detección es comparado a un voltaje de umbral fijo. Si el voltaje a
través del resistor de detección permanece por encima del umbral
fijo durante un período de tiempo establecido por un circuito de
borrado, se determina que el FET sea sobrecargado y desactivado. El
circuito de borrado se proporciona para impedir que señales falsas
desactiven el excitador FET. Aunque la patente de Choi y otros
impide las condiciones de sobrecarga bajo determinadas
circunstancias, dejaría de detectar una condición de cortocircuito
durante el período de borrado. Además, puesto que la patente de Choi
y otros compara la corriente que pasa a través del FET a un umbral
fijo, el dispositivo puede no detectar con exactitud condiciones de
sobrecorriente que se produzcan al principio del período de
ENCENDIDO de cada semiciclo.
La Patente de los Estados Unidos Nº 5.010.293, de
Ellersick, describe un circuito limitador de corriente para un FET
de potencia. Un transistor bipolar está conectado para derivar la
puerta del FET de potencia al potencial como su fuente cuando el
transistor bipolar está conduciendo para limitar la corriente que
pasa a través del FET de potencia. Un resistor de detección está
previsto en serie con una pista conductora para controlar un
elemento de base del transistor bipolar y hacer que el transistor
conduzca cuando la corriente a través del resistor de detección
supera una magnitud predeterminada. Sin embargo, el circuito de
Ellersick es limitado porque compara la corriente que pasa a través
del FET a un umbral fijo, que no puede detectar con exactitud las
condiciones de sobrecorriente al principio del período de ENCENDIDO
de cada semiciclo y porque el FET de potencia se activa para
limitar la corriente que disipa una gran cantidad de potencia.
La Patente de los Estados Unidos Nº 5.079.456, de
Kotowski y otros, describe un circuito de inspección de corriente
que incluye un FET de detección más pequeño que transporta una
corriente proporcional a un FET de mayor potencia en el
dispositivo. Un comparador detecta el voltaje a través del
transistor más pequeño para indicar si la corriente en el transistor
de detección supera una magnitud predeterminada igual a una
corriente de fuente máxima del transistor de detección. Una segunda
realización regula la corriente de fuente a través del transistor
de detección a fin de regular la corriente a través del transistor
de potencia donde el transistor de detección está funcionando en la
región lineal. Modificando el drenaje a voltaje de fuente del
transistor de detección el dispositivo puede regular la corriente
transportada por el transistor de potencia. Un inconveniente
particular del sistema de Kotowski y otros es que requiere un FET
de detección separado para controlar el FET de potencia, que
aumenta la complejidad y coste del circuito de control. De nuevo,
el FET se activa para limitar la corriente que disipa una gran
cantidad de potencia.
La Patente de los Estados Unidos Nº. 4937697, de
Edwards y otros, describe otro circuito de protección que controla
el drenaje instantáneo de FET a voltaje de fuente para proporcionar
una señal de detección de corriente. Cuando la señal de detección
de corriente supera una señal de límite de referencia
predeterminada, un primer circuito de control apaga el FET
instantáneamente. Un generador de referencia proporciona una señal
límite de referencia que tiene una variación de temperatura
predeterminada como una función de la temperatura detectada del FET
de modo que pueden establecerse límites de corriente para bajas
temperaturas del dispositivo. Un segundo circuito de control está
previsto para proteger contra condiciones de sobrecorriente creadas
por cortocircuitos apagando el FET cuando la corriente detectada de
FET supera un límite predeterminado después de un retardo. El
circuito de retardo inhibe la operación de los circuitos de control
hasta un tiempo predeterminado después de que el FET es encendido.
Durante este tiempo, no existe ninguna protección.
La Patente de los Estados Unidos Nº 5041940
(Sullivan) describe un procedimiento y aparato para conmutar una
carga eléctrica, tal como una lámpara incandescente, con un FET y
proporcionando protección para el FET. Una señal de potencia
integrada es comparada a un nivel de umbral típico que representa el
máximo grado de disipación de potencia del FET. Si la señal de
potencia instantánea integrada se eleva por encima del nivel de
umbral crítico debido a una sobrecarga, el FET es apagado o
desactivado.
Aunque cada uno de los sistemas anteriormente
descritos intenta impedir la sobrecarga y sobrecalentamiento de los
dispositivos conductivos controlables para sus aplicaciones
particulares, requieren el uso de hardware más costoso o dejan de
proporcionar protección adecuada en una amplia gama de condiciones
operativas y ambientes. Además, los dispositivos de la técnica
anterior funcionan para limitar el flujo de corriente a través del
dispositivo conductivo controlable en condiciones de sobrecarga
modificando el drenaje a voltaje de fuente, que no reduce la
disipación de potencia total en el FET. El circuito de control de
carga de la presente invención reduce el flujo de corriente a un
nivel operativo seguro mientras que no incrementa la disipación en
el FET. La presente invención proporciona una solución a estos
problemas.
De acuerdo con un primer aspecto de la presente
invención, se proporciona un circuito de protección para uso en un
sistema de control de carga para limitar la potencia disipada por
un componente electrónico, conmutando dicho componente electrónico
una fuente de AC a una carga, comprendiendo dicho circuito de
protección:
un circuito integrador que integra un parámetro
medido de dicho componente electrónico durante un período de tiempo
predeterminado y produce un valor de salida;
un circuito generador de umbral que genera un
primer umbral indicativo de una disipación de potencia media máxima
de dicho componente electrónico; y
un circuito comparador que comprende dicho primer
umbral y dicho valor de salida, y proporciona una señal para apagar
dicho componente electrónico cuando el citado valor de salida
supera dicho primer umbral, en el que el citado primer umbral es
determinado de acuerdo con una resistencia en estado ENCENDIDO de
dicho componente electrónico y de dicha disipación de potencia
media máxima de ese componente electrónico.
Asimismo, el primer umbral puede tener un valor
variable que cambia durante una mitad de un período de una
frecuencia fundamental de la fuente de AC. El período de tiempo
predeterminado puede comenzar cuando la fuente de AC cruza un
potencial cero, y tiene una duración no superior a una mitad de un
período de una frecuencia fundamental de la fuente de AC.
Según otras características preferidas de la
invención, el circuito de protección puede incluir un circuito de
reposición que mantiene APAGADO el circuito integrador durante un
período de tiempo en que el componente electrónico está normalmente
APAGADO. Puede disponerse un circuito de filtrado que recibe la
señal desde el circuito comparador para igualar el control del
componente electrónico de acuerdo con una constante de tiempo del
circuito de filtrado. El circuito de protección puede incluir
también un circuito generador de error que recibe una salida del
circuito de filtrado y compara la salida del circuito de filtrado a
un segundo umbral. El circuito generador de error puede apagar el
componente electrónico basado en el segundo umbral. El segundo
umbral puede variar de acuerdo con una resistencia en estado
ENCENDIDO del componente electrónico y la máxima disipación de
potencia media del componente electrónico. Asimismo, el segundo
umbral puede ser idéntico al primer umbral.
De acuerdo con otro aspecto de la presente
invención, se proporciona un procedimiento para proteger un
elemento de conmutación conectado entre una fuente de AC y una
carga contra una disipación de potencia superior a una magnitud
predeterminada que comprende:
medir un parámetro del elemento de
conmutación;
integrar el parámetro medido durante un período
de tiempo predeterminado para producir una salida;
comparar la salida a un umbral variable;
producir una señal cuando la salida supere el
umbral variable; y
apagar el elemento de conmutación en respuesta a
dicha señal, caracterizado porque dicho umbral es determinado de
acuerdo con una resistencia de estado ENCENDIDO de dicho elemento
de conmutación y la disipación máxima de potencia media del
elemento de conmutación.
El elemento de conmutación puede estar
constituido por un transistor de efecto de campo (FET), y el
parámetro en estado ENCENDIDO puede ser uno seleccionado de un
voltaje a través del FET, una corriente a través del FET o una
temperatura del FET.
Según características preferidas de la invención,
el elemento de conmutación puede ser apagado cuando el parámetro
instantáneo en estado ENCENDIDO supera el valor de un segundo
umbral. Asimismo, puede proporcionarse una indicación visual a un
usuario de que el elemento de conmutación ha sido sobrecargado por,
por ejemplo, una potencia cíclica a la carga apagando y encendiendo
el elemento de conmutación.
Aspectos y características adicionales de la
presente invención se detallan a continuación.
El resumen anterior, así como la siguiente
descripción detallada de las realizaciones preferidas, se entienden
mejor cuando se leen en conjunción con los dibujos adjuntos. Con el
fin de ilustrar la invención, se muestra en los dibujos un ejemplo
de realización que es actualmente preferido, en el que referencias
numéricas similares representan partes similares a través de las
diversas vistas de los dibujos, entendiéndose, sin embargo, que la
invención no está limitada a los procedimientos y medios
específicos descritos. En los dibujos:
La Fig. 1 es un diagrama de bloques de un
circuito de control de carga según la técnica anterior;
La Fig. 2 es un diagrama de bloques de un
circuito de control de carga que tiene un circuito de protección de
sobrecarga según la presente invención;
La Fig. 3 es una ilustración gráfica de potencia
media P_{AVG} disipada por un dispositivo controlablemente
conductivo contra el tiempo para diversas corrientes de carga
I_{L};
La Fig. 4 es una ilustración gráfica del voltaje
medio V_{AVG} a través de un dispositivo controlablemente
conductivo contra el tiempo para diversas corrientes de carga.
También se ilustran un umbral variable y un umbral fijo;
La Fig. 5 es una ilustración gráfica de la
potencia media P_{AVG} disipada por un dispositivo
controlablemente conductivo contra el tiempo para un dispositivo
controlablemente conductivo que actúa a diversas temperaturas y que
tiene una corriente de carga constante I_{L};
La Fig. 6 es una ilustración gráfica del voltaje
medio P_{AVG} a través de un dispositivo controlablemente
conductivo contra el tiempo a diversas temperaturas de
funcionamiento mientras se controla una corriente de carga
constante. También se ilustran un umbral variable y un umbral
fijo;
La Fig. 7 es un diagrama de bloques del circuito
de sobrecarga de la Fig. 2; y
La Fig. 8 es un diagrama esquemático del circuito
de sobrecarga de la Fig. 7.
Haciendo referencia ahora a la Fig. 1, se ilustra
un diagrama de bloques de un circuito de control de carga 10 de 3
hilos de la técnica anterior para controlar la potencia a una carga
30, tal como una carga de alumbrado. El circuito de control de
carga 10 puede ser parte de un sistema de regulación general que
permite a un usuario establecer, de manera selectiva, niveles de
alumbrado dentro de una habitación, edificio, etc. En el circuito de
control de carga 10, la carga 30 que se controla es un
transformador electrónico de bajo voltaje. Puesto que este tipo de
carga tiene una entrada capacitiva, es típicamente controlada por
un circuito de control de fase invertida tal como el circuito de
control de carga 10. Alternativamente, la carga 30 puede ser una
carga resistiva, tal como una carga de alumbrado incandescente.
Ejemplos de un circuito de control de fase invertida pueden
encontrarse en las Patentes de los Estados Unidos Núms. 5.038.081 y
5.510.679, ambas de Maiale, Jr. y otros y comúnmente cedidas al
cesionario de la presente invención. Las revelaciones de las
patentes norteamericanas anteriormente mencionadas son expresamente
incorporadas a la presente mediante referencia en su integridad.
Hay que hacer constar que las cargas magnéticas o inductivas, que
requieren control de fase adelantada, no pueden ser controladas por
el circuito de control de carga 10 tal como se ilustra y describe a
continuación. Sin embargo, con modificaciones en el circuito
inductor de puerta es posible generar una señal de control de fase
adelantada para controlar estas cargas. Además, el circuito de
control de carga 10 puede ser llevado a cabo en una configuración
de 2 hilos conectando el detector de cruce cero 16 y la referencia
de suministro de potencia 18 al conductor marcado "DH".
\newpage
El circuito de control de carga 10 está acoplado
a una fuente 12 de entrada de AC a través de un interruptor 14, que
está dispuesto para desconectar la fuente 12 de AC si el circuito
de control de carga 10 consume corriente en exceso sobre una
corriente de línea máxima predeterminada (p.e., 20 Amps) durante un
período de tiempo predeterminado. El período de tiempo
predeterminado puede ser tan largo como de varios segundos o más,
lo que impediría su uso para proteger el circuito de control de
carga contra cortocircuitos. Además, un solo 10A circuito de
control de carga 10 puede ser el único circuito conectado a un
interruptor 20A. El interruptor no se activaría hasta que la
corriente de carga superara 20A, y en este momento el circuito l0A
de circuito de control de carga 10 puede haber sufrido graves
daños.
El circuito de control 10 incluye un detector de
cruce cero 16 que revisa el voltaje de la fuente de AC y emite una
señal cuando el voltaje instantáneo de la fuente pasa a través de 0
V en una u otra dirección. Dado que la temporización dentro del
circuito de control de carga 10 está basada en determinar con
exactitud cuándo el voltaje de la fuente de AC pasa a través de 0
V, el detector de cruce cero 16 puede incluir un filtro Bessel para
eliminar el ruido indeseado del voltaje de la fuente de AC. Este
filtro permite al detector de cruce cero 16 determinar, con mayor
exactitud, un cruce cero real de la frecuencia fundamental y
también sirve para reducir las fluctuaciones en la temporización
dentro del circuito de control de carga 10. Un ejemplo de un
controlador de alumbrado que utiliza un filtro Bessel para
determinar con más exactitud el cruce cero real de la frecuencia
fundamental de AC puede encontrarse en la solicitud de Patente
pendiente de los Estados Unidos Nº 08/942.833 que está comúnmente
cedida al cesionario de la presente invención. Las revelaciones de
la cual están expresamente incorporadas por referencia en su
integridad.
Un suministro de potencia 18 está previsto para
suministrar un voltaje regulado (p.e., 30 V) y un voltaje de nivel
lógico (p.e., 5V) para componentes internos al circuito de control
de carga 10. El suministro de potencia 18 puede incluir un
dispositivo de conmutación, tal como un FET, para cargar un
condensador de suministro, que permite que el suministro de potencia
18 sea utilizado en una amplia gama de voltajes de fuente de AC. El
voltaje regulado puede ser suministrado para activar un relé 20 o
un circuito inductor de puerta 24, mientras que el voltaje de nivel
lógico puede ser suministrado a un microcontrolador 22 y sus
circuitos de soporte asociados (no ilustrados).
Un circuito 26 inductor de FET incluye un par de
FETs 26A/26B dispuestos en una configuración en serie con una
conexión de fuente común para conmutar la fuente 12 de entrada de
AC a la carga 30. Las puertas de ambos FETs 26A/26B son
simultáneamente inducidas por una señal procedente de un circuito
24 inductor de puerta, que permite que el circuito de control 10
utilice un voltaje del suministro de potencia 18 para encender los
FETs 26A/26B. Los FETs 26A/26B tienen la característica intrínseca
de poder conducir una corriente de carga I_{L} de, por ejemplo,
16 A durante el estado de ENCENDIDO, mientras que también pueden
soportar el voltaje de la fuente de AC de la fuente de AC 12 cuando
está en estado APAGADO. Hay que tener en cuenta que se utilizan
FETs en el circuito de control de carga 10 porque los triacs, que
se usan en reguladores estándar, no pueden ser apagados en la mitad
del semiciclo de AC sin complicados controles electrónicos debido a
las características de bloqueo del triac.
Un circuito detector de voltaje 34 está previsto
para medir el voltaje instantáneo en estado ENCENDIDO del FET
conductor 26A o 26B y emite una señal de salida indicativa del
voltaje en estado ENCENDIDO del FET conductor a un circuito 32 de
protección contra cortocircuitos. El voltaje en estado ENCENDIDO
del FET es indicativo de la corriente de carga I_{L} que pasa a
través del FET, y cuando el FET está funcionando en una zona
segura, el voltaje en estado ENCENDIDO está entre aproximadamente
2-4 V. La señal de salida del circuito detector de
voltaje 34 es verificada para impedir un fallo catastrófico del FET
si una gran intensidad de corriente pasase a través del mismo. En
particular, el circuito 32 de protección contra cortocircuitos
detecta si la señal del circuito detector de voltaje 34 ha superado
un nivel predeterminado indicativo de una condición de
cortocircuito. La protección contra cortocircuitos está diseñada
para actuar con rapidez. Si el regulador es encendido en un
cortocircuito o una sobrecarga muy grande, la protección contra
cortocircuitos apaga instantáneamente los FETs antes de que puedan
producirse daños importantes en los FETs. Puesto que no es
necesario detectar el voltaje en estado APAGADO del FET para
determinar si se ha producido un cortocircuito, la señal procedente
del circuito detector de voltaje 34 se bloquea cuando los FETs
están en estado APAGADO. La señal se bloquea también en el estado
APAGADO porque el circuito 32 de protección contra cortocircuitos
verifica un voltaje relativamente bajo, por lo tanto, sería difícil
para el circuito 32 de protección frente a cortocircuitos
determinar con exactitud una condición de cortocircuito si el
voltaje en estado APAGADO fue pasado al circuito 32, puesto que el
voltaje en estado APAGADO del FET 26A o 26B puede tener una
magnitud de hasta 400V.
Un disyuntor térmico (TCO) 28 está previsto para
impedir que los FETs 26A/26B alcancen una temperatura de
funcionamiento insegura. El TCO 28 se selecciona de modo que los
FET se apaguen completamente o reduzcan su potencia a un nivel fijo
si el circuito de control de carga es sobrecargado o accionado en
un entorno ambiental elevado. El TCO 28 es seleccionado para
proteger los FETs 26A/26B en caso de ligera sobrecarga (hasta \sim
40%) en el transcurso del tiempo. El TCO 28 tiene un retardo
térmico que impide su uso para la protección contra cortocircuitos.
Típicamente, el disyuntor térmico 28 es una conexión fusible que se
abre cuando se calienta para desconectar completamente la fuente de
entrada de AC 12 desde la carga 30. En el sistema de la Fig. 1, la
apertura del TCO 28 señala al microcontrolador 22 que desconecte la
carga 30 desde la fuente 12 o la hace ir a un nivel de luz
extremadamente bajo. El disyuntor térmico 28 debe sustituirse por el
usuario después de su apertura para volver a activar el circuito de
control de carga 10. También pueden utilizarse TCOs manual o
automáticamente reposicionables. La colocación adecuada del TCO 28
es muy crítica y presenta dificultades de fabricación.
El funcionamiento del circuito de control de
carga 10 de la Fig. 1 se examinará ahora con referencia al
funcionamiento del microcontrolador 22. El microcontrolador 22
recibe la información de cruce cero desde el detector de cruce cero
16 y datos de serie desde una conexión SCI (Entrada de Control) que
incluye, por ejemplo, información relacionada con un nivel de
intensidad de alumbrado seleccionado por el usuario. La información
de cruce cero sirve como una señal de temporización para excitar
los FETs 26A/26B de modo que sean alternativamente encendidos y
apagados para conectar la fuente de AC 12 a la carga 30. El
microcontrolador 22 substrae un desvío de fase que se puede crear
por el filtro en el detector de cruce cero 16 para determinar la
temporización adecuada para el control de los FETs 26A/26B. Además,
el microcontrolador 22 determina un período de tiempo en que cada
FET 26A/26B debe estar en estado ENCENDIDO durante su respectivo
semiciclo activo desde la información de nivel de intensidad de
alumbrado en los datos de serie.
Sobre la base de las mencionadas entradas, el
microcontrolador 22 emite una señal de inducción de puerta al
circuito inductor de puerta 24, que a su vez, induce los FETs
26A/26B a ENCENDIDO y APAGADO. El microcontrolador 22 asegura que
el tiempo de conducción de cada FET 26A o 26B crea un ciclo de
servicio constante para un nivel de intensidad de alumbrado
seleccionada. Esto asegura también que el nivel de alumbrado de
salida permanezca constante durante una amplia gama de frecuencias
de la fuente de AC 12. El suministro de potencia 18 para el
circuito inductor de puerta 24 solamente se carga en el semiciclo
negativo porque éste es el único semiciclo en el que una referencia
común de microcontrolador y la referencia común de fuente de FET
son las mismas.
Tal como se ilustra en la Fig. 1, el circuito
inductor de puerta 24 combina la señal inductora de puerta del
microcontrolador 22 con la salida de un circuito 32 de protección
contra cortocircuitos. Debido al rápido fallo de los FETs que puede
producirse bajo condiciones de cortocircuito, si el circuito 32 de
protección contra cortocircuitos determina que puede estar presente
un cortocircuito, la señal de protección contra cortocircuitos al
circuito inductor de puerta 24 tiene prioridad sobre la señal de
inducción de puerta desde el microcontrolador 22 para apagar
inmediatamente los FETs 26A/26B. Bajo una condición de
cortocircuito, la inducción de puerta 24 permanece APAGADA hasta el
siguiente cruce cero. En ese punto, la inducción de FET es
reaplicada hasta que se vuelva a detectar el corto.
Aunque el circuito de control de carga 10 de la
Fig. 1 es adecuado para la mayoría de las aplicaciones, está
limitado en que no controla fácilmente las situaciones de
sobrecarga sin cortocircuito. El circuito de control de carga 10
reacciona a las situaciones de sobrecarga sin cortocircuito o
entornos de temperatura ambiente elevada cortando la corriente de
carga I_{L} a través del disyuntor térmico 28, que debe ser
vuelto a montar o sustituido. Este paso está limitado porque el
circuito de control de carga 10 está típicamente situado en un
lugar que es inaccesible o distante de la carga real 30 que es
controlada. Otra limitación es que puede dar lugar a condiciones no
seguras en la zona iluminada, porque las luces (carga) son apagadas
o reducidas a un nivel extremadamente bajo que asegura el
funcionamiento seguro en condiciones de sobrecarga dejando a un
ocupante en la oscuridad. Además, la condición de temperatura
ambiente elevada puede aparecer y desaparecer con condiciones
medioambientales variables, haciendo difícil la corrección de
anomalías.
Con referencia ahora a la Fig. 2, se ilustra un
diagrama de bloques de un circuito de control de carga 10' que
tiene un circuito de sobrecarga 36 diseñado según la presente
invención para superar las limitaciones del circuito de control de
carga de la técnica anterior. La presente invención mejora la
solución de la técnica anterior de disyuntores térmicos empleando un
dispositivo de protección contra sobrecarga que limita la
disipación de potencia media máxima de los FETs a un nivel
predeterminado. El circuito de sobrecarga 36 está diseñado para
reaccionar con lentitud a sobrecargas para reducir el tiempo de
ENCENDIDO de un FET sobrecargado para mantener la corriente de carga
I_{L} a un nivel reducido. En funcionamiento, esta característica
de la presente invención mantiene ventajosamente un nivel reducido
de alumbrado desde un nivel que puede ser solicitado por la entrada
del usuario y no corta completamente el alumbrado como en la técnica
anterior.
Los componentes del circuito de control de carga
10' que son similares a los de la Fig. 1 tienen referencias
numéricas iguales y, en consecuencia, no serán descritos de nuevo a
continuación. Como se ilustra en la Fig. 2, la salida del circuito
detector de voltaje 34 del circuito de control de carga 10' está
prevista tanto para el circuito de protección contra cortocircuitos
32 como para el circuito de sobrecarga 36. El circuito de
sobrecarga 36 recibe la salida del circuito detector de voltaje 34
y la integra durante cada semiciclo de AC para determinar un
voltaje medio V_{AVG} a través del FET en el tiempo. A cada cruce
cero, el circuito de sobrecarga 36 es vuelto a montar de acuerdo con
una señal suministrada por el microcontrolador 22.
Alternativamente, la salida del detector de cruce cero 16 puede
utilizarse para volver a montar el circuito de sobrecarga 36
(ilustrado en líneas de trazos).
Una sobrecarga es detectada por un circuito de
sobrecarga 36 cuando el valor integrado (p.e., un voltaje medio a
través del FET en el tiempo) supera un umbral predeterminado. Al
detectar una sobrecarga, el circuito de sobrecarga 36 emite una
señal al circuito inductor de puerta 24 y un circuito de
diagnóstico de realimentación 38. La señal del circuito de
sobrecarga 36 hace que el circuito inductor de puerta 24 apague el
FET conductor 26A o 26B a fín de reducir el tiempo de ENCENDIDO,
disminuyendo así la disipación de potencia y la temperatura del FET
en una zona de funcionamiento segura. Cuando el circuito de
diagnóstico de realimentación 38 recibe la señal del circuito de
sobrecarga 36, se genera una señal de realimentación que se emite
al microcontrolador 22. Al recibir la señal de realimentación, el
microcontrolador 22 establece un registro, de modo que se
proporcionará una indicación visual al usuario de que se ha
producido una condición de sobrecarga. La indicación visual puede
proporcionarse al usuario mediante parpadeo de un diodo emisor de
luz (LED) 39 en un módulo contenido dentro del circuito de control
de carga 10, o haciendo que la salida del FET 26A o 26B cause que
la carga 30 (p.e., carga de alumbrado 30) efectúe una secuencia
cíclica de ENCENDIDO y APAGADO durante un período de tiempo,
preferiblemente cuando la carga 30 es inicialmente encendida o
apagada. Es preferible proporcionar dicha indicación visual de modo
que el usuario sepa que la salida del circuito de control de carga
(regulador luminoso) se ha reducido debido a una sobrecarga más que
a un funcionamiento defectuoso del regulador luminoso y de modo que
pueda adoptarse la acción correctora correspondiente. El
microcontrolador 22 puede programarse de modo que la indicación
visual continúe alertando al usuario incluso después de que se haya
eliminado una sobrecarga. Un actuador 40 de reposición o vuelta a
montar puede añadirse al circuito de control de carga 10' para
devolver el sistema a un modo operativo normal. El actuador 40 de
vuelta a montar puede ser accionado por un representante capacitado
en fábrica después de que el sistema se haya revisado a fondo.
Es preferible dar prioridad a las señales
procedentes del circuito de protección contra cortocircuitos 32, el
circuito de sobrecarga 36 y el microcontrolador 32 que se reciben
por el circuito inductor de puerta 24. La más alta prioridad se
destina al circuito de protección contra cortocircuitos 32 por los
motivos anteriormente indicados con respecto a la Fig. 1. Aunque el
circuito de sobrecarga 36 de reacción más lenta protege contra las
condiciones de sobrecorriente y temperatura excesiva, el circuito
de protección contra cortocircuitos 32 es necesario que responda de
manera instantánea para eliminar la corriente desde el FET si el
voltaje en estado ENCENDIDO supera un punto de funcionamiento
seguro. La señal enviada por el circuito de sobrecarga 36 al
circuito inductor de puerta 24 para apagar los FETs tiene una
prioridad secundaria para controlar los FETs. Se da una prioridad
inferior a la señal inductora de puerta del microcontrolador 22,
que sirve para controlar los FETs cuando no se detectan fallos. De
este modo, la combinación del circuito de sobrecarga 36 y del
circuito de protección contra cortocircuitos 32 proporciona una
amplia gama de protección en todos los entornos operativos.
Como se indicó anteriormente, una condición de
sobrecorriente es detectada por el circuito de sobrecarga 36 cuando
el valor integrado del voltaje a través del FET excede de un umbral
predeterminado. Esta determinación basada en el voltaje medio se
realiza sobre la base de las relaciones siguientes. La disipación
de potencia del FET puede determinarse por la relación:
P=
\frac{V^{2}}{R}=I^{2}\text{*}R
donde V es el voltaje en estado ENCENDIDO a
través del FET, R es la resistencia en estado ENCENDIDO R_{DS \
ON} del FET, e I es la corriente de carga I_{L}. Mientras que
R_{DS \ ON} es un parámetro conocido que se determina por las
características intrínsecas del FET, la determinación de los
términos V^{2} e I^{2} exige circuitos
complicados.
La presente invención elimina ventajosamente la
necesidad de utilizar circuitos complicados para determinar los
términos cuadráticos para calcular la disipación de potencia del
FET. De acuerdo con la presente invención, la disipación de
potencia del FET (P_{AVG}) se determina comparando el voltaje
medio V_{AVG} a través del FET con un umbral variable
V_{TH(VAR)} determinado sobre la base de la resistencia en
estado ENCENDIDO R_{DS \ ON} del FET y la disipación de potencia
máxima del dispositivo controlablemente conductivo. El umbral
variable V_{TH(VAR)} cuenta también para el término V^{2}
en determinar la potencia disipada, y por lo tanto, la disipación
de potencia del FET puede ser determinada rápidamente utilizando
circuitos menos complicados.
El umbral variable V_{TH(VAR)} de la
presente invención y su relación con la potencia media P_{AVG},
la corriente de carga I_{L} y el voltaje medio V_{AVG} a través
del FET durante un semiciclo se describirá ahora con referencia a
las Figs. 3-6. Los circuitos para establecer las
relaciones se ilustran en las Figs. 7 y 8 y se describirán con
detalle a continuación. Como se indicó anteriormente, el umbral
variable V_{TH(VAR)} de la presente invención es
determinado sobre la base de la resistencia en estado ENCENDIDO
R_{DS \ ON} del FET, y además, la disipación de potencia máxima
permitida para mantener el funcionamiento seguro del dispositivo
para el sistema térmico que es utilizado. Por lo tanto, el umbral
variable V_{TH(VAR)} puede ser ventajosamente
"sintonizado" a un particular FET dentro del circuito de
control 10' para todas las combinaciones de tiempo de conducción,
corrientes de sobrecarga y temperaturas. En la realización
preferida, el FET es capaz de disipar 16 vatios en una temperatura
ambiente máxima de 40ºC. El circuito de control de carga 10' de la
realización preferida está evaluado a 10A con el circuito de
sobrecarga 36 comenzando a reducir el tiempo de ENCENDIDO del FET
26A/26B a alrededor de una corriente de carga I_{L} de 11,3A.
Las líneas 52, 54 y 56, respectivamente, de la
Fig. 3 ilustran la relación de disipación de potencia P_{AVG}
contra tiempo t para corrientes de carga I_{L} de 16 A, 13 A y 11
A durante un semiciclo a una temperatura ambiente fija (40ºC). Un
semiciclo de una señal de AC de 60 Hz tiene una duración de
aproximadamente 8,333 mseg. Tal como se ilustra por la relación de
la Fig. 3 si, por ejemplo, se desea limitar la disipación de
potencia máxima del FET a 16 vatios, entonces el FET debe ser
apagado 4 mseg. en el semiciclo para una corriente de carga I_{L}
de 16 A, y apagado 5 mseg. en el semiciclo para una corriente de
carga I_{L} de 13 A. Una corriente de carga I_{L} de 11 A no
excede una disipación de potencia de 16 W bajo las condiciones
presentadas.
Con referencia ahora a la Fig. 4, se ilustra la
relación de voltaje medio (V_{AVG}) a través del FET contra
tiempo, un umbral variable V_{TH(VAR)} y un umbral fijo
V_{TH(CONSTANT)}. El voltaje medio V_{AVG} a través del
FET contra tiempo para corrientes de carga I_{L} de 16, 13 y 11 A
se ilustra por las líneas 58, 60 y 62, respectivamente y el umbral
variable V_{TH(VAR)} se indica por la línea 64. El umbral
fijo V_{TH(CONSTANT)} es indicado por la línea 66. El
umbral variable V_{TH(VAR)} 64 se deriva empíricamente a
fin de limitar la disipación de potencia máxima a un nivel fijo
(p.e., 16 W).
\newpage
Como se indicó anteriormente, la presente
invención compara el voltaje medio (V_{AVG}) a través del FET con
el umbral variable para determinar si el FET está disipando
demasiada potencia, y por ello resulta sobrecargado. Esta
característica se ilustra en la Fig. 4, donde la línea 64, que
representa el umbral variable V_{TH(VAR)}, interseca la
línea 58, que representa una corriente de carga I_{L} de 16 A, a
aproximadamente 4 mseg. en el semiciclo. Como se observa con
respecto a la Fig. 3, a fin de limitar la disipación de potencia
máxima del FET a 16 W, el FET debe ser apagado 4 mseg. en el
semiciclo para una corriente de carga I_{L} de 16 A. Igualmente,
el umbral variable VTH (VAR) interseca la línea 60, que representa
una I_{L} de 13 A, a aproximadamente 5 mseg. en el semiciclo. De
nuevo, como se observa con respecto a la Fig. 3, a fín de limitar
la disipación de potencia máxima del FET a 16 W, el FET debe ser
apagado 5 mseg. en el semiciclo una corriente de carga I_{L} de 13
A. Por último, el umbral variable V_{TH(VAR)} (línea 64)
no interseca la línea 62, que representa una I_{L} de 11 A.
Por lo tanto, tal como se ilustra en la Fig. 4,
comparando un voltaje medio a través del FET a un umbral variable,
puede realizarse una determinación de disipación de potencia a
través de una gama de corrientes de carga para limitar una
disipación de potencia máxima del FET y proporcionar una protección
superior contra sobrecargas. Asimismo, como resulta evidente en la
Fig. 4, el umbral fijo (línea 66) no proporcionará una protección
adecuada contra sobrecargas en una amplia gama de corrientes de
carga. Si el valor de V_{TH(CONSTANT)} está establecido
para permitir que fluya una corriente 10 A, entonces, por ejemplo,
si el FET está conduciendo una corriente de carga I_{L} de 16 A,
el FET no se apagará hasta 5,5 mseg. en el semiciclo. Con
referencia a la Fig. 3, a 5,5 mseg. en el semiciclo, el FET estará
disipando bien más de 20 W. De este modo, el umbral fijo no
proporcionará un umbral suficientemente bajo a principios del
semiciclo para impedir una sobrecarga en el FET.
La Fig. 5 ilustra cómo las dependencias de
temperatura de la resistencia en estado ENCENDIDO R_{DS \ ON} del
FET pueden afectar a la disipación de potencia. Por ejemplo, en la
presente invención, el FET preferido es un STY34NB50, fabricado por
SGS Thompson. La resistencia en estado ENCENDIDO de ese FET a 25ºC
es aproximadamente 0,11 a 0,13 Ohmios cuando la corriente de carga
I_{L} es 17 Amperios. A 130ºC, la resistencia en estado ENCENDIDO
del FET es 2,25 veces mayor que a 25ºC, o 0,25 a 0,29 Ohmios. Hay
que tener en cuenta que para asegurar un margen operativo seguro,
es preferible utilizar la resistencia en estado ENCENDIDO del peor
caso de 0,29 Ohmios como el valor de R_{DS \ ON}.
Las líneas 68, 70 y 72 del gráfico de la Fig. 5
representan una corriente de carga I_{L} de 11 A a temperaturas
de 140ºC, 120ºC y 100ºC, respectivamente. Si, por ejemplo, se desea
limitar la disipación de potencia máxima (P_{AVG}) del FET a 16
W, entonces el FET debe ser apagado a aproximadamente 5,3 mseg. en
el semiciclo cuando funciona a una temperatura de 140ºC, y apagado
a aproximadamente 6 mseg. en el semiciclo cuando funciona a una
temperatura de 120ºC. Una temperatura de funcionamiento de 100ºC no
excedería una disipación de potencia de 16 W con una corriente de
carga de 11 A en el presente ejemplo.
La Fig. 6 ilustra la relación de voltaje medio a
través del FET (V_{AVG}) contra tiempo t. Las líneas 78, 76 y 74
ilustran, respectivamente, el voltaje medio V_{AVG} a través del
FET para una corriente de carga I_{L} 11 A a temperaturas de
funcionamiento de 140ºC, 120ºC y 100ºC, respectivamente. La línea
64 representa el umbral variable V_{TH(VAR)}, y la línea 66
representa el umbral fijo V_{TH(CONSTANT)}.
La característica de umbral variable
V_{TH(VAR)} de la presente invención puede utilizarse
también para limitar la disipación de potencia del FET teniendo en
cuenta las dependencias de temperatura de R_{DS \ ON}. Esta
característica se ilustra en la Fig. 6, donde la línea 64, que
representa el umbral variable V_{TH(VAR)} interseca la
línea 78, que representa una temperatura de funcionamiento de 140ºC,
a aproximadamente 4,75 mseg. en el semiciclo. Como se observa con
respecto a la Fig. 5, para limitar la disipación de potencia máxima
a 16 W, el FET debe ser apagado a aproximadamente 5,3 mseg. en el
semiciclo para una temperatura de funcionamiento de 140ºC. Como
puede observarse, si se utiliza el mismo umbral variable
V_{TH(VAR)} para comprobar un ambiente elevado, el sistema
lo corregirá ligeramente. Esto se debe a que la contribución de la
resistencia en estado ENCENDIDO R_{DS \ ON} a la potencia no es
cuadrática y, por lo tanto, se produce una sobrecorrección del
tiempo de corte. Esto permite al FET 26A/26B enfriarse y finalmente
establecerse a un tiempo de ENCENDIDO más alto que el que se muestra
en la Fig. 6. En el ejemplo ilustrado, el circuito de control de
carga empezará a reducir el tiempo de ENCENDIDO a aproximadamente
4,75 mseg. en lugar de 5,3 mseg. El circuito de control de carga se
establecerá en un valor entre estos dos tiempos porque, como la
potencia es disminuida reduciendo el tiempo de "encendido", el
dispositivo funcionará más fresco debido a que disminuirán tanto la
I_{L} como la resistencia en estado ENCENDIDO R_{DS ON}. De
manera similar, el umbral variable V_{TH(VAR)} interseca la
línea 76, que representa una temperatura de funcionamiento de
120ºC, a aproximadamente 5,3 mseg. en el semiciclo. De nuevo, como
se observa con respecto a la Fig. 5, para limitar la disipación de
potencia máxima a 16 W, el FET debe ser apagado a aproximadamente 6
mseg. en el semiciclo para una temperatura de funcionamiento de
120ºC. Por último, el umbral variable no interseca la línea 74, que
representa una temperatura de 100ºC.
Por lo tanto, el umbral variable de la presente
invención puede utilizarse para tener en cuenta una amplia gama de
temperaturas de funcionamiento y variaciones en la corriente de
carga I_{L} para limitar con exactitud la disipación de potencia
máxima del FET. Como se ilustra en la Fig. 6, un umbral fijo (línea
66) no proporcionará una protección adecuada contra los efectos
térmicos. Por ejemplo, un FET que funciona a 140ºC no será apagado
hasta 6,3 mseg. en el semiciclo, lo que se traduce en una
disipación de potencia de aproximadamente 18 W. De este modo, el
umbral fijo no proporcionará un umbral suficientemente bajo al
principio del semiciclo para impedir una sobrecarga en el FET.
\newpage
Como se ilustra en las Figs. 3-6,
una comparación de un voltaje medio a través del FET con un umbral
variable, según se determina de acuerdo con la presente invención,
impide las sobrecargas en una amplia gama de condiciones de
funcionamiento.
Un circuito de sobrecarga 36 ejemplar, que lleva
a cabo las relaciones descritas en las Figs. 3-6,
se describirá ahora con mayor detalle con referencia a las Figs. 7
y 8. La Fig. 7 ilustra un diagrama de bloques del circuito de
sobrecarga 36, mientras que la Fig. 8 ilustra un diagrama
esquemático de la realización actualmente preferida. Tal como se
ilustra, el circuito de sobrecarga 36 incluye un integrador 40, un
remontaje de integrador, un detector de umbral 42, un filtro de
paso bajo 44, un generador de errores de reducción 46 y un
generador de rampa 50.
El circuito integrador 40 recibe la salida del
circuito detector de voltaje 34, que como se indicó anteriormente,
proporciona una indicación del voltaje instantáneo en estado
ENCENDIDO del FET 26A o 26B. El integrador 40 determina el voltaje
medio V_{AVG} a través del FET. El voltaje medio es proporcional
a los voltio-segundos que se desarrollan a través
del FET en su estado ENCENDIDO durante un semiciclo de la forma de
onda de AC. La salida V_{AVG} del integrador 40 es variable y
variará con la temperatura del FET, la resistencia de estado
ENCENDIDO R_{DS \ ON} y la corriente de carga.
La salida del integrador 40 es remontada o
repuesta al principio de cada semiciclo de AC mediante un remontaje
de integrador 48 para asegurar que solamente es medida la
información del semiciclo presente. El microcontrolador 22
proporciona el impulso de remontaje, a través del circuito inductor
de puerta 24 para despejar el integrador 40 basado en una salida de
circuito de detección 16 del cruce cero. Alternativamente, una señal
puede ser enviada directamente desde el circuito de detección 16
del cruce cero al remontador de integrador 48. El remontador de
integrador 48 funciona para mantener aplazado (remontaje) el
integrador 40 durante el período de tiempo en que los FETs están
APAGADOS. Es preferible remontar el integrador 40 porque el voltaje
en estado APAGADO del FET es muy grande en comparación con el
voltaje en estado ENCENDIDO, y a fin de inspeccionar un voltaje
relativamente bajo en estado ENCENDIDO del FET, la información de
estado APAGADO debería eliminarse del integrador 40. Asimismo, el
voltaje en estado APAGADO no es de utilidad para determinar una
condición de sobrecarga del FET.
El detector de umbral 42 compara la salida del
integrador 40 (V_{AVG}) con el umbral variable
V_{TH(VAR)} a fin de proporcionar una indicación de que el
FET está sobrecargado por disipar demasiada potencia, conducir
demasiado alta una corriente de carga I_{L} o si el FET está
alcanzando una temperatura de funcionamiento no segura. Como se
indicó anteriormente, el umbral variable V_{TH(VAR)} se
determina empíricamente según se describió anteriormente.
Se proporciona un generador de rampa 50 para
generar el umbral variable V_{TH(VAR)} de acuerdo con lo
anteriormente indicado. El umbral variable, según se describió
anteriormente, es un valor de rampa y se utiliza para reducir el
tiempo de ENCENDIDO del FET para mantener una disipación de
potencia máxima constante en el FET en una amplia gama de
condiciones de sobrecarga. Es decir, la pendiente y amplitud del
generador de rampa es elegida para mantener la disipación de
potencia constante deseada en el FET para todas las combinaciones
de tiempos de conducción, corrientes de sobrecarga y condiciones
ambientales elevadas. El generador de rampa 50 proporciona las
formas de onda en rampa tanto para el detector de umbral 42 como
para un generador de error de reducción 46 (descrito a
continuación). La forma de onda en rampa es remontada en el cruce
cero de la fuente de AC, según se indica por el microcontrolador
22. En una realización preferida, el umbral variable
V_{TH(VAR)} ideal es aproximado mediante un circuito de RC
que se describirá a continuación.
La salida del detector de umbral 42 es filtrada
por un filtro de paso bajo 44 que tiene una larga constante de
tiempo (p.e., mayor de un segundo) para proporcionar una medida de
estabilidad adicional en el funcionamiento del circuito de control
de carga 10'. El filtrado de paso bajo proporciona histéresis para
ayudar a impedir que el generador de error de reducción 46 cause
una sobrecorrección, que podría provocar fluctuaciones visibles en
la salida de luz de la carga. Para ayudar a impedir la
sobrecorrección, el filtro de paso bajo 44 suaviza la salida desde
el detector de umbral 42. La constante de tiempo del ciclo de paso
bajo es preferiblemente de aproximadamente 1-2
segundos. Esta constante de tiempo es lo suficientemente corta para
impedir que el FET alcance temperaturas inseguras durante las
sobrecargas antes de que se reduzca el tiempo de conducción. Sin
embargo, esta respuesta lenta hace al circuito de sobrecarga 36
ineficaz para proporcionar una desactivación rápida durante una
fuerte sobrecarga o un cortocircuito. Debido a esta histéresis, el
circuito de protección contra cortocircuitos 32 se utiliza además
del circuito de sobrecarga para proporcionar una protección
completa.
El generador de error de reducción 46 recibe la
señal filtrada desde el filtro de paso bajo 44 y compara el valor
de la señal filtrada a otra señal de rampa procedente del generador
de rampa 50 que es remontado o repuesto en cada cruce cero del
voltaje de la línea AC. La señal de rampa se utiliza para
determinar cuánto se reduce el tiempo de conducción del FET (tiempo
de ENCENDIDO) para una cantidad particular de
voltio-segundos medida a través del FET por el
integrador 40. La salida del generador de error de reducción se
deriva de la intersección del nivel de voltaje DC fuertemente
filtrado del filtro de paso bajo 44 con la rampa para generar la
señal de "reducción" adecuada. La señal de "reducción"
asegura que el tiempo de ENCENDIDO del FET sea el valor correcto
para limitar a 16 W la potencia del FET. La salida del generador de
error de reducción 46 es una onda cuadrada que es proporcionada al
circuito inductor de puerta 24 para apagar los FETs durante un
semiciclo si se produce una condición de sobrecarga. La salida
también es proporcionada al circuito de diagnóstico de
realimentación 38 de modo que pueda proporcionarse información al
microcontrolador 22 de que el tiempo de ENCENDIDO del FET ha sido
"reducido" del tiempo de ENCENDIDO que es solicitado por el
microcontrolador 22 sobre la base de la entrada del usuario. El
microcontrolador 22 puede entonces indicar opcionalmente la
sobrecarga o la sobretemperatura al usuario.
Con referencia ahora a la Fig. 8, se ilustra un
diagrama esquemático ejemplificativo que corresponde a los bloques
funcionales ilustrados en la Fig. 7. El voltaje a través de los
FETs 26A/26B (Q1/Q2) medido por el circuito detector de voltaje 34
es introducido en el integrador 40 por tener el voltaje en R21 y R20
a nivel bajo durante el tiempo de ENCENDIDO del FET. Cuando el FET
está APAGADO, los diodos (D1 y D2) son desviados a la inversa y el
voltaje se mantiene a 12 V por el suministro 18. Esto asegura que la
entrada al integrador 40 no será sobreinducida por encima del
suministro cuando los FETs están APAGADOS.
El integrador 40 está constituido por R22 y C2,
que proporcionan una constante de tiempo que permite al condensador
cargarse a un nivel próximo a 1 Voltio a través del semiciclo con
el FET transportando 10 A de corriente de carga. El condensador es
repuesto o remontado a cero voltios siempre que la inducción de
puerta a los FETs esté baja. Esto se consigue estableciendo la
entrada del comparador por debajo de un nivel de umbral a la mitad
de camino entre el carril y el común de suministro.
El detector de umbral 42 recibe el voltaje desde
el condensador del integrador C2 y la compara con una función de
rampa desde el generador de rampa 50. La salida de este comparador
discurre baja siempre que el voltaje integrado exceda de la rampa.
La salida permanecerá baja hasta que el condensador sea remontado o
repuesto según se ha descrito anteriormente.
El circuito inductor de puerta 24 del FET no debe
cambiar inmediatamente cuando el integrador 40 exceda la rampa ya
que la cantidad de reducción del tiempo de conducción del FET hará
que el FET se enfríe y disminuya todavía más el voltaje del
integrador. El resultado es una sobrecorrección y que fluctúe el
voltaje de salida a la carga. Para evitar esto, se utiliza un
filtro de paso bajo 44 promedio del error desde el detector de
umbral 42 durante varios segundos. Esto permite que la temperatura
del FET se ajuste gradualmente y encontrar un punto de
funcionamiento estable sin fluctuaciones en la carga. Los
resistores R29 y R27 establecen una relación de divisor que
determina el voltaje de salida "sin disparo" del filtro de paso
bajo 44. El resistor R28 determina el cambio de voltaje cuando se
produce una condición de sobrecorriente. El condensador C4 se elige
para proporcionar la constante de tiempo adecuada, que sea de nuevo
de aproximadamente 2 segundos.
El generador de error de reducción 46 compara la
salida de DC filtrada del filtro de paso bajo 44 con la misma u
otra función de rampa generada por el generador de rampa 50. Esto
se necesita para crear un impulso bajo para APAGAR los FETs 26A/26B
en un punto inicial de semiciclo. La rampa es sincronizada a la
fuente de AC 12 y es graduada por los resistores R12 y R25. La
pendiente de la rampa es elegida para proporcionar una cantidad
suficiente de reducción al tiempo de conducción del FET para
mantener la potencia disipada en el FET por debajo de la disipación
de potencia máxima del FET (16 W en esta aplicación).
El generador de rampa 50 utiliza la salida del
microcontrolador 22 que conmuta desde un nivel alto a un nivel bajo
en el cruce cero de la línea AC. Esta salida es comparada contra
una referencia de la mitad del suministro creada por los resistores
R7 y R8. Mientras que el microcontrolador 22 esté proporcionando
una señal para que el FET 26A/26B esté ENCENDIDO la salida del
comparador permanece en una salida de colector abierto. Durante
este tiempo, el condensador C1 es cargado a través del resistor R9
en una constante de tiempo que proporciona una forma
predeterminada. Al final de cada semiciclo, el Op Amp U3C hace que
se descargue el condensador C1. Esta forma permite la combinación
del detector de umbral 42 y el generador de error de reducción 46
para eliminar la inducción de puerta al FET en un tiempo que
limitará la disipación de potencia en el FET a 16 W. El condensador
C1 y el resistor R9 son elegidos de modo que la forma de la rampa
generada se aproxime a la determinada empíricamente como se ilustra
en la Fig. 3 y la Fig. 4.
El circuito de protección contra cortocircuitos
32 controla el voltaje instantáneo a través de los FETs 26A/26B
mediante la relación de divisor creada por los resistores R23 y
R25. Esta se compara con un nivel de referencia de aproximadamente
1/3 del voltaje de suministro generado por un divisor establecido
por los resistores R3 y R4 siempre que el microcontrolador 22
induce los FETs 26A/26B a ENCENDIDO. Se añade un pequeño retardo al
nivel de referencia a través del resistor R10 y el condensador C3
para asegurar que el voltaje de FET ha tenido tiempo suficiente
para su colapso o caída una vez que aparece la inducción de puerta.
En cualquier punto después de que los FETs 26ª/28b han sido
encendidos, si el voltaje FET excede del umbral la inducción de
puerta será eliminada instantáneamente.
El circuito de inducción de puerta 24 combina
tres señales para determinar si las puertas del FET deben ser
encendidas o apagadas. El microcontrolador 22 tiene la prioridad
más baja. Una señal de la protección frente a cortocircuitos 32 o
del generador de error de reducción 46 que lleva a nivel bajo en
los momentos iniciales del semiciclo obligará a la puerta del FET a
apagarse en ese punto. Normalmente los resistores R5 y R6 mantienen
el voltaje a un nivel de la mitad del suministro. Cuando se
produzca cualquier fallo, el nivel se llevará a común.
El circuito de diagnóstico de realimentación 38
envía una señal al microcontrolador 22 a través de un optoacoplador
U4 siempre que la salida desde el circuito de protección contra
cortocircuitos 32 o el generador de error de reducción 46 caiga a
nivel bajo. La corriente a través del resistor R32 induce el LED
del optoacoplador en este caso.
Como se ha descrito totalmente arriba, la
presente invención proporciona un circuito de control de carga que
tiene un circuito de sobrecarga nuevo que puede ser puesto en
práctica utilizando circuitos simples. La presente invención puede
realizarse en otras formas específicas. Debe hacerse referencia a
las reivindicaciones adjuntas, más que a la precedente descripción,
como indicativas del ámbito de la invención.
Claims (16)
1. Un circuito de protección para uso en un
sistema de control de carga para limitar la potencia disipada por
un componente electrónico (26), conmutando dicho componente
electrónico una fuente de AC (12) a una carga (30), comprendiendo
dicho circuito de protección:
un circuito integrador (40) que integra un
parámetro medido de dicho componente electrónico (26) durante un
período de tiempo predeterminado y produce un valor de salida
(P_{AVG});
un circuito generador de umbral (50) que genera
un primer umbral (V_{TH}) indicativo de una disipación de
potencia media máxima de dicho componente electrónico; y
un circuito comparador (42) que comprende el
citado primer umbral y el citado valor de salida, y proporciona una
señal para apagar dicho componente electrónico cuando dicho valor
de salida excede del citado primer umbral, caracterizado
porque dicho primer umbral es determinado de acuerdo con una
resistencia en estado ENCENDIDO de dicho componente electrónico
(26) y dicha disipación de potencia media máxima de dicho
componente electrónico.
2. El circuito de protección, según la
reivindicación 1, caracterizado además por un circuito de
reposición o remontaje (48), en el que dicho circuito de reposición
o remontaje mantiene APAGADO dicho circuito integrador (40) durante
un período de tiempo en el que dicho componente electrónico está
normalmente APAGADO.
3. El circuito de protección, según la
reivindicación 1 ó 2, caracterizado además por un circuito
de filtrado (44) que recibe dicha señal de dicho circuito
comparador (42) y suaviza dicha señal de dicho circuito
comparador.
4. El circuito de protección, según cualquiera
de las reivindicaciones 1 a 3, caracterizado porque dicho
primer umbral es aproximado por un circuito RC.
5. El circuito de protección, según la
reivindicación 3, caracterizado además por un circuito
generador de error (46) que recibe una salida de dicho circuito de
filtrado (44) y compara dicha salida de dicho circuito de filtrado
a un segundo umbral, en el que dicho circuito generador de error
(46) apaga dicho componente electrónico, basado en dicho segundo
umbral.
6. El circuito de protección, según la
reivindicación 5, caracterizado porque dicho segundo umbral
varía de acuerdo con una resistencia en estado ENCENDIDO de dicho
componente electrónico y dicha disipación de potencia media máxima
de dicho componente electrónico.
7. El circuito de protección, según la
reivindicación 5 ó 6, caracterizado porque dicho segundo
umbral es idéntico a dicho primer umbral.
8. El circuito de protección, según cualquier
reivindicación precedente, caracterizado porque dicho primer
umbral tiene un valor variable que cambia durante una mitad de un
período de una frecuencia fundamental de dicha fuente de AC.
9. El circuito de protección, según cualquier
reivindicación precedente, caracterizado porque dicho
período de tiempo predeterminado comienza cuando la forma de onda
de dicha fuente de AC cruza un potencial cero, y en el que dicho
período de tiempo predeterminado tiene una duración no superior a
una mitad de un período de una frecuencia fundamental de dicha forma
de onda de dicha fuente de AC.
10. El circuito de protección, según cualquier
reivindicación precedente, caracterizado porque dicho
componente electrónico (26) es un transistor de efecto de campo
(FET) y dicho parámetro medido es uno seleccionado de un voltaje a
través de dicho FET, una corriente a través de dicho FET y una
temperatura de dicho FET.
11. Un procedimiento de protección de un elemento
de conmutación (26) conectado entre una fuente de AC (12) y una
carga (30) frente a la disipación de potencia en exceso de una
cantidad predeterminada que comprende:
medir un parámetro del elemento de
conmutación;
integrar el parámetro medido durante un período
de tiempo predeterminado para producir una salida;
comparar la salida con un umbral variable;
producir una señal cuando la salida exceda el
umbral variable; y
apagar el elemento de conmutación en respuesta a
dicha señal, caracterizado porque dicho umbral es
determinado de acuerdo con una resistencia en estado ENCENDIDO de
dicho elemento de conmutación y la disipación de la potencia media
máxima del elemento de conmutación.
12. El procedimiento, según la reivindicación 11,
caracterizado además por el apagado del elemento de
conmutación cuando el parámetro excede del valor de un segundo
umbral.
13. El procedimiento, según la reivindicación 11,
caracterizado porque el apagado del elemento de conmutación
comprende el apagado del elemento de conmutación en cualquier punto
durante una mitad de un período de una frecuencia fundamental de
dicha fuente de AC cuando el elemento de conmutación está
ENCENDIDO.
14. El procedimiento, según la reivindicación 11,
12 ó 13, caracterizado porque el elemento de conmutación
(26) comprende un transistor de efecto de campo (FET) y el
parámetro es uno seleccionado de un voltaje a través de dicho FET,
una corriente a través de dicho FET, o una temperatura de dicho
FET.
15. El procedimiento, según cualquiera de las
reivindicaciones 11 a 14, caracterizado por proporcionar una
indicación visual a un usuario de que el elemento de conmutación ha
sido sobrecargado.
16. El procedimiento, según la reivindicación 15,
caracterizado porque dicha indicación visual comprende el
ciclado de potencia a dicha carga apagando y encendiendo el
elemento de conmutación.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US337309 | 1999-06-21 | ||
| US09/337,309 US6347028B1 (en) | 1999-06-21 | 1999-06-21 | Load control system having an overload protection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2206258T3 true ES2206258T3 (es) | 2004-05-16 |
Family
ID=23320008
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00941384T Expired - Lifetime ES2206258T3 (es) | 1999-06-21 | 2000-06-13 | Sistema de control de carga que tiene un circuito de proteccion contra sobrecarga. |
| ES02079460T Expired - Lifetime ES2236439T3 (es) | 1999-06-21 | 2000-06-13 | Sistema de control de carga provisto de un circuito de proteccion contra sobrecarga. |
| ES02079459T Expired - Lifetime ES2231647T3 (es) | 1999-06-21 | 2000-06-13 | Sistema de control de carga provisto de un circuito de proteccion contra sobrecarga. |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02079460T Expired - Lifetime ES2236439T3 (es) | 1999-06-21 | 2000-06-13 | Sistema de control de carga provisto de un circuito de proteccion contra sobrecarga. |
| ES02079459T Expired - Lifetime ES2231647T3 (es) | 1999-06-21 | 2000-06-13 | Sistema de control de carga provisto de un circuito de proteccion contra sobrecarga. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6347028B1 (es) |
| EP (3) | EP1188240B1 (es) |
| JP (1) | JP4159286B2 (es) |
| AT (3) | ATE281023T1 (es) |
| AU (1) | AU5609400A (es) |
| CA (1) | CA2374381C (es) |
| DE (3) | DE60017203T2 (es) |
| ES (3) | ES2206258T3 (es) |
| WO (1) | WO2000079681A1 (es) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2802360B1 (fr) * | 1999-12-14 | 2002-03-01 | Legrand Sa | Procede et dispositif d'alimentation electrique d'une charge par un variateur a au moins un interrupteur commande |
| US6710993B1 (en) * | 2000-11-27 | 2004-03-23 | Koninklijke Philips Electronics N.V. | Method and apparatus for providing overload protection for a circuit |
| US6978386B2 (en) * | 2000-12-28 | 2005-12-20 | Ge Fanuc Automation North America, Inc. | Method and apparatus for regulating current for programmable logic controllers |
| JP4094827B2 (ja) * | 2001-05-29 | 2008-06-04 | 矢崎総業株式会社 | 駆動制御装置 |
| US6969959B2 (en) * | 2001-07-06 | 2005-11-29 | Lutron Electronics Co., Inc. | Electronic control systems and methods |
| US20050073786A1 (en) * | 2001-11-08 | 2005-04-07 | Turnbull Robert R. | Mirror element drive circuit with fault protection |
| US6646847B2 (en) * | 2001-11-08 | 2003-11-11 | Gentex Corporation | Current sense circuit |
| DE10154763A1 (de) * | 2001-11-09 | 2003-05-22 | Continental Teves Ag & Co Ohg | Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaltelementen und deren Verwendung in elektronischen Bremskraft- und Fahrdynamikreglern |
| US6597553B2 (en) * | 2001-12-18 | 2003-07-22 | Honeywell International Inc. | Short circuit protection for a high or low side driver with low impact to driver performance |
| US6798627B2 (en) * | 2002-02-05 | 2004-09-28 | Onan Corporation | Engine generator set systems and methods providing load power fault protection |
| US7348690B2 (en) * | 2002-02-25 | 2008-03-25 | Alfred Wade Muldoon | Preventing unsafe operation by monitoring switching means |
| US7242563B2 (en) * | 2002-04-22 | 2007-07-10 | Leviton Manufacturing Co., Inc. | Reverse phase control power switching circuit with overload protection |
| US20030218891A1 (en) * | 2002-05-24 | 2003-11-27 | Hong-Chung Liu | A method and apparatus for preventing overload of a digital power inverter |
| FR2843245B1 (fr) * | 2002-08-05 | 2004-10-22 | Dav | Dispositif et procede de protection d'un composant electronique contre des surcharges dommageables |
| US7327543B2 (en) * | 2002-10-09 | 2008-02-05 | Siemens Aktiengesellschaft | Method and device for switching a semi-conductor circuit breaker |
| US7372685B2 (en) * | 2003-05-20 | 2008-05-13 | On Semiconductor | Multi-fault protected high side switch with current sense |
| DE102004030129A1 (de) * | 2004-06-22 | 2006-01-19 | Robert Bosch Gmbh | Schaltungsanordnung und Verfahren zur Einstellung der Leistungsaufnahme einer an einem Gleichspannungsnetz betreibbaren Last |
| US7440246B2 (en) * | 2004-10-15 | 2008-10-21 | Leviton Manufacturing Co., Inc. | Circuit interrupting apparatus with remote test and reset activation |
| US20090212967A1 (en) | 2004-10-15 | 2009-08-27 | Leviton Manufacturing Company, Inc | Circuit Interrupting System with Remote Test And Reset Activation |
| US7242150B2 (en) | 2005-05-12 | 2007-07-10 | Lutron Electronics Co., Inc. | Dimmer having a power supply monitoring circuit |
| US7728564B2 (en) * | 2005-06-06 | 2010-06-01 | Lutron Electronics Co., Inc. | Power supply for a load control device |
| TWM289005U (en) * | 2005-06-08 | 2006-03-21 | Logah Technology Corp | Phase-sampling protection device |
| US7336463B2 (en) * | 2005-09-09 | 2008-02-26 | Control4 Corporation | Device and method for dimming service loads |
| US8386661B2 (en) * | 2005-11-18 | 2013-02-26 | Leviton Manufacturing Co., Inc. | Communication network for controlling devices |
| EP2006362A4 (en) * | 2006-03-30 | 2010-11-10 | Mitsui Shipbuilding Eng | PROCESS FOR THE PRODUCTION OF GASHYDRATE PELLET |
| US7756556B2 (en) * | 2006-11-14 | 2010-07-13 | Leviton Manufacturing Company, Inc. | RF antenna integrated into a control device installed into a wall switch box |
| US7538285B2 (en) | 2007-03-30 | 2009-05-26 | Leviton Manufacturing Company, Inc. | Electrical control device |
| EP2127080B1 (en) | 2006-12-22 | 2018-11-28 | NXP USA, Inc. | Power supply switching apparatus with severe overload detection |
| US7633239B2 (en) | 2007-03-12 | 2009-12-15 | Masco Corporation | Dimming circuit for controlling electrical power |
| US7710701B1 (en) * | 2007-04-09 | 2010-05-04 | National Semiconductor Corporation | System and method for providing a process, temperature and over-drive invariant over-current protection circuit |
| US7903382B2 (en) * | 2007-06-19 | 2011-03-08 | General Electric Company | MEMS micro-switch array based on current limiting enabled circuit interrupting apparatus |
| US7985937B2 (en) * | 2007-07-18 | 2011-07-26 | Leviton Manufacturing Co., Ltd. | Dimmer switch |
| US20100101924A1 (en) * | 2007-07-18 | 2010-04-29 | Leviton Manufacturing Co., Inc. | Switching device |
| US20090028372A1 (en) * | 2007-07-23 | 2009-01-29 | Leviton Manufacturing Co., Inc. | Light fixture with sound capability |
| US8468165B2 (en) * | 2007-12-02 | 2013-06-18 | Leviton Manufacturing Company, Inc. | Method for discovering network of home or building control devices |
| MX2011010064A (es) * | 2009-03-27 | 2012-01-12 | Aclara Power Line Systems Inc | Deteccion de subfrecuencia/subvoltaje en una unidad de respuesta demandada. |
| US8289716B2 (en) * | 2009-06-10 | 2012-10-16 | Leviton Manufacturing Company, Inc. | Dual load control device |
| EP2337431A1 (en) * | 2009-11-20 | 2011-06-22 | Osram Gesellschaft mit Beschränkter Haftung | A method of detecting anomalous operating conditions in power supply circuits for light sources |
| US8957662B2 (en) * | 2009-11-25 | 2015-02-17 | Lutron Electronics Co., Inc. | Load control device for high-efficiency loads |
| US7940505B1 (en) * | 2009-12-01 | 2011-05-10 | Texas Instruments Incorporated | Low power load switch with protection circuitry |
| JP5408352B2 (ja) * | 2010-06-16 | 2014-02-05 | 株式会社オートネットワーク技術研究所 | 電源制御回路及び電源制御装置 |
| JP5707812B2 (ja) * | 2010-09-24 | 2015-04-30 | カシオ計算機株式会社 | 電流検出回路 |
| RU2448400C1 (ru) * | 2010-11-12 | 2012-04-20 | Владимир Иванович Винокуров | Устройство защитного отключения комбинированное |
| US9354643B2 (en) * | 2012-01-24 | 2016-05-31 | Renesas Electronics America Inc. | Smart dimming solution for LED light bulb and other non-linear power AC loads |
| US9184590B2 (en) | 2012-04-19 | 2015-11-10 | Pass & Seymour, Inc. | Universal power control device |
| US10340692B2 (en) | 2012-04-19 | 2019-07-02 | Pass & Seymour, Inc. | Universal power control device |
| JP5482840B2 (ja) * | 2012-07-23 | 2014-05-07 | ダイキン工業株式会社 | 電源装置 |
| KR101984313B1 (ko) | 2012-12-21 | 2019-09-03 | 솔루엠 (허페이) 세미컨덕터 씨오., 엘티디. | 과부하 및 쇼트 감지회로, 컨버터 보호 회로 및 방법 |
| US9541604B2 (en) | 2013-04-29 | 2017-01-10 | Ge Intelligent Platforms, Inc. | Loop powered isolated contact input circuit and method for operating the same |
| RU2542950C1 (ru) * | 2013-11-13 | 2015-02-27 | Открытое акционерное общество "Ракетно-космическая корпорация "Энергия" имени С.П. Королева" | Устройство защиты от перегрузки по току |
| US9425649B2 (en) * | 2014-01-03 | 2016-08-23 | Capstone Lighting Technologies, Llc. | Apparatus and method for switch state detection and controlling electrical power |
| US9996096B2 (en) | 2014-03-28 | 2018-06-12 | Pass & Seymour, Inc. | Power control device with calibration features |
| FR3019411B1 (fr) * | 2014-03-31 | 2017-09-15 | Rasoanarivo Francois Bertin | Interrupteur programmable automatique intelligent pour charge lineaire avec un gradateur |
| WO2015176110A1 (en) * | 2014-05-22 | 2015-11-26 | Gerard Lighting Pty Ltd | A phase control dimmer circuit |
| WO2015191121A1 (en) * | 2014-06-10 | 2015-12-17 | General Electric Company | Adaptable input/output apparatus and method |
| JP6520102B2 (ja) * | 2014-12-17 | 2019-05-29 | 富士電機株式会社 | 半導体装置および電流制限方法 |
| JP6745478B2 (ja) * | 2016-06-30 | 2020-08-26 | パナソニックＩｐマネジメント株式会社 | 保護回路及び配線器具 |
| US10707672B2 (en) | 2017-05-04 | 2020-07-07 | Intel Corporation | Methods and apparatus for battery current monitoring |
| CN114599131A (zh) | 2017-06-09 | 2022-06-07 | 路创技术有限责任公司 | 具有过电流保护电路的负载控制装置 |
| CN107294211B (zh) * | 2017-07-18 | 2023-12-22 | 重庆市树德科技有限公司 | 实训室专用供电管理系统 |
| EP3561981A1 (de) * | 2018-04-27 | 2019-10-30 | Siemens Aktiengesellschaft | Verfahren zur reduktion eines temperaturanstiegs bei einem steuerbaren schaltelement |
| US10264643B1 (en) | 2018-05-09 | 2019-04-16 | Leviton Manufacturing Co., Inc. | Dual over-current protection for phase cut dimmer |
| CA3140388A1 (en) * | 2019-05-17 | 2020-11-26 | Lutron Technology Company Llc | Load control device having a closed-loop gate drive circuit |
| US11171559B2 (en) | 2019-12-16 | 2021-11-09 | Analog Devices International Unlimited Company | Overcurrent protection detector with dynamic threshold for power conversion switch |
| US11251600B2 (en) | 2020-02-13 | 2022-02-15 | Honeywell International Inc. | Overvoltage protection combined with overcurrent protection |
| TWI748731B (zh) * | 2020-11-05 | 2021-12-01 | 新唐科技股份有限公司 | 晶片過電流及過溫保護方法 |
| CN113098470B (zh) * | 2021-03-08 | 2023-06-27 | 杭州海康消防科技有限公司 | 负载开关电路 |
| WO2023068627A1 (ko) * | 2021-10-18 | 2023-04-27 | 한양대학교 산학협력단 | 스위치의 단락 보호 장치 |
| CN114123099B (zh) * | 2021-12-22 | 2023-12-05 | 中国科学院电工研究所 | GaN HEMT器件过流保护电路 |
| CN116865205B (zh) * | 2023-09-05 | 2023-11-24 | 温州宝翔科技有限公司 | 一种无线断路器故障预警方法及系统 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4429339A (en) | 1982-06-21 | 1984-01-31 | Eaton Corporation | AC Transistor switch with overcurrent protection |
| US4654568A (en) | 1986-08-21 | 1987-03-31 | Motorola, Inc. | MOSFET "H" switch with current sensing |
| US5038081A (en) | 1987-12-16 | 1991-08-06 | Lutron Electronics Co., Inc. | Reverse phase-controlled dimmer |
| US5041940A (en) | 1988-12-27 | 1991-08-20 | Vanner, Inc. | Power transistor control circuit particularly for switching incandescent lamps |
| US4955069A (en) * | 1989-03-02 | 1990-09-04 | Ionescu Adrian F | A.C. power controller with short circuit and overload protection |
| US4937697A (en) | 1989-05-22 | 1990-06-26 | Motorola, Inc. | Semiconductor device protection circuit |
| US5010293A (en) | 1989-11-20 | 1991-04-23 | Raynet Corporation | Inrush current limiting circuit |
| US5079456A (en) | 1990-11-05 | 1992-01-07 | Motorola, Inc. | Current monitoring and/or regulation for sense FET's |
| WO1992019062A1 (en) | 1991-04-15 | 1992-10-29 | Northern Telecom Limited | Current limited circuit for subscriber interface |
| US5268631A (en) * | 1991-11-06 | 1993-12-07 | Chicago Stage Equipment Co. | Power control system with improved phase control |
| US5325258A (en) | 1992-08-26 | 1994-06-28 | International Rectifier Corporation | Power transistor driver circuit with current sensing and current overprotection and method for protecting power transistor from overcurrent |
| US5436824A (en) | 1992-12-10 | 1995-07-25 | Rosemount Inc. | Inrush current limiter in a magnetic flowmeter |
| ES2133336T3 (es) | 1993-03-04 | 1999-09-16 | Cit Alcatel | Regulador de derivacion de fuente de alimentacion. |
| US5519310A (en) | 1993-09-23 | 1996-05-21 | At&T Global Information Solutions Company | Voltage-to-current converter without series sensing resistor |
| FR2733648B1 (fr) | 1995-04-28 | 1997-07-04 | Celduc Relais Sa | Relais statique protege |
| US5867001A (en) | 1996-09-19 | 1999-02-02 | Texas Instruments Incorporated | Trim circuitry and method for accuracy in current sensing |
-
1999
- 1999-06-21 US US09/337,309 patent/US6347028B1/en not_active Expired - Lifetime
-
2000
- 2000-06-13 WO PCT/US2000/016191 patent/WO2000079681A1/en active IP Right Grant
- 2000-06-13 AT AT02079459T patent/ATE281023T1/de not_active IP Right Cessation
- 2000-06-13 ES ES00941384T patent/ES2206258T3/es not_active Expired - Lifetime
- 2000-06-13 DE DE60017203T patent/DE60017203T2/de not_active Expired - Fee Related
- 2000-06-13 ES ES02079460T patent/ES2236439T3/es not_active Expired - Lifetime
- 2000-06-13 EP EP00941384A patent/EP1188240B1/en not_active Expired - Lifetime
- 2000-06-13 AT AT00941384T patent/ATE249695T1/de not_active IP Right Cessation
- 2000-06-13 AT AT02079460T patent/ATE286322T1/de not_active IP Right Cessation
- 2000-06-13 AU AU56094/00A patent/AU5609400A/en not_active Abandoned
- 2000-06-13 ES ES02079459T patent/ES2231647T3/es not_active Expired - Lifetime
- 2000-06-13 DE DE60015401T patent/DE60015401T2/de not_active Expired - Fee Related
- 2000-06-13 EP EP02079460A patent/EP1282231B1/en not_active Expired - Lifetime
- 2000-06-13 EP EP20020079459 patent/EP1283596B1/en not_active Expired - Lifetime
- 2000-06-13 JP JP2001505135A patent/JP4159286B2/ja not_active Expired - Fee Related
- 2000-06-13 DE DE60005186T patent/DE60005186T2/de not_active Expired - Lifetime
- 2000-06-13 CA CA2374381A patent/CA2374381C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ES2231647T3 (es) | 2005-05-16 |
| ATE249695T1 (de) | 2003-09-15 |
| DE60017203T2 (de) | 2006-04-06 |
| DE60005186T2 (de) | 2004-06-17 |
| EP1282231A3 (en) | 2003-02-12 |
| EP1283596A1 (en) | 2003-02-12 |
| ATE281023T1 (de) | 2004-11-15 |
| DE60015401T2 (de) | 2005-10-20 |
| EP1282231A2 (en) | 2003-02-05 |
| EP1283596B1 (en) | 2004-10-27 |
| EP1188240A1 (en) | 2002-03-20 |
| ES2236439T3 (es) | 2005-07-16 |
| DE60017203D1 (de) | 2005-02-03 |
| JP2003503003A (ja) | 2003-01-21 |
| US6347028B1 (en) | 2002-02-12 |
| AU5609400A (en) | 2001-01-09 |
| CA2374381A1 (en) | 2000-12-28 |
| EP1282231B1 (en) | 2004-12-29 |
| WO2000079681A1 (en) | 2000-12-28 |
| CA2374381C (en) | 2011-08-09 |
| EP1188240B1 (en) | 2003-09-10 |
| DE60015401D1 (de) | 2004-12-02 |
| DE60005186D1 (de) | 2003-10-16 |
| ATE286322T1 (de) | 2005-01-15 |
| JP4159286B2 (ja) | 2008-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2206258T3 (es) | Sistema de control de carga que tiene un circuito de proteccion contra sobrecarga. | |
| US6445141B1 (en) | Power supply for gas discharge lamp | |
| US7005762B2 (en) | Electronic control systems and methods | |
| US5714847A (en) | Power regulator | |
| ES2460627T3 (es) | Dispositivo y procedimiento de activación de LED | |
| US20150280490A1 (en) | Power stealing circuitry for a control device | |
| BRPI0911339B1 (pt) | Circuito fotossensor | |
| US20100091418A1 (en) | Solid state circuit protection system that works with arc fault circuit interrupter | |
| US6356027B1 (en) | 0-10V dimming interface protection circuit | |
| HUT73313A (en) | Energy saving power control system | |
| GB2467591A (en) | Dimmer protection by monitoring load current | |
| JPH0851723A (ja) | 過剰電圧保護回路装置 | |
| JP4263685B2 (ja) | 保護回路 | |
| US10264641B1 (en) | Lighting system and method for dynamically regulating driven current to an analog or digital dimming interface | |
| US4701680A (en) | Wall box fluorescent lamp dimmer | |
| KR101187857B1 (ko) | 전자 컨버터들에 대한 개선된 보호 회로 및 대응하는 방법 | |
| JP2000311790A (ja) | 発光素子の電源供給制御装置 | |
| JP2002165454A (ja) | 交流電圧調整装置 | |
| WO2006070958A1 (en) | Ballast having the function of power saving and illumination intensity control | |
| NZ579581A (en) | Induced voltage suppressor for use in a traffic signal controller | |
| KR20060077185A (ko) | 조도 조절이 가능한 에너지 절약형 자기식 안정기 | |
| GB2310090A (en) | Safety circuit for an electric blanket | |
| JP2022526534A (ja) | アバランシェトリガ過電圧保護 | |
| KR100952477B1 (ko) | 전기 히터용 자동 전압 조절 장치가 내장된 히터 | |
| KR100707415B1 (ko) | 저 입력전압 및 저 입출력전류 보호회로를 갖는 직류전압용전자식 안정기 |