ES2204603T3 - Disposicion de circuito para la generacion de impulsos de corriente en la corriente de alimentacion de circuitos integrados. - Google Patents

Abstract

Disposición de circuito para la generación de impulsos de corriente en la corriente de alimentación de circuitos integrados con al menos una unidad de conmutación (SH; VS, ES) formada con dos elementos de conmutación (SE1, SE2; SE3, SE4) complementarios controlables, conectados en serie entre las tensiones de alimentación (VDD, masa) del circuito integrado, cuya conexión de entrada, que puede ser activada a través de una primera señal de control (T1), está conectada con las conexiones de control de los elementos de conmutación (SE1, SE2; SE3; SE4), estando dispuesto un miembro de retardo (VG) entre la conexión de entrada y o bien la conexión de control del elemento de conmutación de desplazamiento hacia arriba (Pull-Up) (SE1, SE3) o la conexión de control del elemento de conmutación de desplazamiento hacia abajo (Pull-Down) (SE2, SE4), de manera que se genera un impulso de corriente o bien durante un flanco ascendente o durante un flanco descendente de la primera señal de control (T1).

Description

Disposición de circuito para la generación de impulsos de corriente en la corriente de alimentación de circuitos integrados.

Los circuitos integrados, especialmente los destinados para la utilización en soportes de datos portátiles como tarjetas de chips, ofrecen muchos estímulos de manipulación y/o de análisis, puesto que se emplean en una medida creciente en áreas críticas ara la seguridad como controles de acceso, como tarjeta de dinero recargable o para la generación de firmas electrónicas.

Los elementos decisivos para la seguridad de las aplicaciones mencionadas son la mayoría de las veces partes de circuitos configurados de una manera especial o informaciones secretas depositadas en memorias no volátiles. Para impedir un espionaje de estos detalles, se la propuesto en el pasado realizar partes de circuitos en planos más profundos del circuito integrado, de manera que están ocultos por estructuras colocadas encima. Otras propuestas tenían la finalidad de una cobertura adicional, con preferencia conductora, del circuito integrado, que está incorporado en la alimentación de corriente y cuya presencia o ausencia puede detectarse para influir de una manera decisiva en el ciclo de procesamiento en el circuito integrado. Además, se ha propuesto también ya una codificación del intercambio de datos entre componentes de un circuito sobre un único chip de semiconductores.

Sin embargo, ninguna de estas medidas de protección se emplea en una medida suficiente en los métodos de análisis que se conocen desde hace algún tiempo, que se limitan a la observación y a la evaluación estadística del perfil de la corriente de alimentación que se puede medir desde el exterior durante el uso correcto, es decir, sin modificar el chip de semiconductores. Estos métodos se conocen bajo la designación inglesa Single Power Analysis y Differential Power Analysis y una descripción breve de estos métodos se publica, por ejemplo, en la página de Internet http//www-cryptography.com.

De acuerdo con ello, se ha mostrado que en ciclos iguales dentro de circuito integrado - por ejemplo durante la ejecución de la misma instrucción en un microprocesador- se puede medir el mismo perfil de la corriente en el terminal de entrada de la tensión de alimentación. Mediante la evaluación estadística de este perfil de la corriente se pueden determinar, incluso, bits individuales de un número secreto que es necesario para una codificación.

El cometido de la presente invención es ofrecer una protección frente a un análisis de este tipo.

El cometido se soluciona a través de una disposición de circuito con las características de la reivindicación 1. Los desarrollos ventajosos se indican en las reivindicaciones dependientes.

Según la invención, se dificulta el análisis de la potencia diferencial en circuitos integrados, especialmente en circuitos integrados digitales CMOS a través de la generación de impulsos adicionales en la corriente de alimentación, que están sincronizados especialmente con los flancos de la señal de pulso de reloj interna del circuito integrado. La forma del impulso así como la amplitud y el desarrollo del tiempo son en este caso similares a los impulsos en la corriente de alimentación que son generados por otras partes del circuito, por ejemplo por procesadores o por otra lógica digital, cuyos impulsos corresponden, en los circuitos digitales, típicamente a una curva de carga de un condensador a través de una resistencia.

A pesar de las amplitudes de los impulsos relativamente altas deseadas, la disposición de circuito según la invención requieren condensadores relativamente pequeños, de manera que no se necesita ninguna superficie grande sobre el chip. Además, la amplitud y la constante del tiempo de carga así como la duración de los impulsos de corriente se pueden ajustar en gran medida de una manera independiente entre sí.

La disposición de circuito según la invención se puede emplear en circuitos integrados discrecionales, que están constituidos con elementos de circuitos complementarios, conectados en serie entre las conexiones de la tensión de alimentación, cuyas entradas de control están conectadas entre sí, de manera que siempre está conmutado uno de los dos elementos del circuito. Cuando se explican a continuación las características esenciales de la invención con la ayuda de circuitos CMOS, esto no debe significar, sin embargo, una limitación a esta técnica. Además, los picos de corriente pueden ser provocados a través de los flancos de conmutación de señales de control discrecionales en la conexión de entrada de una unidad de conmutación o de una fase de conmutación. Tampoco aquí la señal de pulso de reloj tomada como ejemplo a continuación debe significar ninguna limitación a una señal de control determinada.

Una forma de realización de la disposición de circuito según la invención utiliza un miembro de retardo en la puerta de uno de los dos transistores de una fase inversora CMOS. De esta manera, en el caso de un cambio de señal en la entrada de la fase inversora CMOS se conecta de forma inmediata uno de los transistores y se desconecta con retraso el otro transistor. Entre estos dos puntos de conmutación fluye una corriente transversal a través del inversos CMOS, cuya amplitud está determinada esencialmente por el dimensionado de los transistores o su constante de tiempo está determinada esencialmente por el miembro de retardo en la puerta de uno de los transistores.

Una disposición de circuito según la invención puede estar formada solamente con una unidad de conmutación, en la que en la puerta de uno de los elementos de conmutación está dispuesto un miembro de retardo, pero también es posible formar una disposición de circuito con dos unidades de conmutación conectadas en serie, que representan una fase previa y una fase final, y en la que solamente en la conexión de control de uno de los elementos de conmutación de la fase final está dispuesto un miembro de retardo.

Tales unidades de conmutación o fases de conmutación pueden ser activadas o desactivadas, respectivamente, a través de dispositivos de conmutación intercalados, siendo aplicada o no una señal de control, especialmente una señal de pulso de reloj. Además, a través de la inversión de la señal de control o señal de pulso de reloj o de la substitución de la conexión de control activada en cada caso con retraso de un elemento de conmutación se puede establecer si el impulso de corriente es generado en el flanco positivo o en el flanco negativo de la señal de control.

También se pueden utilizar varias unidades de conmutación o fases de conmutación, especialmente con amplitudes diferentes en cada caso, para conseguir, de una manera similar al principio de conversión D/A, una amplitud determinada en función del número de las unidades de conmutación o de las fases de conmutación activadas.

La selección de las unidades de conmutación o de las fases de conmutación se realiza a través de señales de control, que activan dispositivos de conmutación, de un circuito de control, que presenta, en una forma de realización, un generador de señales configurado como generador de números aleatorios, de manera que se varía de forma aleatoria la amplitud de los impulsos de corriente generados, por una parte, y su instante de generación con un flanco ascendente o descendente de la señal de control, especialmente un flanco de la señal de pulso de reloj. El generador de señales puede generar también, en otra forma de realización, señales deterministas. La selección depende del objeto deseado.

A continuación se explica en detalle la invención por medio de ejemplos de realización con la ayuda de figuras. En este caso:

La figura 1 muestra una primera forma de realización de una disposición de circuito según la invención con una fase de conmutación formada por una fase previa y una fase final.

La figura 2 muestra una segunda forma de realización de una disposición de circuito según la invención.

La figura 3 muestra una tercera forma de realización de la disposición de circuito según la invención con un circuito de control para la selección del flanco de conmutación de la señal de control.

La figura 4 muestra un diagrama de señales que describe el circuito según la figura 3.

La figura 5 muestra una disposición de circuito de varias fases para la generación de diferentes amplitudes del impulso.

La figura 6 muestra un ejemplo de un diagrama de señales para la impulsión de las entradas del circuito según la figura 5, y

La figura 7 muestra el perfil de la corriente, que resulta a partir del diagrama de señales según la figura 6, como caída de la tensión a través de una resistencia de medición del circuito según la figura 5.

En la figura 1, un primer elemento de conmutación SE1, formado con un transistor PMOS, está dispuesto en serie con un segundo elemento de conmutación SE2 formado con un transistor NMOS entre una tensión de alimentación VDD de un circuito integrado y la conexión de masa. Las conexiones de control y de puerta, respectivamente, de los elementos de conmutación SE1, SE2 o bien de los transistores MOS están conectadas entre sí y forman una conexión de entrada de una unidad de circuito SH formada por los elementos de conmutación SE1, SE2. Entre esta conexión de entrada y la conexión de puerta del transistor NMOS está dispuesto un miembro de retardo VG. Este miembro de retardo VG está formado, en el ejemplo representado, con un miembro RC, estando indicados a modo de ejemplo 20 k\Omega para el valor de la resistencia y 700fF para el valor del condensador.

La unidad de conmutación SH descrita anteriormente forma en el ejemplo de la figura 1 la fase final ES de una fase de conmutación STS. Aguas arriba de esta fase de conmutación ES está conectada una fase previa VS, que está configurada igualmente como unidad de conmutación SH con dos elementos de conmutación SE3, SE4 complementarios en el ejemplo representado como inversor CMOS. A esta fase de conmutación STS se alimenta una primera señal de control T1, que puede ser especialmente una señal de pulso de reloj, desde un circuito de control SST. El circuito de control SST, por su parte, es impulsado con una señal de pulso de reloj y con una señal de activación Ctrl.

En la fase de conmutación STS según la invención, en el caso de un flanco ascendente de la primera señal de control T1, a través del inversor CMOS de fases previas VS, se conmuta en la conexión de entrada del inversor CMOS de fases finales ES un flanco descendente, a través del cual se conmuta de forma conductora el transistor PMOS SE1, mientras que a través del miembro de retardo VG solamente se desconecta con retraso el transistor NMOS SE2. De esta manera fluye un impulso de corriente desde la tensión de alimentación VDD a través de los transistores hacia masa, cuya amplitud es determinada a través de las relaciones de anchura/longitud de los canales del transistor y su duración es determinada a través del tiempo de retraso del miembro de retardo VG. A través del grado de asimetría de las relaciones de anchura/longitud de los canales del transistor se puede ajustar la duración del impulso. El ajuste de los parámetros individuales del impulso se lleva a cabo de una manera en gran medida independiente entre sí en la disposición de circuito según la invención.

En la figura 2 se representa otra forma de realización de la disposición de circuito según la invención, que se diferencia de la disposición de circuito según las figura 1 solamente en que el miembro de retardo VG no está dispuesto entre la conexión de entrada de la unidad de conmutación de fases finales ES y la conexión de puerta del elemento de conmutación del transistor NMOS SE2, sino entre la conexión de entrada de la unidad de conmutación de fases finales ES y la conexión de puerta del elemento de conmutación del transistor PMOS SE1. Esto conduce a que el impulso de corriente sea generado, en el caso de un flanco descendente de la primera señal de control T1, en la entrada de una fase de conmutación STS, que está constituida por una fase previa VS y una fase final ES.

En las formas de realización representadas en las figuras 1 y 2, el miembro de retardo VG está formado con un miembro RC, estando conectado en la figura 1 el condensador hacia masa y en la figura 2 hacia la tensión de alimentación VDD. De la misma manera sería posible conectar el condensador en la figura 1 hacia la tensión de alimentación VDD y en la figura 2 hacia masa. El miembro de retardo VG se puede formar, en lugar de con un miembro RC, también con puertas lógicas, que presentan tiempo de retardo adecuados, o con una combinación de puertas con condensadores.

Puesto que por medio de los impulsos de corriente generados a través de la disposición de circuito según la invención debe enmascararse el perfil real de la corriente de un circuito integrado, para dificultar una evaluación por medio del Método de Differential-Power-Analysis, es deseable generar los impulsos de corriente de una manera oscilante aleatoria, una vez con un flanco ascendente y una vez con un flanco descendente de la primera señal de control T1. En la figura 3 se indica un ejemplo de una disposición de circuito, con la que se puede generar un impulso de corriente con un flanco ascendente y/o con un flanco descendente de una señal de control.

En la figura 3 se indica que una disposición de circuito de este tipo se puede formar tanto con una unidad de conmutación SH como también con una fase de conmutación STS. No obstante, esto sólo se aplica en principio, puesto que una fase de conmutación STS, en virtud del inversor adicional, con otro flanco de la señal de control genera un impulso como una unidad de conmutación SH. Las indicaciones siguientes con relación a la figura 3 se refieren a una fase de conmutación STS.

De acuerdo con la forma de realización indicada allí, están previstas dos fases de conmutación STS idénticas, que se pueden activar en cada caso a través de un dispositivo de conmutación SV1 y SV2, respectivamente, que están formados en el ejemplo representado con una puerta-Y, con una primera señal de control T1 o bien con una segunda señal de control T2, que es complementaria de la primera señal de control T1. La selección se lleva a cabo a través de una primera señal de conmutación R, a través de la cual debe generarse un impulso de corriente en el caso de un flanco ascendente de la primera señal de control T1 o bien a través de una segunda señal de selección F, a través de la cual debe generarse un impulso de corriente en el caso de un flanco descendente de la primera señal de control T1 o bien en el caso de un flanco ascendente de la segunda señal de control T2, que es complementaria de ella.

Todas las señales de control T1, T2, R, F son generadas a través de un circuito de control SST, que es activado, por su parte, por una señal de pulso de reloj interna I-Ta así como por una señal de activación ctrl. Las fases de conmutación STS están configuradas según la figura 1 para el ejemplo seleccionado en la figura 3. La función del circuito según la figura 3 se explica a continuación con la ayuda del diagrama de señales de acuerdo con la figura 4.

En un circuito integrado realizado en un chip de semiconductores, una señal de pulso de reloj se ocupa de la sincronización de ciclos individuales. Los procesos de conmutación tienen lugar la mayoría de las veces con flancos ascendentes o descendentes de esta señal de pulso de reloj. Una señal de pulso de reloj interna I-TA de este tipo se representa en la figura 4 como señal de referencia, que es alimentada también al circuito de control SST de la figura 3. A partir de esta señal de pulso de reloj interna, el circuito de control SST deriva la primera señal de control T1, la segunda señal de control T2, que es complementaria de ella así como las señales de selección R, F.

Han sido seleccionadas en el ejemplo de realización preferido representado dos señales de control T1, T2 complementarias, para tener que realizar solamente un tipo de fases de conmutación. En principio, sería suficiente también una señal de control, cuyos flancos ascendente y descendente se puede evaluar. No obstante, en este caso serian necesarios dos tipos de fases de conmutación según las figuras 1 y 2.

En la figura 4, la primera señal de control T1 corresponde aproximadamente a la señal de referencia I-TA, puesto que es conveniente generar los impulsos de corriente a generar en el mismo instante en el que también son generados los impulsos de corriente condicionados por el circuito del perfil de corriente del circuito integrado.

La primera señal de selección R debe activar el primer dispositivo de conmutación SV1 en un intervalo de tiempo en el que aparece un flanco ascendente de la primera señal de control T1. Puesto que el flanco ascendente de la segunda señal de control T2 aparece desplazado en la medida de una duración de semiperiodo con respecto al flanco ascendente de la primera señal de control T1, la segunda señal de selección F debe estar igualmente desplazada, lo que se representa en la figura 4.

Como se puede reconocer adicionalmente a partir de la figura 4, siempre que la primera señal de selección R activa el primer dispositivo de conmutación SV1, por lo tanto en el ejemplo representado de una puerta-Y presenta un nivel alto, en el caso de que exista un flanco ascendente de la primera señal de control T1, se genera un impulso de corriente (R). De una manera correspondiente, se genera un impulso de corriente (F), cuando la segunda señal de selección F activa el segundo dispositivo de conmutación SV2 y aparece un flanco ascendente en la segunda señal de control T2.

Cuando deben generarse amplitudes de diferente altura en los impulsos de corriente, se pueden conectar en paralelo varias disposiciones de circuito según la figura 3 con respecto a las señales de control T1, T2. Esto se representa en la figura 8 en el ejemplo de cinco fases de conmutación STS. En este caso está previstas, respectivamente, cinco señales de selección R(0)... R(4) para impulsos de corriente en el caso de flancos ascendentes y cinco señales de selección F(0)... F(4) para impulsos de corriente en el caso de flancos descendentes.

De una manera ventajosa, las fases de conmutación STS pueden estar dimensionadas de tal forma que las amplitudes del impulso de una fase de conmutación son dos veces mayores que las de una fase de conmutación STS vecina, por lo que presentan los valores normalizados 1, 2, 4, 8 y 16.

En la figura 7 se representa qué secuencia de impulsos se puede generar con una disposición de circuito según la figura 5, cuando se aplican señales de selección según la figura 6 en la disposición de circuito.

En la disposición de circuito según la figura 5, un grupo de cinco fases de conmutación STS con respecto a la primera señal de control T1 y otro grupo de igualmente cinco fases de conmutación STS con respecto a la segunda señal de control T2 están conectados en paralelo.

Las fases de conmutación STS del grupo generan en este caso, independientemente del estado de las señales de selección R(0)... R(4) impulsos de corriente en el caso de flancos ascendentes de la primera señal de control T1, mientras que las fases de conmutación STS del otro grupo, independientemente del estado de las señales de selección F(0)... F(4), generan impulsos de corriente en el caso de flancos descendentes de la primera señal de control T1 o bien en virtud de la complementariedad en el caso de flancos ascendentes de la segunda señal de control T2. Las fases de conmutación STS están constituidas en este caso en principio iguales, de manera que en el caso de flancos ascendentes generan impulsos de corriente. Como se puede deducir a partir de la representación de la figura 6, puede ser necesario retrasar un poco las dos señales de selección F(0)... F(4), por ejemplo a través de un circuito de gancho, para asegurar que el flanco ascendente de la segunda señal de control T2 aparece durante la aplicación de las segundas señales de selección F(0)... F(4).

Pero también sería posible formar un primer grupo de fases de conmutación STS que, en el caso de flancos ascendentes de la primera señal de control T1, generan un impulso de corriente y formar un segundo grupo de fases de conmutación SST que, en el caso de un flanco descendente de la primera señal de control T1, generan un impulso de corriente, todos los cuales están conectados en paralelo con respecto a la primera señal de control T1. No obstante, en este caso, como ya se ha indicado con relación a la figura 3, deberían utilizarse diferentes tipos de fases de conmutación STS.

Por lo tanto, con la disposición de circuito según la invención explicada en las figuras, con tipos de flancos discrecionales, bajo el control de un generador de señales SG, se pueden generar impulsos de corriente de diferente tipo en la corriente de alimentación de un circuito integrado y de esta manera se puede superponer un ruido al perfil de corriente del circuito integrado, de manera que se dificulta claramente, cuando no se impide totalmente un análisis de potencia sencillo o diferencial.

Claims (11)

1. Disposición de circuito para la generación de impulsos de corriente en la corriente de alimentación de circuitos integrados con al menos una unidad de conmutación (SH; VS, ES) formada con dos elementos de conmutación (SE1, SE2; SE3, SE4) complementarios controlables, conectados en serie entre las tensiones de alimentación (VDD, masa) del circuito integrado, cuya conexión de entrada, que puede ser activada a través de una primera señal de control (T1), está conectada con las conexiones de control de los elementos de conmutación (SE1, SE2; SE3; SE4), estando dispuesto un miembro de retardo (VG) entre la conexión de entrada y o bien la conexión de control del elemento de conmutación de desplazamiento hacia arriba (Pull-Up) (SE1, SE3) o la conexión de control del elemento de conmutación de desplazamiento hacia abajo (Pull-Down) (SE2, SE4), de manera que se genera un impulso de corriente o bien durante un flanco ascendente o durante un flanco descendente de la primera señal de control (T1).

2. Disposición de circuito según la reivindicación 1, caracterizada porque aguas arriba de la unidad de conmutación (ES) está conectada otra unidad de conmutación (VS), cuya conexión de entrada está conectada directamente con las conexiones de control de los elementos de conmutación (T3, T4) complementarios que la forman y cuya conexión de salida está formada por el punto de conexión de los dos elementos de conmutación (T3, T4) complementarios, formando el circuito en serie de estas unidades de conmutación (VS, ES) una fase de conmutación (STS), cuya conexión de entrada puede ser activada con la primera señal de control (T1).

3. Disposición de circuito según la reivindicación 1 ó 2, caracterizada porque está formada una unidad de conmutación (SH; VS, ES) con un circuito inversor CMOS.

4. Disposición de circuito según una de las reivindicaciones anteriores, caracterizada porque varias unidades de conmutación (SH) o fases de conmutación (STS) están conectadas en paralelo con respecto a la primera señal de control (T1) y la primera señal de control (T1) puede ser alimentada, respectivamente, a través de un dispositivo de conmutación (SV1, SV2), que puede ser activado por un circuito de control (SST), de una unidad de conmutación (SH) o fase de conmutación (STS) respectiva.

5. Disposición de circuito según la reivindicación 4, caracterizado porque las unidades de conmutación (SH; VS, ES) o fases de conmutación (STS) están dimensionadas de tal manera que generan impulsos de corriente de diferente altura.

6. Disposición de circuito según una de las reivindicaciones 4 ó 5, caracterizada porque las unidades de conmutación (SH; VS, ES) o fases de conmutación (STS) están formadas de tal manera que los impulsos de corriente son generados en el caso de un flanco ascendente de la primera señal de control (T1).

7. Disposición de circuito según una de las reivindicaciones 4 ó 5, caracterizada porque las unidades de conmutación (SH; VS, ES) o fases de conmutación (STS) están formadas de tal manera que los impulsos de corriente son generados en el caso de un flanco descendente de la primera señal de control (T1).

8. Disposición de circuito según una de las reivindicaciones 4 ó 5, caracterizada porque las unidades de conmutación (SH; VS, ES) o fases de conmutación (STS) de un primer grupo están formadas de tal manera que los impulsos de corriente son generados en el caso de un flanco ascendente de la primera señal de control (T1) y las unidades de conmutación (SH; VS, ES) o fases de conmutación (STS) de un segundo grupo están formadas de tal manera que los impulsos de corriente son generados en el caso de un flanco descendente de la primera señal de control (T1).

9. Disposición de circuito según una de las reivindicaciones 1 a 3, caracterizada porque un primer número de unidades de conmutación (SH; VS, ES) o de fases de conmutación (STS) están conectadas en paralelo con respecto a la primera señal de control y forman un grupo y la primera señal de control (T1) puede ser alimentada, respectivamente, a través de un dispositivo de conmutación (SV1), que puede ser activado por un circuito de control (SST), a una unidad de conmutación (SH) o fase de conmutación (STS) respectiva del grupo, estando formadas las unidades de conmutación (SH; VS, ES) o fases de conmutación (STS) del grupo de tal forma que los impulsos de corriente son generados en el caso de un flanco ascendente de la primera señal de control (T1), y porque un segundo número de unidades de conmutación (SH) o de fases de conmutación (STS) están conectadas en paralelo con respecto a una segunda señal de control complementaria de la primera señal de control (T1) y forman otro grupo y la segunda señal de control (T2) puede ser alimentada, respectivamente, a través de un dispositivo de conmutación (SV2), que puede ser activado por el circuito de control (SST), a una unidad de conmutación (SH) o fase de conmutación (STS) respectiva del otro grupo, estando formadas las unidades de conmutación (SH) o fases de conmutación (STS) del otro grupo de tal forma que los impulsos de corriente son generados en el caso de un flanco ascendente de la segunda señal de control (T2) o bien en el caso de un flanco descendente de la primera señal de control (T1).

10. Disposición de circuito según una de las reivindicaciones 4 a 9, caracterizada porque el circuito de control (SST) presenta un generador de señales (SG) para la generación de patrones binarios para la activación de los dispositivos de conmutación (SV1, SV2).

11. Disposición de circuito según la reivindicación 10, caracterizada porque el generador de señales (SG) es un generador de números aleatorios.