CN1360757A - 用于在集成电路的供电电流中产生电流脉冲的电路装置 - Google Patents

用于在集成电路的供电电流中产生电流脉冲的电路装置 Download PDF

Info

Publication number
CN1360757A
CN1360757A CN00810256.2A CN00810256A CN1360757A CN 1360757 A CN1360757 A CN 1360757A CN 00810256 A CN00810256 A CN 00810256A CN 1360757 A CN1360757 A CN 1360757A
Authority
CN
China
Prior art keywords
control signal
converting unit
sts
switching stage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00810256.2A
Other languages
English (en)
Other versions
CN1175570C (zh
Inventor
O·施奈德
D·乌曼恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1360757A publication Critical patent/CN1360757A/zh
Application granted granted Critical
Publication of CN1175570C publication Critical patent/CN1175570C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

用于在集成电路的供电电流中产生电流脉冲的电路装置,具有至少一个利用串联在该集成电路的供电电压(VDD,地电位)之间的两个互补的可控开关元件(SE1,SE2;SE3,SE4)所构成的转换单元(SH;VS,ES),该转换单元中可通过第一控制信号(T1)进行控制的输入端被联接到所述开关元件(SE1,SE2;SE3,SE4)的控制端上,其中,在所述的输入端与所述上拉开关元件(SE1,SE3)的控制端或所述下拉开关元件(SE2,SE4)的控制端之间布置了一个延迟元件(VG),以便在所述第一控制信号(T1)的上升沿或下降沿时产生一个电流脉冲。

Description

用于在集成电路的供电 电流中产生电流脉冲的电路装置
集成电路、尤其是那些在诸如芯片卡等便携数据载体中使用的集成电路提供了许多干扰操作诱惑和/或分析诱惑，因为它们越来越多地在诸如入口控制等安全性紧要的领域内被用作可再充值的货币卡，或被用来产生电子签名等。
对所述应用的安全性起决定作用的要素大多是一些特殊配置的电路部分，或是一些存放在非易失存储器内的保密信息。为了避免侦察这些细节，过去已经建议在集成电路的较深层来实现这些电路部分，以便用上方的结构将其掩盖。另一些建议是基于所述集成电路的一种附加的、优选为导电的覆盖层，它被引入到电源中，且可以检测其存在和完好性，以便相应地影响所述集成电路内的处理过程。此外，也已经建议对单个半导体芯片上的电路元件之间的数据交换进行加密。
但是，所有这些保护措施都没有充分地着手于近来已知的一些分析方法，这些分析方法只局限于在某些用途中观察和统计分析从外部所测试的供电电流特征，因此不会改变所述的半导体芯片。该方法曾在英文名称“单独功率分析和差分功率分析”中公开过，譬如在因特网页http：//www.cryptography.com中就公开过该方法的简要说明。
就此已经表明，在集成电路内的相同过程中-譬如在微处理器内执行相同的指令时-可以在供电电压输入端子上测出相同的电流特征。通过统计地分析这种电流特征，甚至可以求出为加密而需要的保密数字的各个比特。
本发明的任务在于针对这种分析提供一种保护。
该任务由具有权利要求1的特征部分的电路装置来实现。优选扩展方案由从属权利要求给出。
根据本发明，通过在供电电流中产生一种尤其与所述集成电路的内部时钟信号边沿同步的附加脉冲，可以加大对数字集成电路、尤其是对数字集成CMOS电路进行差分功率分析的难度。在此，所述脉冲的形状、幅度以及时间过程类似于譬如由处理器的其它电路部分或其它数字逻辑等在供电电流中所产生的脉冲，所述的脉冲在数字电路中通常是一种经过电阻对电容进行充电的充电曲线。
尽管所需为较高的脉冲幅值，但本发明的电路装置也可以利用较小的电容来实现，使得在芯片上只需要较小的面积。另外，还可以彼此充分独立地调节所述电流脉冲的幅值、充电时间常数和时延等等。
本发明的电路装置可以应用于任意的集成电路，所述电路装置利用串联在供电电压端子之间的互补的开关元件构成，其控制输入端彼此相连，使得总是可以导通该两个开关元件中的一个。因此，即使在下文借助COMS电路来阐述本发明的基本特征，但不会对该技术构成任何限制。此外，可以通过转换单元或转换级的输入端上的任意控制信号的切换边沿来触发所述的电流尖峰。对此，在下文作为实施例使用的时钟信号也并不意味着只局限于某一种控制信号。
根据本发明电路装置的一种实施方案，在CMOS倒相级的两个晶体管之一的门极处使用了一个延迟元件。由此，当所述CMOS倒相级的输入端进行信号切换时，可以立即导通一个晶体管，而另一晶体管被延迟关断。在该两个切换点之间，有一个横向电流流经所述的CMOS倒相器，其幅值基本上由晶体管的规格决定，而其时间常数基本上由其中一个晶体管门极处的延迟元件来决定。
本发明的电路装置可以只利用一个转换单元来构成，其中在一个开关元件的门极处布置一个延迟元件，但也可以利用两个串联的、表现为前级和末级的转换单元来构成一个电路装置，而且只在所述末级的一个开关元件的控制端处布置延迟元件。
这种转换单元或转换级总是可以利用前联的电路装置通过接通或关断一个尤其为时钟信号的控制信号来激活或去活。另外，还可以通过倒置所述的控制信号或时钟信号、或者通过交换所述开关元件的被延迟控制的控制端来确定是在所述控制信号的正边沿还是在其负边沿处产生所述的电流脉冲。
也可以使用尤其具有不同幅值的多个转换单元或转换级，以便象在D/A转换原理中那样根据被激活的转换单元或转换级的数目来实现一个确定的幅值。
通过控制电路中的那个控制转换装置的控制信号来选择所述的开关单元或开关级，且在一种实施方案中所述的控制电路具有一个构造为随机数发生器的信号发生器，这样，所产生的电流脉冲的幅值和其在上升或下降的控制信号边沿-尤其是时钟信号边沿-处的产生时间点都可以随机地变化。在另一实施方案中，所述的信号发生器也可以产生确定性的信号。该选择取决于所需的目的。
下面参考附图并借助实施例来详细讲述本发明。在此：
图1示出了本发明电路装置的第一实施方案，它具有一个由前级和末级构成的转换级，
图2示出了本发明电路装置的第二实施方案，
图3示出了本发明电路装置的第三实施方案，它具有一种用于选择控制信号的切换边沿的控制电路，
图4示出了说明图3所示的电路的信号图，
图5示出了用于产生不同脉冲幅值的多级电路装置，
图6举例示出了用于施加给图5所示电路的输入端的信号图，以及
图7以图5所示电路的测试电阻上的电压降形式示出了从图6所示的信号图中产生的电流特征。
在图1中示出了一种利用PMOS晶体管构成的第一开关元件SE1，它与一个用NMOS晶体管构成的第二开关元件SE2相串联，并布置在集成电路的供电电压VDD和接地端之间。所述开关元件SE1、SE2或MOS晶体管的控制或门极端被相互连接在一起，并构成了由开关元件SE1、SE2组成的电路单元SH的输入端。在该输入端和所述NMOS晶体管的门极端之间布置了一个延迟元件VG。该延迟元件VG在所示的实施例中是用RC元件来构成的，其中，作为实施例，规定所述电阻的值为20kΩ，所述电容的值为700fF。
在图1的实施例中，上述转换单元SH构成了转换级STS的末级ES。该末级ES上前联了一个前级VS，该前级同样也是作为一种具有互补开关元件SE3、SE4的转换单元SH来构造的，它在所示的实施例中为CMOS倒相器的形式。从控制电路SST向该转换级STS输入一个尤其可以是时钟信号的第一控制信号T1。给所述的控制电路SST施加一个时钟信号和一个激活信号Ctrl。
在本发明的转换级STS中，当第一控制信号T1为上升沿时，将通过前级CMOS倒相器VS向末级CMOS倒相器ES的输入端接通一个下降沿，由此使PMOS晶体管SE1导通，而所述的NMOS晶体管SE2在通过延迟元件VG进行延迟之后被关断。因此有一个电流脉冲从供电电压VDD经所述的晶体管而流向地电位，其幅值由晶体管沟道的宽/长比来确定，而其时延则由所述延迟元件VG的延迟时间来确定。利用晶体管沟道的宽/长比的不对称程度可以调整所述的脉冲时延。在本发明的电路装置中可以彼此充分独立地调节各个脉冲参数。
在图2中示出了本发明电路装置的另一实施方案，它同图1的电路装置的区别只在于，延迟元件VG不是布置在末级转换单元ES的输入端和NMOS晶体管开关元件SE2的门极端之间，而是布置在末级转换单元ES的输入端和PMOS晶体管开关元件SE1的门极端之间。这样，当由前级VS和末级ES构成的转换级STS的输入端上的第一控制信号T1为下降沿时，便产生所述的电流脉冲。
在图1和2所示的实施方案中，延迟元件VG是用RC元件构成的，其中图1中的电容被接地，而图2中的电容被接到供电电压VDD上。同样，在图1中也可以把电容接到供电电压VDD上，而在图2中接地。为替代使用RC元件，也可以利用具有合适延迟时间的逻辑门或利用逻辑门与电容的组合来构成所述的延迟元件VG。
由于借助本发明电路装置所产生的电流脉冲可以掩盖集成电路的实际电流特征，以便加大利用差分功率分析方法进行分析的难度，所以如下做法是值得追求的，即在产生所述的电流脉冲时，在所述第一控制信号T1的上升沿时随机地波动一次，以及在其下降沿时随机地波动一次。在图3中示出了一种可以被用来在控制信号的上升沿和/或下降沿时产生电流脉冲的电路装置实施例。
在图3中规定，这种电路装置既可以利用转换单元SH来构成，也可以利用转换级STS来构成。但这只是在原理上适合的，因为在控制信号的另一边沿处，转换级STS会因附加的倒相器而作为转换单元SH产生一个脉冲。下文针对图3的说明是涉及转换级STS。
在此处的实施方案中设置了两个相同的转换级STS，它们分别可以通过转换装置SV1或SV2、并利用第一控制信号T1或利用与该第一控制信号T1互补的第二控制信号T2来进行控制，在所示的实施例中利用“与”门来构成所述的转换装置。通过第一选择信号R或第二选择信号F来实现选择，其中，可以利用所述的第一选择信号在第一控制信号T1的上升沿时产生一个电流脉冲，而且可以利用所述的第二选择信号在所述第一控制信号T1的下降沿时、或在与其互补的第二控制信号T2的上升沿时产生一个电流脉冲。
所有的控制信号T1、T2、R、F都由控制电路SST产生，而该控制电路则由一个内部时钟信号“内部时钟”和一个激活信号Ctrl来控制。转换级STS按照图1被构造用于在图3中所选的例子。现在借助图4所示的信号图来讲述图3所示电路的功能。
在一种实现于半导体芯片之上的集成电路中，由时钟信号负责各个过程的同步。大多是在所述时钟信号的上升沿或下降沿时产生转换过程。这种内部时钟信号“内部时钟”在图4中表示为基准信号，它也被输入到图3的控制电路SST中。控制电路SST从该内部时钟信号“内部时钟”中导出第一控制信号T1、与之互补的第二控制信号T2、以及选择信号R及F。
在所示的优选实施例中已选择两个互补的控制信号T1和T2，以便只须实现一种转换级类型。从原理上讲，其上升和下降沿能够被分析的一个控制信号也是足够的。但在该情形下，图1和2中需要两种转换级类型。
在图4中，所述的第一控制信号T1大约对应于基准信号“内部时钟”，因为在产生所述集成电路电流特征的取决于电路的电流脉冲时，在该相同时间点上生成所述需要产生的电流脉冲是有意义的。
所述的第一选择信号R必须在出现所述第一控制信号T1的上升沿的时间区域内激活所述的第一转换装置SV1。由于所述第二控制信号T2的上升沿比所述第一控制信号T1的上升沿要延迟半个周期时间才出现，所以所述的第二选择信号F同样也进行了偏移，如图4所示。
从图4还可以看出，如果第一选择信号R激活了第一转换装置SV1，也就是说在所示的“与”门例子中具有一个高电平，那么总会在所述第一控制信号T1的上升沿时产生一个电流脉冲(R)。如果第二选择信号F激活了所述的第二转换装置SV2，并且在第二信号T2中出现一个上升沿，则以相应的方式产生一个电流脉冲(F)。
倘若需要在所述的电流脉冲中产生不同高度的幅值，则可以针对控制信号T1、T2而将多个图3所示的电路装置并联起来。这在图5中是以5个转换级STS的例子示出的。在此，为上升沿时的电流脉冲设立了5个选择信号R(0)…R(4)，以及为下降沿时的电流脉冲设立了5个选择信号F(0)…F(4)。
可以如此有利地确定所述转换级STS的规格，使得一个转换级STS的脉冲幅值为相邻转换级STS的两倍高，也就是说譬如具有标准化值1、2、4、8及16。
图7示出了在向所述的电路装置施加如图6所示的选择信号时，利用图5的电路装置可以产生哪些电流脉冲序列。
在图5的电路装置中，一组5个的转换级STS针对所述的第一控制信号T1而被并联起来，另一组同样也为5个的转换级STS针对所述的第二控制信号T2而被并联起来。
在此，一组转换级STS根据选择信号R(0)…R(4)的状态而在第一控制信号T1的上升沿时产生电流脉冲，而另一组转换级STS则根据选择信号F(0)…F(4)的状态而在第一控制信号T1的下降沿时、或按照互补性在第二控制信号T2的上升沿时产生电流脉冲。在此，所述转换级STS的构造原理相同，以便在上升沿时产生电流脉冲。从图6的图示中可以看出，需要譬如通过锁存电路来稍微延迟所述的第二选择信号F(0)…F(4)，以确保在施加所述的第二选择信号F(0)…F(4)期间出现所述第二控制信号T2的上升沿。
但也可以如此来构造所述的第一组转换级STS，使得它在第一控制信号T1的上升沿时产生电流脉冲，以及如此来构造所述的第二组转换级STS，使得它在第一控制信号T1的下降沿时产生电流脉冲，而且它们全部针对所述的第一控制信号T1而被并联起来。但此时必须使用不同类型的转换级STS，如同图3所实施的那样。
于是，利用附图中所给出的本发明电路装置，可以在时钟信号的任意边沿处可控地通过信号发生器SG来在集成电路的供电电流中产生不同高度的电流脉冲，由此在集成电路的电流特征上叠加一个噪声，使得即便在不能完全阻止的情况下也能大大增加单独或差分功率分析的难度。

Claims (11)

1.用于在集成电路的供电电流中产生电流脉冲的电路装置，具有至少一个利用串联在该集成电路的供电电压(VDD，地电位)之间的两个互补的可控开关元件(SE1，SE2；SE3，SE4)所构成的转换单元(SH；VS，ES)，该转换单元中可通过第一控制信号(T1)进行控制的输入端被联接到所述开关元件(SE1，SE2；SE3，SE4)的控制端上，其中，在所述的输入端与所述上拉开关元件(SE1，SE3)的控制端或所述下拉开关元件(SE2，SE4)的控制端之间布置了一个延迟元件(VG)，以便在所述第一控制信号(T1)的上升沿或下降沿时产生一个电流脉冲。
2.如权利要求1所述的电路装置，其特征在于，在所述的转换单元(ES)上前联了另一转换单元(VS)，该另一转换单元的输入端直接被联接到所述构成该另一转换单元的互补开关元件(T3，T4)的控制端上，而且其输出端由所述的两个互补开关元件(T3，T4)的连接点构成，其中，由所述转换单元(VS，ES)的串联电路构成一个转换级(STS)，其输入端可以利用所述的第一控制信号(T1)进行控制。
3.如权利要求1或2所述的电路装置，其特征在于，转换单元(SH；VS，ES)是利用一种CMOS倒相器电路构成的。
4.如上述权利要求之一所述的电路装置，其特征在于，多个转换单元(SH)或转换级(STS)针对所述的第一控制信号(T1)而被并联起来，而且所述的第一控制信号(T1)总是可以通过一种可由控制电路(SST)控制的转换装置(SV1，SV2)而被输入到相应的转换单元(SH)或转换级(STS)中。
5.如权利要求4所述的电路装置，其特征在于，如此来确定所述转换单元(SH；VS，ES)或转换级(STS)的规格，使得它们产生不同高度的电流脉冲。
6.如权利要求4或5之一所述的电路装置，其特征在于，如此来构造所述的转换单元(SH；VS，ES)或转换级(STS)，使得在所述第一控制信号(T1)的上升沿时产生所述的电流脉冲。
7.如权利要求4或5之一所述的电路装置，其特征在于，如此来构造所述的转换单元(SH；VS，ES)或转换级(STS)，使得在所述第一控制信号(T1)的下降沿时产生所述的电流脉冲。
8.如权利要求4或5之一所述的电路装置，其特征在于，如此来构造第一组转换单元(SH；VS，ES)或转换级(STS)，使得在所述第一控制信号(T1)的上升沿时产生所述的电流脉冲，以及如此来构造第二组转换单元(SH；VS，ES)或转换级(STS)，使得在所述第一控制信号(T1)的下降沿时产生所述的电流脉冲。
9.如权利要求1～3之一所述的电路装置，其特征在于，第一数量的转换单元(SH；VS，ES)或转换级(STS)针对所述的第一控制信号(T1)而被并联起来，并形成一个组，且所述的第一控制信号(T1)总是可以通过一种可由控制电路(SST)控制的转换装置(SV1)而被输入到该组的相应转换单元(SH)或转换级(STS)中，其中，如此来构造该组中的转换单元(SH；VS，ES)或转换级(STS)，使得在所述第一控制信号(T1)的上升沿时产生所述的电流脉冲，
而且，第二数量的转换单元(SH)或转换级(STS)针对一个与所述第一控制信号(T1)互补的第二控制信号(T2)而被并联起来，并形成另一个组，且所述的第二控制信号(T2)总是可以通过一种可由控制电路(SST)控制的转换装置(SV2)而被输入到所述另一组的相应转换单元(SH)或转换级(STS)中，其中，如此来构造所述另一组中的转换单元(SH)或转换级(STS)，使得在所述第二控制信号(T2)的上升沿时、或者在所述第一控制信号(T1)的下降沿时产生所述的电流脉冲。
10.如权利要求4～9之一所述的电路装置，其特征在于，所述的控制电路(SST)具有一种信号发生器(SG)，用于产生一些比特模式来控制所述的转换装置(SV1，SV2)。
11.如权利要求10所述的电路装置，其特征在于，所述的信号发生器(SG)为一种随机数发生器。
CNB008102562A 1999-05-12 2000-04-28 用于在集成电路的供电电流中产生电流脉冲的电路装置 Expired - Fee Related CN1175570C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99109552.2 1999-05-12
EP99109552 1999-05-12

Publications (2)

Publication Number Publication Date
CN1360757A true CN1360757A (zh) 2002-07-24
CN1175570C CN1175570C (zh) 2004-11-10

Family

ID=8238172

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008102562A Expired - Fee Related CN1175570C (zh) 1999-05-12 2000-04-28 用于在集成电路的供电电流中产生电流脉冲的电路装置

Country Status (7)

Country Link
US (1) US7017048B2 (zh)
EP (1) EP1177628B1 (zh)
JP (1) JP2003500881A (zh)
CN (1) CN1175570C (zh)
DE (1) DE50003195D1 (zh)
ES (1) ES2204603T3 (zh)
WO (1) WO2000070761A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100337399C (zh) * 2004-12-14 2007-09-12 重庆大学 具有上升沿提升能力的电流脉冲下降沿线性可调的控制方法及装置
CN1866742B (zh) * 2005-05-20 2010-05-12 株式会社日立制作所 负载驱动电路、集成电路和等离子显示器
CN102025347B (zh) * 2009-09-21 2013-06-19 联咏科技股份有限公司 开关装置及其控制信号产生器
CN108270427A (zh) * 2017-01-03 2018-07-10 意法半导体(鲁塞)公司 用于对集成模块的电流消耗进行管理的设备和方法
CN113841334A (zh) * 2019-04-08 2021-12-24 康杜实验室公司 多相时钟占空比与时偏的测量和校正

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2811790A1 (fr) * 2000-07-11 2002-01-18 Schlumberger Systems & Service Microcontroleur securise contre des attaques dites en courant
DE10162309A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff
DE10227618B4 (de) * 2002-06-20 2007-02-01 Infineon Technologies Ag Logikschaltung
US7187227B2 (en) * 2002-08-07 2007-03-06 Nippon Telegraph And Telephone Corporation Driver circuit
KR100528464B1 (ko) * 2003-02-06 2005-11-15 삼성전자주식회사 스마트카드의 보안장치
US20040265499A1 (en) * 2003-06-24 2004-12-30 Nokia Corporation Method of forming patterns on articles
KR100706787B1 (ko) * 2004-11-29 2007-04-11 삼성전자주식회사 향상된 보안 기능을 갖는 스마트 카드
EP1831812A1 (en) 2004-12-20 2007-09-12 Philips Intellectual Property & Standards GmbH Data processing device and method for operating such data processing device
US20100264982A1 (en) * 2007-12-13 2010-10-21 Nxp B.V. Electronic circuit and method of masking current requirements of an electronic circuit
CN101860351B (zh) * 2009-04-09 2012-12-12 智原科技股份有限公司 脉冲干扰消除电路
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
WO2015089346A1 (en) 2013-12-13 2015-06-18 Battelle Memorial Institute Electronic component classification
DE102014009808A1 (de) 2014-07-03 2016-01-07 Andreas Gornik Hardware Schutzmaßnahme zur Erschwerung von Seitenkanalattacken
US10789550B2 (en) 2017-04-13 2020-09-29 Battelle Memorial Institute System and method for generating test vectors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829199A (en) 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times
US5041741A (en) * 1990-09-14 1991-08-20 Ncr Corporation Transient immune input buffer
JPH05145032A (ja) * 1991-11-25 1993-06-11 Toshiba Corp 入力回路
US5598348A (en) * 1994-09-22 1997-01-28 Sun Microsystems, Inc. Method and apparatus for analyzing the power network of a VLSI circuit
US5625803A (en) * 1994-12-14 1997-04-29 Vlsi Technology, Inc. Slew rate based power usage simulation and method
US5768145A (en) 1996-06-11 1998-06-16 Lsi Logic Corporation Parametrized waveform processor for gate-level power analysis tool

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100337399C (zh) * 2004-12-14 2007-09-12 重庆大学 具有上升沿提升能力的电流脉冲下降沿线性可调的控制方法及装置
CN1866742B (zh) * 2005-05-20 2010-05-12 株式会社日立制作所 负载驱动电路、集成电路和等离子显示器
CN102025347B (zh) * 2009-09-21 2013-06-19 联咏科技股份有限公司 开关装置及其控制信号产生器
CN108270427A (zh) * 2017-01-03 2018-07-10 意法半导体(鲁塞)公司 用于对集成模块的电流消耗进行管理的设备和方法
CN108270427B (zh) * 2017-01-03 2021-06-15 意法半导体(鲁塞)公司 用于对集成模块的电流消耗进行管理的设备和方法
CN113841334A (zh) * 2019-04-08 2021-12-24 康杜实验室公司 多相时钟占空比与时偏的测量和校正

Also Published As

Publication number Publication date
DE50003195D1 (de) 2003-09-11
EP1177628A1 (de) 2002-02-06
WO2000070761A1 (de) 2000-11-23
CN1175570C (zh) 2004-11-10
ES2204603T3 (es) 2004-05-01
US20020067198A1 (en) 2002-06-06
EP1177628B1 (de) 2003-08-06
US7017048B2 (en) 2006-03-21
JP2003500881A (ja) 2003-01-07

Similar Documents

Publication Publication Date Title
CN1175570C (zh) 用于在集成电路的供电电流中产生电流脉冲的电路装置
Black et al. Modeling of single event transients with dual double-exponential current sources: Implications for logic cell characterization
JP3142657B2 (ja) 内部クロック・スキューの低減した半導体チップ回路
US20090204933A1 (en) Single event transient mitigation and measurement in integrated circuits
DE69929471T2 (de) Datenträger mit verborgenem leistungsverbrauch
CN102870162A (zh) 验证一次可编程存储器的写使能的电路
CN105024686A (zh) 半导体芯片
CN108063610A (zh) 上电复位脉冲产生电路
KR100593565B1 (ko) 전력오프의매우빠른검출을사용하는전력온검출및인에이블링회로
US7015600B2 (en) Pulse generator circuit and semiconductor device including same
US20080288203A1 (en) System and method of determining the speed of digital application specific integrated circuits
TW200843441A (en) A method to reduce power in active shield circuits that use complementary traces
EP1969382A2 (en) System and method of determining the speed of digital application specific integrated circuits
CN101317097A (zh) 比较器电路
US6928572B2 (en) Multistage clock delay circuit and method
JPS6081836A (ja) 集積回路論理チップの試験装置
WO2007080498A2 (en) System and method of determining the speed of digital application specific integrated circuits
JP2000067592A (ja) モノリシックに集積化されたセレクタスイッチおよび電気的にプログラミング可能な不揮発性メモリセル装置
CN101030774B (zh) 电源起始重置信号产生电路
Mandava et al. On detecting bridges causing timing failures
JPH05504212A (ja) アモルファスシリコンの自己走査マトリックスアレイに関する論理回路
US6388489B1 (en) Large input function replaying dynamic entry latch with static and monotonic dual rail outputs
US6552571B2 (en) Clock induced supply noise reduction apparatus for a latch based circuit
US9705484B2 (en) Delay cell in a standard cell library
US6429722B1 (en) Clock noise reduction method

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041110

Termination date: 20180428

CF01 Termination of patent right due to non-payment of annual fee