EP4609430A1 - Procédé de formation d'une couche de carbure de silicium - Google Patents

Procédé de formation d'une couche de carbure de silicium

Info

Publication number
EP4609430A1
EP4609430A1 EP23805643.6A EP23805643A EP4609430A1 EP 4609430 A1 EP4609430 A1 EP 4609430A1 EP 23805643 A EP23805643 A EP 23805643A EP 4609430 A1 EP4609430 A1 EP 4609430A1
Authority
EP
European Patent Office
Prior art keywords
layer
silicon carbide
carbon
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP23805643.6A
Other languages
German (de)
English (en)
Inventor
Djamel BELHACHEMI
Didier Landru
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of EP4609430A1 publication Critical patent/EP4609430A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3208—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3406—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H10P14/3602—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials

Definitions

  • the present invention relates to a method of manufacturing a semiconductor-on-insulator or piezoelectric-on-insulator type substrate for radio frequency applications.
  • Radio frequency (RF) devices which process signals with frequencies between approximately 10 MHz and 300 GHz, find particular application in the field of telecommunications.
  • Such devices can be formed from semiconductor-on-insulator or piezoelectric-on-insulator type substrates, successively comprising a base substrate, an electrical charge trapping layer (called a “trap rich” layer in English), a dielectric layer. disposed on the trapping layer and an active semiconductor or piezoelectric layer disposed on the dielectric layer. Active and/or passive components are formed in and/or on the active layer.
  • the charge trapping layer prevents the appearance of a conductive plane under the electrically insulating layer and the drop in resistivity of the base substrate. In addition, such a layer eliminates charge carriers in the substrate that could lead to the generation of harmonics likely to interfere with the signals propagating in the radio frequency device and degrade their quality.
  • the charge trapping layer may be made of silicon carbide (SiC).
  • SiC silicon carbide
  • the formation of such a layer is typically carried out by epitaxy on the base substrate, in order to obtain the crystalline quality necessary for effective harmonic suppression in the RF component. This step is followed by chemical mechanical polishing (CMP, acronym for the Anglo-Saxon term “Chemical Mechanical Polishing”)) in order to obtain a uniform thickness and a sufficiently smooth surface of the silicon carbide layer.
  • CMP chemical mechanical polishing
  • Epitaxy deposition of a sufficiently thick layer of SiC is slow and therefore expensive.
  • an epitaxy enclosure receives a single substrate or a reduced number of substrates.
  • An aim of the invention is to design a process for manufacturing a layer of SiC on a silicon substrate, in particular to form a substrate for radio frequency applications, which is faster and less expensive than known processes.
  • the invention proposes a method for forming a respective layer of silicon carbide on a plurality of silicon substrates, said method successively comprising:
  • the carbon gas is propane or acetylene.
  • the carbon gas is mixed with argon or a mixture of argon and hydrogen.
  • the formation temperature of the silicon carbide layer is between 750°C and 1100°C.
  • the removal temperature of the carbon layer is between 600°C and 950°C.
  • the silicon substrate has an electrical resistivity greater than 500 Ohm. cm.
  • the thickness of the silicon carbide layer is between 2 and 5 nm.
  • the process further comprises, before the introduction of the carbon gas flow:
  • the formation of the silicon carbide layer and the removal of the carbon layer are carried out in the same oven.
  • the removal of the carbon layer is accomplished by introducing a flow of oxygen into the furnace and reacting the carbon layer with said flow of oxygen.
  • the removal of the carbon layer is carried out by an oxygen plasma etching process.
  • the invention also relates to a method of manufacturing a semiconductor or piezoelectric type substrate on insulator for radio frequency applications, comprising the following steps:
  • Figures 1A and 1B are schematic views of a base substrate before a process according to the invention.
  • Figure 2 is a schematic view of a base substrate comprising a silicon carbide layer and a carbon layer.
  • Figure 3 is a schematic view of a base substrate comprising a charge trapping layer of silicon carbide
  • Figure 4 shows the thermal profile used for a process according to the invention.
  • Figures 5A to 5D illustrate the steps of manufacturing a semiconductor or piezoelectric type substrate on insulator.
  • Figure 6 illustrates an annealing furnace suitable for forming to form a layer of silicon carbide on the base substrate and a layer of carbon on the layer of silicon carbide according to a preferred embodiment of the invention.
  • Figure 1A illustrates a silicon base substrate 10 intended for the manufacture of a semiconductor-on-insulator or piezoelectric-on-insulator type substrate.
  • the electrical resistivity of such a base substrate is advantageously greater than 500 Ohm. cm.
  • the base substrate has a rear face 110 and a front face 130.
  • the base substrate has a layer of native silicon oxide 13 on its surface.
  • the native oxide layer is first removed. This step is typically carried out in an oven at a temperature between 950°C and 1150°C, preferably close to 1100°C, under an inert atmosphere.
  • the substrate has a front face 120 made of silicon.
  • the formation of the silicon carbide layer is carried out in an oven which will be described later.
  • the removal of the native oxide layer is carried out in the same oven in order to avoid transfer steps resulting in a loss of time and energy for cooling and subsequent heating, and a need for additional labor. .
  • the silicon carbide layer is formed in the gas phase, that is to say the carbon is present in the oven in the form of a carbon gas, for example propane (CsHs) or acetylene (C2H4) gaseous.
  • a carbon gas for example propane (CsHs) or acetylene (C2H4) gaseous.
  • the carbon gas is mixed with a carrier gas, for example argon or a mixture of argon and hydrogen.
  • the substrate is heated in the oven to a temperature for forming the silicon carbide layer.
  • the carbon gas phase is transformed into silicon carbide through a reaction with silicon on the substrate surface.
  • the reaction is self-limited, that is to say that when all the surface silicon on the front face of the base substrate is consumed, the carbonization reaction stops. We do not provide an additional source of silicon.
  • the final thickness of the silicon carbide layer 20 is between 2 and 5 nm.
  • a carbon layer 30 is formed on the silicon carbide layer 20.
  • the substrate has a front face 320 made of carbon.
  • this removal is carried out by a supply of oxygen on the front face of the base substrate.
  • the removal of the carbon layer is achieved by introducing a flow of oxygen into the furnace and reacting the carbon layer with said flow of oxygen.
  • the removal of the oxygen layer is advantageously carried out in the same oven as the deposition of the silicon carbide layer. This treatment is therefore carried out in situ and does not require any cooling or transfer step to another enclosure. Removal by a flow of oxygen in the same oven makes it possible to obtain a roughness of the front face 220 that is sufficiently low for the subsequent steps to form a semiconductor or piezoelectric type substrate on insulator for radio frequency applications.
  • the removal of the carbon layer is carried out by an oxygen plasma etching process.
  • This removal is effective, however it requires a step of transferring the substrate to another enclosure.
  • plasma treatment can degrade the roughness of the front face 220 of the base substrate, which requires subsequent treatment to improve the surface quality.
  • Figure 4 illustrates an example temperature profile for a process for forming a layer of silicon carbide on a silicon substrate in an annealing furnace as a function of elapsed time. In this case, all steps from the removal of the native oxide layer to the removal of the carbon layer are carried out in the same oven.
  • the first step E1 begins at a time tO.
  • the base substrate comprising a layer of native oxide is at an introduction temperature into the oven which is typically less than or equal to 500°C.
  • the substrate is introduced into the oven.
  • This heating can, in an illustrative and non-limiting manner, include temperature rises of 5°C/min up to 900°C, then of 2°C/min up to 1000°C, and of 1°C/min up to 1100°C.
  • the native oxide withdrawal temperature TO is reached.
  • the native oxide removal temperature To is between 1000°C and 1200°C, preferably close to 1100°C. This temperature is maintained during step E2 which typically lasts around 20 minutes until t2. The duration of this step E2 can vary depending on the thickness of the native oxide layer.
  • Cooling is then carried out during step E3 to a temperature Tl of injection of carbon gas into the oven at time t3.
  • the Cooling can be carried out at a speed of 5°C/min and the Ti gas injection temperature is around 750°C.
  • the substrate is heated in step E4 to a temperature TF for forming a layer of silicon carbide.
  • the temperature TF for forming the layer of silicon carbide 30 is advantageously between 750°C and 1100°C.
  • the nucleation of silicon carbide on the surface of the substrate begins during the temperature rise between t3 and t4 during step E4 and stops when the silicon on the surface of the base substrate has transformed into silicon carbide.
  • the SiC formation reaction stops during the temperature rise, when all the silicon is consumed.
  • a layer of carbon is formed linked to the high temperature decomposition of the carbon gas.
  • the temperature TF is maintained during step E5 during which the carbon gas is evacuated from the oven under a flow of carrier gas for approximately 10 minutes. Subsequently, still at the temperature TF, the silicon carbide layer is annealed, for example for a period of 2 hours up to t5.
  • Cooling E6 is then carried out to a temperature TR for removing the carbon layer.
  • the temperature T is reached at time t6 and is between 600°C and 950°C. By way of illustration and not limitation, this temperature can be around 800°C.
  • the withdrawal temperature TR is maintained and oxygen O2 is injected into the oven. For example, for an injection at 2 to 20 slm, the duration of removal of the carbon layer is approximately 5 min up to t7.
  • the temperature to remove the substrate from the oven we then lower, in a final step E8, the temperature to remove the substrate from the oven.
  • the base substrate comprising the silicon carbide charge trapping layer can now be used for the manufacture of a semiconductor or piezoelectric type substrate on insulator for radio frequency applications.
  • a semiconductor or piezoelectric donor substrate 500 from which a semiconductor or piezoelectric layer will be transferred to the base substrate and the charge trapping layer.
  • An electrically insulating layer 40 is formed on the surface of the donor substrate 500.
  • an implantation of ionic species, such as hydrogen and/or helium, is implemented through the electrically insulating layer 40, so as to form a weakening zone 51 in the donor substrate 500.
  • Said weakening zone 51 defines the semiconductor or piezoelectric layer 50 to be transferred.
  • the donor substrate 500 thus implanted is glued onto the charge trapping layer 20 on base substrate 10 via the electrically insulating layer 40. The latter then becomes a buried oxide layer 40. .
  • the electrically insulating layer 40 can be formed on the charge trapping layer on the base substrate, and the donor substrate 50 comprising the weakened zone 51 can be bonded to the base substrate 10 comprising the trapping layer. of charges 20 and the electrically insulating layer 40.
  • the donor substrate 500 is detached along the weakening zone 51, which leads to the transfer of the semiconductor or piezoelectric layer 50 onto the support substrate 100.
  • the electrically insulating layer 40 is arranged between the charge trapping layer 20 and the semiconductor or piezoelectric layer 50. It is subsequently possible to carry out a finishing treatment of the transferred layer 50, so as to cure the defects linked to the implantation and to smooth the free surface of said layer 50.
  • the semiconductor or piezoelectric type structure on insulator is now completed and can be used for the manufacture of components for radio frequency applications.
  • an annealing furnace capable of simultaneously treating a maximum of substrates under identical conditions is preferably used.
  • Such an oven is conventionally called a “batch anneal” oven in the field of microelectronics.
  • Figure 6 illustrates an oven adapted to receive a quantity of between 120 and 150 substrates in an annealing chamber.
  • the substrates 10 are positioned horizontally in the oven and are superimposed vertically in order to treat a maximum of substrates in the same flow 73 of hot gas.
  • a free space is maintained between each substrate 10 and the adjacent substrates 10 to optimize the gas flow and facilitate the formation of the silicon carbide layer.
  • Such an oven uses a “top flow” type configuration, that is to say that a flow of gas is routed into the oven from the top 71 and, after passing through the oven, is evacuated through an outlet 79 at the top. bottom of the oven.
  • a flow of gas is routed into the oven from the top 71 and, after passing through the oven, is evacuated through an outlet 79 at the top. bottom of the oven.
  • one gas flow brings the carrier gas
  • a second gas flow brings a carbon gas such as propane or acetylene
  • All elements of the annealing chamber inside the oven, i.e. the interior walls 75, the substrate holders for holding the substrates in a horizontal position and vertically superimposed, and the gas included in the chamber annealing are at the same temperature during use of the oven, with the exception of exterior elements such as the exterior wall 76 and the ends of the gas inlet pipes.
  • the temperature difference between the end 74 of the top of the oven and the end 78 of the bottom of the oven is minimal, typically a few degrees °C, for example less than 3 degrees for a temperature in the oven between 800 and 1200°C.
  • the substrates are heated primarily by conduction from the oven walls.
  • the gas flows are injected at the same temperature as the temperature inside the oven.
  • Such an oven makes it possible to simultaneously process a large number of substrates thanks to the vertical superposition arrangement.
  • such an oven makes it possible to carry out the step of removing the native oxide layer, the step of depositing the silicon carbide layer and the step of removing the carbon layer in the same chamber, which avoids a risk of contamination during transfer between two different enclosures. Transfer stages between different enclosures adapted to the respective stages are avoided, thus avoiding cooling between stages, the need for labor for the transfer and thus a loss of time and efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

L'invention concerne un procédé de formation d'une couche respective de carbure de silicium (20) sur une pluralité de substrats de silicium, ledit procédé comprenant successivement : - le placement d'une pluralité de substrats de base (10) en silicium superposés verticalement dans un four, un espace vertical étant ménagé entre deux substrats de base (10) adjacents, - l'introduction d'un flux d'un gaz carboné dans le four, - la montée à une température (TF) de formation d'une couche de carbure de silicium (20) pour former simultanément, par une réaction du gaz carboné avec le silicium, une couche de carbure de silicium (20) à la surface de chaque substrat de base (10) et une couche de carbone (30) sur chaque couche de carbure de silicium (20), - le retrait de chaque couche de carbone (30).

Description

PROCEDE DE FORMATION D’UNE COUCHE DE CARBURE DE SILICIUM
DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d’un substrat de type semi-conducteur sur isolant ou piézoélectrique sur isolant pour applications radiofréquences.
ETAT DE LA TECHNIQUE
Les dispositifs radiofréquences (RF), qui traitent des signaux dont la fréquence est comprise entre environ 10 MHz et 300 GHz, trouvent notamment leur application dans le domaine des télécommunications.
De tels dispositifs peuvent être formés à partir de substrats de type semi-conducteur sur isolant ou piézoélectrique sur isolant, comprenant successivement un substrat de base, une couche de piégeage de charges électriques (appelée couche « trap rich » en anglais), une couche diélectrique disposée sur la couche de piégeage et une couche active semiconductrice ou piézoélectrique disposée sur la couche diélectrique. Des composants actifs et/ou passifs sont formés dans et/ou sur la couche active.
La couche de piégeage de charges prévient l’apparition d’un plan conducteur sous la couche électriquement isolante et la chute de résistivité du substrat de base. De plus, une telle couche élimine les porteurs de charges dans le substrat pouvant entrainer la génération d’harmoniques susceptibles d’interférer avec les signaux se propageant dans le dispositif radiofréquence et de dégrader leur qualité.
La couche de piégeage de charges peut être en carbure de silicium (SiC). La formation d’une telle couche est typiquement réalisée par épitaxie sur le substrat de base, afin d’obtenir la qualité cristalline nécessaire pour une suppression d’harmoniques efficace dans le composant RF. Cette étape est suivie d’un polissage mécano-chimique (CMP, acronyme du terme anglo-saxon « Chemical Mechanical Polishing »)) afin d'obtenir une épaisseur homogène et une surface suffisamment lisse de la couche de carbure de silicium.
Le dépôt par épitaxie d’une couche suffisamment épaisse de SiC est lente et par conséquent coûteuse. En outre, une enceinte d’épitaxie reçoit un seul substrat ou un nombre réduit de substrats.
Par ailleurs, pendant un procédé d’épitaxie le substrat de base est chauffé par sa face arrière. Cette technique ne permet pas un contrôle précis de la température de la face avant. Ceci peut entrainer la disparition de la couche en carbure de silicium déposée en cas d’une température trop élevée de la face avant. EXPOSE DE L'INVENTION
Un but de l’invention est de concevoir un procédé de fabrication d’une couche de SiC sur un substrat de silicium, notamment pour former un substrat pour application radiofréquences, qui soit plus rapide et moins onéreux que les procédés connus.
A cet effet, l’invention propose un procédé de formation d’une couche respective de carbure de silicium sur une pluralité de substrats de silicium, ledit procédé comprenant successivement :
- le placement d’une pluralité de substrats de base en silicium superposés verticalement dans un four, un espace vertical étant ménagé entre deux substrats de base adjacents,
- l’introduction d’un flux d’un gaz carboné dans le four,
- la montée à une température de formation d’une couche de carbure de silicium pour former simultanément, par une réaction du gaz carboné avec le silicium, une couche de carbure de silicium à la surface de chaque substrat de base et une couche de carbone sur chaque couche de carbure de silicium,
- le retrait de chaque couche de carbone.
De préférence, le gaz carboné est du propane ou de l’acétylène.
Avantageusement, le gaz carboné est mélangé avec de l’argon ou un mélange d’argon et d’hydrogène.
De manière avantageuse, la température de formation de la couche de carbure de silicium est comprise entre 750°C et 1100°C.
Typiquement, la température de retrait de la couche de carbone est comprise entre 600 °C et 950°C.
De préférence, le substrat de silicium présente une résistivité électrique supérieure à 500 Ohm. cm.
De manière avantageuse, l’épaisseur de la couche de carbure de silicium est comprise entre 2 et 5 nm.
Avantageusement, le procédé comprend en outre, avant l’introduction du flux de gaz carboné :
• échauffement du four à une température de décomposition d’un oxyde de silicium natif,
• le retrait d’une couche d’oxyde de silicium natif du substrat de base par décomposition thermique dudit oxyde, et
• le refroidissement du four à une température d’introduction du flux de propane. De préférence, la formation de la couche de carbure de silicium et le retrait de la couche de carbone sont réalisés dans le même four.
Dans certains modes de réalisation, dans lequel le retrait de la couche de carbone est réalisé par l’introduction d’un flux d’oxygène dans le four et une réaction de la couche de carbone avec ledit flux d’oxygène.
Dans d’autres modes de réalisation, le retrait de la couche de carbone est réalisé par un procédé de gravure par un plasma d’oxygène.
L’invention se concerne également un procédé de fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
• la formation d’une couche de carbure de silicium sur un substrat de silicium tel que décrit ci-dessus pour former un substrat support,
• la formation d’une zone de fragilisation par implantation d’espèces atomiques dans un substrat donneur en un matériau semiconducteur ou piézoélectrique,
• le collage dudit substrat donneur sur la face avant du substrat support, une couche diélectrique étant agencée entre la couche de carbure de silicium et le substrat donneur,
• le détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer une couche du matériau semiconducteur ou piézoélectrique sur le substrat support.
BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
Les figures 1A et 1 B sont des vues schématiques d’un substrat de base avant un procédé selon l’invention.
La figure 2 est une vue schématique d’un substrat de base comportant une couche en carbure de silicium et une couche de carbone.
La figure 3 est une vue schématique d’un substrat de base comportant une couche de piégeage de charges en carbure de silicium
La figure 4 montre le profil thermique utilisé pour un procédé selon l’invention.
Les figures 5A à 5D illustrent les étapes de fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant. La figure 6 illustre un four de recuit adapté pour la formation pour former une couche de carbure de silicium sur le substrat de base et une couche de carbone sur la couche de carbure de silicium selon un mode de réalisation préféré de l’invention.
DESCRIPTION DETAILLEE DE MODES DE REALISATION
Formation de la couche de carbure de silicium :
La figure 1A illustre un substrat de base 10 en silicium destiné à la fabrication d’un substrat de type semi-conducteur sur isolant ou piézoélectrique sur isolant. La résistivité électrique d’un tel substrat de base est avantageusement supérieure à 500 Ohm. cm. Le substrat de base présente une face arrière 110 et une face avant 130. Typiquement, dans son état de départ, le substrat de base présente une couche d’oxyde de silicium natif 13 sur sa surface.
Afin de préparer la face avant pour les étapes ultérieures, on retire d’abord la couche d’oxyde natif. Cette étape est typiquement réalisée dans un four à une température comprise entre 950°C et 1150°C de préférence proche de 1100°C, sous atmosphère inerte. A l’issue de cette étape, en référence à la figure 1 B, le substrat présente une face avant 120 en silicium.
On procède ensuite à la formation d’une couche de carbure de silicium 20 sur la face avant 120 du substrat de base. La formation de la couche de carbure de silicium est réalisée dans un four qui sera décrit ultérieurement. Avantageusement, le retrait de la couche d’oxyde natif est réalisé dans le même four afin d’éviter des étapes de transfert entraînant une perte de temps et d’énergie pour le refroidissement et chauffage subséquent, et un besoin de main d’œuvre supplémentaire.
La couche de carbure de silicium est formée en phase gazeuse, c’est-à-dire que le carbone est présent dans le four sous forme d’un gaz carboné, par exemple du propane (CsHs) ou de l’acétylène (C2H4) gazeux. Le gaz carboné est mélangé avec un gaz porteur, par exemple de l’argon ou un mélange d’argon et d’hydrogène.
Le substrat est chauffé dans le four à une température de formation de la couche de carbure de silicium. La phase gazeuse de carbone se transforme en carbure de silicium par une réaction avec le silicium sur la surface du substrat. La réaction est auto-limitée, c'est-à-dire que lorsque tout le silicium surfacique de la face avant du substrat de base est consommé, la réaction de carbonisation s’arrête. On n’apporte pas de source de silicium supplémentaire. L’épaisseur finale de la couche de carbure de silicium 20 est comprise entre 2 et 5 nm. Simultanément, en référence à la figure 2, une couche de carbone 30 est formée sur la couche de carbure de silicium 20. A l’issue de cette étape, le substrat présente une face avant 320 en carbone. On procède ensuite, en référence à la figure 3, au retrait de la couche de carbone. Avantageusement, ce retrait est réalisé par un apport en oxygène sur la face avant du substrat de base.
Dans certains modes de réalisation, le retrait de la couche de carbone est réalisé par l’introduction d’un flux d’oxygène dans le four et une réaction de la couche de carbone avec ledit flux d’oxygène. Dans ce cas, le retrait de la couche d’oxygène est avantageusement réalisé dans le même four que le dépôt de la couche de carbure de silicium. Ce traitement est donc réalisé in-situ et ne nécessite aucune étape de refroidissement ou de transfert dans une autre enceinte. Un retrait par un flux d’oxygène dans le même four permet d’obtenir une rugosité de la face avant 220 suffisamment faible pour les étapes ultérieures pour former un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences.
Dans d’autres modes de réalisation, le retrait de la couche de carbone est réalisé par un procédé de gravure par un plasma d’oxygène. Ce retrait est efficace, il nécessite cependant une étape de transfert du substrat vers une autre enceinte. En outre, le traitement par un plasma peut dégrader la rugosité de la face avant 220 du substrat de base, ce qui implique un traitement ultérieur pour améliorer la qualité de surface.
La figure 4 illustre un exemple de profil de température pour un procédé de formation d’une couche de carbure de silicium sur un substrat de silicium dans un four de recuit en fonction du temps écoulé. Dans ce cas, toutes les étapes du retrait de la couche d’oxyde natif jusqu’au retrait de la couche de carbone sont réalisées dans le même four.
On peut distinguer huit étapes du procédé :
La première étape E1 commence à un temps tO. Le substrat de base comportant une couche d’oxyde natif se trouve à température d’introduction dans le four qui est typiquement inférieure ou égale à 500°C. On introduit le substrat dans le four. On commence à chauffer le substrat de base à une température To de retrait de la couche d’oxyde natif. Ce chauffage peut, de manière illustrative et non limitative, comprendre des montées en température de 5°C/min jusqu’à 900°C, puis de 2°C/min jusqu’à 1000°C, et de 1 °C/min jusqu’à 1100°C. Au moment t1 , on atteint la température TO de retrait d’oxyde natif.
La température To de retrait d’oxyde natif est comprise entre 1000°C et 1200°C, de préférence proche de 1100°C. Cette température est maintenue pendant l’étape E2 qui dure typiquement environ 20 minutes jusqu’à t2. La durée de cette étape E2 peut varier en fonction de l’épaisseur de la couche d’oxyde natif.
On procède ensuite à un refroidissement pendant l’étape E3 jusqu’à une température Tl d’injection de gaz carboné dans le four au moment t3. Par exemple, le refroidissement peut être réalisé à une vitesse de 5°C/min et la température d’injection de gaz Ti est d’environ 750°C.
Après l’injection du gaz carboné et le gaz porteur, on chauffe le substrat dans l’étape E4 à une température TF de formation de couche de carbure de silicium. La température TF de formation de la couche de carbure de silicium 30 est avantageusement comprise entre 750°C et 1100°C. La nucléation du carbure de silicium à la surface du substrat commence pendant la montée en température entre t3 et t4 pendant l’étape E4 et s’arrête quand le silicium sur la surface du substrat de base s’est transformé en carbure de silicium. La réaction de formation du SiC s’arrête pendant la montée en température, quand tout le silicium est consommé. Ensuite, on forme une couche de carbone liée à la décomposition à haute température du gaz carboné. On maintient la température TF pendant l’étape E5 pendant laquelle on évacue le gaz carboné du four sous un flux de gaz porteur pendant environ 10 minutes. Par la suite, toujours à la température TF, on réalise un recuit de la couche de carbure de silicium, par exemple pour une durée de 2 heures jusqu’à t5.
On procède ensuite à un refroidissement E6 jusqu’à une température TR de retrait de la couche de carbone. La température T est atteinte au moment t6 et est comprise entre 600 °C et 950°C. De manière illustrative et non limitative, cette température peut être aux alentours de 800°C. Dans l’étape de retrait E7 on maintient la température TR de retrait et injecte de l’oxygène O2 dans le four. Par exemple, pour une injection à 2 à 20slm, la durée du retrait de la couche de carbone est d’environ 5 min jusqu’à t7. On baisse en suite, dans une étape finale E8, la température pour sortir le substrat du four.
Fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant :
Le substrat de base comportant la couche de piégeage de charges en carbure de silicium peut maintenant être utilisé pour la fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences.
On va maintenant décrire les étapes pour la réalisation d’un tel substrat comprenant un substrat de base comportant une couche de piégeage de charges réalisée selon un procédé tel que décrit ci-dessus, une couche semiconductrice sur sa surface, et une couche électriquement isolante qui est agencée à l’interface entre la couche de piégeage de charges et la couche superficielle semiconductrice.
En référence à la figure 5A, on commence par la mise à disposition d’un substrat donneur 500 semiconducteur ou piézoélectrique à partir duquel une couche semiconductrice ou piézoélectrique sera transférée sur le substrat de base et la couche de piégeage de charges. On forme une couche électriquement isolante 40 sur la surface du substrat donneur 500. En référence à la figure 5B, comme schématisé par les flèches, on met en oeuvre une implantation d’espèces ioniques, telles que de l’hydrogène et/ou de l’hélium, au travers de la couche électriquement isolante 40, de sorte à former une zone de fragilisation 51 dans le substrat donneur 500. Ladite zone de fragilisation 51 définit la couche semi-conductrice ou piézoélectrique 50 à transférer.
En référence à la figure 5C, on colle le substrat donneur 500 ainsi implanté sur la couche de piégeage de charges 20 sur substrat de base 10 par l’intermédiaire de la couche électriquement isolante 40. Cette dernière devient alors une couche d’oxyde enterrée 40.
De manière alternative, la couche électriquement isolante 40 peut être formée sur la couche de piégeage de charges sur le substrat de base, et le substrat donneur 50 comprenant la zone de fragilisation 51 peut être collé sur le substrat de base 10 comportant la couche de piégeage de charges 20 et la couche électriquement isolante 40.
En référence à la figure 5D, on détache le substrat donneur 500 le long de la zone de fragilisation 51 , ce qui conduit au transfert de la couche semi-conductrice ou piézoélectrique 50 sur le substrat support 100. La couche électriquement isolante 40 est agencée entre la couche de piégeage de charges 20 et la couche semi-conductrice ou piézoélectrique 50. On peut par la suite mettre en oeuvre un traitement de finition de la couche transférée 50, de sorte à guérir les défauts liés à l’implantation et à lisser la surface libre de ladite couche 50. La structure de type semi-conducteur ou piézoélectrique sur isolant est maintenant achevée et peut être utilisée pour la fabrication de composants pour application radiofréquences.
Présentation du four :
Afin de rendre un procédé de traitement d’une pluralité de substrats efficace et rapide, on utilise de préférence un four de recuit pouvant traiter simultanément un maximum de substrats dans des conditions identiques. Un tel four est classiquement appelé four de « batch anneal » dans le domaine de la microélectronique.
La figure 6 illustre un four adapté pour recevoir une quantité comprise entre 120 et 150 substrats dans une chambre de recuit. Les substrats 10 sont positionnés horizontalement dans le four et sont superposés verticalement afin de traiter un maximum de substrats dans le même flux 73 de gaz chaud. On maintient un espace libre entre chaque substrat 10 et les substrats 10 adjacents pour optimiser le flux de gaz et faciliter la formation de la couche de carbure de silicium.
Un tel four utilise une configuration du type « top flow », c’est-à-dire qu’un flux de gaz est acheminé dans le four par le haut 71 et, après le passage du four, est évacué par une sortie 79 au fond du four. Typiquement un flux de gaz amène le gaz porteur, et un deuxième flux de gaz apporte un gaz carboné tel que du propane ou de l’acétylène Tous les éléments de la chambre de recuit à l’intérieur du four, c’est-à-dire les parois intérieures 75, les porte-substrats pour maintenir les substrats dans une position horizontale et verticalement superposés, et le gaz compris dans la chambre de recuit sont à la même température pendant l’utilisation du four, à l’exception des éléments extérieurs tels que la paroi extérieure 76 et les extrémités des tuyaux d’arrivée de gaz. Par la même température, on entend que la différence de température entre l’extrémité 74 du haut du four et l’extrémité 78 du bas du four est minimale, typiquement de quelques degrés °C, par exemple moins de 3 degrés pour une température dans le four entre 800 et 1200°C.
Les substrats sont chauffés principalement par conduction depuis les parois du four. Les flux du gaz sont injectés à la même température que la température à l’intérieur du four.
Un tel four permet de traiter simultanément un grand nombre de substrats grâce à l’agencement en superposition verticale. De plus, un tel four permet de réaliser l’étape de retrait de la couche d’oxyde natif, l’étape de dépôt de la couche de carbure de silicium et l’étape de retrait de la couche de carbone dans la même chambre, ce qui évite un risque de contamination pendant un transfert entre deux enceintes différentes. On évite des étapes de transfert entre différentes enceintes adaptées aux étapes respectives, évitant ainsi un refroidissement entre les étapes, le besoin de main d’œuvre pour le transfert et ainsi une perte de temps et d’efficacité.

Claims

REVENDICATIONS
1. Procédé de formation d’une couche respective de carbure de silicium (20) sur une pluralité de substrats de silicium, ledit procédé comprenant successivement : o le placement d’une pluralité de substrats de base (10) en silicium superposés verticalement dans un four, un espace vertical étant ménagé entre deux substrats de base (10) adjacents, o l’introduction d’un flux d’un gaz carboné dans le four, o la montée à une température (TF) de formation d’une couche de carbure de silicium (20) pour former simultanément, par une réaction du gaz carboné avec le silicium, une couche de carbure de silicium (20) à la surface de chaque substrat de base (10) et une couche de carbone (30) sur chaque couche de carbure de silicium (20), o le retrait de chaque couche de carbone (30).
2. Procédé selon la revendication 1 , dans lequel le gaz carboné est du propane ou de l’acétylène.
3. Procédé selon la revendication 1 ou la revendication 2, dans lequel le gaz carboné est mélangé avec de l’argon ou un mélange d’argon et d’hydrogène.
4. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la température (TF) de formation de la couche de carbure de silicium (30) est comprise entre 750°C et 1100°C.
5. Procédé selon l’une quelconque des revendications 1 à 4, dans lequel la température (TR) de retrait de la couche de carbone est comprise entre 600 °C et 950°C.
6. Procédé selon l’une quelconque des revendications précédentes, dans lequel le substrat de silicium présente une résistivité électrique supérieure à 500 Ohm. cm.
7. Procédé selon l’une quelconque des revendications précédentes, dans lequel l’épaisseur de la couche de carbure de silicium (20) est comprise entre 2 et 5 nm.
8. Procédé selon l’une quelconque des revendications précédentes, comprenant en outre, avant l’introduction du flux de gaz carboné : o réchauffement du four à une température (To) de décomposition d’un oxyde de silicium natif, o le retrait d’une couche d’oxyde de silicium natif (13) du substrat de base (100) par décomposition thermique dudit oxyde, et o le refroidissement du four à une température d’introduction du flux de propane (Tl).
9. Procédé selon l’une des revendications précédentes, dans lequel la formation de la couche de carbure de silicium (20) et le retrait de la couche de carbone (30) sont réalisés dans le même four (70).
10. Procédé selon la revendication 9, dans lequel le retrait de la couche de carbone (30) est réalisé par l’introduction d’un flux d’oxygène dans le four et une réaction de la couche de carbone avec ledit flux d’oxygène.
11. Procédé selon l’une quelconque des revendications 1 à 9, dans lequel le retrait de la couche de carbone (30) est réalisé par un procédé de gravure par un plasma d’oxygène.
12. Procédé de fabrication d’un substrat de type semiconducteur ou piézoélectrique sur isolant pour applications radiofréquences, comprenant les étapes suivantes : o la formation d’une couche de carbure de silicium (20) sur un substrat de silicium selon l’une quelconque des revendications précédentes pour former un substrat support (100), o la formation d’une zone de fragilisation (51 ) par implantation d’espèces atomiques dans un substrat donneur (500) en un matériau semiconducteur ou piézoélectrique, o le collage dudit substrat donneur (500) sur la face avant du substrat support (100), une couche diélectrique (40) étant agencée entre la couche de carbure de silicium (20) et le substrat donneur (500), o le détachement du substrat donneur (500) le long de la zone de fragilisation (51 ) de sorte à transférer une couche (50) du matériau semiconducteur ou piézoélectrique sur le substrat support (100).
EP23805643.6A 2022-10-27 2023-10-25 Procédé de formation d'une couche de carbure de silicium Withdrawn EP4609430A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2211212A FR3141557A1 (fr) 2022-10-27 2022-10-27 Procédé de formation d’une couche de carbure de silicium
PCT/FR2023/051674 WO2024089359A1 (fr) 2022-10-27 2023-10-25 Procédé de formation d'une couche de carbure de silicium

Publications (1)

Publication Number Publication Date
EP4609430A1 true EP4609430A1 (fr) 2025-09-03

Family

ID=84360091

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23805643.6A Withdrawn EP4609430A1 (fr) 2022-10-27 2023-10-25 Procédé de formation d'une couche de carbure de silicium

Country Status (7)

Country Link
EP (1) EP4609430A1 (fr)
JP (1) JP2026512973A (fr)
KR (1) KR20250099107A (fr)
CN (1) CN119948616A (fr)
FR (1) FR3141557A1 (fr)
TW (1) TW202427568A (fr)
WO (1) WO2024089359A1 (fr)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7024668B2 (ja) * 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
FR3091011B1 (fr) * 2018-12-21 2022-08-05 Soitec Silicon On Insulator Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf

Also Published As

Publication number Publication date
WO2024089359A1 (fr) 2024-05-02
TW202427568A (zh) 2024-07-01
FR3141557A1 (fr) 2024-05-03
CN119948616A (zh) 2025-05-06
JP2026512973A (ja) 2026-04-22
KR20250099107A (ko) 2025-07-01

Similar Documents

Publication Publication Date Title
US6375738B1 (en) Process of producing semiconductor article
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3103961A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3104318A1 (fr) Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
FR3085538A1 (fr) Tranche soi et son procede de production
EP4066275B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP2110458B1 (fr) Four de traitement thermique avec chauffage inductif
FR2542500A1 (fr) Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant
FR3068506A1 (fr) Procede pour preparer un support pour une structure semi-conductrice
JP7153582B2 (ja) 成膜方法及び成膜装置
WO2024089359A1 (fr) Procédé de formation d'une couche de carbure de silicium
FR2516097A1 (fr) Procede de deposition de silicium par plasma
EP4070369B1 (fr) Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf et substrat de manipulation
EP3568505B1 (fr) Chambre de traitement pour un reacteur de depot chimique en phase vapeur (cvd) et procede de thermalisation mis en oeuvre dans cette chambre
FR3147427A1 (fr) Procédé de fabrication d’un substrat
WO2025068410A1 (fr) Procede de traitement d'un substrat de carbure de silicium
JP4570186B2 (ja) プラズマクリーニング方法
EP4634969A1 (fr) Procédé de stabilisation d'une surface en un matériau semiconducteur
FR3148671A1 (fr) Procédé de fabrication d’une pluralité de substrats de carbure de silicium polycristallin
EP1566468A2 (fr) Procédé pour la fabrication de circuits intégrés et dispositif correspondant.
FR3138239A1 (fr) Procédé de fabrication d’un substrat support pour application radiofréquences
JP3486292B2 (ja) 金属メッシュヒータのクリーニング方法
TW202614158A (zh) 區域選擇性碳部分間隙填充製程
WO2025195677A1 (fr) Procede de traitement d'un substrat presentant une face arriere en carbure de silicium polycristallin
FR2916302A1 (fr) Procede de fabrication de substrat pour circuit integre, et substrat pour circuit integre

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250520

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20251205