EP4562494A1 - Verfahren zum ansteuern von aktiv-matrix-displays, zugehörige steuervorrichtung und computerprogrammprodukt - Google Patents

Verfahren zum ansteuern von aktiv-matrix-displays, zugehörige steuervorrichtung und computerprogrammprodukt

Info

Publication number
EP4562494A1
EP4562494A1 EP23750967.4A EP23750967A EP4562494A1 EP 4562494 A1 EP4562494 A1 EP 4562494A1 EP 23750967 A EP23750967 A EP 23750967A EP 4562494 A1 EP4562494 A1 EP 4562494A1
Authority
EP
European Patent Office
Prior art keywords
active matrix
data
program
matrix display
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23750967.4A
Other languages
English (en)
French (fr)
Inventor
Achim Döbler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Penny Pixel Inc
Original Assignee
Penny Pixel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Penny Pixel Inc filed Critical Penny Pixel Inc
Priority to MA71608A priority Critical patent/MA71608A/fr
Publication of EP4562494A1 publication Critical patent/EP4562494A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Definitions

  • the invention relates to a method for controlling active matrix displays, as well as a control device with a program memory in which a program is stored that is designed and set up to carry out the method, and a computer program product having a machine-readable carrier the program code of a program is stored for executing the method on the control device.
  • EP 1 560 190 A2 describes a host computer that provides image data for each image of a sequence via a serial bus.
  • the image data is extracted from the data received over the serial bus to an electronic subassembly connected between the host computer and a display device.
  • the extracted image data is stored in the electronic subassembly image memory for display under the control of the electronic subassembly.
  • a device for operating a display device by generating a continuously renewed display using sequentially received frames or. Frames of image data that define one or more pixels.
  • EP 1 691 272 A2 describes a method and system for processing video data to be displayed on a first video display connected to a single mobile multiple media processor that supports a variety of display formats.
  • the single mobile multiple media processor can be integrated into a mobile device.
  • the video data transferred from memory to the first video display by a DMA controller can be configured based on the specific first video format used the video data to be displayed on a first video display can be limited. Only the limited amount of video data to be displayed by the first video display can be transferred from memory to the first video display by DMA control.
  • the object of the invention is to create a method for controlling active matrix displays, with which active matrix displays can be controlled cost-effectively, in particular with a very flexible range of colors.
  • the task is solved by a method for controlling active matrix displays, comprising the steps:
  • Active matrix displays are in particular liquid crystal display devices with active control of a large number of point-shaped image display elements (pixels) that are arranged in rows and columns.
  • An active matrix display can be, for example, an active matrix liquid crystal display, which is also referred to as AMLCD (active matrix liquid crystal display) as an acronym.
  • the active matrix display can also be based on another display technology, such as organic LEDs (OLED or AMOLED).
  • active matrix displays can either be designed with an internal image memory or can be designed without an internal image memory.
  • the image memory is also commonly referred to as a frame buffer.
  • the method according to the invention is particularly advantageous for controlling active matrix displays that do not have an internal image memory.
  • An image memory generally has a largely arbitrary data memory, which, however, must be suitable so that image data can be stored in it.
  • the data memory is at least one electronic memory module with optional, i.e. H . direct access.
  • This type of memory is also known as RAM. It can be, for example- wise it can be a static RAM (SRAM) or a dynamic RAM (DRAM).
  • active matrix displays are preferably manufactured and offered without an internal image memory, so that the price of the active matrix display can be kept as low as possible.
  • the buyer of such active matrix displays without image storage there is a need for the necessary data storage or To provide image memory in order to be able to display images with a desired color depth on the active matrix display used.
  • the method according to the invention for controlling active matrix displays has now set itself the goal of finding a technical solution so that images of a reduced color depth, in particular a color depth greater than 1 bit per pixel, are displayed on the controlled active matrix display can without a data storage or .
  • an image memory is required that contains one of the desired or The color depth to be displayed must have the corresponding memory size.
  • the method according to the invention in particular only one data memory or requires an image memory that has a color depth of 1 bit per pixel.
  • the data storage or Only the information is stored in the image memory as to whether a specific point-shaped image display element, i.e. H . a certain pixel should appear bright or should remain dark.
  • the possibly desired color information per pixel, per row and/or column of the matrix of the active matrix display does not have to be stored in the data memory or. stored in the image memory, but can be made available separately via the program stored in the program memory, depending on the pixel, row and/or column of the matrix of the active matrix display. be provided. Since in many applications the full color depth that the correspondingly selected active matrix display could represent due to its design is not required, a significantly smaller data memory or image memory can be used when using the method according to the invention. This enables active matrix displays to be controlled in a very cost-effective manner.
  • active matrix displays e.g. AM LCDs or AM OLEDs
  • AM LCDs or AM OLEDs offer high resolutions, for example up to 4096 x 2180 dots (pixels) or even beyond, and typically have color depths of 24 bits per pixel .
  • These active matrix displays can display around 16.8 million different colors per pixel.
  • the high resolution and color depth of such active matrix displays results in a significantly higher memory requirement for the image content compared to passive matrix displays. From a display size of approx. 3.5 inches or from a resolution of approx. 320 x 240 pixels, this large image content can no longer be stored in the "chip-on-glass” (COG) memory or in the "chip-on-board” (COB ) memory, so these displays do not have an internal image memory.
  • COG chip-on-glass
  • COB chip-on-board
  • the display matrix just like with passive matrix displays, has to be constantly updated in order to maintain a flicker-free image
  • the image data required for this must be continuously provided by a microcontroller or a processor of an application. This takes the data either from its internal memory (e.g. SRAM) or often from an external SD or DDR RAM, as this is the only way to provide enough memory.
  • Active matrix displays often have enormous color depths, which is why signal sources such as microcontrollers and processors that are supposed to control such a display have suitable interfaces, e.g. B. a parallel RGB interface, complex peripheral modules, e.g. B. Hardware acceleration, DRAM controllers, and a large number of inputs and outputs (I/Os) must be available. These peripheral modules require additional chip area. Due to the high number of inputs and outputs, the chip housing also becomes larger, so that the microcontroller not only becomes more expensive, but the layout also increases significantly in complexity. Microcontrollers can therefore be divided into two categories, namely suitable or unsuitable, for controlling active matrix displays without image memory and depending on the resolution.
  • microcontrollers that have the necessary peripheral modules and display interfaces offer the option of subsequently reducing the color depth, e.g. B. to 8 bits per pixel or . 256 colors per pixel, saving pins and memory, but the user still has to use the fully equipped microcontroller with special peripheral modules and the specified display interface.
  • microcontrollers will be spoken of primarily in the following. Instead of microcon- trollers but also, for example, processors, or microcontrollers and processors that are implemented in FPGAs, can be used in the same way.
  • the advantage of the method according to the invention can be to enable the user to use inexpensive, simple, relatively primitive microcontrollers or Processors, in particular without the help of external display controllers with image memories (e.g. SSD2119, FT800) or timing generators (e.g. CPLDs, FPGAs), a parallel RGB interface for active matrix emulate displays and thereby control them directly and at low cost.
  • image memories e.g. SSD2119, FT800
  • timing generators e.g. CPLDs, FPGAs
  • a parallel RGB interface for active matrix emulate displays and thereby control them directly and at low cost.
  • the microcontroller that can preferably be used to carry out the method includes the data memory for the image data and the program memory on which the program is stored.
  • the program includes a program code that can be read by the microcontroller and that trains and/or sets up the microcontroller to carry out the method according to the invention when the program code is executed by the microcontroller.
  • the microcontroller preferably also includes a DMA
  • DMAC hardware SPI peripheral
  • MOS I serial data output
  • SCK clock output
  • the image data is expanded according to the method to include additional blanking data by the program, which blanking data corresponds to the specification of a parallel -RGB interface of the active matrix display to be controlled.
  • the blanking data supplements the matrix of image data pixels to be displayed visibly with additional data pixels, which expand the image data pixels into an enlarged matrix, which, in addition to the inner image data pixels, also has a vertical front blanking gap (vertical front porch), a vertical rear blanking gap (vertical back porch), and vertical synchronization includes, and a horizontal front blanking gap (horizontal front porch), a horizontal rear blanking gap (hori zontal back porch), and a horizontal synchronization.
  • the program therefore automatically expands the image data to include this additional blanking data, so that an RGB image data set z (frame) can be read in by the active matrix display.
  • This automatically generated RGB image data set z is then transmitted in a special way by the program using the method according to the invention, namely by means of the DMA controller (DMAC) to a hardware SPI (English: serial) connected to the DMA controller peripheral interface).
  • DMAC DMA controller
  • the program thus automatically expands the image data with these additional blanking data, in particular in such a way that an RGB image data set z (frame) can be read in by the active matrix display and which meets the requirements of a display with a parallel RGB interface.
  • the displays with a parallel RGB interface will be color displays, which therefore have a have a parallel RGB interface.
  • the method according to the invention can also be used in pure monochrome active matrix displays, in which the data lines for transmitting the color information of the parallel RGB interface are usually referred to as DO, Dl, D2, ... D n instead RO, RI, R2, ... R n , GO, Gl, G2, ... G n , BO, Bl, B2, ... B n for colored displays.
  • the hardware SPI sends the RGB image data set z, automatically assembled by the program, serially to the display via its data output (MOSI; English: master out, slave in).
  • the SPI clock output (SCK) controls the pixel clock input (PCLK) of the active matrix display.
  • the SPI clock output (SCK) of the microcontroller is connected to the pixel clock input (PCLK) as part of a hardware structure that includes the microcontroller required to carry out the method and the desired active matrix display. of the active matrix display.
  • the other signals such as the horizontal synchronization pulses (HSYNC), the vertical synchronization pulses (VSYNC) and the data enable signal (DE) are also generated, ie provided, by the program, so that no special pins are necessary for this, just simple GPIOs of the Microcontroller can be used.
  • the program tracks the position in the data stream in the horizontal and vertical directions and controls the signals HS, VS and DE accordingly.
  • the method described here directly uses the SPI clock line (SCK) of the hardware SPI peripherals of the microcontroller as the transfer pulse for reading the color information into the display, the pixel clock input (PCLK). to be connected to the pixel clock input (PCLK).
  • the color information is provided directly by the data output of the hardware SPI peripherals (MOS I).
  • MOS I hardware SPI peripherals
  • all color inputs on the display are connected to one another and connected to the MOS I pin of the microcontroller.
  • the display is then operated purely monochrome as a black and white display.
  • the display can also have a monochrome color display instead of a black and white display, for example. in a black-red representation or black-yellow representation, in particular in any color from the palette of the color depth of the display.
  • alternative configurations for interconnecting and/or controlling the color inputs of the display will be disclosed later, so that any colorful color representations instead of a monochrome representation are also possible.
  • the program stored in the program memory can automatically add the additional blanking data required according to a predetermined specification to the image data when it is executed to emulate a parallel RGB interface.
  • Such an addition can be done in particular by inserting the blanking data in sections into a serial data stream of the image data in accordance with a line-by-row and column-by-column grid.
  • the program automatically inserts a number of dummy bytes corresponding to the specification of the parallel RGB interface into the data stream of the image data.
  • the dummy bytes can be provided by the program is set up to read a specified byte from the predetermined memory space in a data memory and to automatically copy this read byte to the corresponding location in the data stream of the image data in order to generate the required blanking data.
  • the lengths of the image lines i.e. H . the number of pixels per line of the image to be displayed and the length of the image columns, i.e. H . the number of pixels per column of the image to be displayed is known. Therefore, the blanking data or the dummy bytes are inserted in sections at the correct positions in the serial data stream of the image data.
  • the program stored in the program memory can automatically generate the synchronization signals (HSYNC, VSYNC, Data Enable) required for synchronized reading of the data stream of the image data into the active matrix display (AMD) and send them to the microcontroller via GPIOs Send Active Matrix Display (AMD) .
  • HSYNC synchronization signals
  • VSYNC Data Enable
  • the program therefore provides the required synchronization signals at the required times, depending on the specification of the parallel RGB interface.
  • the horizontal synchronization signal can be provided, for example, at a first GPIO of the microcontroller.
  • the vertical synchronization signal can be provided, for example, at a second GPIO of the microcontroller.
  • the data enable signal can be provided, for example, on a third GPIO of the microcontroller.
  • Each GPIO is a general purpose input/output pin on a port of a microcontroller, known to those skilled in the art.
  • GPIOs can be used as digital inputs or outputs.
  • one or more RGB inputs of the active matrix display can be connected to one another and connected together to the data output (MOS I) of the hardware SPI peripherals of the microcontroller.
  • the data output (MOS I) of the hardware SPI peripheral controls the one connected RGB input of the active matrix display alone, or the data output (MOS I) of the hardware SPI peripheral controls the several connected RGB -Inputs of the active matrix display shared. For example, if a single pin of an 8-bit color channel, i.e.
  • the red color channel, the green color channel or the blue color channel is connected to the data output (MOS I) of the hardware SPI peripheral, then the image read from the data memory is displayed the connected active matrix display in the respective color, i.e. H . for example, shown in a particular red, a particular green or a particular blue.
  • the connection may accordingly be hard-wired so that this color setting is not programmable, i.e. H . cannot be changed without structural intervention.
  • any color can be selected from the color palette corresponding to the specification of the parallel RGB interface of the display.
  • the data stream provided via the data output (MOS I) can alternatively or additionally be routed via an inverter (complement gate) before the data stream is sent to one or more RGB inputs of the active matrix Displays (AMD) is supplied.
  • an inverter complement gate
  • different pins of a respective 8-bit color channel can either be set to "0" instead of "1". to be able to set a specific color value.
  • the data stream provided via the data output (MOS I) can be fed to a respective first input of one or more AND gates and the program via at least one additional GPIO of the microcontroller, which GPIO connected to the respective second input of the respective AND gate, provide control data for masking the data stream before the masked data stream is fed to one or more RGB inputs of the active matrix display (AMD) in order to obtain a desired RGB -Value can be set automatically by controlling the at least one AND gate by the program stored in the program memory. For example, one or more pins of each 8-bit color channel can be set to "1" or "0" using the program.
  • the color channel pins controlled by the data output (MOS I) of the hardware SPI peripherals can therefore be switched by the program at any time as desired in order to select a different color for the display on the active matrix display, i.e. H . to activate .
  • Such a program-controlled switching is not only possible for each frame to be displayed, but the color to be displayed can even be switched arbitrarily within a frame, for example after one or more lines of a frame, changing within a line, for example so that one or more columns can be displayed in specific colors, or even pixel by pixel, so that an image of almost any color can be displayed on the active matrix display.
  • the program stored in the program memory can have at least one AND gate time-synchronously with the data gate when it is executed.
  • Current in particular based on the signal at the SPI clock output (SCK), automatically switch, in particular to change the color to be displayed on the active matrix display (AMD) column by column, row by line or pixel by pixel.
  • SCK SPI clock output
  • the RGB image data set z can be sent to an interface converter instead of directly to the active matrix display, which converts the data stream of the RGB image data set into a modified data stream of another display interface, in particular into a modified data stream a non-parallel RGB interface, for example an LVDS interface, and the converted data stream is fed to the active matrix display, in particular an active matrix display with an interface different from a parallel RGB interface, as an image data set.
  • an interface converter instead of directly to the active matrix display, which converts the data stream of the RGB image data set into a modified data stream of another display interface, in particular into a modified data stream a non-parallel RGB interface, for example an LVDS interface, and the converted data stream is fed to the active matrix display, in particular an active matrix display with an interface different from a parallel RGB interface, as an image data set.
  • control device having
  • microcontroller with a program memory in which a program is stored that is designed and set up to carry out a method according to one or more of the described embodiments, the microcontroller having a DMA controller controlled by the program and a DMA controller connected to the program.
  • the hardware SPI connected to the controller controls such that:
  • an RGB image data set z generated by the program using the DMA controller to the one with the DMA Hardware SPI connected to the controller can be transferred, so that the hardware SPI can send the RGB image data set z serially to the active matrix display via its data output,
  • the SPI clock output of the microcontroller is connected to the pixel clock input of the active matrix display.
  • any standard microcontroller can be used as a microcontroller, for example an Arm Cortex-Mx IP-Core, which has a RISC architecture.
  • an Arm Cortex-Ax IP core can also be used, which is already frequently used in smartphones, mobile computers and digital televisions.
  • No special display controller such as the SSD2119 or FT800, is necessary.
  • Special timing generators such as CPLDs or FPGAs, are also not required.
  • the DMA controller can be part of the microcontroller, in whose program memory the program is stored, which is designed and set up to carry out the method.
  • the hardware SPI connected to the DMA controller can also be part of the microcontroller, in whose program memory the program is stored, which is designed and set up to carry out the method.
  • the control device which includes the microcontroller together with the DMA controller and the connected hardware SPI, can form a display assembly when connected to a selected active matrix display.
  • the SPI clock output of the hardware SPI peripherals can be connected to the pixel clock input of the active matrix display.
  • a first GPIO connection of the microcontroller can be connected to the HSYNC connection of the active matrix display for transmitting the horizontal synchronization signal.
  • a second GPIO port of the microcontroller can be connected to the VSYNC port of the active matrix display to transmit the vertical synchronization signal.
  • a third GPIO port of the microcontroller can be connected to the data enable port of the active matrix display to transmit the data enable signal.
  • Each GPIO is a general-purpose input/output pin on a port of a microcontroller, known to those skilled in the art. For example, GPIOs can be used as digital inputs or outputs.
  • one or more RGB inputs of the active matrix display can be connected to one another and connected together to the data output (MOS I) of a hardware SPI peripheral of the microcontroller.
  • the data output (MOS I) of the microcontroller can, if necessary, be connected to an inverter (complement gate), and the inverter output is then connected to an RGB input or to several RGB inputs of the active matrix display tied together .
  • the data output (MOS I) of the microcontroller can optionally be connected to a respective first input of one or more AND gates, so that the program has at least one additional GPIO of the microcontroller, which GPIO is at the respective second input of the respective AND gate is connected, can provide control data for masking the data stream before the masked data stream is fed to one or more RGB inputs of the active matrix display (AMD) in order to achieve a desired RGB value by controlling the at least an AND Gates automatically adjusted by the program stored in the program memory.
  • AMD active matrix display
  • the microcontroller can be connected on the input side to an interface converter instead of directly to the active matrix display, so that a data stream of the RGB image data set is converted into a modified data stream of another display interface, in particular into a modified data stream a non-parallel RGB interface is converted before the converted data stream is fed to the active matrix display, in particular an active matrix display with an interface different from a parallel RGB interface, as an image data set.
  • the interface converter is connected on the output side to the actual active matrix display.
  • the invention also relates to a computer program product having a machine-readable carrier on which the program code of a program is stored, which can be read by a control device as described and which forms and/or sets up the control device, a method according to one or more of the described embodiments to be carried out when the program code is executed by the control device.
  • the machine-readable carrier can, for example, comprise a memory module such as a ROM or an EPROM, be a USB stick or a CD or be a CD-ROM or a DVD.
  • the machine-readable carrier can also be a data storage on a server, which is designed and set up to read the program from the server's data storage upon request in order to create a copy of the data, which is then sent to the requesting to be sent to the client in order to be stored on a data storage device on the client computer.
  • Fig. 1 is a schematic representation of an exemplary first embodiment of a control device or a display assembly for carrying out the method according to the invention with hard-wired RGB inputs of the active matrix display in connection with the SPI data output (MOS I) of the microcontroller, the data memory being an internal RAM,
  • Fig. 2 a schematic representation of the exemplary first embodiment of a control device or a display assembly for carrying out the method according to the invention with hard-wired RGB inputs of the active matrix display in connection with the SPI data output (MOS I) of the microcontroller, the data memory being an external RAM
  • Fig. 3 a schematic representation of an exemplary second embodiment of a control device or a display assembly for carrying out the method according to the invention, wherein a representative RGB input of the active matrix display for the color green is connected via an inverter to the data output of the microcontroller and a representative RGB input of the active matrix display for the Color red is set to level "0"
  • Fig. 4 a schematic representation of an exemplary third embodiment of a control device or a display assembly for carrying out the method according to the invention, with a representative RGB input of the active matrix display for the colors green and red each being connected to the data output of the microcontroller via an inverter,
  • Fig. 5 a schematic representation of an exemplary fourth embodiment of a control device or a display assembly for carrying out the method according to the invention, wherein a representative RGB input of the active matrix display for the colors blue, green and red is each connected to the data output of the microcontroller via an AND gate and the AND gates can be controlled via separate GPIOs,
  • Fig. 6 is a schematic representation of an exemplary fifth embodiment of a control device or a display assembly for carrying out the method according to the invention, the microcontroller being connected to inputs of a cutting part converter and the outputs of the cutting part converter being connected to the active matrix
  • Fig. 7 a schematic representation of the structure of the image data and the blanking data, which correspond to the specification of a parallel RGB interface
  • Fig. 8 a schematic representation of the horizontal timings of a parallel RGB interface
  • Fig. 9 a schematic representation of the vertical timings of a parallel RGB interface
  • Fig. 10 is a flowchart of the steps in the basic method according to the invention.
  • Fig. 11 a schematic representation of 8-
  • Fig. 13 a schematic representation of one
  • Fig. 14 a schematic representation of one
  • Fig. 15 a schematic representation of one
  • Fig. 16 a schematic representation of one
  • FIG. 1 to Fig. 6 shows various exemplary embodiments of control devices 1 according to the invention, which can carry out the method according to the invention.
  • the respective control device 1 has a data memory 2 (RAM) for storing image data in a color depth of 1 bit per pixel.
  • the respective control device 1 comprises a microcontroller 3, which is connected to an active matrix display 4 in a manner according to the invention.
  • the microcontroller 3 also includes a program memory
  • the microcontroller 3 having a DMA controller 6 controlled by the program and a DMA controller connected to it
  • the DMA controller 6 can be part of the microcontroller 3, in whose program memory 5 the program is stored, which is designed and set up to carry out the method.
  • the hardware SPI peripherals 7 connected to the DMA controller 6 can also be part of the microcontroller 3, in whose program memory the program is stored, which is designed and set up to carry out the method.
  • the control device 1 which includes the microcontroller 3 together with the DMA controller 6 and the connected hardware SPI
  • the SPI clock output SCK of the hardware SPI 7 can be connected to the pixel clock input PCLK of the active matrix display 4.
  • the display assembly can have a first GPIO connection
  • GPIO_1 of the microcontroller 3 for transmitting the horizontal len synchronization signal must be connected to the HSYNC connection of the active matrix display 4.
  • a second GPIO connection GPIO_2 of the microcontroller 3 can be connected to the VSYNC connection of the active matrix display 4 to transmit the vertical synchronization signal.
  • a third GPIO connection GPIO_3 of the microcontroller 3 can be connected to the DATA_ENABLE connection of the active matrix display 4 to transmit the data enable signal.
  • Each GPIO is a general purpose input/output pin on a port of the microcontroller 3, known to those skilled in the art. For example, GPIOs can be used as digital inputs or outputs.
  • one or more RGB inputs of the active matrix display 4 can be connected to one another via connections 8 and can be connected together to a line 9 leading to the MOS I data output of a hardware SPI peripheral 7 of the microcontroller 3, as shown specifically in Fig. 1 and Fig. 2 is shown.
  • the SPI clock output SCK controls the pixel clock input PCLK of the active matrix display 4.
  • the SPI clock output SCK of the microcontroller 3 is connected to the pixel by means of a fixed line 17. Clock input PCLK of the active matrix display 4 connected.
  • the SPI data output MOS I of the microcontroller 3 can also be connected via a line 10 to an inverter 11 (complement gate), the output of the inverter 11 then being connected via a line 12 to an RGB input or with multiple RGB inputs of the active matrix display 4 is connected.
  • the inverter 11 only has color inputs for green via one or more lines 12
  • inverters 11.1 and 11.2 are provided, for example, with the first inverter 11.1 being connected to color inputs for red (RO, RI, R2... etc.) via a first or more first lines 12.1 and the second inverter 11.2 is connected to color inputs for green (GO, Gl, G2... etc.) via a second or more second lines 12.2.
  • the SPI data output MOSI of the microcontroller 3 can optionally be connected to a respective first input 14.1 of one or more AND gates 15, so that the program has, for example, three additional GPIOs (GPIO_4, GPIO_5, GPIO_6) of the microcontroller 3, which are connected to the respective second input 14.2 of the respective AND gate 15, can provide control data for masking the data stream before the masked data stream reaches one or more of the RGB inputs
  • the microcontroller 3 can be connected on the input side to an interface converter 16 instead of directly to the active matrix display 4, as shown in FIG. 6, so that a data stream of the RGB image data sets are converted into a modified data stream of another display interface, in particular into a modified data stream of a non-parallel RGB interface, before the converted data stream is sent to the active matrix display 4, in particular an active matrix display 4 is supplied as an image data set with an interface other than a parallel RGB interface.
  • the interface converter 16 is connected on the output side to the active matrix display 4.
  • the Fig. 7 shows schematically the structure of the image data (pixels Pxl (0, 0) to Pxl (x-1, y-1)) and the blanking data, which correspond to the specification of a parallel RGB interface.
  • the method uses the peripheral modules of the hardware SPI peripherals 7 and the DMA controller 6 contained in the microcontroller 3 to emulate a parallel RGB interface for controlling the active matrix display 4.
  • the microcontroller 3 only needs to have enough RAM or ROM memory (internal or external) to store a display image or a portion of it with a color depth of 1 bit per pixel.
  • This data memory 2 is also referred to below as a frame buffer.
  • an active matrix display 4 with a resolution of, for example, 320x240 pixels only requires a frame buffer of 9.6 kByte.
  • the DMA controller 6 is used to transfer the frame buffer directly to the hardware SPI peripheral module 7. This transmission is controlled by an interrupt configured by a software algorithm or microcontroller program so that the hardware SPI peripherals 7 transmit the required blanking data (also referred to as black shoulders or porches) in addition to the user data, which has a parallel RGB interface to the Synchronization of the active matrix display 4 must be provided.
  • the blanking data is stored both before and after each the visible row (horizontal front and back porch) as well as before and after each visible column (vertical front and back porch).
  • the visible image is therefore surrounded by an invisible frame, according to the specification of the parallel RGB interface.
  • the data enable signal (DE for short) of a parallel RGB interface indicates whether you are currently in the visible or invisible part of the transmission.
  • the interface requires a hori zontal synchronization pulse before each line (HSYNC line, HS for short) and a vertical synchronization pulse (VSYNC line, VS for short) before each image, as shown in Fig. 8 and Fig. 9. This results in horizontal and vertically, four areas each, the duration of which, i.e. number of transmitted pixels, depends on the active matrix display 4 to be controlled.
  • FIG. 10 shows the method for controlling active matrix displays 4 as a flowchart.
  • a data memory 2 is loaded with image data in a color depth of 1 bit per pixel of an image to be displayed on an active matrix display 4.
  • a program stored in a program memory 5 of a microcontroller 3 is executed, which controls a DMA controller 6 in such a way that the DMA controller 6 reads the image data with a color depth of 1 bit per pixel from the data memory 2, whereby the read image data with a color depth of 1 bit per pixel is expanded by the program to include additional blanking data that corresponds to the specification of a parallel RGB interface, so that an RGB image data set z ( frame) is generated.
  • a third step S3 the RGB image data set generated by the program is transferred by means of the DMA controller 6 to a hardware SPI 7 connected to the DMA controller 6, which sends the RGB image data set z serially to that via its data output MOSI Active matrix display 4 sends, with the SPI clock output SCK controlling the pixel clock input PCLK of the active matrix display 4 to synchronize the data transmission to the active matrix display 4.
  • the first step S1 of the method, the second step S2 of the method and the third step S3 of the method do not necessarily have to be carried out sequentially and separately from one another. Rather, the steps SI, S2 and / or S3, or each in partial steps, can be carried out simultaneously, with a time delay and / or in a different order; in particular, the blanking data can be inserted on the fly, for example if during the transmission Line of an image the horizontal synchronization, the horizontal back porch and the horizontal front porch are added to the visible image data.
  • Fig. 11 shows a schematic representation of 8-bit color channels of the RGB inputs of an exemplary active matrix display 4.
  • each color channel red, green, blue
  • a single line RO, RI, R2..., GO, Gl, G2..., BO, Bl, B2
  • RO, RI, R2..., GO, Gl, G2..., BO, Bl, B2 RI, R2..., GO, Gl, G2..., BO, Bl, B2
  • Fig. 11 shows a schematic representation of 8-bit color channels of the RGB inputs of an exemplary active matrix display 4.
  • each color channel red, green, blue
  • a single line RO, RI, R2..., GO, Gl, G2..., BO, Bl, B2
  • FIG. 11 shows in a real Representative example inputs of RGB color channels with a color depth of 8 bits per pixel.
  • RGB color channels with a color depth of 8 bits per pixel.
  • Those of the 8 input lines can either be connected in the same way or in different ways.
  • FIG. 12 shows an exemplary state machine H_STATE for generating the horizontal synchronization signals and transmitting the image data.
  • the system switches to the next state.
  • the counting of the transmitted pixels is carried out by the DMA controller 6.
  • Each H_STATE state change is preceded by one or more completed DMA transfer processes.
  • the state machine H_STATE is controlled by the progress of the DMA controller 6.
  • the horizontal timings of the emulated parallel RGB interface are specified by the parameters THS, THB, THD and THF. These values must be adapted to the display to be used.
  • the DMA controller 6 transmits visible image data from the frame buffer to the hardware SPI peripherals 7. In any other case, depending on H_STATE and V_STATE, blanking data transmitted. For this purpose, the DMA controller 6 sends the required number of dummy data (0x00) to the hardware SPI peripherals 7. Each time the state H_FRONT is left, a line is created transferred completely. The line counter is then incremented, which in turn controls the state machine V_STATE.
  • Fig. 13 shows an exemplary state machine V_STATE for generating the vertical synchronization signals.
  • the system switches to the next state.
  • the line counter is reset before each V_STATE state change.
  • the state machine V_STATE is controlled by the line counter and can only reset it.
  • the line counter is incremented by the state machine H_STATE.
  • the vertical timings of the emulated parallel RGB interface are specified by the parameters TVS, TVB, TVD and TVF. These values must be adapted to the display to be used. Every time the state V_FRONT was left, an image was completely transferred. The data pointer of the frame buffer can then be reset or set to a new image source.
  • Fig. 14 shows an exemplary flowchart H_SYNC for generating the horizontal synchronization signal H_SYNC.
  • the logic level of the H_SYNC signal is generally “low active”.
  • Fig. 15 shows an exemplary flowchart V_SYNC for generating the vertical synchronization signal V_SYNC.
  • the logic level of the V_SYNC signal is generally “low-active”.
  • FIG. 16 shows an exemplary flowchart DATA_ENABLE for generating the synchronization signal DATA_ENABLE.
  • the logic level of the DATA_ENABLE signal is generally "active high".

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Ansteuern von Aktiv-Matrix-Displays (4), mit dem Aktiv-Matrix-Displays auf kostengünstige Weise, insbesondere mit einer sehr flexiblen Farbvielfalt kostengünstig angesteuert werden können, unter anderem aufweisend die Schritte des Ausführens eines in einem Programmspeicher (5) eines Mikrocontrollers (3) gespeicherten Programms, welches einen DMA-Controller (6) derart ansteuert, dass der DMA-Controller (6) die Bilddaten der Farbtiefe von 1 Bit pro Pixel aus dem Datenspeicher (2) ausliest, und des Übertragens eines durch das Programm daraus erzeugten RGB-Bilddatensatzes mittels des DMA-Controllers (6) an ein mit dem DMA-Controller (6) verbundenes Hardware-SPI (7), das den RGB-Bilddatensatz über seinen Datenausgang (MOSI) seriell an das Aktiv-Matrix-Display (4) sendet, wobei zur Synchronisation der Datenübertragung an das Aktiv-Matrix-Display (4) der SPI-Clock-Ausgang (SCK) den Pixel-Clock-Eingang (PCLK) des Aktiv-Matrix-Displays (4) ansteuert. Die Erfindung betrifft außerdem eine zugehörige Steuervorrichtung (1) und ein Computerprogrammprodukt.

Description

VERFAHREN ZUM ANSTEUERN VON AKTIV-MATRIX-DI SPLAYS ,
ZUGEHÖRIGE STEUERVORRICHTUNG UND
COMPUTERPROGRAMMPRODUKT
Die Erfindung betri f ft ein Verfahren zum Ansteuern von Aktiv- Matrix-Displays , sowie eine Steuervorrichtung mit einem Programmspeicher, in dem ein Programm gespeichert ist , das ausgebildet und eingerichtet ist , das Verfahren aus zuführen, und ein Computerprogrammprodukt aufweisend einen maschinenlesbaren Träger, auf dem Programmcode eines Programms gespeichert ist zur Aus führung des Verfahrens auf der Steuervorrichtung .
Die EP 1 560 190 A2 beschreibt einen Host-Computer, der Bilddaten für j edes Bild einer Sequenz über einen seriellen Bus zur Verfügung stellt . Die Bilddaten werden aus den über den seriellen Bus empfangenen Daten auf eine elektronische Unterbaugruppe extrahiert , die zwischen dem Host-Computer und einem Anzeigegerät angeschlossen ist . Die extrahierten Bilddaten werden im Bildspeicher der elektronischen Unterbaugruppe gespeichert , um unter der Kontrolle der elektronischen Unterbaugruppe angezeigt zu werden . Beschrieben wird auch eine Vorrichtung zum Betreiben einer Anzeigevorrichtung durch Erzeugen einer kontinuierlich erneuerten Anzeige durch sequenziell empfangene Rahmen bzw . Frames von Bilddaten, die einen oder mehrere Pixel definieren .
Die EP 1 691 272 A2 beschreibt ein Verfahren und ein System zur Verarbeitung von Videodaten, die auf einem ersten Videodisplay angezeigt werden sollen, das mit einem einzelnen mobilen Mehrfachmedienprozessor verbunden ist , der eine Vielzahl von Anzeigeformaten unterstützt . Der einzelne mobile Mehrfach-Medienprozessor kann in einem mobilen Gerät integriert sein . Die Videodaten, die von einem DMA-Controller vom Speicher zur ersten Videoanzeige übertragen werden, können auf der Grundlage des bestimmten ersten Videoformats , das mit den auf einer ersten Videoanzeige anzuzeigenden Videodaten verbunden ist , beschränkt werden . Nur die eingeschränkte Menge der Videodaten, die von der ersten Videoanzeige angezeigt werden soll , kann von der DMA-Steuerung vom Speicher zur ersten Videoanzeige übertragen werden .
Aufgabe der Erfindung ist es , ein Verfahren zum Ansteuern von Aktiv-Matrix-Displays zu schaf fen, mit dem Aktiv-Matrix- Displays auf kostengünstige Weise , insbesondere mit einer sehr flexiblen Farbviel falt kostengünstig angesteuert werden können .
Die Aufgabe wird gelöst durch ein Verfahren zum Ansteuern von Aktiv-Matrix-Displays , aufweisend die Schritte :
- Laden eines Datenspeichers mit Bilddaten in einer Farbtiefe von 1 Bit pro Pixel eines an einem Aktiv- Matrix-Display anzuzeigenden Bildes ,
- Aus führen eines in einem Programmspeicher eines Mikrocontrollers gespeicherten Programms , welches einen DMA-Controller derart ansteuert , dass der DMA- Controller die Bilddaten der Farbtiefe von 1 Bit pro Pixel aus dem Datenspeicher ausliest , wobei die ausgelesenen Bilddaten der Farbtie fe von 1 Bit pro Pixel um zusätzliche Blankingdaten, die der Spezi fikation einer Parallel-RGB-Schnittstelle entsprechen, durch das Programm erweitert werden, so dass ein durch das Aktiv-Matrix-Display einlesbarer RGB-Bilddatensat z erzeugt wird, und
- Übertragen des durch das Programm erzeugten RGB- Bilddatensat zes mittels des DMA-Cont rollers an ein mit dem DMA-Controller verbundenes Hardware-SPI , das den RGB-Bilddatensat z über seinen Datenausgang seri- ell an das Aktiv-Matrix-Display sendet , wobei zur Synchronisation der Datenübertragung an das Aktiv- Matrix-Display der SPI-Clock-Ausgang den Pixel-Clock- Eingang des Aktiv-Matrix-Displays ansteuert .
Aktiv-Matrix-Displays (AMD) sind insbesondere Flüssigkristallanzeigemittel mit einer aktiven Ansteuerung einer Vielzahl von punktförmigen Bildanzeigeelementen ( Pixel ) , die in Zeilen und Spalten angeordnet sind . Die Viel zahl von punktförmigen Bildanzeigeelementen, die in Zeilen und Spalten angeordnet sind, bilden eine Matrix von Bildanzeigeelementen, die beispielsweise über Dünnschichttransistoren auf der Matrix angesteuert werden können . Ein Aktiv-Matrix-Display kann beispielsweise ein Aktiv-Matrix-Flüssigkristall-Display sein, das als ein Akronym auch als AMLCD ( engl . : active matrix liquid crystal display) bezeichnet wird . Alternativ kann das Aktiv-Matrix-Display aber auch auf einer anderen Display- Technologie basieren, wie beispielsweise organische LEDs ( OLED bzw . AMOLED) .
Aktiv-Matrix-Displays (AMD) können, ganz allgemein betrachtet , entweder mit einem internen Bildspeicher ausgebildet sein oder ohne einen internen Bildspeicher ausgebildet sein . Der Bildspeicher wird allgemein auch als Framebuf fer bezeichnet . Das erfindungsgemäße Verfahren ist insbesondere zum Ansteuern von Aktiv-Matrix-Displays vorteilhaft geeignet , die über keinen internen Bildspeicher verfügen .
Ein Bildspeicher weist im Allgemeinen einen weitgehend beliebigen Datenspeicher auf , der j edoch geeignet sein muss , dass in ihm Bilddaten gespeichert werden können . Vorzugsweise ist der Datenspeicher wenigstens ein elektronischer Speicherbaustein mit wahl freiem, d . h . direktem Zugri f f . Diese Art von Speicher wird auch als RAM bezeichnet . Es kann sich beispiel- weise um ein statisches RAM ( SRAM) oder um ein dynamisches RAM ( DRAM) handeln .
Da große Datenspeicher bzw . Bildspeicher ab einer gewissen Auflösung verhältnismäßig teuer sind, werden Aktiv-Matrix- Displays vorzugsweise ohne internem Bildspeicher hergestellt und angeboten, so dass der Preis des Aktiv-Matrix-Displays möglichst geringgehalten werden kann . Für den Abnehmer solcher bildspeicherloser Aktiv-Matrix-Displays besteht j edoch die Notwendigkeit , einen benötigten Datenspeicher bzw . Bildspeicher bereitzustellen, um überhaupt Bilder mit einer gewünschten Farbtiefe auf dem verwendeten Aktiv-Matrix-Display darstellen zu können .
Das erfindungsgemäße Verfahren zum Ansteuern von Aktiv- Matrix-Displays hat sich nun das Ziel gesetzt , eine technische Lösung zu finden, damit Bilder einer reduzierten Farbtiefe , insbesondere einer Farbtiefe größer als 1 Bit pro Pixel , auf dem angesteuerten Aktiv-Matrix-Display dargestellt werden können, ohne dass ein Datenspeicher bzw . ein Bildspeicher benötigt wird, der eine der gewünschten bzw . anzuzeigenden Farbtiefe entsprechende Speichergröße aufweisen muss . Mit dem erfindungsgemäßen Verfahren wird insbesondere nur ein Datenspeicher bzw . ein Bildspeicher benötigt , der eine Farbtiefe von 1 Bit pro Pixel aufweist . Somit wird im einfachsten Fall im Datenspeicher bzw . im Bildspeicher nur die Information gespeichert , ob ein bestimmtes punktförmiges Bildanzeigeelement , d . h . ein bestimmter Pixel hell erscheinen soll o- der dunkel bleiben soll . Die gegebenenfalls gewünschten Farbinformationen j e Pixel , j e Zeile und/oder Spalte der Matrix des Aktiv-Matrix-Displays müssen erfindungsgemäß somit nicht im Datenspeicher bzw . im Bildspeicher hinterlegt sein, sondern können über das im Programmspeicher gespeicherte Programm, j e nachdem, j e Pixel , j e Zeile und/oder j e Spalte der Matrix des Aktiv-Matrix-Displays separat zur Verfügung ge- stellt werden. Da in vielen Anwendungsfällen nicht die volle Farbtiefe benötigt wird, die das entsprechend ausgewählte Ak- tiv-Matrix-Display bauartbedingt darstellen könnte, kann bei Nutzung des erfindungsgemäßen Verfahrens ein deutlich kleinerer Datenspeicher bzw. Bildspeicher verwendet werden. Dies ermöglicht die Ansteuerung von Aktiv-Matrix-Displays in einer sehr kostengünstigen Weise.
Aktiv-Matrix-Displays (z.B. AM-LCDs oder AM-OLEDs) bieten, je nach Größe und Ausführung, hohe Auflösungen, beispielsweise bis 4096 x 2180 Punkten (Pixel) oder sogar darüber hinaus, und verfügen typischerweise über Farbtiefen von 24 Bit pro Pixel. Diese Aktiv-Matrix-Displays können also pro Pixel ca. 16,8 Millionen verschiedene Farben darstellen. Aus der hohen Auflösung und Farbtiefe solcher Aktiv-Matrix-Displays resultiert ein verglichen mit Passivmatrix-Displays erheblich höherer Speicherbedarf für den Bildinhalt. Dieser große Bildinhalt kann ab einer Displaygröße von ca. 3.5 Zoll bzw. ab einer Auflösung von ca. 320 x 240 Pixel nicht mehr im „chip-on- glas" (COG) -Speicher oder im „chip-on-board" (COB) -Speicher gespeichert werden, so dass diese Displays keinen internen Bildspeicher besitzen. Da die Display-Matrix jedoch, genau wie bei Passivmatrix-Displays, ständig aktualisiert werden muss, um ein f lackerf reies Bild auf recht zuerhalten, müssen die hierfür benötigten Bilddaten kontinuierlich durch einen Mikrocontroller bzw. einen Prozessor einer Applikation bereitgestellt werden. Dieser nimmt die Daten dabei entweder aus seinem internen Speicher (z.B. SRAM) oder häufig aus einem externen SD- oder DDR-RAM, da nur so genügend Speicher zur Verfügung gestellt werden kann.
Aufgrund der benötigten Aktualisierungsfrequenz des Displays (bspw. > 50 Hz) und gleichzeitig hohem Bildspeicherbedarf ergeben sich zur Ansteuerung von Aktiv-Matrix-Displays schnell Datenraten im Bereich von 100 Mbit/s bis über 10 Gbit/s. Die- se Datenraten müssen dabei kontinuierlich, auch bei einem statischen Bild, sowohl zwischen Mikrocontroller bzw . Prozessor und dem Display und dem Mikrocontroller bzw . Prozessor und dem externen Bilddatenspeicher übertragen werden . Derartig hohe Bandbreiten können nur über spezielle Schnittstellen, z . B . Parallel-RGB ( DPI ) oder LVDS , an das Display übertragen werden . Zudem muss der Mikrocontroller leistungs fähige Peripheriekomponenten enthalten, um die Datenraten verarbeiten und bereitstellen zu können, wodurch im Allgemeinen im Vergleich zu Passiv-Matrix-Displays erheblich höhere Kosten zur Ansteuerung von Aktiv-Matrix-Displays entstehen .
Aktiv-Matrix-Displays verfügen häufig über enorme Farbtiefen, weshalb Signalquellen, wie Mikrocontroller und Prozessoren, die ein solches Display ansteuern sollen, über geeignete Schnittstellen, z . B . eine Parallel-RGB-Schnittstelle , komplexe Peripheriemodule , z . B . Hardwarebeschleunigung, DRAM- controller, und eine Viel zahl an Eingängen und Ausgängen ( I /Os ) verfügen müssen . Diese Peripheriemodule benötigen zusätzliche Chip-Fläche . Durch die hohe Anzahl an Eingängen und Ausgängen wird zudem das Chip-Gehäuse größer, so dass der Mikrocontroller nicht nur teurer wird, sondern auch das Layout deutlich an Komplexität zunimmt . Mikrocontroller können daher für die Ansteuerung von Aktiv-Matrix-Displays ohne Bildspeicher, und abhängig von der Auflösung in zwei Kategorien unterteilt werden, nämlich geeignet oder ungeeignet . Viele Mikrocontroller, die über die nötigen Peripheriemodule und Display-Schnittstellen verfügen, bieten zwar die Möglichkeit , nachträglich die Farbtiefe zu reduzieren, z . B . auf 8 Bit pro Pixel bzw . 256 Farben pro Pixel , und so Pins und Speicher einzusparen, aber der Benutzer muss dennoch den vollausgestatteten Mikrocontroller mit speziellen Peripheriemodulen und der vorgegebenen Displayschnittstelle verwenden . Im Rahmen der Erfindung wird im Folgenden überwiegend von Mikrocontrollern gesprochen . Es können statt Mikrocon- trollern aber beispielsweise auch Prozessoren, oder Mikrocontroller und Prozessoren, die in FPGAs realisiert werden, in gleicher Weise verwendet werden .
Dieser Umstand lässt eine unbefriedigende Situation für alle Anwender entstehen, die keine Farbdarstellung oder nur eine sehr begrenzte Anzahl an Farben benötigen, die aber gerne dennoch ein Aktiv-Matrix-Display wegen seinen anderen Vorteilen verwenden würden, wie z . B . ein hohes Kontrastverhältnis , eine hohe Auflösung, eine hohe Helligkeit , eine gute Auswahl in vielen Standardgrößen und/oder ein besseres optisches Erscheinungsbild, das im Allgemeinen wesentlich ansprechender ist , als dies bei Passiv-Matrix-Displays der Fall ist .
Vorteil des erfindungsgemäßen Verfahrens kann es sein, dem Anwender zu ermöglichen, mit kostengünstigen, einfachen, verhältnismäßig primitiven Mikrocontrollern bzw . Prozessoren aus zukommen, und zwar insbesondere ohne Zuhil fenahme von externen Displaycontrollern mit Bildspeichern ( z . B . SSD2119 , FT800 ) oder Timing-Generatoren ( z . B . CPLDs , FPGAs ) , eine Pa- rallel-RGB-Schnittstelle für Aktiv-Matrix-Displays zu emulieren und diese dadurch direkt und mit geringen Kosten anzusteuern .
Der zur Durchführung des Verfahrens vorzugsweise verwendbare Mikrocontroller umfasst den Datenspeicher für die Bilddaten und den Programmspeicher, auf dem das Programm gespeichert ist . Das Programm umfasst einen Programmcode , der von dem Mikrocontroller auslesbar ist und der den Mikrocontroller ausbildet und/oder einrichtet , das erfindungsgemäße Verfahren durchzuführen, wenn der Programmcode von dem Mikrocontroller ausgeführt wird .
Der Mikrocontroller umfasst vorzugsweise außerdem einen DMA-
Controller ( DMAC ) , eine Hardware-SPI-Peripherie ( im Folgenden kurz : Hardware-SPI ) mit einem seriellen Datenausgang (MOS I ) und einem Clock-Ausgang ( SCK) .
Nachdem der DMA-Cont roller, angesteuert durch das Programm, die Bilddaten der Farbtiefe von 1 Bit pro Pixel aus dem Datenspeicher ausgelesen hat , werden gemäß dem Verfahren die Bilddaten um zusätzliche Blankingdaten durch das Programm erweitert , welche Blankingdaten der Spezi fikation einer Paral- lel-RGB-Schnittstelle des anzusteuernden Aktiv-Matrix- Displays entsprechen . Die Blankingdaten ergänzen die Matrix der sichtbar darzustellenden Bilddatenpixel um zusätzliche Datenpixel , welche die Bilddatenpixel zu einer vergrößerten Matrix erweitern, welche neben den inneren Bilddatenpixeln zusätzlich eine vertikale vordere Austastlücke (vertikale Frontporch) , eine vertikale hintere Austastlücke (vertikale Backporch) , sowie eine vertikale Synchronisation umfasst , und eine hori zontale vordere Austastlücke (hori zontale Front- porch) , eine hori zontale hintere Austastlücke (hori zontale Backporch) , sowie eine hori zontale Synchronisation umfasst .
Das Programm erweitert somit automatisch die Bilddaten um diese zusätzlichen Blankingdaten, so dass ein durch das Ak- tiv-Matrix-Display einlesbarer RGB-Bilddatensat z ( Frame ) erzeugt wird . Dieser automatisch erzeugte RGB-Bilddatensat z wird dann nach dem erfindungsgemäßen Verfahren in besonderer Weise durch das Programm übertragen, und zwar mittels des DMA-Cont rollers ( DMAC ) an ein mit dem DMA-Cont roll er verbundenes Hardware-SPI ( engl . : serial peripheral interface ) . Das Programm erweitert somit die Bilddaten um diese zusätzlichen Blankingdaten automatisch, insbesondere derart , dass ein durch das Aktiv-Matrix-Display einlesbarer RGB-Bilddatensat z ( Frame ) erzeugt wird, der den Anforderungen eines Displays mit einer Parallel-RGB-Schnittstelle genügt . In den meisten Fällen wird es sich bei den Displays mit Parallel-RGB- Schnittstelle um Farb-Displays handeln, die demgemäß über ei- ne Parallel-RGB-Schnittstelle verfügen. Allerdings kann das erfindungsgemäße Verfahren auch bei reinen Monochrom-Aktiv- Matrix-Displays zur Anwendung kommen, bei denen die Datenleitungen zur Übertragung der Farbinformation der Parallel-RGB- Schnittstelle üblicherweise als DO, Dl, D2, ... Dn bezeichnet werden, statt RO, RI, R2, ... Rn, GO, Gl, G2, ... Gn, BO, Bl, B2, ... Bn bei farbigen Displays.
Das Hardware-SPI sendet den durch das Programm automatisch zusammengefügten RGB-Bilddatensat z über seinen Datenausgang (MOSI; engl . : master out, slave in) seriell an das Display.
Zur Synchronisation der Datenübertragung an das Aktiv-Matrix- Display steuert dabei der SPI-Clock-Ausgang (SCK) den Pixel- Clock-Eingang (PCLK) des Aktiv-Matrix-Displays an. Um dies zu ermöglichen ist im Rahmen eines hardwareseitigen Aufbaus, der den zur Durchführung des Verfahrens erforderlichen Mikrocontroller und das gewünschte Aktiv-Matrix-Display umfasst, der SPI-Clock-Ausgang (SCK) des Mikrocontrollers mit dem Pixel- Clock-Eingang (PCLK) des Aktiv-Matrix-Displays zu verbinden.
Die weiteren Signale, wie die horizontalen Synchronisationsimpulse (HSYNC) , die vertikalen Synchronisationsimpulse (VSYNC) und das Data-Enable-Signal (DE) werden ebenfalls durch das Programm erzeugt, d.h. bereitgestellt, sodass hierfür keine Spezialpins notwendig sind, sondern lediglich einfache GPIOs des Mikrocontrollers verwendet werden können. Das Programm verfolgt hierzu die Position im Datenstrom in horizontaler und vertikaler Richtung und steuert die Signale HS, VS und DE entsprechend. Als Ubernahmeimpuls zum Einlesen der Farbinformation in das Display, den Pixelclock-Eingang (PCLK) , verwendet das hier beschriebene Verfahren, wie bereits erwähnt, direkt die SPI-Clock-Leitung (SCK) der Hard- ware-SPI-Peripherie des Mikrocontrollers, die an den Pixelclock-Eingang (PCLK) anzuschließen ist. Die Farbinformation wird direkt durch den Datenausgang der Hardware-SPI-Peripherie (MOS I ) bereitgestellt . Im einfachsten Fall werden hierzu alle Farbeingänge des Displays miteinander verbunden und an den MOS I-Pin des Mikrocontrollers angeschlossen . Das Display wird dann rein monochrom als Schwarz- Weiß-Display betrieben . Das Display kann aber auch in einer entsprechenden Verschaltung der Farbeingänge des Displays statt einer Schwarz-Weiß-Darstellung auch in einer monochromen Farbdarstellung, bspw . in einer Schwarz-Rot-Darstellung oder Schwarz-Gelb-Darstellung, insbesondere in einer beliebigen Farbe aus der Palette der Farbtiefe des Displays betrieben werden . In der weiteren Beschreibung vorteilhafter Ausführungsvarianten der Erfindung werden später noch alternative Konfigurationen zur Verschaltung und/oder Ansteuerung der Farbeingänge des Displays of fenbart , so dass auch beliebige bunte Farbdarstellungen statt einer monochromen Darstellung möglich sind .
In einer Weiterbildung des Verfahrens kann das im Programmspeicher gespeicherte Programm bei seiner Aus führung zur Emulation einer Parallel-RGB-Schnittstelle die gemäß einer vorbestimmten Spezi fikation erforderlichen zusätzlichen Blankingdaten den Bilddaten automatisch hinzufügen .
Ein solches Hinzufügen kann insbesondere erfolgen, indem die Blankingdaten einem zeilenweisen und spaltenweisen Raster entsprechend in einen seriellen Datenstrom der Bilddaten abschnittsweise eingefügt werden .
Um Blankingdaten abschnittsweise in einen seriellen Datenstrom einzufügen, kann insbesondere vorgesehen sein, dass das Programm eine der Spezi fikation der Parallel-RGB- Schnittstelle entsprechende Anzahl von Dummy-Bytes in den Datenstrom der Bilddaten automatisch zwischenfügt . Die Dummy- Bytes können dadurch bereitgestellt werden, dass das Programm eingerichtet ist , aus einem fest vorbestimmten Speicherplatz in einem Datenspeicher ein festgelegtes Byte aus dem vorbestimmten Speicherplatz aus zulesen und dieses ausgelesene Byte an die entsprechende Stelle in den Datenstrom der Bilddaten automatisch hineinzukopieren, um die erforderlichen Blanking- daten zu generieren . Anhand der bekannten Display- Spezi fikation der Parallel-RGB-Schnittstelle sind die Längen der Bildzeilen, d . h . die Anzahl der Pixel j e Zeile des darzustellenden Bildes und die Länge der Bildspalten, d . h . die Anzahl der Pixel j e Spalte des darzustellenden Bildes , bekannt . Daher können die Blankingdaten bzw . die Dummy-Bytes an den richtigen Stellen in den seriellen Datenstrom der Bilddaten abschnittsweise zwischengefügt werden .
Das im Programmspeicher gespeicherte Programm kann bei seiner Aus führung die für ein synchronisiertes Einlesen des Datenstroms der Bilddaten in das Aktiv-Matrix-Display (AMD) erforderlichen Synchronisationssignale (HSYNC, VSYNC, Data-Enable ) automatisch synchron erzeugen und über GPIOs des Mikrocontrollers an das Aktiv-Matrix-Display (AMD) senden .
Das Programm stellt somit zu den erforderlichen Zeitpunkten, j e nach Spezi fikation der Parallel-RGB-Schnittstelle , die benötigten Synchronisationssignale bereit . Das hori zontale Synchronisationssignal kann beispielsweise an einem ersten GPIO des Mikrocontrollers bereitgestellt werden . Das vertikale Synchronisationssignal kann beispielsweise an einem zweiten GPIO des Mikrocontrollers bereitgestellt werden . Das Data- Enable-Signal kann beispielsweise an einem dritten GPIO des Mikrocontrollers bereitgestellt werden . Jeder GPIO ist ein dem Fachmann als solches bekannter All zweck-Eingabe/Ausgabe- Pin an einem Port eines Mikrocontrollers . Beispielsweise können GPIOs als digitale Ein- oder Ausgänge genutzt werden . Wie bereits erwähnt , können in einer ersten Aus führungsvariante des Verfahrens ein oder mehrere RGB-Eingänge des Aktiv- Matrix-Displays miteinander verbunden sein und gemeinsam an den Datenausgang (MOS I ) der Hardware-SPI-Peripherie des Mikrocontrollers angeschlossen sein . In diesem Fall steuert der Datenausgang (MOS I ) der Hardware-SPI-Peripherie den einen angeschlossenen RGB-Eingang des Aktiv-Matrix-Displays alleine , oder der Datenausgang (MOS I ) der Hardware-SPI-Peripherie steuert die j eweils mehreren angeschlossenen RGB-Eingänge des Aktiv-Matrix-Displays gemeinsam . Wenn beispielsweise ein einziger Pin eines 8-Bit-Farbkanals , also entweder des roten Farbkanals , des grünen Farbkanals oder des blauen Farbkanals an den Datenausgang (MOS I ) der Hardware-SPI-Peripherie angeschlossen ist , dann wird das aus dem Datenspeicher ausgelesene Bild auf dem angeschlossenen Aktiv-Matrix-Display in dem j eweiligen Farbton, d . h . beispielsweise in einem bestimmten Rot , einem bestimmten Grün oder einem bestimmten Blau dargestellt . Die Verbindung kann demgemäß hart verdrahtet sein, so dass diese Farbeinstellung nicht programmierbar ist , d . h . nicht ohne baulichen Eingri f f geändert werden kann .
Je nach Art und Anzahl der an den Datenausgang (MOS I ) der Hardware-SPI-Peripherie angeschlossenen Pins der RGB- Farbkanäle kann eine beliebige Farbe aus der gemäß der Spezifikation der Parallel-RGB-Schnittstelle des Displays entsprechenden Farbpalette ausgewählt werden .
Zur Einstellung bestimmter Farbtöne kann alternativ oder ergänzend in einer zweiten Aus führungsvariante des Verfahrens der über den Datenausgang (MOS I ) bereitgestellte Datenstrom über einen Invertierer (Komplement-Gatter ) geführt werden, bevor der Datenstrom einem oder mehrerer RGB-Eingänge des Aktiv-Matrix-Displays (AMD) zugeführt wird . Alternativ oder ergänzend können beispielsweise verschiedene Pins eines j eweiligen 8-Bit-Farbkanals wahlweise statt auf „1" fest auf „0" gelegt werden, um einen bestimmten Farbwert einstellen zu können .
Des Weiteren alternativ oder ergänzend kann in einer dritten Aus führungsvariante des Verfahrens der über den Datenausgang (MOS I ) bereitgestellte Datenstrom einem j eweiligen ersten Eingang eines oder mehrerer UND-Gatter zugeführt werden und das Programm über mindestens einen zusätzlichen GPIO des Mikrocontrollers , welcher GPIO an dem j eweiligen zweiten Eingang des j eweiligen UND-Gatters angeschlossen ist , Steuerdaten bereitstellen, zur Maskierung des Datenstroms , bevor der maskierte Datenstrom einem oder mehreren RGB-Eingängen des Ak- tiv-Matrix-Displays (AMD) zugeführt wird, um einen gewünschten RGB-Wert durch Ansteuern des wenigstens einen UND-Gatters durch das im Programmspeicher gespeicherte Programm automatisch einzustellen . So lassen sich beispielsweise ein oder mehrere Pins j edes 8-Bit-Farbkanals programmtechnisch wahlweise auf „1" oder „0" legen . Die vom Datenausgang (MOS I ) der Hardware-SPI-Peripherie angesteuerten Pins der Farbkanäle können somit vom Programm j ederzeit nach Belieben umgeschaltet werden, um eine andere Farbe für die Darstellung am Ak- tiv-Matrix-Display aus zuwählen, d . h . zu aktivieren . Ein solches programmgesteuertes Umschalten ist nicht nur für j eden anzuzeigenden Frame möglich, sondern die darzustellende Farbe kann sogar innerhalb eines Frames beliebig umgeschaltet werden, beispielsweise nach j eweils ein oder mehreren Zeilen eines Frames , innerhalb einer Zeile wechselnd, beispielsweise so dass ein oder mehrere Spalten in j eweils bestimmten Farben dargestellt werden, oder sogar pixelweise , so dass ein nahezu beliebig buntes Bild auf dem Aktiv-Matrix-Display dargestellt werden kann .
Zur Realisierung dieser speziellen Weiterbildung kann das im Programmspeicher gespeicherte Programm bei seiner Aus führung das wenigstens eine UND-Gatter zeitsynchron zu dem Daten- ström, insbesondere auf Grundlage des Signals am SPI-Clock- Ausgang ( SCK) , automatisch umschalten, insbesondere um die auf dem Aktiv-Matrix-Display (AMD) anzuzeigende Farbe spaltenweise , zeilenweise oder pixelweise zu ändern .
In einer anderen möglichen Ausgestaltung kann der RGB- Bilddatensat z statt unmittelbar an das Aktiv-Matrix-Display an einen Schnittsteilen-Konverter gesendet werden, der den Datenstrom des RGB-Bilddatensat zes in einen geänderten Datenstrom einer anderen Displayschnittstelle konvertiert , insbesondere in einen geänderten Datenstrom einer Nicht-Parallel- RGB-Schnittstelle konvertiert , beispielsweise eine LVDS- Schnittstelle , und der konvertierte Datenstrom dem Aktiv- Matrix-Display, insbesondere einem Aktiv-Matrix-Display mit einer von einer Parallel-RGB-Schnittstelle verschiedenen Schnittstelle als Bilddatensatz zugeführt wird .
Die Aufgabe wird erfindungsgemäß auch gelöst durch eine Steuervorrichtung, aufweisend
- einen Datenspeicher zum Speichern von Bilddaten in einer Farbtiefe von 1 Bit pro Pixel eines an einem Aktiv-Matrix-Display anzuzeigenden Bildes ,
- einen Mikrocontroller mit einem Programmspeicher, in dem ein Programm gespeichert ist , das ausgebildet und eingerichtet ist , ein Verfahren nach einem oder mehreren der beschriebenen Aus führungen aus zuführen, wobei der Mikrocontroller einen durch das Programm angesteuerten DMA-Controller und ein mit dem DMA- Controller verbundenes Hardware-SPI steuert , derart , dass :
- ein durch das Programm erzeugter RGB-Bilddatensat z mittels des DMA-Cont rollers an das mit dem DMA- Controller verbundene Hardware-SPI übertragbar ist , so dass das Hardware-SPI den RGB-Bilddatensat z über seinen Datenausgang seriell an das Aktiv-Matrix- Display senden kann,
- wobei zur Synchronisation der Datenübertragung an das Aktiv-Matrix-Display der SPI-Clock-Ausgang des Mikrocontrollers mit dem Pixel-Clock-Eingang des Aktiv- Matrix-Displays verbunden ist .
Als Mikrocontroller kann ein beliebiger Standardmikrocontroller verwendet werden, beispielsweise ein Arm Cortex-Mx IP- Core , der eine RISC-Architektur aufweist . Alternativ kann beispielsweise auch ein Arm Cortex-Ax IP-Core verwendet werden, der bereits häufig in Smartphones , mobilen Computern und in digitalen Fernsehgeräten zum Einsatz kommt . Es ist kein spezieller Displaycontroller, wie beispielsweise vom Typ SSD2119 oder FT800 , nötig . Auch spezielle Timing-Generatoren, wie beispielsweise CPLDs oder FPGAs , werden nicht benötigt .
Der DMA-Controller kann Teil des Mikrocontrollers sein, in dessen Programmspeicher das Programm gespeichert ist , welches ausgebildet und eingerichtet ist , das Verfahren aus zuführen . Auch das mit dem DMA-Controller verbundene Hardware-SPI kann Teil des Mikrocontrollers sein, in dessen Programmspeicher das Programm gespeichert ist , welches ausgebildet und eingerichtet ist , das Verfahren aus zuführen .
Die Steuervorrichtung, welche den Mikrocontroller zusammen mit dem DMA-Controller und dem verbundenen Hardware-SPI umfasst , kann, angeschlossen an ein ausgewähltes Aktiv-Matrix- Display, eine Display-Baugruppe bilden . Bei der Display- Baugruppe kann insbesondere der SPI-Clock-Ausgang der Hard- ware-SPI-Peripherie an den Pixel-Clock-Eingang des Aktiv- Matrix-Displays angeschlossen sein . Bei der Display-Baugruppe kann ein erster GPIO-Anschluss des Mikrocontrollers zur Übertragung des hori zontalen Synchronisationssignals mit dem HSYNC-Anschluss des Aktiv-Matrix- Displays verbunden sein . Ein zweiter GPIO-Anschluss des Mikrocontrollers kann zur Übertragung des vertikalen Synchronisationssignals mit dem VSYNC-Anschluss des Aktiv-Matrix- Displays verbunden sein . Ein dritter GPIO-Anschluss des Mikrocontrollers kann zur Übertragung des Data-Enable-Signals mit dem Data-Enable-Anschluss des Aktiv-Matrix-Displays verbunden sein . Jeder GPIO ist ein dem Fachmann als solches bekannter All zweck-Eingabe/Ausgabe-Pin an einem Port eines Mikrocontrollers . Beispielsweise können GPIOs als digitale Einoder Ausgänge genutzt werden .
Bei der Display-Baugruppe können ein oder mehrere RGB- Eingänge des Aktiv-Matrix-Displays (AMD) miteinander verbunden sein und gemeinsam an den Datenausgang (MOS I ) einer Hard- ware-SPI-Peripherie des Mikrocontrollers angeschlossen sein .
Bei der Display-Baugruppe kann gegebenenfalls der Datenausgang (MOS I ) des Mikrocontrollers an einen Invertierer (Komplement-Gatter ) angeschlossen sein, und der Invertierer- Ausgang ist dann mit einem RGB-Eingang oder mit mehreren RGB- Eingängen des Aktiv-Matrix-Displays verbunden .
Bei der Display-Baugruppe kann gegebenenfalls der Datenausgang (MOS I ) des Mikrocontrollers mit einem j eweiligen ersten Eingang eines oder mehrerer UND-Gatter verbunden sein, so dass das Programm über mindestens einen zusätzlichen GPIO des Mikrocontrollers , welcher GPIO an dem j eweiligen zweiten Eingang des j eweiligen UND-Gatters angeschlossen ist , Steuerdaten bereitstellen kann, zur Maskierung des Datenstroms , bevor der maskierte Datenstrom einem oder mehreren RGB-Eingängen des Aktiv-Matrix-Displays (AMD) zugeführt wird, um einen gewünschten RGB-Wert durch Ansteuern des wenigstens einen UND- Gatters durch das im Programmspeicher gespeicherte Programm automatisch einzustellen .
Bei der Display-Baugruppe kann der Mikrocontroller statt unmittelbar an das Aktiv-Matrix-Display an einen Schnittsteilen-Konverter eingangsseitig angeschlossen sein, so dass ein Datenstrom des RGB-Bilddatensat zes in einen geänderten Datenstrom einer anderen Displayschnittstelle konvertiert wird, insbesondere in einen geänderten Datenstrom einer Nicht- Parallel-RGB-Schnittstelle konvertiert wird, bevor der konvertierte Datenstrom dem Aktiv-Matrix-Display, insbesondere einem Aktiv-Matrix-Display mit einer von einer Parallel- RGB-Schnittstelle verschiedenen Schnittstelle als Bilddatensatz zugeführt wird . Insoweit ist bei einer solchen abgewandelten Display-Baugruppe der Schnittsteilen-Konverter ausgangsseitig an das eigentliche Aktiv-Matrix-Display angeschlossen .
Die Erfindung betri f ft auch ein Computerprogrammprodukt aufweisend einen maschinenlesbaren Träger, auf dem Programmcode eines Programms gespeichert ist , der von einer Steuervorrichtung wie beschrieben, auslesbar ist und der die Steuervorrichtung ausbildet und/oder einrichtet , ein Verfahren nach einem oder mehreren der beschriebenen Aus führungen durchzuführen, wenn der Programmcode von der Steuervorrichtung ausgeführt wird .
Der maschinenlesbare Träger kann beispielsweise ein Speicherbaustein, wie ein ROM oder ein EPROM umfassen, ein USB-Stick sein oder eine CD bzw . eine CD-ROM oder eine DVD sein . Der maschinenlesbare Träger kann auch ein Datenspeicher auf einem Server sein, der ausgebildet und eingerichtet ist , auf Anfrage das Programm aus dem Datenspeicher des Servers aus zulesen, um eine Kopie der Daten zu erstellen, die dann an den anfra- genden Client gesendet werden, um auf einem Datenspeicher des Client-Rechners abgelegt zu werden .
Konkrete Aus führungsbeispiele der Erfindung sind in der nachfolgenden Beschreibung unter Bezugnahme auf die beigefügten Figuren näher erläutert . Konkrete Merkmale dieser exemplarischen Aus führungsbeispiele können unabhängig davon, in welchem konkreten Zusammenhang sie erwähnt sind, gegebenenfalls auch einzeln oder in weiteren Kombinationen betrachtet , allgemeine Merkmale der Erfindung darstellen .
Es zeigen :
Fig . 1 eine schematische Darstellung einer beispielhaften ersten Aus führungs form einer Steuervorrichtung bzw . einer Display-Baugruppe zur Durchführung des erfindungsgemäßen Verfahrens mit fest verdrahten RGB-Eingängen des Aktiv- Matrix-Displays in Verbindung mit dem SPI-Datenausgang (MOS I ) des Mikrocontrollers , wobei der Datenspeicher ein internes RAM ist ,
Fig . 2 eine schematische Darstellung der beispielhaften ersten Aus führungs form einer Steuervorrichtung bzw . einer Display-Baugruppe zur Durchführung des erfindungsgemäßen Verfahrens mit fest verdrahten RGB-Eingängen des Aktiv- Matrix-Displays in Verbindung mit dem SPI-Datenausgang (MOS I ) des Mikrocontrollers , wobei der Datenspeicher ein externes RAM ist , Fig . 3 eine schematische Darstellung einer beispielhaften zweiten Aus führungs form einer Steuervorrichtung bzw . einer Display-Baugruppe zur Durchführung des erfindungsgemäßen Verfahrens , wobei ein repräsentativer RGB-Eingang des Aktiv- Matrix-Displays für die Farbe Grün über einen Invertierer an den Datenausgang des Mikrocontrollers angeschlossen ist und ein repräsentativer RGB-Eingang des Aktiv-Matrix-Displays für die Farbe Rot auf Pegel „0" gesetzt ist ,
Fig . 4 eine schematische Darstellung einer beispielhaften dritten Aus führungs form einer Steuervorrichtung bzw . einer Display-Baugruppe zur Durchführung des erfindungsgemäßen Verfahrens , wobei j eweils ein repräsentativer RGB-Eingang des Aktiv-Matrix-Displays für die Farbe Grün und Rot j eweils über einen Invertierer an den Datenausgang des Mikrocontrollers angeschlossen ist ,
Fig . 5 eine schematische Darstellung einer beispielhaften vierten Aus führungs form einer Steuervorrichtung bzw . einer Display-Baugruppe zur Durchführung des erfindungsgemäßen Verfahrens , wobei j eweils ein repräsentativer RGB-Eingang des Aktiv-Matrix-Displays für die Farbe Blau, Grün und Rot j eweils über ein UND-Gatter an den Datenausgang des Mikrocontrollers angeschlossen ist und die UND-Gatter über separate GPIOs angesteuert werden,
Fig . 6 eine schematische Darstellung einer beispielhaften fünften Aus führungs form einer Steuervorrichtung bzw . einer Display-Baugruppe zur Durchführung des erfindungsgemäßen Verfahrens , wobei der Mikrocontroller an Eingänge eines Schnittsteilen-Konverters angeschlossen ist und die Ausgänge des Schnittsteilen-Konverters mit dem Aktiv-Matrix-
Display verbunden sind,
Fig . 7 eine schematische Darstellung des Aufbaus der Bilddaten und der Blankingda- ten, die der Spe zi fi kation einer Paral- lel-RGB-Schnitt stelle entsprechen,
Fig . 8 eine schematische Darstellung der horizontalen Timings einer Parallel-RGB- Schnitt stelle ,
Fig . 9 eine schematische Darstellung der vertikalen Timings einer Parallel-RGB- Schnitt stelle ,
Fig . 10 ein Flussdiagramm der Schritte in dem grundlegenden erfindungsgemäßen Verfahren,
Fig . 11 eine schematische Darstellung von 8-
Bit-Farbkanälen der RGB-Eingänge eines beispielhaften Aktiv-Matrix- Di splays , Fig . 12 eine schematische Darstellung einer
Statemachine H_STATE zur Erzeugung der hori zontalen Synchronisations Signale und der Übertragung der Bilddaten,
Fig . 13 eine schematische Darstellung einer
Statemachine V_STATE zur Erzeugung der vertikalen Synchronisations Signale ,
Fig . 14 eine schematische Darstellung eines
Flussdiagramms zur Erzeugung des horizontalen Synchronisationssignals HSYNC,
Fig . 15 eine schematische Darstellung eines
Flussdiagramms zur Erzeugung des vertikalen Synchronisationssignals VSYNC, und
Fig . 16 eine schematische Darstellung eines
Flussdiagramms zur Erzeugung des Synchronisationssignals DATA-ENABLE .
In den Figuren der Fig . 1 bis Fig . 6 sind verschiedene beispielhafte Aus führungen von erfindungsgemäßen Steuervorrichtungen 1 dargestellt , welche das erfindungsgemäße Verfahren aus führen können .
Die j eweilige Steuervorrichtung 1 weist einen Datenspeicher 2 (RAM) zum Speichern von Bilddaten in einer Farbtiefe von 1 Bit pro Pixel auf . Die j eweilige Steuervorrichtung 1 umfasst einen Mikrocontroller 3 , der in einer erfindungsgemäßen Weise mit einem Aktiv-Matrix-Display 4 verbunden ist . Der Mikrocontroller 3 umfasst außerdem einen Programmspeicher
5 ( PRG) , in dem ein Programm gespeichert ist , das ausgebildet und eingerichtet ist , das erfindungsgemäße Verfahren aus zuführen, wobei der Mikrocontroller 3 einen durch das Programm angesteuerten DMA-Controller 6 und ein mit dem DMA-Controller
6 verbundenes Hardware-SPI 7 steuert , derart , dass ein durch das Programm erzeugter RGB-Bilddatensat z mittels des DMA- Controllers 6 an das mit dem DMA-Controller 6 verbundene Hardware-SPI 7 übertragbar ist , so dass der RGB-Bilddatensat z über den SPI-Datenausgang MOS I des Mikrocontrollers seriell an das Aktiv-Matrix-Display 4 gesendet werden kann, wobei zur Synchronisation der Datenübertragung an das Aktiv-Matrix- Display 4 der SPI-Clock-Ausgang SCK des Mikrocontrollers 3 mit dem Pixel-Clock-Eingang PCLK des Aktiv-Matrix-Displays 4 verbunden ist .
Der DMA-Controller 6 kann wie dargestellt Teil des Mikrocontrollers 3 sein, in dessen Programmspeicher 5 das Programm gespeichert ist , welches ausgebildet und eingerichtet ist , das Verfahren aus zuführen . Auch die mit dem DMA-Controller 6 verbundene Hardware-SPI-Peripherie 7 kann Teil des Mikrocontrollers 3 sein, in dessen Programmspeicher das Programm gespeichert ist , welches ausgebildet und eingerichtet ist , das Verfahren aus zuführen .
Die Steuervorrichtung 1 , welche den Mikrocontroller 3 zusammen mit dem DMA-Controller 6 und der verbundenen Hardware-SPI
7 umfasst , kann angeschlossen an ein ausgewähltes Aktiv- Matrix-Display 4 eine Display-Baugruppe bilden . Bei der Display-Baugruppe kann insbesondere der SPI-Clock-Ausgang SCK der Hardware-SPI 7 an den Pixel-Clock-Eingang PCLK des Aktiv- Matrix-Displays 4 angeschlossen sein .
Bei der Display-Baugruppe kann ein erster GPIO-Anschluss
GPIO_1 des Mikrocontrollers 3 zur Übertragung des hori zonta- len Synchronisationssignals mit dem HSYNC-Anschluss des Ak- tiv-Matrix-Displays 4 verbunden sein . Ein zweiter GPIO- Anschluss GPIO_2 des Mikrocontrollers 3 kann zur Übertragung des vertikalen Synchronisationssignals mit dem VSYNC- Anschluss des Aktiv-Matrix-Displays 4 verbunden sein . Ein dritter GPIO-Anschluss GPIO_3 des Mikrocontrollers 3 kann zur Übertragung des Data-Enable-Signals mit dem DATA_ENABLE- Anschluss des Aktiv-Matrix-Displays 4 verbunden sein . Jeder GPIO ist ein dem Fachmann als solches bekannter All zweck- Eingabe/Ausgabe-Pin an einem Port des Mikrocontrollers 3 . Beispielsweise können GPIOs als digitale Ein- oder Ausgänge genutzt werden .
Bei der Display-Baugruppe können ein oder mehrere RGB- Eingänge des Aktiv-Matrix-Displays 4 miteinander über Verbindungen 8 verbunden sein und gemeinsam an eine an den Datenausgang MOS I einer Hardware-SPI-Peripherie 7 des Mikrocontrollers 3 führenden Leitung 9 angeschlossen sein, wie dies speziell in Fig . 1 und Fig . 2 aufgezeigt ist .
Zur Synchronisation der Datenübertragung an das Aktiv-Matrix- Display 4 steuert dabei der SPI-Clock-Ausgang SCK den Pixel- Clock-Eingang PCLK des Aktiv-Matrix-Displays 4 an . Um dies zu ermöglichen ist im Rahmen eines hardwareseitigen Aufbaus , der den zur Durchführung des Verfahrens erforderlichen Mikrocontroller 3 und das gewünschte Aktiv-Matrix-Display 4 umfasst , der SPI-Clock-Ausgang SCK des Mikrocontrollers 3 mittels einer festen Leitung 17 mit dem Pixel-Clock-Eingang PCLK des Aktiv-Matrix-Displays 4 verbunden .
Bei der Display-Baugruppe kann gegebenenfalls der SPI- Datenausgang MOS I des Mikrocontrollers 3 auch über eine Leitung 10 an einen Invertierer 11 (Komplement-Gatter ) angeschlossen sein, wobei der Ausgang des Invertierers 11 dann über eine Leitung 12 mit einem RGB-Eingang oder mit mehreren RGB-Eingängen des Aktiv-Matrix-Displays 4 verbunden ist. In Fig. 3 ist beispielsweise der Invertierer 11 über eine oder mehrere Leitungen 12 lediglich mit Farbeingängen für Grün
(GO, Gl, G2...usw.) verbunden. Die Farbeingänge für Rot (RO, RI, R2...usw.) sind dabei mittels der Leitung 13 stets auf „0" gesetzt.
In Fig. 4 hingegen sind beispielsweise zwei Invertierer 11.1 und 11.2 vorgesehen, wobei der erste Invertierer 11.1 über eine erste oder mehrere erste Leitungen 12.1 mit Farbeingängen für Rot (RO, RI, R2...usw.) verbunden ist und der zweite Invertierer 11.2 über eine zweite oder mehrere zweite Leitungen 12.2 mit Farbeingängen für Grün (GO, Gl, G2...usw.) verbunden ist.
Die Fig. 5 zeigt in einem abgewandelten Ausführungsbeispiel, wie bei der Display-Baugruppe gegebenenfalls der SPI- Datenausgang MOSI des Mikrocontrollers 3 mit einem jeweiligen ersten Eingang 14.1 eines oder mehrerer UND-Gatter 15 verbunden sein kann, so dass das Programm über beispielsweise drei zusätzliche GPIOs (GPIO_4, GPIO_5, GPIO_6) des Mikrocontrollers 3, welche an dem jeweiligen zweiten Eingang 14.2 des jeweiligen UND-Gatters 15 angeschlossen sind, Steuerdaten bereitstellen kann, zur Maskierung des Datenstroms, bevor der maskierte Datenstrom einem oder mehreren der RGB-Eingängen
(RO, RI, R2...usw., GO, Gl, G2...usw., BO, Bl, B2...usw.) des Aktiv-Matrix-Displays 4 zugeführt wird, um einen gewünschten RGB-Wert durch Ansteuern des wenigstens einen UND-Gatters 15 durch das im Programmspeicher 5 gespeicherte Programm automatisch einzustellen.
Bei der Display-Baugruppe kann der Mikrocontroller 3 statt unmittelbar an das Aktiv-Matrix-Display 4 an einen Schnittsteilen-Konverter 16 eingangsseitig angeschlossen sein, wie dies in Fig. 6 aufgezeigt ist, so dass ein Datenstrom des RGB-Bilddatensat zes in einen geänderten Datenstrom einer anderen Displayschnittstelle konvertiert wird, insbesondere in einen geänderten Datenstrom einer Nicht-Parallel-RGB- Schnittstelle konvertiert wird, bevor der konvertierte Datenstrom dem Aktiv-Matrix-Display 4 , insbesondere einem Aktiv- Matrix-Display 4 mit einer von einer Parallel-RGB- Schnittstelle verschiedenen Schnittstelle als Bilddatensatz zugeführt wird . Insoweit ist bei einer solchen abgewandelten Display-Baugruppe der Schnittsteilen-Konverter 16 ausgangsseitig an das Aktiv-Matrix-Display 4 angeschlossen .
Die Fig . 7 zeigt schematisch den Aufbau der Bilddaten ( Pixel Pxl ( 0 , 0 ) bis Pxl (x- 1 , y- 1 ) ) und der Blankingdaten, die der Spezi fikation einer Parallel-RGB-Schnittstelle entsprechen . Das Verfahren verwendet die in dem Mikrocontroller 3 enthaltenen Peripheriemodule der Hardware-SPI-Peripherie 7 und des DMA-Cont rollers 6 , um eine Parallel-RGB-Schnittstelle zur Ansteuerung des Aktiv-Matrix-Displays 4 zu emulieren . Der Mikrocontroller 3 muss dabei lediglich über genügend RAM- oder ROM-Speicher ( intern oder extern) verfügen, um ein Displaybild oder einen Teilbereich davon, mit einer Farbtiefe von 1 Bit pro Pixel abzuspeichern . Dieser Datenspeicher 2 wird im Folgenden auch als Framebuf fer bezeichnet . Auf diese Weise benötigt ein Aktiv-Matrix-Display 4 mit einer Auflösung von beispielsweise 320x240 Pixel , lediglich einen Framebuf fer von 9 , 6 kByte . Der DMA-Cont roll er 6 wird hierbei verwendet , um den Framebuf fer direkt an das Modul der Hardware-SPI- Peripherie 7 zu übertragen . Diese Übertragung wird dabei durch einen per Softwarealgorithmus oder Mikrocontroller- Programm konfigurierten Interrupt so gesteuert , dass die Hardware-SPI-Peripherie 7 zusätzlich zu den Nutzdaten die benötigten Blankingdaten ( auch als Schwarzschulter oder Porches bezeichnet ) überträgt , die eine Parallel-RGB-Schnittstelle zur Synchronisation des Aktiv-Matrix-Displays 4 bereitstellen muss . Die Blankingdaten werden dabei sowohl vor und nach j e- der sichtbaren Zeile (hori zontale Front- und Backporch) als auch vor und nach j eder sichtbaren Spalte (vertikale Front- und Backporch) übertragen . Das sichtbare Bild wird somit , gemäß der Spezi fikation der Parallel-RGB-Schnittstelle , von einem unsichtbaren Rahmen umgeben . Während dieser Zeit wird der Farbwert „schwarz" übertragen . Das Data-Enable-Signal ( kurz DE ) einer Parallel-RGB-Schnittstelle gibt an, ob man sich gerade im sichtbaren oder unsichtbaren Teil der Übertragung befindet . Zusätzlich dazu benötigt die Schnittstelle einen hori zontalen Synchronisationsimpuls vor j eder Zeile (HSYNC- Leitung, kurz HS ) und einen vertikalen Synchronisationsimpuls (VSYNC-Leitung, kurz VS ) vor j edem Bild, wie dies in Fig . 8 und Fig . 9 veranschaulicht ist . Es ergeben sich somit horizontal und vertikal j eweils vier Bereiche , deren Dauer, d . h . Anzahl der übertragenen Pixel , j eweils von dem anzusteuernden Aktiv-Matrix-Display 4 abhängt .
In der Fig . 10 ist das Verfahren zum Ansteuern von Aktiv- Matrix-Displays 4 als ein Flussdiagramm dargestellt .
In einem ersten Schritt S 1 erfolgt ein Laden eines Datenspeichers 2 mit Bilddaten in einer Farbtiefe von 1 Bit pro Pixel eines an einem Aktiv-Matrix-Display 4 anzuzeigenden Bildes .
In einem zweiten Schritt S2 erfolgt ein Aus führen eines in einem Programmspeicher 5 eines Mikrocontrollers 3 gespeicherten Programms , welches einen DMA-Controller 6 derart ansteuert , dass der DMA-Controller 6 die Bilddaten der Farbtiefe von 1 Bit pro Pixel aus dem Datenspeicher 2 ausliest , wobei die ausgelesenen Bilddaten der Farbtiefe von 1 Bit pro Pixel um zusätzliche Blankingdaten, die der Spezi fikation einer Parallel-RGB-Schnittstelle entsprechen, durch das Programm erweitert werden, so dass ein durch das Aktiv-Matrix-Display 4 einlesbarer RGB-Bilddatensat z ( Frame ) erzeugt wird . In einem dritten Schritt S3 erfolgt ein Übertragen des durch das Programm erzeugten RGB-Bilddatensat zes mittels des DMA- Controllers 6 an ein mit dem DMA-Controller 6 verbundenes Hardware-SPI 7, das den RGB-Bilddatensat z über seinen Datenausgang MOSI seriell an das Aktiv-Matrix-Display 4 sendet, wobei zur Synchronisation der Datenübertragung an das Aktiv- Matrix-Display 4 der SPI-Clock-Ausgang SCK den Pixel-Clock- Eingang PCLK des Aktiv-Matrix-Displays 4 ansteuert.
Der erste Schritt S1 des Verfahrens, der zweite Schritt S2 des Verfahrens und der dritte Schritt S3 des Verfahrens müssen nicht notwendiger Weise sequenziell getrennt voneinander erfolgen. Vielmehr können die Schritte SI, S2 und/oder S3, bzw. jeweils in Teilschritten gleichzeitig, zeitversetzt und/oder in einer anderen Reihenfolge ausgeführt werden, insbesondere kann speziell das Einfügen der Blankingdaten on- the-fly erfolgen, beispielsweise wenn während der Übertragung einer Zeile eines Bildes die horizontale Synchronisation, die horizontale Backporch sowie die horizontale Frontporch den sichtbaren Bilddaten hinzugefügt wird.
Die Fig. 11 zeigt eine schematische Darstellung von 8-Bit- Farbkanälen der RGB-Eingänge eines beispielhaften Aktiv- Matrix-Displays 4. In Fig. 1 bis Fig. 6 ist zur Erhöhung der Übersichtlichkeit je Farbkanal (Rot, Grün, Blau) nur eine einzige Leitung (RO, RI, R2. . . , GO, Gl, G2. . . , BO, Bl, B2. . . ) dargestellt. Selbstverständlich kann je nach Farbtiefe des gewählten Aktiv-Matrix-Displays 4 je Farbkanal (Rot, Grün Blau) eine bestimmte Anzahl von mehreren Leitungen vorhanden sein, von denen jede einzelne gemäß einer der offenbarten Ausgestaltungen verschaltet sein kann, also beispielsweise fest verdrahtet, wie in Fig. 1 und Fig. 2 aufgezeigt ist, über einen Invertierer 11 geschaltet, wie in Fig. 3 und Fig. 4 aufgezeigt ist, und/oder über ein UND-Gatter 15 geschaltet, wie in Fig. 5 aufgezeigt ist. Die Fig. 11 zeigt in einem re- präsentativen Beispiel Eingänge von RGB-Farbkanälen der Farbtiefe von 8-Bit pro Pixel. Dies bedeutet, dass je Grundfarbe Rot, Grün und Blau jeweils 8 Eingangsleitungen (R0, RI, R2, R3, R4, R5, R6, R7, GO, Gl, G2, G3, G4, G5, G6, G7, BO, Bl, B2, B3, B4, B5, B6, B7) vorhanden sein können. Jene der jeweils 8 Eingangsleitungen können wahlweise gleichartig oder verschiedenartig angeschlossen sein.
In Fig. 12 ist eine beispielhafte Zustandsmaschine (Statemachine) H_STATE zur Erzeugung der horizontalen Synchronisationssignale und der Übertragung der Bilddaten dargestellt.
In der Statemachine H_STATE zur Erzeugung der horizontalen Synchronisationssignale und der Übertragung der Bilddaten, werden folgende Aufgaben ausgeführt:
Wenn abhängig von dem aktuellen State (H_SYNC, H_BACK, H_DATA oder H_FRONT) die benötigte Anzahl an übertragenen Bildpunkten (THS, THB, THD oder THE) erreicht wird, so wird in den nächsten State gewechselt. Das Zählen der übertragenen Bildpunkte wird von dem DMA-Controller 6 übernommen. Jedem H_STATE Statewechsel gehen ein oder mehrere abgeschlossene DMA-Transf er-Prozesse voraus. Die Statemachine H_STATE wird durch den Fortschritt des DMA-Cont rollers 6 gesteuert. Die horizontalen Timings der emulierten Parallel-RGB- Schnittstelle werden durch die Parameter THS, THB, THD und THF vorgegeben. Diese Werte müssen an das zu verwendende Display angepasst werden. Befindet sich die Statemachine H_STATE in dem State H_DATA und V_STATE in dem State V_DATA, so überträgt der DMA-Controller 6 sichtbare Bilddaten aus dem Framebuffer an die Hardware-SPI-Peripherie 7. In jedem anderen Fall werden, abhängig von H_STATE und V_STATE, Blankingdaten übertragen. Hierzu sendet der DMA-Controller 6 die benötigte Anzahl an Dummy-Daten (0x00) an die Hardware-SPI-Peripherie 7. Bei jedem Verlassen des States H_FRONT wurde eine Zeile vollständig übertragen . Anschließend wird der Zeilenzähler inkrementiert , der wiederum die Statemachine V_STATE steuert .
In Fig . 13 ist eine beispielhafte Zustandsmaschine ( Statemachine ) V_STATE zur Erzeugung der vertikalen Synchronisationssignale dargestellt .
In der Statemachine V_STATE zur Erzeugung der vertikalen Synchronisationssignale , werden folgende Aufgaben ausgeführt :
Wenn abhängig von dem aktuellen State (V_SYNC, V_BACK, V_DATA oder V_FRONT ) die j eweils zugehörige Anzahl an Zeilen ( TVS , TVB, TVD oder TVF) des Zeilenzählers erreicht wird, so wird in den nächsten State gewechselt . Vor j edem V_STATE Statewechsel wird der Zeilenzähler zurückgesetzt . Die Statemachine V_STATE wird durch den Zeilenzähler gesteuert und kann diesen lediglich zurücksetzen . Inkrementiert wird der Zeilenzähler durch die Statemachine H_STATE . Die vertikalen Timings der emulierten Parallel-RGB-Schnittstelle werden durch die Parameter TVS , TVB, TVD und TVF vorgegeben . Diese Werte müssen an das zu verwendende Display angepasst werden . Bei j edem Verlassen des States V_FRONT wurde ein Bild vollständig übertragen . Anschließend kann daher der Datenzeiger des Framebuf fers zurückgesetzt oder auf eine neue Bildquelle gesetzt werden .
In Fig . 14 ist ein beispielhaftes Flussdiagramm H_SYNC zur Erzeugung des hori zontalen Synchronisationssignals H_SYNC dargestellt .
Der Logikpegel des Signals H_SYNC ist im Allgemeinen „low- aktiv" .
In Fig . 15 ist ein beispielhaftes Flussdiagramm V_SYNC zur Erzeugung des vertikalen Synchronisationssignals V_SYNC dargestellt . Der Logikpegel des Signals V_SYNC ist im Allgemeinen „low- aktiv" .
In Fig . 16 ist ein beispielhaftes Flussdiagramm DATA_ENABLE zur Erzeugung des Synchronisationssignals DATA_ENABLE darge- stellt .
Der Logikpegel des Signals DATA_ENABLE ist im Allgemeinen „high-aktiv" .

Claims

Ansprüche
1. Verfahren zum Ansteuern von Aktiv-Matrix-Displays (4) , aufweisend die Schritte:
- Laden eines Datenspeichers (2) mit Bilddaten in einer Farbtiefe von 1 Bit pro Pixel eines an einem Aktiv- Matrix-Display (4) anzuzeigenden Bildes,
- Ausführen eines in einem Programmspeicher (5) eines Mikrocontrollers (3) gespeicherten Programms, welches einen DMA-Controller (6) derart ansteuert, dass der DMA-Controller (6) die Bilddaten der Farbtiefe von 1 Bit pro Pixel aus dem Datenspeicher (2) ausliest, wobei die ausgelesenen Bilddaten der Farbtiefe von 1 Bit pro Pixel um zusätzliche Blankingdaten, die der Spezifikation einer Parallel-RGB-Schnittstelle entsprechen, durch das Programm erweitert werden, so dass ein durch das Aktiv-Matrix-Display (4) einlesbarer RGB-Bilddatensat z (Frame) erzeugt wird, und
- Übertragen des durch das Programm erzeugten RGB- Bilddatensat zes mittels des DMA-Cont rollers (6) an ein mit dem DMA-Controller (6) verbundenes Hardware- SPI (7) , das den RGB-Bilddatensat z über seinen Datenausgang (MOSI) seriell an das Aktiv-Matrix-Display (4) sendet, wobei zur Synchronisation der Datenübertragung an das Aktiv-Matrix-Display (4) der SPI- Clock-Ausgang (SCK) den Pixel-Clock-Eingang (PCLK) des Aktiv-Matrix-Displays (4) ansteuert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das im Programmspeicher (5) gespeicherte Programm bei seiner Ausführung zur Emulation einer Parallel-RGB- Schnittstelle die gemäß einer vorbestimmten Spezifikation erforderlichen zusätzlichen Blankingdaten den Bilddaten automatisch hinzufügt, insbesondere indem die Blankingdaten einem zeilenweisen und spaltenweisen Raster entsprechend in einen seriellen Datenstrom der Bilddaten abschnittsweise eingefügt werden, insbesondere indem das Programm eine der Spezifikation der Parallel- RGB-Schnittstelle entsprechende Anzahl von Dummy-Bytes in den Datenstrom der Bilddaten automatisch zwischenfügt . Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das im Programmspeicher (5) gespeicherte Programm bei seiner Ausführung die für ein synchronisiertes Einlesen des Datenstroms der Bilddaten in das Aktiv- Matrix-Display (4) erforderlichen Synchronisationssignale (HSYNC, VSYNC, Data-Enable) automatisch synchron erzeugt und über GPIOs des Mikrocontrollers (3) an das Ak- tiv-Matrix-Display (4) sendet. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein oder mehrere RGB-Eingänge des Ak- tiv-Matrix-Displays (4) miteinander verbunden sind und gemeinsam an den Datenausgang (MOSI) einer Hardware-SPI- Peripherie (7) angeschlossen sind. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der über den Datenausgang (MOSI) be- reitgestellte Datenstrom über einen Invertierer (11) geführt wird, bevor der Datenstrom einem oder mehrerer RGB-Eingänge des Aktiv-Matrix-Displays (4) zugeführt wird . Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der über den Datenausgang (MOSI) be- reitgestellte Datenstrom einem jeweiligen ersten Eingang eines oder mehrerer UND-Gatter (15) zugeführt wird und das Programm über mindestens einen zusätzlichen GPIO des Mikrocontrollers (3) , welcher GPIO an dem jeweiligen zweiten Eingang des jeweiligen UND-Gatters (15) angeschlossen ist, Steuerdaten bereitstellt, zur Maskierung des Datenstroms, bevor der maskierte Datenstrom einem oder mehreren RGB-Eingängen des Aktiv-Matrix-Displays (4) zugeführt wird, um einen gewünschten RGB-Wert durch Ansteuern des wenigstens einen UND-Gatters (15) durch das im Programmspeicher (5) gespeicherte Programm automatisch einzustellen. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das im Programmspeicher (5) gespeicherte Programm bei seiner Ausführung das wenigstens eine UND-Gatter (15) zeitsynchron zu dem Datenstrom, insbesondere auf Grundlage des Signals am SPI-Clock-Ausgang (SCK) , automatisch umschaltet, insbesondere um die auf dem Aktiv-Matrix- Display (4) anzuzeigende Farbe spaltenweise, zeilenweise oder pixelweise zu ändern. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der RGB-Bilddatensat z statt unmittelbar an das Aktiv-Matrix-Display (4) an einen Schnittsteilen-Konverter (16) gesendet wird, der den Datenstrom des RGB-Bilddatensat zes in einen geänderten Datenstrom einer anderen Displayschnittstelle konvertiert, insbesondere in einen geänderten Datenstrom einer Nicht- Parallel-RGB-Schnittstelle konvertiert, und der konvertierte Datenstrom dem Aktiv-Matrix-Display (4) , insbesondere einem Aktiv-Matrix-Display (4) mit einer von ei- ner Parallel-RGB-Schnittstelle verschiedenen Schnittstelle als Bilddatensatz zugeführt wird. Steuervorrichtung, aufweisend
- einen Datenspeicher (2) zum Speichern von Bilddaten in einer Farbtiefe von 1 Bit pro Pixel eines an einem
Aktiv-Matrix-Display (4) anzuzeigenden Bildes,
- einen Mikrocontroller (3) mit einem Programmspeicher (5) , in dem ein Programm gespeichert ist, das ausgebildet und eingerichtet ist, ein Verfahren nach einem der Ansprüche 1 bis 8 auszuführen, wobei der Mikrocontroller (3) einen durch das Programm angesteuerten DMA-Controller (6) und ein mit dem DMA-Controller (6) verbundenes Hardware-SPI (7) steuert, derart, dass ein durch das Programm erzeugter RGB-Bilddatensat z mittels des DMA-Cont rollers (6) an das mit dem DMA- Controller (6) verbundene Hardware-SPI (7) übertragbar ist, so dass das Hardware-SPI (7) den RGB- Bilddatensat z über seinen Datenausgang seriell an das Aktiv-Matrix-Display (4) senden kann, wobei zur Synchronisation der Datenübertragung an das Aktiv- Matrix-Display (4) der SPI-Clock-Ausgang (SCK) des Mikrocontrollers (3) mit dem Pixel-Clock-Eingang
(PCLK) des Aktiv-Matrix-Displays (4) verbunden ist. Computerprogrammprodukt aufweisend einen maschinenlesbaren Träger, auf dem Programmcode eines Programms gespeichert ist, der von einer Steuervorrichtung nach Anspruch 9 auslesbar ist und der die Steuervorrichtung ausbildet und/oder einrichtet, ein Verfahren nach einem der Ansprüche 1 bis 8 durchzuführen, wenn der Programmcode von der Steuervorrichtung ausgeführt wird.
EP23750967.4A 2022-07-29 2023-07-28 Verfahren zum ansteuern von aktiv-matrix-displays, zugehörige steuervorrichtung und computerprogrammprodukt Pending EP4562494A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
MA71608A MA71608A (fr) 2022-07-29 2023-07-28 Procédé d'actionnement d'afficheurs à matrice active, dispositif de commande correspondant, et produit programme d'ordinateur

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022119130.3A DE102022119130B3 (de) 2022-07-29 2022-07-29 Verfahren zum Ansteuern von Aktiv-Matrix-Displays, zugehörige Steuervorrichtung und Computerprogrammprodukt
PCT/EP2023/071053 WO2024023325A1 (de) 2022-07-29 2023-07-28 Verfahren zum ansteuern von aktiv-matrix-displays, zugehörige steuervorrichtung und computerprogrammprodukt

Publications (1)

Publication Number Publication Date
EP4562494A1 true EP4562494A1 (de) 2025-06-04

Family

ID=87556443

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23750967.4A Pending EP4562494A1 (de) 2022-07-29 2023-07-28 Verfahren zum ansteuern von aktiv-matrix-displays, zugehörige steuervorrichtung und computerprogrammprodukt

Country Status (11)

Country Link
US (1) US12567388B2 (de)
EP (1) EP4562494A1 (de)
JP (1) JP2025525816A (de)
KR (1) KR20250042816A (de)
CN (1) CN119343659A (de)
AU (1) AU2023316792A1 (de)
DE (1) DE102022119130B3 (de)
MA (1) MA71608A (de)
MX (1) MX2025001185A (de)
WO (1) WO2024023325A1 (de)
ZA (1) ZA202500502B (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560190A3 (de) 2004-01-27 2008-04-16 Data Display GmbH System zum Betreiben von Anzeigegeräten für Bilddaten über vorbestimmte Datenbuskonfigurationen
US8773328B2 (en) 2005-02-12 2014-07-08 Broadcom Corporation Intelligent DMA in a mobile multimedia processor supporting multiple display formats
US20070188313A1 (en) 2006-02-13 2007-08-16 Promate Electronic Co., Ltd. Multi-purposed in-vehicle information display module
CN102074205B (zh) * 2009-11-19 2012-10-17 航天信息股份有限公司 Lcd控制器的控制方法
WO2016207875A1 (en) * 2015-06-22 2016-12-29 Photomyne Ltd. System and method for detecting objects in an image
ES2606299B1 (es) 2015-08-21 2018-01-09 Universidad De Valladolid Sistema y procedimiento de generación de imágenes en pantallas tft
CN112153278B (zh) * 2019-06-28 2022-07-12 华为技术有限公司 基于spi的数据传输系统
CN112052213B (zh) * 2020-10-10 2022-12-02 乐鑫信息科技（上海）股份有限公司 增强型spi控制器以及操作spi控制器的方法

Also Published As

Publication number Publication date
MX2025001185A (es) 2025-03-07
DE102022119130B3 (de) 2023-09-07
KR20250042816A (ko) 2025-03-27
CN119343659A (zh) 2025-01-21
US20250157430A1 (en) 2025-05-15
WO2024023325A1 (de) 2024-02-01
US12567388B2 (en) 2026-03-03
JP2025525816A (ja) 2025-08-07
MA71608A (fr) 2025-05-30
ZA202500502B (en) 2025-08-27
AU2023316792A1 (en) 2025-01-30

Similar Documents

Publication Publication Date Title
DE69233728T2 (de) Videoanzeigeeinstellung und Menüsystem auf Schirm
DE102015108057B4 (de) Aktualisierungsabhängiges adaptives Dithering für ein Display mit variabler Aktualisierungsrate
DE69116491T2 (de) Helligkeitskompensation für eine elektroluminiszierende Anzeigetafel
DE3853447T2 (de) Anzeigesteuergerät für eine Kathodenstrahlröhre-/Plasmaanzeigeeinheit.
DE69020279T2 (de) Mechanismus zur Sicherung von Bildelementen für Adapter für gemischte Darstellung von graphischen Signalen und Video.
DE102008025915B4 (de) Video-Displaytreiber mit Daten-Enable-Lernfunktion
DE102013114348B4 (de) Organische lichtemittierende Diode Anzeigevorrichtung und Verfahren zum Betreiben derselben
DE68928923T2 (de) Verfahren zum senkrechten Filtern einer nach einem Gitter abgetasteten Anzeige
DE102019123019A1 (de) Lichtemissionsanzeigevorrichtung und Verfahren zu ihrer Ansteuerung
DE102008025914A1 (de) Video-Display mit Gamma-Steuerung
DE102008025916A1 (de) Video-Displaytreiber mit Teilspeicher-Steuerung
DE4332573A1 (de) Videovorrichtung mit Mehrfachauflösung und Verfahren zum Anzeigen biologischer Daten
DE69825393T2 (de) Schaltung zum simultanen Ansteuern eines Flüssigkristall-Bildschirms und eines Fernsehbildschirms
DE112014006045T5 (de) LC-Panel, Verfahren zum Ansteuern desselben und LC-Vorrichtung, welche das LC-Panel umfasst
EP0943125B1 (de) Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer
DE102013021708A1 (de) Flüssigkristallanzeige mit geringer bewegungsunschärfe
DE102014010780A1 (de) Einrichtung und Verfahren zum Anzeigen von Informationen auf einem mehrere einzelne Bildschirm-Module aufweisenden Bildschirm
DE69314108T2 (de) Verfahren und Einrichtung zur Steuerung einer Anzeige
DE102013114306A1 (de) System, Verfahren und Computerprogrammprodukt für eine verteilte Verarbeitung von überlappenden Teilbereichen von Pixel
DE112019000504B4 (de) Halbleitervorrichtung, anzeigevorrichtung, elektronisches gerät und bildverarbeitungsverfahren
DE102022119130B3 (de) Verfahren zum Ansteuern von Aktiv-Matrix-Displays, zugehörige Steuervorrichtung und Computerprogrammprodukt
DE3938366A1 (de) Steuervorrichtung fuer ein anzeigegeraet
DE69329724T2 (de) Ton- und Bilddatenverarbeitungsapparat
DE102024138250A1 (de) Anzeigevorrichtung
DE69702080T2 (de) Anzeigevorrichtung mit aktiver Matrix

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20241216

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
RAV Requested validation state of the european patent: fee paid

Extension state: MA

Effective date: 20241216