ES2606299B1 - Sistema y procedimiento de generación de imágenes en pantallas tft - Google Patents

Abstract

Sistema y método de generación de imágenes en pantallas TFT que comprende unas memorias flash (1.3) con interfaz serie donde se almacenan unos caracteres a ser mostrados y un microcontrolador (1.2), donde el microcontrolador (1.2) comprende un módulo temporizador (1.22) que genera una señal proporcional a una señal de reloj programable; un puerto de interfaz de periféricos serie (1.23) para gestionar las memorias flash; unos pines de entrada/salida de propósito general (1.24) para habilitar la escritura en la pantalla TFT; y donde el sistema está configurado para transmitir los caracteres almacenados en las memorias flash directamente a la pantalla TFT sin interposición de memorias RAM o de controladores TFT.

Description

5

10

15

20

25

30

DESCRIPCION

SISTEMA Y PROCEDIMIENTO DE GENERACION DE IMAGENES EN PANTALLAS TFT

OBJETO DE LA INVENCION

La presente invention se refiere a un novedoso sistema y un procedimiento de generation de imagenes en pantallas TFT (pantalla de transistores de pellculas finas) en el que caracteres o figuras predeterminadas y prealmacenadas se transfieren de forma directa desde una memoria no volatil de tipo flash serie a la pantalla TFT. Preferentemente, la invencion se ha previsto para pantallas TFT de bajo coste en el que las capacidades computacionales de la electronica asociada a la pantalla son limitadas.

La solution aqul descrita permite utilizar microcontroladores de proposito general evitando la necesidad de integrar controladores especlficos de pantallas TFT y memorias RAM internas o externas. Adicionalmente, los requisitos de memoria en el microcontrolador de proposito general son mlnimos ya que se limitan a un breve conjunto de punteros en lugar de a los propios datos de video relativos a las imagenes a mostrar en la pantalla TFT.

La invencion se encuadra en el campo tecnico de los sistemas electronicos para la visualization de contenidos, mas concretamente en el relacionado con pantallas TFT.

ANTECEDENTES DE LA INVENCION

Las pantallas y paneles indicadores electronicos convencionales de bajo coste suelen estar basados en dispositivos LCD (Pantallas de cristal llquido) segmentados de tipo pasivo que no incluyen ninguna electronica integrada y donde sus terminales se conectan directamente a los electrodos del LCD. La electronica de control de la propia pantalla LCD es de bajo coste ya que la memoria de video que incorpora se limita a un bit por segmento. Este tipo de pantallas presentan una serie de inconvenientes entre los que estan:

5

10

15

20

25

30

• Mala estetica: los caracteres alfanumericos tienen formas artificiosas dado que se descomponen en un conjunto comun de segmentos poligonales. La separacion entre los segmentos es claramente visible.

• Mal contraste: cuando el numero de segmentos es elevado (>40) se recurre a su multiplexado mediante el uso de dos o mas backplanes lo que reduce el contraste y puede requerir un ajuste manual mediante potenciometros.

• Imagen monocroma: los problemas de contraste excluyen la posibilidad de representar imagenes de colores variables. Mediante tecnicas como el LCD de campo secuencial consistente en cambiar el color de la retroiluminacion del LCD de forma sincronizada con el refresco de los segmentos se consiguen simular hasta 16 colores (US7502004 B2, CN1680994 A, US7557787 B2).

Otra tecnologla de visualization son las pantallas TFT (US8937691 B2) en las que a cada segmento (pixel) se puede aplicar una tension concreta de forma individual gracias a la electronica de conmutacion incluida en la propia pantalla basada en transistores MOSFET de silicio amorfo, que dan nombre a esta tecnologla. Este tipo de pantallas presentan una calidad de imagen muy superior a las pantallas LCD. Los plxeles son de tamanos inferiores al millmetro con tres componentes de color, rojo, verde y azul, que pueden elegirse entre una paleta de al menos 64 niveles de forma individual para cada pixel, y con resoluciones que rondan el millon de plxeles incluso para pantallas de dimensiones reducidas. Ademas tienen un coste bastante reducido.

Sin embargo, estas pantallas TFT requieren una electronica de control (interna o externa al microcontrolador) que permita el almacenamiento de datos (memoria RAM interna o externa) y que genere un refresco de datos periodico hacia la pantalla TFT. Los documentos WO2003021566 A1, CN204178686 U y CN102945658 A describen diversos controladores de TFT. La tecnologla TFT implica que incluso en pantallas pequenas el volumen de datos a transferir sea considerable. Por ejemplo, en una pantalla de 480x272 pixeles, se necesitan 391.680 bytes que se deben transferir a la pantalla al menos cada 20 milisegundos para evitar parpadeos en la imagen. Estas cantidades de memoria superan ampliamente la capacidad de las memorias internas de los microcontroladores de proposito general actuales, lo que obliga a incorporar en las pantallas TFT controladores para memorias dinamicas externas ademas de perifericos de interfaz (controladores TFT) para la pantalla que se encargue del

5

10

15

20

25

30

refresco periodico de la misma.

Los sistemas de generacion de imagenes para pantallas TFT convencionales cambian la imagen visualizada de forma indirecta: primero escriben en el area de memoria RAM de video destinada al refresco del video, y despues el controlador TFT (periferico de interfaz) transferira esos datos a la pantalla en los sucesivos ciclos de refresco. El caracter grafico de las imagenes representadas se traduce en un notable volumen de datos que hay que modificar en la memoria RAM de video cuando se cambian areas grandes de la imagen, lo que resulta en una respuesta lenta ante los cambios. Este aspecto no suele ser relevante en los equipos informaticos de sobremesa pues disponen de grandes anchos de banda en sus memorias y mucha potencia de calculo. Pero en los microcontroladores que integran este tipo de pantallas TFT para aplicaciones especlficas, como por ejemplo los indicadores de posicion en ascensores, paneles indicadores de carretera, etc, estos recursos suelen estar mucho mas limitados. Con procesadores como el LPC2478, con frecuencia de reloj inferior a los 100MHz, memorias RAM y/o Flash internas por debajo del Mbyte y DRAM externa de 32 o 16 bit de anchura de datos, los cambios en la memoria de video suelen superar ampliamente la duracion de un ciclo de refresco de la pantalla, creando una sensacion visual de falsa persistencia de la imagen.

Tambien conviene destacar que en las pantallas y paneles indicadores electronicos convencionales de bajo coste, las imagenes que se muestran no son por lo general arbitrarias sino combinaciones de figuras predefinidas tales como caracteres alfanumericos de diversos tamanos e iconos fijos. Estos elementos han de almacenarse en la memoria no volatil del sistema desde la que se transfieren a la memoria RAM de video cuando se desean representar en la pantalla, de modo que se tiene la misma information ocupando espacio en dos memorias distintas.

Por tanto, el problema tecnico que se plantea es la visualization en pantallas TFT de caracteres o figuras predeterminadas mediante un sistema de generacion de imagenes que implique una reduction de componentes y por tanto de coste economico y una reduccion de la potencia de calculo necesaria para hacerlo, con respecto a las soluciones actualmente existentes.

5

10

15

20

25

30

DESCRIPCION DE LA INVENCION

Con el objeto de solventar los problemas expuestos anteriormente, la presente invencion describe un sistema y un procedimiento de generacion de imagenes en pantallas TFT en el que figuras predeterminadas y previamente almacenadas en memorias no volatiles de tipo flash serie se transfieren de forma directa a la pantalla TFT. Esto permite utilizar microcontroladores de proposito general sin controlador de TFT ni memorias RAM internas o externas.

Asl, un primer objeto de la presente invencion es un sistema de generacion de imagenes en pantallas TFT que comprende una pantalla TFT, al menos una memoria flash con interfaz serie donde se almacenan unos caracteres a ser mostrados en la pantalla TFT y un microcontrolador. Dependiendo del tipo de caracteres que se vayan a mostrar o de las necesidades de color de los mismos, se hara necesario una unica o varias memorias flash conectadas en paralelo para almacenar los diferentes caracteres que se vayan a mostrar. Notese que a lo largo del presente documento cuando se dice “caracteres” se refiere a imagenes, letras, numeros, iconos o figuras predefinidas, que pueden tener tamanos y formas muy dispares. La capacidad de las memorias flash determinara la forma, tamano y cantidad de caracteres que se almacenen. Estas memorias flash con interfaz serie son memorias externas a la pantalla TFT y al microcontrolador. El microcontrolador comprende:

- un modulo temporizador configurado para generar una senal de anchura proporcional a un numero de ciclos de una senal de reloj. El numero de ciclos de la senal de reloj sera programable dependiendo de las particularidades de la pantalla TFT y de la electronica asociada asl como del tipo de caracter que vaya a mostrarse. Cada ciclo de esta senal generada por el modulo temporizador se corresponde a un pixel de la pantalla TFT. Ademas la senal de reloj sera slncrona con el reloj interno del microcontrolador. Esta senal controlara el numero de ciclos de reloj que se aplica a las memorias flash durante la lectura de datos;

- un puerto de interfaz de perifericos serie configurado para gestionar la al menos una memoria flash. Este puerto generara las senales que habilitaran la lectura en las memorias flash;

- unos pines de entrada/salida de proposito general configurados para habilitar la escritura en la pantalla TFT. Tambien estaran configurados para gestionar la

5

10

15

20

25

30

selection de las memorias flash serie, el multiplexado de la senal de reloj de las memorias flash serie, y la seleccion del color de la imagen en las realizaciones con una profundidad de color de 1 bit por pixel;

donde el sistema adicionalmente comprende unos medios de generation de una senal de entrada de reloj de la pantalla TFT a partir de la senal generada por el modulo temporizador y de la senal de reloj y un conmutador que selecciona una senal de reloj de la al menos una memoria flash entre la senal de entrada del reloj de la pantalla TFT y una senal de reloj del puerto de interfaz de perifericos serie, de manera que los caracteres en la al menos una memoria flash se transmiten directamente a la pantalla TFT.

Dado que se emplean microcontroladores de proposito general (no especlficamente disenados para la gestion de pantallas TFT) se carece tambien de un periferico de interfaz TFT especlfico. Esto implica la necesidad de generar las senales de control tanto de la pantalla TFT como de las memorias flash mediante el microcontrolador empleando los perifericos habituales integrados en los mismos: temporizadores y puertos serie slncronos que ayudan a reducir la carga computacional en la CPU del microcontrolador, dejando aun un porcentaje apreciable del tiempo de CPU disponible para ejecutar el codigo principal de la aplicacion.

En una realization particular de la invention, el sistema comprende un reloj interno para la generacion de la senal de reloj. Este reloj interno proporciona, generalmente, una onda cuadrada de frecuencia fija. Esta senal tambien puede ser proporcionada desde un reloj externo al sistema.

En otra realizacion particular de la invencion, el modulo temporizador comprende tener una salida activa seleccionada entre una salida por comparacion y una salida con modulacion por ancho de pulsos por donde se genera la senal de anchura proporcional a la senal de reloj.

En otra realizacion particular de la invencion, la al menos una unica memoria flash con interfaz serie es una memoria de interfaz periferica (SPI) conectada en serie al microcontrolador.

5

10

15

20

25

30

En otra realization particular de la invention, la al menos una memoria flash con interfaz serie es una memoria de interfaz serial cuadruple (SQI, "Serial Quad Interface”), que es capaz de leer 4 bits de datos por cada ciclo de reloj.

En otra realization particular de la invention, la al menos una memoria flash con interfaz serie del sistema son dos memorias de interfaz serial cuadruple (SQI) conectadas en paralelo.

En otra realizacion particular de la invencion, el sistema comprende un modulo de asignacion de color conectado a la al menos una memoria flash para asignar colores a los caracteres mostrados en la pantalla TFT.

En otra realization particular de la invention, para el caso de disponer de una unica memoria de interfaz periferica (SPI) conectada en serie al microcontrolador, el modulo de asignacion de color comprende 4 puertas AND. Cada una de las puertas AND tiene una primera entrada comun conectada a una salida de video de la memoria SPI en serie y adicionalmente una segunda entrada. Cada segunda entrada de cada puerta AND esta conectada, respectivamente, a uno de los pines de entrada/salida de proposito general, de forma que el modulo de asignacion de color esta configurado para generar caracteres monocromos con fondo negro.

En otra realization particular de la invention, para el caso de disponer de una unica memoria de interfaz periferica (SPI) conectada en serie al microcontrolador, el modulo de asignacion de color comprende un multiplexor cuadruple con una entrada conectada a una salida de video de la memoria SPI, 4 primeras entradas conectadas respectivamente a 4 pines de entrada/salida de proposito general para asignar un color a cada caracter y 4 segundas entradas conectadas respectivamente a 4 pines de entrada/salida de proposito general para asignar un color a un fondo. De este modo, el modulo de asignacion de color esta configurado para generar caracteres monocromos con fondo monocromo.

En otra realization particular de la invention, cuando se dispone de una unica memoria SQI, dicha memoria tiene 4 salidas de video conectadas directamente a unas entradas de video de la pantalla TFT de forma que el sistema esta configurado para

5

10

15

20

25

30

generar caracteres con profundidades de color de 4 bits por pixel.

En otra realization particular de la invention, cuando se dispone de dos memorias SQI conectadas en paralelo, cada memoria tiene 4 salidas de video conectadas directamente a unas entradas de video de la pantalla TFT, estando el sistema configurado para generar caracteres con profundidades de color de 8 bits por pixel.

Opcionalmente, tambien se ha previsto la interconexion de mas de dos memorias SQI en paralelo para aumentar la profundidad de color de la imagen generada, aunque profundidades de 8 bits por pixel proporcionan una calidad de imagen en fotograflas mas que aceptable (los caracteres podrlan ser fotos).

Un segundo objeto de la presente invencion es un procedimiento de generation de imagenes en pantallas TFT que hace uso del sistema descrito anteriormente. Dicho procedimiento comprende las siguientes etapas:

- generar en el modulo temporizador una senal de anchura proporcional a un numero programable de ciclos de una senal reloj;

- activar un modo escritura de la pantalla TFT mediante uno de los pines de entrada salida de proposito general del microcontrolador durante una duration de una parte visible de una llnea de caracteres;

- generar una senal de entrada de reloj de la pantalla TFT a partir de la senal generada por el modulo temporizador y de la senal de reloj;

-seleccionar mediante un conmutador una senal entre la senal de entrada del reloj de la pantalla TFT y una senal de reloj del puerto de interfaz de perifericos serie, donde la senal seleccionada es la senal de entrada de reloj de la al menos una memoria flash; y,

- enviar desde la al menos una memoria flash un caracter de la llnea de caracteres directamente a la pantalla TFT cuando el conmutador seleccione la senal de entrada de reloj de la pantalla TFT y la senal de entrada de reloj de la pantalla TFT este activa.

En una realizacion particular, el metodo ademas asigna color a los caracteres mostrados en la pantalla TFT mediante el modulo de asignacion de color.

5

10

15

20

25

30

En otra realization particular, el metodo envla un numero de pulsos de reloj entre dos ciclos activos de la senal de entrada de reloj de la pantalla TFT para marcar un comienzo de una nueva llnea de caracteres.

En otra realizacion particular, cuando el conmutador selecciona la senal de reloj del puerto de interfaz de perifericos serie, el procedimiento comprende enviar comandos de lectura a la al menos una memoria flash.

Asl, la solution aqul descrita presenta las siguientes ventajas con respecto a otras soluciones existentes:

- los requisitos de memoria en el microcontrolador son mlnimos pues se limitan a un breve conjunto de punteros en lugar de a los propios datos de video. El cambio en el valor de dichos punteros se traducira inmediatamente en la representation de una imagen distinta, sin que transcurra mas tiempo que el de un unico ciclo de refresco;

- no se hace necesaria la existencia de un controlador especlfico de la pantalla TFT ni de memorias RAM internas ni externas lo que simplifica la implementation del sistema reduciendo el numero de componentes y por ende de su coste economico;

- la transmision de los caracteres desde las memorias flash hasta la pantalla TFT se hace de forma directa desde la salida de video de las memorias hacia las entradas de video la pantalla (entradas RGB) o mediante la interposition de puertas logicas o multiplexores muy simples, lo que reduce muy significativamente las necesidades de memoria del sistema; y,

- se evitan duplicidades de memorias al no hacerse necesario incluir memorias

RAM.

BREVE DESCRIPCION DE LAS FIGURAS

Para complementar la description que se esta realizando y con objeto de ayudar a una mejor comprension de las caracterlsticas de la invention, se acompana como parte integrante de dicha description, un juego de dibujos en donde con caracter ilustrativo y no limitativo, se ha representado lo siguiente:

Figura 1.- Muestra el diagrama de bloques de un ejemplo de realization del sistema de

5

10

15

20

25

30

generation de imagenes en pantallas TFT.

Figura 2.- Muestra el diagrama de bloques de un ejemplo de realization del modulo de asignacion de color para la representation de caracteres con una profundidad de 1 bit por pixel, con 16 colores posibles para el primer plano y fondo negro.

Figura 3.- Muestra el diagrama de bloques de un ejemplo de realization del modulo de asignacion de color para la representacion de caracteres con una profundidad de 1 bit por pixel, 16 colores posibles para el primer plano y fondo de color seleccionable entre 16 colores.

Figura 4.- Muestra el diagrama de bloques de un ejemplo de realization del modulo de asignacion de color para la representacion de caracteres con una profundidad de 4 bits por pixel. La memoria flash tiene una interfaz de entrada/salida serial cuadruple (SQI) con un ancho de datos seleccionable por comando de 1 o 4 bits.

Figura 5.- Muestra el diagrama de bloques de un ejemplo de realization del modulo de asignacion de color para una profundidad de 8 bit por pixel. Las dos memorias flash tienen una interfaz de entrada/salida serial cuadruple (SQI) con un ancho de datos seleccionable por comando de 1 o 4 bits.

Figura 6.- Muestra un cronograma de un ejemplo de realization del proceso de generation de imagenes en una pantalla TFT mostrando la forma de las distintas senales de control generadas para la transmision de una llnea de video desde las memorias flash hasta la pantalla TFT.

DESCRIPCION DE VARIOS EJEMPLOS DE REALIZACION DE LA INVENCION

Seguidamente se realiza, con caracter ilustrativo y no limitativo, una description de varios ejemplos de realization de la invention, haciendo referencia a la numeration adoptada en las figuras.

La figura 1 es el diagrama de bloques de un ejemplo de realization del sistema de generation de imagenes en pantallas TFT en el que se muestran los principales

5

10

15

20

25

30

componentes del citado sistema y el modo en que se conectan entre si. Dichos componentes son: la pantalla TFT (1.1), el microcontrolador (1.2) de proposito general, los perifericos integrados (1.21-1.24) en el microcontrolador (1.2), una pluralidad de memorias Flash serie (1.3) con la information grafica (caracteres) almacenada, la logica de generation de reloj (1.4) para la generation de las senales de reloj de la pantalla (1.1) y de las memorias (1.3) y la logica de generacion del color (1.5) que dependera de la profundidad de color deseada. A su vez, los perifericos integrados en el microcontrolador son: un generador de reloj (1.21), un temporizador (1.22), un puerto serie SPI (1.23) y pines de entrada y salida de proposito general GPIO (1.24).

De manera mas especlfica, el sistema de la figura 1 muestra la pantalla TFT (1.1) con sus senales de interfaz tlpicas. Las pantallas TFT son dispositivos slncronos, con una entrada de reloj (CLK) por la que se recibe una senal de reloj (PIXCLK) que gobierna su maquina de estados interna. No es por lo tanto necesario seguir una temporizacion rigurosa durante el refresco de la pantalla, siempre y cuando el computo total de pulsos de reloj sea correcto y el tiempo total del refresco no sea demasiado grande y de lugar a parpadeo. Ademas las pantallas TFT disponen de una entrada de validacion de datos (DE) y dos entradas de sincronismo, horizontal (HSYNC) y vertical (VSYNC), si bien en muchos casos estas dos ultimas senales son opcionales ya que se generan internamente a partir de la senal DE. Estas entradas DE, HSYNC y VSYNC se controlan desde los pines de entrada y salida de proposito general GPIO (1.24). El resto de entradas de la pantalla TFT (1.1) son las entradas de video de la pantalla correspondientes a los bits con el nivel de cada componente de color (R: rojo, G: verde, B: azul) codificado como un numero binario de 8 o de 6 bits. El ancho de bit dependera del modelo concreto de pantalla TFT (1.1). Dichas entradas RGB se conectaran directamente a las salidas especlficas de las propias memorias flash serie (1.3) o bien por interposition de puertas logicas, multiplexores o demultiplexores, entre otros, que conforman la logica de generacion del color (1.5).

El otro componente basico del sistema es el microcontrolador (1.2), del que solo se han representado los subsistemas implicados en la generacion de las imagenes hacia la pantalla TFT (1.1), pero que dispondrla de subsistemas adicionales para la gestion de otros aspectos relacionados con el control de la pantalla TFT como por ejemplo interfaces de comunicacion serie (CAN/LIN/RS485/USB,...) o temporizadores para la

5

10

15

20

25

30

generation de senales acusticas, etc. En esta realization particular, el microcontrolador dispone de los siguientes perifericos:

• un generador de reloj (1.21) que permita obtener en un pin una senal cuadrada (CLKosc) de una frecuencia compatible con la pantalla, (en el orden de las decenas de megahercios, proporcional con el numero total de pixeles de la pantalla). Muchos microcontroladores modernos generan su senal de reloj internamente y pueden dirigirla a un pin si se configuran adecuadamente. Si el microcontrolador no dispusiera de un generador de reloj interno aun se puede generar dicha senal de reloj externamente y aplicarla tanto a la logica de generation de reloj (1.4) como al propio microcontrolador (1.2).

• un modulo temporizador (1.22) con al menos una salida activa por comparacion o con modo PWM (“Modulacion por ancho de pulsos’). Este periferico se usara para generar un pulso correspondiente a un numero programable de ciclos de la senal cuadrada del generador de reloj (CLKosc). Se realiza una funcion de tipo AND logico, mediante una puerta AND (1.41), entre este pulso y la senal de reloj (CLKosc), obteniendo con ello un tren de un numero preciso de pulsos en la entrada de reloj de la pantalla (PIXCLK). Si la senal DE esta activa cada uno de estos pulsos introducira los datos de un pixel en la pantalla, mientras que si DE esta inactiva los pulsos se corresponden con los tiempos de retrazado horizontal o vertical de la pantalla.

• una o varias memorias Flash con interfaz serie (1.3). El tipo, numero, y capacidad de dichas memorias va a depender de la profundidad de color de las imagenes generadas asl como de la cantidad total de objetos graficos que deben almacenar y de sus respectivos tamanos en pixeles. Para los tipos de aplicaciones previstas se ha considerado unas profundidades de color de 1, 4 u 8 bits por pixel (aunque se podrlan conseguir mayor profundidades de color conectando mas memorias SQI en paralelo, por ejemplo con 3 memorias SQI se conseguirlan profundidades de 12 bits por pixel):

o en el caso de 1 bit/pixel se hace uso de una unica memoria de tipo SPI; o en el caso de 4 bits por pixel la memoria ha de ser SQI para poder obtener de forma simultanea los 4 bits con la information de color del pixel; y, o en el caso de 8 bits por pixel se usan dos memorias de tipo SQI conectadas en paralelo.

Todas estas memorias tienen la caracterlstica de poder presentar un nuevo

5

10

15

20

25

30

dato en la salida e incrementar su contador de direcciones de forma automatica por cada pulso de reloj que reciben (cada pulso positivo de la senal PIXCLK), necesitando tan solo de un comando inicial proveniente del puerto serie SPI (1.23) que indique la operation de lectura (ciclo activo de la senal MOSI) y la direction inicial de la memoria a partir de la cual se leeran los datos. Otro aspecto destacado de este tipo de memorias es que sus terminales son siempre los mismos, independientemente de su capacidad, lo que permite elegir el dispositivo que mejor se ajuste a las necesidades de la aplicacion sin necesidad de redisenar la electronica del sistema.

• una logica de generation de reloj (1.4) que comprende un conmutador (1.42) para seleccionar la senal de reloj de entrada de las memorias Flash (1.3) entre la senal SCK proveniente de puerto serie SPI (1.23) y la senal PIXCLK correspondiente a la senal de reloj de la pantalla TFT previamente generada en la puerta AND (1.41). La senal SCK se seleccionara mientras se envlan a la memoria los comandos de lectura a traves del puerto serie SPI (1.23), pasando a continuation a seleccionarse la senal PIXCLK para el envlo de los caracteres a la pantalla (1.1) a traves de las correspondientes salidas de video de las memorias flash (1.3). De este modo, una vez iniciada la lectura de la memora Flash los datos pasan de forma automatica a la pantalla sin necesidad de intervention directa desde la CPU del microcontrolador. La senal SCK tambien debera seleccionarse cuando se programe el contenido de las memorias flash desde el microcontrolador o cuando se lean datos de la memoria que sean relevantes para el microcontrolador pero no para la generacion de imagenes.

• Un bloque de logica relacionado con la generacion de color (1.5) Este bloque depende de la profundidad de color deseada, pudiendo tener las siguientes implementaciones:

o Profundidad de color de 1 bit por pixel y color de fondo negro. La figura 2 muestra una implementation particular de este bloque de asignacion de color (1.5) para esta profundidad de color. Esta es la implementacion mas basica del bloque (1.5) y tan solo requiere de 4 puertas AND (2.2), de modo que el pixel tendra el color seleccionado mediante los 4 pines I, R, G, y B de salida de proposito general GPIO (2.5) cuando desde la salida de video (SO) de la memoria flash SPI (2.1) salga un nivel logico de 1, o color negro en caso contrario. Observese que aunque las imagenes almacenadas en la

5

10

15

20

25

30

35

memoria flash son monocromas, su color se puede variar dependiendo de su posicion en la pantalla, de modo que podemos visualizar simultaneamente hasta 16 colores distintos. Segun la pantalla TFT elegida el conexionado sera (2.3) para una TFT con una resolucion de 24 bit/pixel o (2.4) para un TFT con una resolucion de 18 bit/pixel. Asl en una realization particular (se pueden elegir conexionados diferentes que den como resultado paletas de colores distintas) para la generation de imagenes con una profundidad de color de 1 bit por pixel y color de fondo negro, los colores obtenidos pueden ser:

IRGB

COLOR

0000

Negro

0001

Azul oscuro

0010

Verde oscuro

0011

Cyan oscuro

0100

Rojo oscuro

0101

Magenta oscuro

0110

Amarillo oscuro

0111

Gris claro

1000

Gris oscuro

1001

Azul claro

1010

Verde claro

1011

Cyan claro

1100

Rojo claro

1101

Magenta claro

1110

Amarillo claro

1111

Blanco

o Profundidad de color de 1 bit por pixel y color de fondo seleccionable. La figura 3 muestra una implementation particular de este bloque de asignacion de color (1.5) para esta profundidad de color. En este caso se emplea un multiplexor cuadruple (3.2), 4 pines I, R, G, y B de salida de proposito general GPIO (3.3) para la asignacion del color de los caracteres de primer plano y otros 4 pines I, R, G, y B de salida de proposito general GPIO (3.4) para la asignacion del color de fondo. Segun la pantalla TFT elegida el

5

10

15

20

25

30

conexionado sera (3.5) para una TFT con una resolution de 24 bit/pixel o (3.6) para una TFT con una resolucion de 18 bit/pixel. o Profundidad de color de 4 bits por pixel. La figura 4 muestra una implementation particular de este bloque de asignacion de color (1.5) para esta profundidad de color. En este caso los datos de video provienen de una memoria de tipo SQI (4.1) y son de 4 bits, de modo que se pueden conectar directamente a las entradas de video de la pantalla TFT. Segun la pantalla TFT elegida el conexionado sera (4.2) para un TFT con una resolucion de 24 bit/pixel o (4.3) para un TFT con una resolucion de 18 bit/pixel. Se requiere una resistencia (4.4) conectada entre la salida MOSI del microcontrolador y la salida SI de la memoria (4.1) ya que al pasar la memoria SQI (4.1) al modo de 4 bits el pin SI deja de ser de entrada para ser de salida, lo que provocarla un conflicto con la salida MOSI del microcontrolador. En esta implementacion cada pixel puede tener hasta 16 colores diferentes. o Profundidad de color de 8 bits por pixel. La figura 5 muestra una implementacion particular de este bloque de asignacion de color (1.5) para esta profundidad de color. En este caso se emplean dos memorias Flash SQI (5.1 y 5.2) conectadas en paralelo que proporcionan un total de 8 bits por pixel cuya senal de reloj procede de la logica de reloj (1.4) descrita anteriormente. La asignacion de colores responde a un modo RGB332 (con 3 bits para las componentes roja (R0, R1, R2) y verde (G0, G1, G2) y 2 bits para la componente azul (B0, B1)). Cada pixel puede tener 256 colores diferentes. Las resistencias (5.5) conectadas entre la salida MOSI del micro controlador y las entradas SI de las memorias (4.1) son necesarias para mitigar los posibles conflictos logicos entre los pines de salida SI/D3 de ambas memorias durante la fase de lectura de datos de 4 bits (funcion D3), asl como con el pin MOSI del microcontrolador. De igual modo las resistencias (5.6) entre la entrada MISO y las salidas SO de las memorias (4.1) son necesarias para mitigar los posibles conflictos logicos entre los pines de salida SO/D0 de ambas memorias durante la fase de lectura de datos de 4 bits (funcion D0). Segun la pantalla TFT elegida el conexionado podrla ser (5.3) para una TFT con una resolucion de 24 bit/pixel o (5.4) para una TFT con una resolucion de 18 bit/pixel.

5

10

15

20

25

30

La figura 6 muestra un ejemplo de realization de un cronograma con las senales de control que se implementan para la generation de las imagenes en las pantallas TFT. Este ejemplo de realization muestra el cronograma temporal correspondiente al refresco de una unica llnea (6.1) en una pantalla TFT del tipo "solo DE, sin HSYNC ni VSYNC". Dicha lmea (6.1) comprende el envio de 3 caracteres (“M” (6.2), “<” (6.3), y un icono representando un hombre (6.4)) de las memorias flash serie donde se almacenan a la pantalla TFT. En primer lugar, la senal DE (6.5) generada por uno de los pines de salida GPIO (1.24) se activa durante la duration de la parte visible de la llnea para habilitar la escritura en la pantalla TFT. Simultaneamente el modulo temporizador genera la senal TIMER (6.6) correspondiente la anchura de un numero programable de ciclos de la senal de reloj. Asl, una vez el conmutador selecciona como entrada de reloj de las memorias flash serie la senal PIXCLK (6.7) se procede al envlo de los caracteres (6.2, 6.3, 6.4) de la llnea (6.1), enviandose un caracter por cada ciclo alto de la senal CLKSEL (6.8). Cada uno de los ciclos altos de la senal PIXCLK (6.7) comprende una pluralidad de pulsos, de manera que en cada pulso se transmite un pixel de los caracteres (6.2, 6.3, 6.4) de la llnea (6.1) que se van a mostrar por pantalla.

El reloj del puerto SPI se emplea para enviar comandos de lectura a la memoria Flash, lo que supone enviar un total de 32 o 40 pulsos de reloj con el byte de comando, 3 bytes de direction y un posible byte de relleno. PIXCLK (6.7) se utiliza en la posterior fase de lectura de datos, de forma que el contenido de la memoria Flash se transfiere a la pantalla de forma directa, sin la intervention de la CPU del microcontrolador. Por lo tanto, a cada envlo de un caracter (6.2, 6.3, 6.4) desde las memorias a la pantalla le precede un tren de pulsos de la senal de reloj SCK (6.9) del puerto serie SPI para el comando de lectura del caracter a enviar, por lo que el conmutador seleccionara una senal entre PIXCLK (6.7) y SCK (SPI) (6.9) de forma alterna para primero enviar el comando de lectura del caracter (RD-cmd) y luego enviar los datos (data) del caracter a la pantalla. De este modo se obtiene la senal de reloj compuesta, CLK (FLASH) (6.10), en la entrada de reloj de las memorias Flash.

Adicionalmente, el sistema envla, entre cada dos llneas, un cierto numero de pulsos de reloj (6.13), dependiente del modelo de pantalla, que senalizan el comienzo de una nueva llnea. Un numero mayor de pulsos con la senal DE en bajo senalizarla el

5

10

15

20

25

comienzo del cuadro de imagen o retrazado vertical (no representado en la Fig. 6).

El numero total de pulsos de reloj generados en la senal PIXCLK (6.7) se controla mediante la salida del temporizador TIMER (6.6), mientras que CLKSEL (6.8) indica si a la memoria Flash llega la senal de reloj SCK del puerto SPI (6.9) o la senal PIXCLK (6.7). Tambien conviene destacar que las senales PIXCLK (6.7) y SCK (SPI) (6.9) se pueden generar simultaneamente si la senal CLKSEL (6.8) esta inactiva, lo que puede resultar de utilidad para reducir los tiempos muertos de PIXCLK y asl aumentar la frecuencia de refresco de la pantalla. En particular esta posibilidad se puede aprovechar en los tiempos de retrazado o si en la imagen tenemos huecos grandes (6.14) entre los caracteres (6.2, 6.3, 6.4).

Las memorias Flash tienen una entrada adicional, /CS (6.11), que debe estar en nivel bajo durante la ejecucion de los comandos de lectura del caracter (RD-cmd) los comandos de envlo de datos (data) de la senal CLK (6.10) y en la que un flanco de bajada senaliza el primer bit de los citados comandos. En la Fig. 6 se muestra la evolucion temporal de dicha senal, que solo se pone en nivel alto de forma breve antes del envlo de un nuevo comando de lectura a las memorias Flash.

La senal VIDEO (6.12) se obtiene en las salidas de las memorias Flash, y en el ejemplo de la Fig. 6 es de un solo bit, lo que generara imagenes monocromas (bloques de generacion de color como los mostrados en las Fig. 2 o Fig. 3). La senal de VIDEO (6.12) puede tener un valor arbitrario durante la lectura de los caracteres, acorde con los datos programados en las memorias Flash, si bien en la Fig. 6 se muestra superpuesta la traza correspondiente a la llnea de video (6.1) particular de este ejemplo.

Claims (15)

1. 5

   10

   15

   20

   25

   30

   REIVINDICACIONES

   1. Sistema de generation de imagenes en pantallas TFT, caracterizado porque comprende una pantalla TFT, al menos una memoria flash con interfaz serie donde se almacenan unos caracteres a ser mostrados en la pantalla TFT y un microcontrolador, donde el microcontrolador comprende:

   - un modulo temporizador configurado para generar una senal proporcional a un numero programable de ciclos de una senal de reloj;

   -un puerto de interfaz de perifericos serie configurado para gestionar la al menos una memoria flash;

   - unos pines de entrada/salida de proposito general configurados para habilitar una escritura en la pantalla TFT;

   donde el sistema adicionalmente comprende unos medios de generation de una senal de entrada de reloj de la pantalla TFT a partir de la senal generada por el modulo temporizador y de la senal de reloj y un conmutador que selecciona una senal de reloj de la al menos una memoria flash entre la senal de entrada del reloj de la pantalla TFT y una senal de reloj del puerto de interfaz de perifericos serie, de manera que los caracteres en la al menos una memoria flash se transmiten directamente a la pantalla TFT.
2. 2. Sistema de generation de imagenes en pantallas TFT, segun la revindication 1, que comprende un reloj interno para la generation de la senal de reloj.
3. 3. - Sistema de generation de imagenes en pantallas TFT, segun la revindication 1, donde el modulo temporizador comprende una salida activa seleccionada entre una salida por comparacion y una salida con modulacion por ancho de pulsos.
4. 4. - Sistema de generation de imagenes en pantallas TFT, segun la revindication 1, donde la al menos una memoria flash con interfaz serie es una memoria de interfaz periferica en serie.
5. 5. - Sistema de generation de imagenes en pantallas TFT, segun la revindication 1, donde la al menos una memoria flash con interfaz serie es una memoria de entrada/salida serial cuadruple.

   5

   10

   15

   20

   25

   30
6. 6. - Sistema de generation de imagenes en pantallas TFT, segun la revindication 1, donde la al menos una memoria flash con interfaz serie son dos memorias de entrada/salida serial cuadruple conectadas en paralelo.
7. 7. - Sistema de generation de imagenes en pantallas TFT, segun una cualquiera de las reivindicaciones anteriores, que comprende un modulo de asignacion de color conectado a la al menos una memoria flash para asignar colores a los caracteres mostrados en la pantalla TFT.
8. 8. - Sistema de generation de imagenes en pantallas TFT, segun las reivindicaciones 4 y 7, donde el modulo de asignacion de color comprende 4 puertas AND, cada puerta AND teniendo una primera entrada comun conectada a una salida de video de la memoria de interfaz periferica en serie y una segunda entrada, donde la segunda entrada de cada puerta AND esta conectada, respectivamente, a uno de los pines de entrada/salida de proposito general, de forma que el modulo de asignacion de color esta configurado para generar caracteres monocromos con fondo negro.
9. 9. - Sistema de generation de imagenes en pantallas TFT, segun las reivindicaciones 4 y 7, donde el modulo de asignacion de color comprende un multiplexor cuadruple con una entrada conectada a una salida de video de la memoria de interfaz periferica en serie, 4 primeras entradas conectadas respectivamente a 4 pines de entrada/salida de proposito general para asignar un color a cada caracter y 4 segundas entradas conectadas respectivamente a 4 pines de entrada/salida de proposito general para asignar un color a un fondo, de forma que el modulo de asignacion de color esta configurado para generar caracteres monocromos con fondo monocromo.
10. 10. - Sistema de generation de imagenes en pantallas TFT, segun la revindication 5, donde la una memoria de entrada/salida serial cuadruple tiene 4 salidas de imagen conectadas directamente a unas entradas de imagen de la pantalla TFT, estando el sistema configurado para generar caracteres con profundidades de color de 4 bits por pixel.
11. 11. - Sistema de generation de imagenes en pantallas TFT, segun la revindication 6, donde cada una memoria de entrada/salida serial cuadruple tiene 4 salidas de imagen

    5

    10

    15

    20

    25

    30

    conectadas directamente a unas entradas de imagen de la pantalla TFT, estando el sistema configurado en un modo RGB 332 para generar caracteres con profundidades de color de 8 bits por pixel.
12. 12. - Procedimiento de generacion de imagenes en pantallas TFT que hace uso del sistema descrito en una cualquiera de las reivindicaciones anteriores, caracterizado porque comprende las etapas de:

    - generar en el modulo temporizador una senal proporcional a un numero programable de ciclos de la senal reloj;

    - activar un modo escritura de la pantalla TFT mediante uno de los pines de entrada salida de proposito general del microcontrolador durante una duracion de una parte visible de una llnea de caracteres;

    - generar una senal de entrada de reloj de la pantalla TFT a partir de la senal generada por el modulo temporizador y de la senal de reloj;

    -seleccionar mediante un conmutador una senal entre la senal de entrada del reloj de la pantalla TFT y una senal de reloj del puerto de interfaz de perifericos serie, donde la senal seleccionada es la senal de entrada de reloj de la al menos una memoria flash; y,

    - enviar desde la al menos una memoria flash un caracter de la llnea de caracteres directamente a la pantalla TFT cuando el conmutador seleccione la senal de entrada de reloj de la pantalla TFT y la senal de entrada de reloj de la pantalla TFT este activa.
13. 
    13. - Procedimiento de generacion de imagenes en pantallas TFT, segun la

    
    reivindicacion 12, donde comprende asignar color a los caracteres mostrados en la

    pantalla TFT.
14. 
    14. - Procedimiento de generacion de imagenes en pantallas TFT, segun la

    reivindicacion 12, que comprende enviar un numero de pulsos de reloj entre dos ciclos activos de la senal de entrada de reloj de la pantalla TFT para marcar un comienzo de una nueva llnea de caracteres.
15. 
    15. - Procedimiento de generacion de imagenes en pantallas TFT, segun la

    reivindicacion 12, que cuando el conmutador selecciona la senal de reloj del puerto de

    interfaz de perifericos serie, el procedimiento comprende enviar comandos de lectura a la al menos una memoria flash.